CN111800946A - 一种设置Allegro中Artwork Film的方法及装置 - Google Patents
一种设置Allegro中Artwork Film的方法及装置 Download PDFInfo
- Publication number
- CN111800946A CN111800946A CN202010679744.6A CN202010679744A CN111800946A CN 111800946 A CN111800946 A CN 111800946A CN 202010679744 A CN202010679744 A CN 202010679744A CN 111800946 A CN111800946 A CN 111800946A
- Authority
- CN
- China
- Prior art keywords
- layer
- film
- information
- processed
- drilling
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/0005—Apparatus or processes for manufacturing printed circuits for designing circuits by computer
Abstract
本发明公开了一种设置Allegro中Artwork Film的方法及装置,该方法包括:获取待处理PCB的基本信息,基本信息包括:层数和每层的名字;在待处理PCB完成钻孔操作的情况下,基于层数,确定多数待处理PCB中包含的各个Film,各个Film以ArtFilm存在;基于每层的名字确定各个Film中每层需要添加的目标信息;基于各个Film的类型,对目标信息进行设置。上述方法,基于层数确定各个Film,基于每层的名字确定各个Film中需要添加的目标信息,基于各个film的类型,对所述目标信息进行设置,上述的设置过程通过应用程序自动化实现,避免了手动添加,设置繁琐,效率低且极容易遗漏出错的问题。
Description
技术领域
本发明涉及数据处理技术领域,尤其涉及一种设置Allegro中Artwork Film的方法及装置。
背景技术
PCB设计软件Allegro在产生制作PCB所需要的生产文件前必须要在其Artwork中设置所有的Film以及每个Film层所包含的信息,此为必要操作,而且不同叠层的PCB需要设置不同的Film,无法共用,不然产生的文件工厂无法生产,
目前比较常规的做法是每个Film的信息逐一手动添加,设置繁琐,效率低且极容易遗漏出错。
发明内容
有鉴于此,本发明提供一种设置Allegro中Artwork Film的方法及装置,用以解决现有技术中每个film的信息逐一手动添加,设置繁琐,效率低且极容易遗漏出错的问题,具体方案如下:
一种设置Allegro中Artwork Film的方法,包括:
获取待处理PCB的基本信息,其中,所述基本信息包括:层数和每层的名字;
在所述待处理PCB完成钻孔操作的情况下,基于所述基本信息中的层数,确定多数待处理PCB中包含的各个Film,其中,所述各个Film以ArtFilm存在;
基于所述基本信息中每层的名字确定所述各个Film中每层需要添加的目标信息;
基于所述各个Film的类型,对所述目标信息进行设置。
上述的方法,可选的,还包括:
获取与钻孔操作对应的钻孔文件;
将所述钻孔文件添加到所述待处理PCB的Artwork中。
上述的方法,可选的,还包括:
在所述待处理PCB未完成钻孔操作的情况,识别所述待处理PCB中的钻孔类型,所述钻孔类型包括:通孔和背钻孔
基于所述钻孔类型,对所述待处理PCB进行钻孔。
上述的方法,可选的,还包括:
若所述钻孔类型为背钻孔,对所述待处理PCB进行背钻。
上述的方法,可选的,在所述待处理PCB完成钻孔操作的情况下,基于所述基本信息中的层数,确定多数待处理PCB中包含的各个Film,包括:
将所述层数与预设数量进行累加,得到目标数量;
构建所述目标数量的各个Film。
上述的方法,可选的,基于所述基本信息中每层的名字确定所述各个Film中每层需要添加的目标信息,包括:
针对每个Film,获取其对应的标识,获取与所述标识对应的信息;
基于每层的名字,对所述信息进行调整,得到目标信息;
将所述目标信息添加待对应层中。
上述的方法,可选的,基于所述各个Film的类型,对所述目标信息进行设置,包括:
获取所述各个Film的类型,所述类型包括:线路层和非线路层;
基于所述类型对所述目标信息进行设置。
一种设置Allegro中ArtworkFilm的装置,包括:
获取模块,用于获取待处理PCB的基本信息,其中,所述基本信息包括:层数和每层的名字;
层数确定模块,用于在所述待处理PCB完成钻孔操作的情况下,基于所述基本信息中的层数,确定多数待处理PCB中包含的各个Film,其中,所述各个Film以ArtFilm存在;
信息确定模块,用于基于所述基本信息中每层的名字确定所述各个Film中每层需要添加的目标信息;
设置模块,用于基于所述各个Film的类型,对所述目标信息进行设置。
上述的装置,可选的,所述层数确定模块包括:
累加单元,用于将所述层数与预设数量进行累加,得到目标数量;
构建单元,用于构建所述目标数量的各个Film。
上述的装置,可选的,所述信息确定模块包括:
获取单元,用于针对每个Film,获取其对应的标识,获取与所述标识对应的信息;
调整单元,用于基于每层的名字,对所述信息进行调整,得到目标信息;
添加单元,用于将所述目标信息添加到对应层中。
与现有技术相比,本发明包括以下优点:
本发明公开了一种设置Allegro中Artwork Film的方法及装置,该方法包括:获取待处理PCB的基本信息,其中,所述基本信息包括:层数和每层的名字;在所述待处理PCB完成钻孔操作的情况下,基于所述基本信息中的层数,确定多数待处理PCB中包含的各个Film,其中,所述各个Film以ArtFilm存在;基于所述基本信息中每层的名字确定所述各个Film中每层需要添加的目标信息;基于所述各个film的类型,对所述目标信息进行设置。上述方法,基于层数确定各个Film,基于每层的名字确定各个Film中需要添加的目标信息,基于各个Film的类型,对所述目标信息进行设置,上述的设置过程通过应用程序自动化实现,避免了手动添加,设置繁琐,效率低且极容易遗漏出错的问题。
当然,实施本发明的任一产品并不一定需要同时达到以上所述的所有优点。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案,下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本发明的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他的附图。
图1为本申请实施例公开的一种设置Allegro中Artwork Film的方法流程图;
图2为本申请实施例公开的一种设置Allegro中设置PCB层数的示意图;
图3为本申请实施例公开的一种目标信息设置的示意图;
图4为本申请实施例公开的一种设置Allegro中Artwork Film的方法调用过程示意图;
图5为本申请实施例公开的一种设置Allegro中Artwork Film的方法调用前后对比图;
图6为本申请实施例公开的一种设置Allegro中Artwork Film的装置结构框图。
具体实施方式
下面将结合本发明实施例中的附图,对本发明实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例仅仅是本发明一部分实施例,而不是全部的实施例。基于本发明中的实施例,本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例,都属于本发明保护的范围。
对所公开的实施例的上述说明,使本领域专业技术人员能够实现或使用本发明。对这些实施例的多种修改对本领域的专业技术人员来说将是显而易见的,本文中所定义的一般原理可以在不脱离本发明的精神或范围的情况下,在其它实施例中实现。因此,本发明将不会被限制于本文所示的这些实施例,而是要符合与本文所公开的原理和新颖特点相一致的最宽的范围。
本发明公开了一种设置Allegro中Artwork Film的方法及装置,应用于印刷电路板PCB(Printed Circuit Board)设计过程中,PCB设计软件Allegro在产生制作PCB所需要的生产文件前必须要在其Artwork中设置所有的Film以及每个film层所包含的信息,此为必要操作,不然产生的文件工厂无法生产,其中,PCB是电子元器件的载体,广泛应用于各种电子设备中,如手机、电脑、汽车和服务器等等。Allegro是Cadence公司推出的一款PCB设计软件,是业界设计PCB的主流软件,17.2为当前软件版本。Film:光绘层,每一个Film包含组成一块PCB的一层或一类信息。Artwork:PCB生产所需光绘文件的总称,有很多个film层组成。由于Allegro软件支持Skill语言对其进行二次开发。本设计方法即通过SKILL语言编写一个程序,Allegro17.2 PCB通过调用这个程序就可以即时自动设置好Artwork中每个film的参数信息,设置过程的执行流程如图1所示,包括步骤:
S101、获取待处理PCB的基本信息,其中,所述基本信息包括:层数和每层的名字;
本发明实施例中,首次需要在Allegro设置待处理PCB的基本信息,包括每一层的名字以及每层的正负片信息,如图2所示为一个6层板,从第一层到第六城的名字依次是TOP、L2_GND1、L3_VCC1、L4_MD1、L5_GND2、BOTTOM,其中L2_GND1和L5_GND2为负片,其余4层为正片。其中,正片和负片的确定可以基于经验或者具体情况进行设定,正片的文件占用空间大,负片的文件占用空间小。基本信息还包括:每层板的类型、层数、厚度、ID号和材料等。其中,所述类型包括:线路层、钻孔层、装配层、字符丝印层、绿油开窗层和贴片钢网层。优选的,为每一个基本信息分配标识,基于所述标识获取所述基本信息中层数和每层的名字。
S102、在所述待处理PCB完成钻孔操作的情况下,基于所述基本信息中的层数,确定多数待处理PCB中包含的各个Film,其中,所述各个Film以ArtFilm存在;
本发明实施例中,优选的,在设置完所述待处理PCB的基本信息后,需要对所述待处理PCB进行钻孔操作,其中,孔包括:通孔、或者通孔和背钻孔,具体存在哪种形式的孔,与具体情况有关。孔在PCB中起到电气导通连接的作用,是PCB生产必不可少的组成部分。Allegro17.2通过执行钻孔操作才能创建生成生产PCB所需要的钻孔文件。通过此操作,Allegro17.2即可识别此PCB文件中的钻孔以及背钻信息(包含背钻孔的情况下),这些信息最终需要在Artwork中体现。其中,背钻是针对PCB中孔的一种操作,是对信号的一种优化处理方式,具体是指用钻头将孔在Y轴方向多余的金属焊盘钻掉。背钻信息包括需要背钻处理的孔的位置以及具体层的信息。
在确定所述待处理PCB中包含的各个Film之前,优先判断所述待处理PCB是否完成了钻孔处理,若未完成的情况下,优先进行钻孔操作。在完成钻孔的情况下,基于所述基本信息中的层数,确定多数待处理PCB中包含的各个Film,其中,所述各个Film以ArtFilm存在,确定所述各个Film过程如下:将所述层数与预设数量进行累加,得到目标数量,其中,所述预设数量的选取可以基于具体的情况进行设定,本发明实施例中,对所述预设数量的取值不进行限定。基于所述目标数量构建所述各个Film,例如,假设所述待处理PCB的层数为a、所述预设数量为9,则通常需要设置总的Film目标数量b=a+9,a表示每层对应一个Film,9表示:线路层a+1钻孔层+2装配层+2字符丝印层+2绿油开窗层+2贴片钢网层。
S103、基于所述基本信息中每层的名字确定所述各个Film中每层需要添加的目标信息;
本发明实施例中,优选的,在确定所述各个Film时,为所述各个Film分配标识,其中,所述标识可以为数字、字母、关键词或者数字和字母组成的编号等,本发明实施例中,对所述标识的具体存在形式不进行限定,基于所述标识,预先建立标识与信息的对应关系,所述对应关系可以基于经验或者具体情况进行建立,将所述对应关系存储在预设位置,当所述对应关系需要调整时,可以在所述预设位置对所述对应关系进行调整。
获取所述各个Film中的标识,基于所述标识,获取与所述标识对应的信息,针对每一个Film,获取其中每层的名字,基于每层的名字,对所述信息进行调整,得到目标信息,将所述目标信息添加待对应层中。其中,调整主要是针对不同层中的信息进行区别,例如,针对不同层的信息通过加下角标、编号或者其它优选的方式进行区别。
S104、基于所述各个Film的类型,对所述目标信息进行设置。
本发明实施例中,针对所述各个Film其对应类型包括:线路层、钻孔层、装配层、字符丝印层、绿油开窗层、贴片钢网层等,优选的,在对所述目标信息基于所述类型进行区别时,只区分线路层和非线路层,针对线路层,与该层属于外层或者内层,正片或者负片设置会有不同,例如,若该层为内层正片,设置如图3所示,设置的参数包括:BOARD GEOMETRY/CUTOUT、BOARD GEOMETRY/DESIGN_OUTLINE、ETCH/L5_GND2、PIN/L5_GND2、VIA CLASS/L5_GND2、Undefined width、Shape bounding box、plot mode、Film mirrored、Full contactthermal-reliefs、Supress unconnected pads和Vector based pad behavior图3中上述各种参数的取值只是进行示意,不进行限定。程序执行结束,所有参数自动设置完成。
本发明公开了一种设置Allegro中Artwork Film的方法及装置,该方法包括:获取待处理PCB的基本信息,其中,所述基本信息包括:层数和每层的名字;在所述待处理PCB完成钻孔操作的情况下,基于所述基本信息中的层数,确定多数待处理PCB中包含的各个Film,其中,所述各个Film以ArtFilm存在;基于所述基本信息中每层的名字确定所述各个Film中每层需要添加的目标信息;基于所述各个film的类型,对所述目标信息进行设置。上述方法,基于层数确定各个Film,基于每层的名字确定各个Film中需要添加的目标信息,基于各个Film的类型,对所述目标信息进行设置,上述的设置过程通过应用程序自动化实现,避免了手动添加,设置繁琐,效率低且极容易遗漏出错的问题。
本发明实施例中,针对上述的方法,由于Allegro支持SKILL语言程序对其二次开发,依次,基于SKILL语言将上述方法程序下,代码如下:
上述的程序代码以QuickArtSet172.il程序文件的形式存在,即可在1秒钟内自动完成ArtworkFilm参数的设置。如图4所示,左边为编写的程序文件,右边为Allegro17.2软件中的用户自定义菜单栏,已提前将此程序命令加到菜单栏。运行该程序,Artwork中Film信息对比如图5所示,其中,图5-1表示运行前,图5-2表示运行后,此程序可将PCB生产所需要的所有Film信息准确的在Artwork中自动设置好,极大的提升了设计效率和准确性
本发明实施例中,采用此新型方法代替传统人工手动设置Allegro17.2 PCBArtwork参数具有以下三个优点:
(1)速度快。在PCB的叠层信息设置好后,执行一次钻孔操作,然后通过命令调用此执行程序,程序后台会根据编写的代码自动化的处理完成。整个过程完全是计算机根据编写代码的自动化执行,可以在极短的时间完成复杂繁琐的设置。
(2)准确度高。软件按照程序编写代码执行,可保证100%准确。
(3)适用性广。从2层到30层(可以更多层)的Allegro17.2 PCB均可使用。
基于上述的一种设置Allegro中Artwork Film的方法,本发明实施例中,还提供了一种设置Allegro中ArtworkFilm的装置,所述装置的结构框图如图6所示,包括:
获取模块201、层数确定模块202、信息确定模块203和设置模块204。
其中,
所述获取模块201,用于获取待处理PCB的基本信息,其中,所述基本信息包括:层数和每层的名字;
所述层数确定模块202,用于在所述待处理PCB完成钻孔操作的情况下,基于所述基本信息中的层数,确定多数待处理PCB中包含的各个Film,其中,所述各个Film以ArtFilm存在;
所述信息确定模块203,用于基于所述基本信息中每层的名字确定所述各个Film中每层需要添加的目标信息;
所述设置模块204,用于基于所述各个Film的类型,对所述目标信息进行设置。
本发明公开了一种设置Allegro中Artwork Film的装置,包括:获取待处理PCB的基本信息,其中,所述基本信息包括:层数和每层的名字;在所述待处理PCB完成钻孔操作的情况下,基于所述基本信息中的层数,确定多数待处理PCB中包含的各个Film,其中,所述各个Film以ArtFilm存在;基于所述基本信息中每层的名字确定所述各个Film中每层需要添加的目标信息;基于所述各个film的类型,对所述目标信息进行设置。上述装置,基于层数确定各个Film,基于每层的名字确定各个Film中需要添加的目标信息,基于各个Film的类型,对所述目标信息进行设置,上述的设置过程通过应用程序自动化实现,避免了手动添加,设置繁琐,效率低且极容易遗漏出错的问题。
本发明实施例中,所述层数确定模块202包括:
累加单元205和构建单元206。
其中,
所述累加单元205,用于将所述层数与预设数量进行累加,得到目标数量;
所述构建单元206,用于构建所述目标数量的各个Film。
本发明实施例中,所述信息确定模块203包括:
获取单元207、调整单元208和添加单元209。
其中,
所述获取单元207,用于针对每个Film,获取其对应的标识,获取与所述标识对应的信息;
所述调整单元208,用于基于每层的名字,对所述信息进行调整,得到目标信息;
所述添加单元209,用于将所述目标信息添加到对应层中。
需要说明的是,本说明书中的各个实施例均采用递进的方式描述,每个实施例重点说明的都是与其他实施例的不同之处,各个实施例之间相同相似的部分互相参见即可。对于装置类实施例而言,由于其与方法实施例基本相似,所以描述的比较简单,相关之处参见方法实施例的部分说明即可。
最后,还需要说明的是,在本文中,诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来,而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且,术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含,从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素,而且还包括没有明确列出的其他要素,或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下,由语句“包括一个……”限定的要素,并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。
为了描述的方便,描述以上装置时以功能分为各种单元分别描述。当然,在实施本发明时可以把各单元的功能在同一个或多个软件和/或硬件中实现。
通过以上的实施方式的描述可知,本领域的技术人员可以清楚地了解到本发明可借助软件加必需的通用硬件平台的方式来实现。基于这样的理解,本发明的技术方案本质上或者说对现有技术做出贡献的部分可以以软件产品的形式体现出来,该计算机软件产品可以存储在存储介质中,如ROM/RAM、磁碟、光盘等,包括若干指令用以使得一台计算机设备(可以是个人计算机,服务器,或者网络设备等)执行本发明各个实施例或者实施例的某些部分所述的方法。
以上对本发明所提供的一种设置Allegro中Artwork Film的方法及装置进行了详细介绍,本文中应用了具体个例对本发明的原理及实施方式进行了阐述,以上实施例的说明只是用于帮助理解本发明的方法及其核心思想;同时,对于本领域的一般技术人员,依据本发明的思想,在具体实施方式及应用范围上均会有改变之处,综上所述,本说明书内容不应理解为对本发明的限制。
Claims (10)
1.一种设置Allegro中Artwork Film的方法,其特征在于,包括:
获取待处理PCB的基本信息,其中,所述基本信息包括:层数和每层的名字;
在所述待处理PCB完成钻孔操作的情况下,基于所述基本信息中的层数,确定多数待处理PCB中包含的各个Film,其中,所述各个Film以ArtFilm存在;
基于所述基本信息中每层的名字确定所述各个Film中每层需要添加的目标信息;
基于所述各个Film的类型,对所述目标信息进行设置。
2.根据权利要求1所述的方法,其特征在于,还包括:
获取与钻孔操作对应的钻孔文件;
将所述钻孔文件添加到所述待处理PCB的Artwork中。
3.根据权利要求1所述的方法,其特征在于,还包括:
在所述待处理PCB未完成钻孔操作的情况,识别所述待处理PCB中的钻孔类型,所述钻孔类型包括:通孔和背钻孔
基于所述钻孔类型,对所述待处理PCB进行钻孔。
4.根据权利要求3所述的方法,其特征在于,还包括:
若所述钻孔类型为背钻孔,对所述待处理PCB进行背钻。
5.根据权利要求1所述的方法,其特征在于,在所述待处理PCB完成钻孔操作的情况下,基于所述基本信息中的层数,确定多数待处理PCB中包含的各个Film,包括:
将所述层数与预设数量进行累加,得到目标数量;
构建所述目标数量的各个Film。
6.根据权利要求1所述的方法,其特征在于,基于所述基本信息中每层的名字确定所述各个Film中每层需要添加的目标信息,包括:
针对每个Film,获取其对应的标识,获取与所述标识对应的信息;
基于每层的名字,对所述信息进行调整,得到目标信息;
将所述目标信息添加待对应层中。
7.根据权利要求1所述的方法,其特征在于,基于所述各个Film的类型,对所述目标信息进行设置,包括:
获取所述各个Film的类型,所述类型包括:线路层和非线路层;
基于所述类型对所述目标信息进行设置。
8.一种设置Allegro中ArtworkFilm的装置,其特征在于,包括:
获取模块,用于获取待处理PCB的基本信息,其中,所述基本信息包括:层数和每层的名字;
层数确定模块,用于在所述待处理PCB完成钻孔操作的情况下,基于所述基本信息中的层数,确定多数待处理PCB中包含的各个Film,其中,所述各个Film以ArtFilm存在;
信息确定模块,用于基于所述基本信息中每层的名字确定所述各个Film中每层需要添加的目标信息;
设置模块,用于基于所述各个Film的类型,对所述目标信息进行设置。
9.根据权利要求8所述的装置,其特征在于,所述层数确定模块包括:
累加单元,用于将所述层数与预设数量进行累加,得到目标数量;
构建单元,用于构建所述目标数量的各个Film。
10.根据权利要求8所述的装置,其特征在于,所述信息确定模块包括:
获取单元,用于针对每个Film,获取其对应的标识,获取与所述标识对应的信息;
调整单元,用于基于每层的名字,对所述信息进行调整,得到目标信息;
添加单元,用于将所述目标信息添加到对应层中。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202010679744.6A CN111800946B (zh) | 2020-07-15 | 2020-07-15 | 一种设置Allegro中Artwork Film的方法及装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202010679744.6A CN111800946B (zh) | 2020-07-15 | 2020-07-15 | 一种设置Allegro中Artwork Film的方法及装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN111800946A true CN111800946A (zh) | 2020-10-20 |
CN111800946B CN111800946B (zh) | 2022-01-28 |
Family
ID=72807119
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202010679744.6A Active CN111800946B (zh) | 2020-07-15 | 2020-07-15 | 一种设置Allegro中Artwork Film的方法及装置 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN111800946B (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN113504932A (zh) * | 2021-08-06 | 2021-10-15 | 恒为科技(上海)股份有限公司 | 一种固件数据更新方法和装置 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN105447240A (zh) * | 2015-11-17 | 2016-03-30 | 浪潮集团有限公司 | 一种自动建立pcb设计层面和底片的实现方法 |
CN106844888A (zh) * | 2016-12-29 | 2017-06-13 | 郑州云海信息技术有限公司 | 一种PCB设计中快速设置artwork的方法 |
CN106919750A (zh) * | 2017-02-27 | 2017-07-04 | 盛科网络(苏州)有限公司 | 一种自动创建和输出pcb制造加工文件的方法 |
CN109583097A (zh) * | 2018-12-03 | 2019-04-05 | 上海泽丰半导体科技有限公司 | 一种基于Allegro软件的叠层自动录入方法及系统 |
-
2020
- 2020-07-15 CN CN202010679744.6A patent/CN111800946B/zh active Active
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN105447240A (zh) * | 2015-11-17 | 2016-03-30 | 浪潮集团有限公司 | 一种自动建立pcb设计层面和底片的实现方法 |
CN106844888A (zh) * | 2016-12-29 | 2017-06-13 | 郑州云海信息技术有限公司 | 一种PCB设计中快速设置artwork的方法 |
CN106919750A (zh) * | 2017-02-27 | 2017-07-04 | 盛科网络(苏州)有限公司 | 一种自动创建和输出pcb制造加工文件的方法 |
CN109583097A (zh) * | 2018-12-03 | 2019-04-05 | 上海泽丰半导体科技有限公司 | 一种基于Allegro软件的叠层自动录入方法及系统 |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN113504932A (zh) * | 2021-08-06 | 2021-10-15 | 恒为科技(上海)股份有限公司 | 一种固件数据更新方法和装置 |
Also Published As
Publication number | Publication date |
---|---|
CN111800946B (zh) | 2022-01-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US11604916B2 (en) | Method, system, and electronic device for detecting open/short circuit of PCB design layout | |
CN106855902B (zh) | 自动生成工艺流程的方法及系统 | |
US7590963B2 (en) | Integrating multiple electronic design applications | |
CN111800946B (zh) | 一种设置Allegro中Artwork Film的方法及装置 | |
CN111737945A (zh) | 一种pcb板的背钻设计方法、系统、终端及存储介质 | |
CN108536915A (zh) | 一种印刷电路板pcb设计图中焊盘设计方法和装置 | |
CN107092757B (zh) | 一种pcb设计中过孔压分割线的检查方法 | |
US7206711B2 (en) | System and method for automatically comparing test points of a PCB | |
CN110737458A (zh) | 一种代码更新方法和相关装置 | |
CN111050493B (zh) | 过孔反焊盘形状的确定方法及印刷电路板 | |
CN111859846B (zh) | 一种pcb的底片对比方法、系统、设备以及介质 | |
CN105224719A (zh) | 一种实现同页零件快速归类的方法 | |
CN111259620B (zh) | 一种检查pcb中盲埋孔的方法、系统、设备以及介质 | |
CN114548022A (zh) | Pcb辅助设计信息处理方法、系统和存储介质 | |
US10176288B1 (en) | System and method for placing components in an electronic circuit design | |
CN111881642A (zh) | 电路板上gnd属性铜皮的绘制方法、系统及相关装置 | |
CN114331135B (zh) | 一种工艺流程管理方法、装置、设备及存储介质 | |
CN115640777A (zh) | 航天印制板工程前处理的布局方法、装置、介质和设备 | |
CN108875194A (zh) | 一种用于印刷线路板的阻抗测试图形自动生成方法 | |
CN101770527A (zh) | 修改电路组件数据的方法 | |
CN113204940A (zh) | Pcb设计的处理方法及系统 | |
CN109359384B (zh) | 一种将丝印标识调入印刷电路板的方法及装置 | |
CN111988916B (zh) | 塞孔添加方法和装置 | |
US20080127022A1 (en) | Method for managing net data of a layout | |
CN114945247B (zh) | 一种pcb板外元素查询方法、装置、设备和存储介质 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |