CN105446731A - 指令处理的方法与装置 - Google Patents

指令处理的方法与装置 Download PDF

Info

Publication number
CN105446731A
CN105446731A CN201510238781.2A CN201510238781A CN105446731A CN 105446731 A CN105446731 A CN 105446731A CN 201510238781 A CN201510238781 A CN 201510238781A CN 105446731 A CN105446731 A CN 105446731A
Authority
CN
China
Prior art keywords
input signal
serial input
substring
instruction
signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201510238781.2A
Other languages
English (en)
Other versions
CN105446731B (zh
Inventor
陈耕晖
张坤龙
王裕谦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Macronix International Co Ltd
Original Assignee
Macronix International Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Macronix International Co Ltd filed Critical Macronix International Co Ltd
Publication of CN105446731A publication Critical patent/CN105446731A/zh
Application granted granted Critical
Publication of CN105446731B publication Critical patent/CN105446731B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4282—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus
    • G06F13/4291—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus using a clocked protocol
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G06F13/1668—Details of memory controller
    • G06F13/1689—Synchronisation and timing concerns
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4204—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus
    • G06F13/4234—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus being a memory bus
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10—Digital recording or reproducing
    • G11B20/14—Digital recording or reproducing using self-clocking codes
    • G11B20/1403—Digital recording or reproducing using self-clocking codes characterised by the use of two levels
    • G11B20/1407—Digital recording or reproducing using self-clocking codes characterised by the use of two levels code representation depending on a single bit, i.e. where a one is always represented by a first code symbol while a zero is always represented by a second code symbol
    • G11B20/1419—Digital recording or reproducing using self-clocking codes characterised by the use of two levels code representation depending on a single bit, i.e. where a one is always represented by a first code symbol while a zero is always represented by a second code symbol to or from biphase level coding, i.e. to or from codes where a one is coded as a transition from a high to a low level during the middle of a bit cell and a zero is encoded as a transition from a low to a high level during the middle of a bit cell or vice versa, e.g. split phase code, Manchester code conversion to or from biphase space or mark coding, i.e. to or from codes where there is a transition at the beginning of every bit cell and a one has no second transition and a zero has a second transition one half of a bit period later or vice versa, e.g. double frequency code, FM code
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M5/00—Conversion of the form of the representation of individual digits
    • H03M5/02—Conversion to or from representation by pulses
    • H03M5/04—Conversion to or from representation by pulses the pulses having two levels
    • H03M5/06—Code representation, e.g. transition, for a given bit cell depending only on the information in that bit cell
    • H03M5/12—Biphase level code, e.g. split phase code, Manchester code; Biphase space or mark code, e.g. double frequency code
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/38—Synchronous or start-stop systems, e.g. for Baudot code
    • H04L25/40—Transmitting circuits; Receiving circuits
    • H04L25/49—Transmitting circuits; Receiving circuits using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; Baseband coding techniques specific to data transmission systems
    • H04L25/4904—Transmitting circuits; Receiving circuits using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; Baseband coding techniques specific to data transmission systems using self-synchronising codes, e.g. split-phase codes

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Read Only Memory (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)
  • Information Transfer Systems (AREA)
  • Programmable Controllers (AREA)

Abstract

本发明公开了一种指令处理的方法与装置，用于在一存储器控制器之中，该指令处理的方法包括：接收一串行输入讯号，该串行输入讯号包含一连串的二进制数(binary？digit)；在该串行输入讯号的多个奇数位置或多个偶数位置的其中这些位置撷取这些二进制数以形成一第一子串行(sub-series)；在该串行输入讯号的这些奇数位置或这些偶数位置的另一这些位置撷取这些二进制数以形成一第二子串行；比较该第一及该第二子串行；以及若该第一及该第二子串行互补，由该存储器控制器执行该第一子串行代表的一指令。

Description

指令处理的方法与装置
技术领域
本发明是有关于存储器控制，且特别是有关于一种控制存储器装置的指令处理方法与装置。
背景技术
存储器装置通常是由存储器控制器所控制，存储器控制器通过传送指令至存储器装置而例如能控制存储器装置的操作，如存储器装置的读取或写入。对于存储器装置，特别是串行周边接口(SerialPeripheralInterface,SPI)存储器装置，所产生的指令可为一连串的二进制数，即一连串的0与1。对于一些型式的存储器装置，可将指令编码为8个二进制数，故而可称为8位指令。举例来说，D35H指令包含一连串的二进制数00110101，代表读取指令。再举例来说，D75H指令包含一连串的二进制数01110101，代表写入指令。
图1绘示应用至存储器控制器的指令的范例性讯号波形图。在图1中，CSB代表芯片选择反相(chipselectbar)，可控制某一芯片的指令在何时致能。SIO代表串行输入/输出(serialinput/output)，表示输入至存储器控制器的指令。在图1所示的例中，输入指令为如上所述的包含串行二进制数00110101的D35H指令。再者，在图1中，SCLK代表串行频率(serialclock)。
接收图1的讯号波形的存储器控制器为单数据速率(single-data-rate)控制器，意思为施加至存储器控制器的指令是在频率讯号(即图1所示的SCLK)的上升边缘接收并传送至存储器。举例来说，在SCLK的第一上升边缘，SIO是位在低逻辑电压电平，故低逻辑电压电平(代表二进制数“0”)是由控制器接收并传送至存储器。再者，举例来说，在SCLK的第三上升边缘，SIO是位在高电压电平，故高逻辑电压电平(代表二进制数”1”)是由控制器接收并传送至存储器。因此，若存储器控制器正确地操作，SIO讯号是在对应至频率讯号的时序下接收(即被取样)，并传送至存储器以作为正确的指令，即包含一连串的二进制数00110101的D35H读取指令。
然而，在高速应用中，各讯号需要在高频率地于高及低逻辑电压电平之间作切换。在这样的情况下，讯号可能不在该作切换的准确的时序下作切换。举例来说，SIO讯号可能不在正确的时序下作切换，或SCLK讯号可能不在正确的时序下作切换。如此，SIO讯号会在不正确的时间下接收(即取样)。
举例来说，因为高速切换，SIO讯号可能比所指定切换的时间较早地从低逻辑电压电平切换至高逻辑电压电平，如图1所示的虚线。如此，在SCLK讯号的第二上升边缘下，当存储器控制器在取样SIO讯号的逻辑电压电平时，高逻辑电压电平是接收并传送至存储器装置，而不是预先准备的低逻辑电压电平。因此，存储器装置所接收的并不是代表读取指令的D35H指令，而是代表写入指令的一连串的二进制数01110101。如此，储存在存储器装置的数据被错误地抹除。
发明内容
依据本发明，提出一种用于在一存储器控制器之中的指令处理的方法。此方法包括：接收一串行输入讯号，该串行输入讯号包含一连串的二进制数(binarydigit)；在该串行输入讯号的多个奇数位置或多个偶数位置的其中一些位置撷取这些二进制数以形成一第一子串行(sub-series)；在该串行输入讯号的多个奇数位置或多个偶数位置的另一些位置撷取这些二进制数以形成一第二子串行；比较该第一及该第二子串行；以及若该第一及该第二子串行互补，由该存储器控制器执行该第一子串行代表的一指令。
另依据本发明，提出一种存储器控制装置，包括处理器与非瞬时(non-transitory)计算机可读取储存媒体。当多个指令由处理器执行时，此些指令使该处理器：接收一串行输入讯号，该串行输入讯号包含一连串的二进制数；在该串行输入讯号的多个奇数位置或多个偶数位置的其中一些位置撷取这些二进制数以形成一第一子串行；在该串行输入讯号的多个奇数位置或多个偶数位置的另一些位置撷取一些二进制数以形成一第二子串行；比较该第一及该第二子串行；以及若该第一及该第二子串行互补，执行该第一子串行代表的一指令。
依照本发明的特征与优点将部分地被阐述在下面的说明书中，并且部分从说明书来看是显而易见的，或可以通过本发明的实践而得知。这些特征和优点可通过所附权利要求范围特别指明的元件与结合的方式而被实现与取得。
应当理解的是，前述的广义描述和以下的详细描述都只是示例和说明性的，并不限制如所请求保护的本发明。
包含在说明书中并构成本说明书的一部分的所附图示，阐示出了本发明的几个实施例，并且与本说明书一起用于解释本发明的原理。
为了对本发明的上述及其他方面有更佳的了解，下文特举较佳实施例，并配合所附图式，作详细说明如下：
附图说明
图1绘示依照传统技艺的存储器控制器所接收的讯号波形示意图。
图2绘示依照范例性实施例的方法的流程图。
图3A及图3B绘示依照范例性实施例的存储器控制器所接收的讯号波形示意图。
图4A及图4B绘示依照其他范例性实施例的存储器控制器所接收的讯号波形示意图。
图5A及图5B绘示依照其他范例性实施例的存储器控制器所接收的讯号波形示意图。
图6A及图6B绘示依照其他范例性实施例的存储器控制器所接收的讯号波形示意图。
图7绘示依照范例性实施例的存储器控制装置的示意图。
【符号说明】
200：方法
202～216：步骤
700：存储器控制装置
702：处理器
704：非瞬时计算机可读取储存媒体。
CSB：芯片选择反相讯号
SCLK：串行频率讯号
SIO、SIO0、SIO1、SIO2、SIO3、SIO4、SIO5、SIO6、SIO7：串行输入/输出
具体实施方式
依照本发明的实施例包含方法与装置以用于控制存储器装置的指令处理。
以下，将参照图式说明依照本发明的实施例。若可能，相同的参考数字会在图式中用以参照至相同或相的部件。
图2绘示依照本发明实施例的用于在一存储器控制器之中的指令处理的范例性方法200的流程图。此方法可执行于依照本发明实施例的存储器控制器中。
如图2所示，在步骤202，存储器控制器接收一串行输入讯号，该串行输入讯号包含一连串的二进制数(binarydigit)。此串行输入讯号被编程以使得在串行输入讯号的奇数位置的二进制数(即此串二进制数定的奇数位置)互补(complementary)于此串行的偶数位置的二进制数。下文中，由串行输入讯号的奇数位置上的二进制数形成的串行也可被称为第一输入子串行(sub-series)，并代表待输出至存储器装置且待存储器装置执行的指令。对应地，由串行输入讯号的偶数位置上的二进制数形成的串行也可被称为第二输入子串行，并代表指令的互补，指令的互补在本发明中也可称为指令的反相(bar)。
在本发明中，有关奇数位置的叙述与对应的偶数位置的叙述是可以相互置换的。举例来说，如上一个段落所述，奇数位置的二进制数代表指令，而偶数位置的二进制数代表指令的反相。在另一实施例中(此处省略叙述)，奇数位置的二进制数可代表指令的反相，而偶数位置的二进制数可以代指令。
在步骤204，存储器控制器在串行输入讯号的多个奇数位置撷取(或取样)二进制数。此处，此过程也可被称为是指令的译码。撷取(或取样)的结果为一连串的二进制数，此处的二进制数也可称为是第一取样子串行。
在步骤206，根据包含多个默认指令的指令列表而检查第一取样子串行，以决定第一取样子串行是否对应至此些默认指令的其中一个指令。若第一取样子串行并不对应至此些默认指令的任何一个指令(步骤206:否)，存储器控制器输出一讯号以表示第一取样子串行代表一错误(illegal)指令(图2的步骤208)。另一方面，若第一取样子串行对应至此些默认指令的其中一个指令(步骤206:是)，第一取样子串行是被存锁(latch)(图2的步骤210)。
在步骤212，存储器控制器在串行输入讯号的多个偶数位置撷取(或取样)二进制数。此处，此过程也可被称为是指令反相的译码。撷取(或取样)的结果为一连串的二进制数，此处的二进制数也可称为是第二取样子串行。
在步骤214，存储器控制器比较第一取样子串行及第二取样子串行，以决定两者是否互补。若不互补(步骤214:否)，存储器控制器输出讯号表示第一取样子串行代表错误指令(图2的步骤208)。另一方面，若第一及第二取样子串行互补，则第一取样子串行代表正确(legal)指令，而此指令会被执行(图2的步骤216)。
图2所示的过程为一范例。依照本发明实施例的方法并不限定于包含图2所示的整个过程。举例来说，可直接比较第一及第二取样子串行，不需先针对指令列表确认第一取样子串行。
依据本发明实施例，串行输入讯号的一连串的二进制数是由串行输入讯号的一连串的高或低逻辑电压电平来表示。在一些实施例中，高逻辑电压电平代表二进制数“1”，而低逻辑电压电平代表二进制数“0”。撷取(或取样)二进制数的时间可由串行频率讯号来控制。在一些实施例中，二进制数可在串行频率讯号的相同边缘撷取，如上升边缘。此一模式可被称为是单数据速率(single-data-rate)模式，其中在每个频率周期被撷取并输出一个二进制数。在一些实施例中，二进制数是在串行频率讯号的上升及下降边缘撷取。此一模式可称为是双数据速率(double-data-rate)模式，其中在每个频率周期撷取并输出两个二进制数。
图3A及图3B分别绘示单数据速率模式及双数据速率模式的范例性讯号波形图的示意图。在图3A及图3B中，CSB、SCLK、及SIO分别参照为「指令选择反相」、「串行频率」、及「串行输入/输出」，如前所述。如图3A及图3B所示，待被输出至存储器装置并由存储器装置执行的指令为D35H指令，由第一输入子串行的二进制数00110101所表示。在编程SIO讯号时，用户散置(intersperse)由第二输入子串行的二进制数11001010(如图3A及图3B所示的虚线曲线片段)所表示互补的指令(即指令反相)在第一输入子串行(如图3A及图3B所示的实线曲线片段)之中。如此，存储器控制器接收的SIO讯号变为0101101001100110。
在图3A所示的单数据速率模式之中，在存储器控制器接收SIO讯号后，指令是通过在SCLK讯号的奇上升边缘(在图式中由实线垂直线所表示)取样SIO讯号(即量测SIO讯号的逻辑电压电平)而译码，而指令反相是通过在SCLK讯号的偶上升边缘(在图式中由虚线垂直线所表示)取样SIO讯号(即量测SIO讯号的逻辑电压电平)而译码。取样结果依照本发明实施例的方法而进一步处理，例如是图2所示的范例性方法。
在图3B所示的双数据速率模式之中，在存储器控制器接收SIO讯号后，指令是通过在SCLK讯号的上升边缘(在图式中由实线垂直线所表示)取样SIO讯号(即量测SIO讯号的逻辑电压电平)而译码，而指令反相是通过在SCLK讯号的下降边缘(在图式中由虚线垂直线所表示)取样SIO讯号(即量测SIO讯号的逻辑电压电平)而译码。取样结果依照本发明实施例的方法而进一步被处理，例如是图2所示的范例性方法。
图3A及图3B绘示存储器控制器具有单输入/输出端的实施方案。依照本发明实施例的方法也可应用至具有多输入/输出端口的存储器控制器。举例来说，图4A及图4B绘示存储器控制器具有两输入/输出端的实施方案，其中图4A对应至单数据速率模式而图4B对应至双数据速率模式。如图4A及图4B所示，指令是被打散并通过两讯号SIO0及SIO1而传输，其中SIO0携带指令的奇位数字，即0100，而SIO1携带指令的偶位数字，即0111。相仿地，指令反相是被打散并由两讯号SIO0及SIO1而传输，其中SIO0携带指令反相的奇位数字，即1011，而SIO1携带指令反相的偶位数字，即1000。
如图4A所示，即单数据速率模式，在存储器控制器接收SIO0及SIO1讯号后，指令是通过在SCLK讯号的奇上升边缘取样SIO0及SIO1讯号(即量测SIO0及SIO1讯号的逻辑电压电平)而译码，而指令反相是通过在SCLK讯号的偶上升边缘取样SIO0及SIO1讯号(即量测SIO0及SIO1讯号的逻辑电压电平)而译码。取样结果依照本发明实施例的方法而进一步处理，例如是图2所示的范例性方法。
如图4B所示，即双数据速率模式，在存储器控制器接收SIO0及SIO1讯号后，指令是通过在SCLK讯号的上升边缘取样SIO0及SIO1讯号(即量测SIO0及SIO1讯号的逻辑电压电平)而译码，而指令反相是通过在SCLK讯号的下降边缘取样SIO0及SIO1讯号(即量测SIO0及SIO1讯号的逻辑电压电平)而译码。取样结果依照本发明实施例的方法而进一步处理，例如是图2所示的范例性方法。
另一范例中，图5A及图5B绘示存储器控制器具有四个输入/输出端的实施方案，其中图5A对应至单数据速率模式而图5B对应至双数据速率模式。如图5A及图5B所示，指令是被打散并通过四个讯号SIO0、SIO1、SIO2、SIO3而传输，其中SIO0携带指令的每四个数字的第一个数字，即00，SIO1携带指令的每四个数字的第二个数字，即01，SIO2携带指令的每四个数字的第三个数字，即10，而SIO3携带指令的每四个数字的第四个数字，即11。相仿地，指令反相是打散并由四个讯号SIO0、SIO1、SIO2、SIO3而传输，其中SIO0携带指令反相的每四个数字的第一个数字，即11，SIO1携带指令反相的每四个数字的第二个数字，即10，SIO2携带指令反相的每四个数字的第三个数字，即01，而SIO3携带指令反相的每四个数字的第四个数字，即00。
如图5A所示，即单数据速率模式，在存储器控制器接收SIO0、SIO1、SIO2、SIO3讯号后，指令是通过在SCLK讯号的奇上升边缘取样SIO0、SIO1、SIO2、SIO3讯号(即量测SIO0、SIO1、SIO2、SIO3讯号的逻辑电压电平)而译码，而指令反相是通过在SCLK讯号的偶上升边缘取样SIO0、SIO1、SIO2、SIO3讯号(即量测SIO0、SIO1、SIO2、SIO3讯号的逻辑电压电平)而译码。取样结果依照本发明实施例的方法而进一步处理，例如是图2所示的范例性方法。
如图5B所示，即双数据速率模式，在存储器控制器接收SIO0、SIO1、SIO2、SIO3讯号后，指令是通过在SCLK讯号的上升边缘取样SIO0、SIO1、SIO2、SIO3讯号(即量测SIO0、SIO1、SIO2、SIO3讯号的逻辑电压电平)而译码，而指令反相是通过在SCLK讯号的下降边缘取样SIO0、SIO1、SIO2、SIO3讯号(即量测SIO0、SIO1、SIO2、SIO3讯号的逻辑电压电平)而译码。取样结果依照本发明实施例的方法而进一步处理，例如是图2所示的范例性方法。
图6A及图6B绘示的另一例子中存储器控制器具有八个输入/输出端的实施方案，其中图6A对应至单数据速率模式而图6B对应至双数据速率模式。此例是相仿于图3A-图5B所述的内容，除了指令与指令反相被打散并通过八个讯号SIO0、SIO1、SIO2、SIO3、SIO4、SIO5、SIO6、SIO7而传输。指令与指令反相的编码与译码以及取样结果的处理方式，是相仿于上文依照一、两、四个输入/输出端所述的实施方案，故不重述。
图7绘示依照本发明实施例的存储器控制装置700。如图7所述，存储器控制装置700包含处理器702及非瞬时(non-transitory)计算机可读取储存媒体704。储存媒体704储存多个命令，此些命令在由该处理器702执行时，存储器控制装置700使得处理器702执行如上文所述的本发明实施例的方法。
综上所述，虽然本发明已以较佳实施例揭露如上，然其并非用以限定本发明。本发明所属技术领域中具有通常知识者，在不脱离本发明的精神和范围内，当可作各种的更动与润饰。因此，本发明的保护范围当视随附的权利要求范围所界定的为准。

Claims (9)

1.一种用于在一存储器控制器之中的指令处理的方法，包括：
由该存储器控制器接收一串行输入讯号，该串行输入讯号包含一连串的二进制数(binarydigit)；
由该存储器控制器在该串行输入讯号的多个奇数位置或多个偶数位置的其中一些位置撷取一些二进制数以形成一第一子串行(sub-series)；
由该存储器控制器在该串行输入讯号的多个奇数位置或多个偶数位置的其中另一些位置撷取一些二进制数以形成一第二子串行；
由该存储器控制器比较该第一及该第二子串行；以及
若该第一及该第二子串行互补(complementary)，由该存储器控制器执行该第一子串行代表的一指令。
2.根据权利要求1所述的方法，其中：
在该串行输入讯号的多个奇数位置或多个偶数位置的其中一些位置撷取一些二进制数的该步骤包含在该串行输入讯号的一些奇数位置取得一些二进制数以形成该第一子串行；及
在该串行输入讯号的多个奇数位置或多个偶数位置的其中另一些位置撷取一些二进制数的该步骤包含在该串行输入讯号的一些偶数位置取得一些二进制数以形成该第二子串行。
3.根据权利要求1所述的方法，更包括：
若该第一及该第二子串行不互补，输出一讯号表示没有收到正确(legal)指令。
4.根据权利要求1所述的方法，更包括：
在撷取这些二进制数以形成该第二子串行前，针对多个默认指令检查该第一字符串行，
其中：
若该第一字列串对应至这些默认指令的其中一指令，撷取这些二进制数以形成该第二子串行的该步骤包括在该串行输入讯号的多个奇数位置或多个偶数位置的另一些位置撷取一些二进制数以形成该第二子串行；以及
执行该第一子列串代表的该指令的该步骤包含执行这些默认指令的该指令。
5.根据权利要求4所述的方法，更包括：
若该第一子串行不对应至这些默认指令的任何一指令，输出一讯号表示没有收到正确指令。
6.根据权利要求4所述的方法，更包括：
在该串行输入讯号的多个奇数位置或多个偶数位置的另一些位置撷取一些二进制数之前，存锁(latch)该第一子串行。
7.根据权利要求1所述的方法，更包括：
接收一串行频率讯号，
其中：
该一连串的二进行数字是表示为该串行输入讯号的一连串的高或低逻辑电压电平；
在该串行输入讯号的多个奇数位置取得一些二进制数的该步骤包含在该串行频率讯号的多个奇上升边缘量测该串行输入讯号的逻辑电压电平；以及
在该串行输入讯号的多个偶数位置取得一些二进制数的该步骤包含在该串行频率讯号的多个偶上升边缘量测该串行输入讯号的逻辑电压电平。
8.根据权利要求1所述的方法，更包括：
接收一串行频率讯号，
其中：
该一连串的二进行数字是表示为该串行输入讯号的一连串的高或低逻辑电压电平；
在该串行输入讯号的多个奇数位置取得一些二进制数的该步骤包含在该串行频率讯号的多个上升边缘量测该串行输入讯号的逻辑电压电平；及
在该串行输入讯号的多个偶数位置取得一些二进制数的该步骤包含在该串行频率讯号的多个下降边缘量测该串行输入讯号的逻辑电压电平。
9.一种存储器控制装置，包括：
一处理器；以及
一非瞬时(non-transitory)计算机可读取储存媒体，储存多个命令，该处理器执行时，使该处理器：
接收一串行输入讯号，该串行输入讯号包含一连串的二进制数；
在该串行输入讯号的多个奇数位置或多个偶数位置其中一些位置撷取一些二进制数以形成一第一子串行；
在该串行输入讯号的多个奇数位置或多个偶数位置的其中另一些位置撷取一些二进制数以形成一第二子串行；
比较该第一及该第二子串行；及
若该第一及该第二子串行互补，执行该第一子串行代表的一指令。
CN201510238781.2A 2014-09-24 2015-05-12 指令处理的方法与装置 Active CN105446731B (zh)

Applications Claiming Priority (6)

Application Number Priority Date Filing Date Title
US201462054510P 2014-09-24 2014-09-24
US62/054,510 2014-09-24
US201462057391P 2014-09-30 2014-09-30
US62/057,391 2014-09-30
US14/619,336 2015-02-11
US14/619,336 US9514088B2 (en) 2014-09-24 2015-02-11 Method and device for processing serial binary input by comparing binary digits at even and odd locations of the input

Publications (2)

Publication Number Publication Date
CN105446731A true CN105446731A (zh) 2016-03-30
CN105446731B CN105446731B (zh) 2020-04-14

Family

ID=55525884

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510238781.2A Active CN105446731B (zh) 2014-09-24 2015-05-12 指令处理的方法与装置

Country Status (3)

Country Link
US (1) US9514088B2 (zh)
CN (1) CN105446731B (zh)
TW (1) TWI574278B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109412601B (zh) * 2018-10-17 2022-08-12 西安微电子技术研究所 一种高速曼彻斯特编码信号再生及驱动控制方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6195768B1 (en) * 1998-12-16 2001-02-27 Samuel I. Green System and method for monitoring high speed data bus
US6442622B1 (en) * 1998-10-21 2002-08-27 Yamaha Corporation Digital signal processor and digital signal processing method
CN102129362A (zh) * 2010-01-14 2011-07-20 旺宏电子股份有限公司 指令解码电路及其方法
CN103123614A (zh) * 2011-09-16 2013-05-29 联发科技股份有限公司 串行闪存控制器、串行闪存及其执行的方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5805632A (en) * 1992-11-19 1998-09-08 Cirrus Logic, Inc. Bit rate doubler for serial data transmission or storage
US5657017A (en) * 1995-12-01 1997-08-12 The United States Of America As Represented By The Secretary Of The Navy Telemetry bi-phase-level to non-return-to-zero-level signal converter
US5991632A (en) * 1997-04-04 1999-11-23 Casio Phonemate, Inc. Cordless telephone and method of synchronization for secure, high-speed, high-volume data transfer
JP3347667B2 (ja) * 1998-05-20 2002-11-20 沖電気工業株式会社 マンチェスタ符号化データ復号化装置
CN100433747C (zh) * 2003-12-16 2008-11-12 盛万兴 一种高效的嵌入式电力数据传输编解码方法
JP4980375B2 (ja) * 2006-02-01 2012-07-18 ジーイー・アビエイション・システムズ・エルエルシー 線形トポロジに限定されたバスを他のトポロジに拡張可能にするシステム及び方法
US7913011B2 (en) * 2009-01-02 2011-03-22 The Boeing Company Method and apparatus for employing a second bus controller on a data bus having a first bus controller
CN102628921B (zh) * 2012-03-01 2014-12-03 华为技术有限公司 一种集成电路及对集成电路中总线状态进行监控的方法
US9054941B2 (en) * 2013-07-18 2015-06-09 Rf Micro Devices, Inc. Clock and data recovery using dual manchester encoded data streams

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6442622B1 (en) * 1998-10-21 2002-08-27 Yamaha Corporation Digital signal processor and digital signal processing method
US6195768B1 (en) * 1998-12-16 2001-02-27 Samuel I. Green System and method for monitoring high speed data bus
CN102129362A (zh) * 2010-01-14 2011-07-20 旺宏电子股份有限公司 指令解码电路及其方法
CN103123614A (zh) * 2011-09-16 2013-05-29 联发科技股份有限公司 串行闪存控制器、串行闪存及其执行的方法

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
杜飞明: "《计算机组装与维护》", 31 May 2012, 西安电子科技大学出版社 *
杨文显: "《现代微型计算机与接口教程》", 31 January 2014, 清华大学出版社 *

Also Published As

Publication number Publication date
TWI574278B (zh) 2017-03-11
CN105446731B (zh) 2020-04-14
US9514088B2 (en) 2016-12-06
US20160085715A1 (en) 2016-03-24
TW201612900A (en) 2016-04-01

Similar Documents

Publication Publication Date Title
TWI521378B (zh) 偵測錯誤注入的裝置與方法
CN105301991A (zh) 使用有限状态机的数字触发
EP3072238B1 (en) Devices and methods for facilitating data inversion to limit both instantaneous current and signal transitions
US20160103538A1 (en) Electronic device and access control method
CN104320109A (zh) 脉冲抗干扰方法及装置
CN104425029A (zh) 存储器编程方法和设备
CN105446731A (zh) 指令处理的方法与装置
CN109147862B (zh) Nvm测试加速方法及系统
CN109818713A (zh) 副载波调制的米勒码解码方法、装置和设备及存储介质
CN113946480A (zh) 一种i2c总线的检测装置和方法
CN103810402A (zh) 用于基因组的数据处理方法和装置
CN105471437B (zh) 数据再生电路
KR102237747B1 (ko) 반도체 장치
KR102068954B1 (ko) Ask 복조기 및 상기 복조기를 포함하는 통신 장치
CN112860303B (zh) 一种模型增量更新的方法及系统
CN107102921B (zh) 一种面向带I/O型数字量异步端口SoC的数字量监测方法
TWI554768B (zh) Logic analyzer calibration method
CN107039075B (zh) 非易失性存储装置
US9275758B2 (en) Error detection circuit and semiconductor integrated circuit using the same
CN104123967A (zh) 半导体装置
JP2021535669A (ja) 相関によるクロックおよびデータ回復を有する信頼性のある非同期ベースバンドプロトコル
CN104064221A (zh) 错误修正方法以及存储器装置
CN104267925B (zh) 弹性先进先出存储器及存储方法
CN105469835B (zh) 存储装置及其测试方法
US9989379B2 (en) Techniques for counting resource usage

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant