CN105428511A - 半导体发光装置及导线架 - Google Patents

半导体发光装置及导线架 Download PDF

Info

Publication number
CN105428511A
CN105428511A CN201510556155.8A CN201510556155A CN105428511A CN 105428511 A CN105428511 A CN 105428511A CN 201510556155 A CN201510556155 A CN 201510556155A CN 105428511 A CN105428511 A CN 105428511A
Authority
CN
China
Prior art keywords
chip
wall
lead frame
light emitting
emitting device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201510556155.8A
Other languages
English (en)
Inventor
江越秀德
野口吉雄
井上一裕
荒川崇
竹内辉雄
黑木敏宏
小串昌弘
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Alpha To Kk
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP2015022237A external-priority patent/JP6653119B2/ja
Application filed by Toshiba Corp filed Critical Toshiba Corp
Publication of CN105428511A publication Critical patent/CN105428511A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of semiconductor or other solid state devices
    • H01L25/16—Assemblies consisting of a plurality of semiconductor or other solid state devices the devices being of types provided for in two or more different subclasses of H10B, H10D, H10F, H10H, H10K or H10N, e.g. forming hybrid circuits
    • H01L25/167—Assemblies consisting of a plurality of semiconductor or other solid state devices the devices being of types provided for in two or more different subclasses of H10B, H10D, H10F, H10H, H10K or H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/85—Packages
    • H10H20/8506—Containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48257—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a die pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/85909—Post-treatment of the connector or wire bonding area
    • H01L2224/8592—Applying permanent coating, e.g. protective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/85909—Post-treatment of the connector or wire bonding area
    • H01L2224/85951—Forming additional members, e.g. for reinforcing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/85—Packages
    • H10H20/851—Wavelength conversion means
    • H10H20/8514—Wavelength conversion means characterised by their shape, e.g. plate or foil
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/85—Packages
    • H10H20/857—Interconnections, e.g. lead-frames, bond wires or solder balls
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/882—Scattering means

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Led Device Packages (AREA)

Abstract

本申请涉及一种半导体发光装置及导线架。根据实施方式，半导体发光装置包括导线架、芯片、壁部及荧光体层。所述芯片搭载在所述导线架上，且具有衬底、及设置在所述衬底上的发光元件。所述壁部具有与所述芯片的侧部对向的内壁、及所述内壁的相反侧的外壁。所述荧光体层至少设置在所述芯片上。所述芯片的所述侧部与所述壁部的所述内壁之间的距离小于所述芯片的厚度。所述导线架的上表面与所述内壁所成的角小于所述导线架的所述上表面与所述外壁所成的角。

Description

半导体发光装置及导线架
[相关申请]
本申请享有以日本专利申请2014-187089号(申请日：2014年9月12日)作为基础申请的优先权。本申请通过参照该基础申请而包含基础申请的全部内容。
技术领域
实施方式涉及一种半导体发光装置及导线架。
背景技术
使用硅衬底的表面安装型发光装置虽有望大幅度降低成本，但硅衬底的光吸收令人担忧。
发明内容
本发明的实施方式提供一种能够提高光提取效率的半导体发光装置及导线架。
根据实施方式，半导体发光装置包括导线架、芯片、壁部及荧光体层。所述芯片搭载在所述导线架上，且具有衬底、及设置在所述衬底上的发光元件。所述壁部具有与所述芯片的侧部对向的内壁、及所述内壁的相反侧的外壁。所述荧光体层至少设置在所述芯片上。所述芯片的所述侧部与所述壁部的所述内壁之间的距离小于所述芯片的厚度。所述导线架的上表面与所述内壁所成的角小于所述导线架的所述上表面与所述外壁所成的角。
附图说明
图1A～C是实施方式的半导体发光装置的示意图。
图2是实施方式的半导体发光装置的示意剖视图。
图3A及B是实施方式的封装体的示意图。
图4A及B是实施方式的半导体发光装置的示意图。
图5是实施方式的半导体发光装置的等效电路图。
图6A及B是实施方式的半导体发光装置的示意图。
图7A及B是实施方式的半导体发光装置的示意图。
图8A～C是实施方式的封装体的示意图。
图9是实施方式的半导体发光装置的示意剖视图。
图10是实施方式的半导体发光装置的示意剖视图。
图11A及B是实施方式的半导体发光装置的示意剖视图。
图12是实施方式的半导体发光装置的透镜的示意侧视图。
图13A是实施方式的半导体发光装置的ΔCx特性图，图13B是实施方式的半导体发光装置的ΔCy特性图。
图14是实施方式的半导体发光装置的示意俯视图。
具体实施方式
以下，参照附图对实施方式进行说明。此外，各附图中，对相同要素标注相同符号。
图1A是实施方式的半导体发光装置的示意俯视图。
图1B是图1中的A-A剖视图。
图1C是图1中的B-B剖视图。
在图1A中，省略了图1B及C所示的荧光体层60的图示。
实施方式的半导体发光装置具有芯片20、及保持芯片20的封装体。
图2是图1B中的A部的放大剖视图。
芯片20为LED(LightEmittingDiode，发光二极管)芯片，具有发光元件(LED元件)22、及支撑发光元件22的衬底21。
发光元件22具有例如含有氮化镓的半导体层。半导体层具有n型GaN层、p型GaN层、及设置在n型GaN层与p型GaN层之间的发光层(活化层)。发光层包含发出蓝、紫、蓝紫、紫外光等的材料。发光层的发光峰值波长为例如430～470nm。
而且，发光元件22具有连接在p型GaN层的p侧电极、及连接在n型GaN层的n侧电极。如图1A所示，在发光元件22的上表面设置着p侧焊垫22p、及n侧焊垫22n。p侧焊垫22p经由p侧电极与p型GaN层电连接。n侧焊垫22n经由n侧电极与n型GaN层电连接。
衬底21例如为硅衬底。衬底21比发光元件22厚，且支撑发光元件22。
图3A是实施方式的封装体的示意俯视图。
图3B是图3A中的C-C剖视图。
封装体具有第1导线架11、第2导线架12、及树脂架30。
第1导线架11及第2导线架12为金属成形体，含有例如铜作为主成分。第1导线架11与第2导线架12相互隔开。
树脂架30具有导线间绝缘部31、反射器32、及壁部33。导线间绝缘部31、反射器32及壁部33由例如硅酮系的白色树脂形成。
导线间绝缘部31设置在第1导线架11与第2导线架12之间。第1导线架11的上表面(与荧光体层60的交界部)、第2导线架12的上表面(与荧光体层60的交界部)、及导线间绝缘部31的上表面(与荧光体层60的交界部)实质上连续。第1导线架11的未被树脂架30覆盖的下表面、第2导线架12的未被树脂架30覆盖的下表面、及导线间绝缘部31的下表面实质上连续。
反射器32设置在第1导线架11的外缘部及第2导线架12的外缘部。反射器32的内壁(与荧光体层60的交界部)32b相对于第1导线架11的上表面、下表面、第2导线架12的上表面及下表面倾斜。第1导线架11的上表面的上方区域、及第2导线架12的上表面的上方区域被反射器32的内壁32b连续地包围，在图3B所示的剖面观察下形成为倒梯形状。
如图3B所示，壁部33设置在第1导线架11的上表面。壁部33将第1导线架11的上表面分隔为3个区域。3个区域包含供搭载芯片20的第1区域11a、及供接合金属线的第2区域11b、11c。即，第1导线架11的上表面被壁部33分隔为芯片搭载区域11a、金属线接合区域11b、及金属线接合区域11c。
壁部33具有内壁33a、及内壁33a的相反侧的外壁33b。内壁33a朝向芯片搭载区域11a。外壁33b朝向金属线接合区域11b、11c。
芯片搭载区域11a被壁部33的内壁33a、及图1C所示的反射器32的壁部32a的内壁连续地包围。如图1A～C所示，在该芯片搭载区域11a安装着芯片20。
芯片20的衬底21的背面由芯片焊接锡膏39接合在第1导线架11的上表面。芯片焊接锡膏39为例如银(Ag)锡膏。
因发光元件22的发光而产生的热通过衬底21、芯片焊接锡膏39及第1导线架11向未图示的安装衬底散热。
芯片20的p侧焊垫22p经由接合线42与第1导线架11电连接。接合线42的一端接合在p侧焊垫22p，另一端接合在第1导线架11的金属线接合区域11b。接合线42跨越壁部33之上而接合在p侧焊垫22p与金属线接合区域11b。
芯片20的n侧焊垫22n经由接合线41与第2导线架12电连接。接合线41的一端接合在n侧焊垫22n，另一端接合在第2导线架12的上表面12a。接合线41跨越壁部33及导线间绝缘部31之上而接合在n侧焊垫22n及第2导线架12的上表面12a。
在第2导线架12的上表面12a安装着稳压二极管芯片(以下，简称作稳压二极管)51。在稳压二极管51的下表面形成着阳极电极，在稳压二极管51的上表面形成着阴极电极。
稳压二极管51的下表面的阳极电极经由导电锡膏(例如银锡膏)38而连接在第2导线架12的上表面12a。
稳压二极管51的上表面的阴极电极经由接合线43与第1导线架11电连接。接合线43的一端接合在稳压二极管51的上表面的阴极电极，另一端接合在第1导线架11的金属线接合区域11c。
图5是表示LED芯片22与稳压二极管51的电连接关系的电路图。
LED芯片22与稳压二极管51并联连接在阳极端子A与阴极端子C之间。第1导线架11连接在阳极端子A，第2导线架12连接在阴极端子C。
LED芯片22正向连接在阳极端子A与阴极端子C之间。稳压二极管51反向连接在阳极端子A与阴极端子C之间。
稳压二极管51作为ESD(ElectroStaticDischarge，静电放电)保护元件发挥功能。如果在阳极端子A与阴极端子C之间施加超过LED芯片22的最大额定电压的冲击电压，那么冲击电流将通过稳压二极管51在阳极端子A与阴极端子C之间流动。
如图1B所示，在被反射器32包围的第1导线架11上的区域及第2导线架12上的区域设置着荧光体层60。荧光体层60覆盖芯片20、稳压二极管51、金属线41～43、壁部33、第1导线架11的上表面、及第2导线架12的上表面。
荧光体层60包含多个粒子状的荧光体61。荧光体61被发光元件22的放射光激发而放射与该放射光不同波长的光。粒子状的荧光体61向其周围的所有方向放射光。
多个荧光体61分散在结合材料(粘合剂)62中且与结合材料62一体化。结合材料62使发光元件22的放射光及荧光体61的放射光透过。此处，所谓“透过”，并不限定于透过率为100％的情况，也包含吸收光的一部分的情况。
荧光体层60具有在结合材料62中分散着多个粒子状的荧光体61的构造。关于结合材料62，能够使用例如硅酮树脂等透明树脂。在本说明书中，所谓“透明”，表示对发光元件的放射光及荧光体的放射光具有透过性。
自发光元件22放射的光入射到荧光体层60，一部分光激发荧光体61，而获得作为发光元件22的放射光与荧光体61的放射光的混合光的例如白色光。
包含反射器32及壁部33的树脂架30由对发光元件22的放射光及荧光体61的放射光具有反射性的白色树脂形成。白色树脂包含例如硅酮树脂为主成分。
荧光体层60设置在被反射器32的内壁32b包围的区域内。反射器32的内壁32b与导线架11、12的上表面形成钝角。反射器32的内壁32b与荧光体层60的上表面形成锐角。反射器32的内壁32b以随着从下端朝向上端而内壁间距离变宽的方式倾斜。因此，利用反射器32的内壁32b，使发光元件22的放射光及荧光体61的放射光易于向上方反射。
而且，在第1导线架11的上表面及第2导线架12的上表面，利用例如镀敷法而形成着对发光元件22的放射光及荧光体61的放射光具有高反射率的银(Ag)。因此，能够使朝向导线架11、12侧的荧光体61的放射光及发光元件22的放射光在导线架11、12的上表面反射而射向上方。
在制造封装体时，将第1导线架11及第2导线架12配置在模具中。使白色树脂流入到该模具内，并进行加热加压而使白色树脂硬化。由此，形成第1导线架11、第2导线架12及树脂架30结合为一体的图3A及B所示的封装体。
其后，在被壁部33及反射器32的壁部32a(图1C)包围的芯片搭载区域11a，经由接合锡膏39安装芯片20。
芯片搭载区域11a的外形尺寸(面积)略微大于芯片20的外形尺寸(上表面面积或底面面积)，从而能够不干涉壁部33、32a地将芯片20安装在芯片搭载区域11a。因此，在壁部33、32a与芯片20的侧面之间形成间隙。
芯片20的侧部与壁部33的内壁33a对向。在该芯片20的侧部露出硅衬底21的侧部(与壁部33的内壁33a对向的部分)。在该情况下，荧光体61的放射光、或被反射器32反射而返回到芯片侧的发光元件22的放射光入射到硅衬底21的侧部而被硅衬底21吸收，从而有向封装体外部提取的光通量下降的担忧。
根据实施方式，壁部33、32a的内壁与芯片20的侧部对向，并且连续地包围芯片20的侧部的周围。芯片20的侧部与壁部33、32a的内壁之间的距离(图2所示的d)小于芯片20的厚度。
壁部33、32a接近芯片20的侧部，由此朝向芯片20的侧部的回光被壁部33、32a遮蔽(反射)而难以入射到芯片20的侧部。其结果，能够抑制硅衬底21中的光吸收损耗，从而提高向封装体外部的光提取效率。
为了防止向芯片20的侧部的光入射，考虑使壁部33、32a与芯片20的侧部接触，由壁部33、32a覆盖芯片20的侧部。然而，在先形成包含壁部33、32a的封装体，其后安装芯片20的制造上，较理想的是在壁部33、32a与芯片20的侧部之间形成间隙。
该间隙越小，越能够降低向芯片20的侧部的光入射。向芯片20侧部的光入射的降低能够抑制硅衬底21中的光吸收损耗，提高向封装体外部的光提取效率。根据实施方式，考虑到芯片安装的作业性及向芯片侧部的光入射降低这两者，芯片20的侧部与壁部33、32a的内壁之间的距离d较理想的是30μm以上且150μm以下。
此外，此处的距离d表示芯片20的侧部与壁部33、32a的内壁之间的最短距离、最大距离、或壁部高度方向(芯片厚度方向)的平均距离。
而且，考虑到芯片安装的作业性、及向芯片侧部的光入射降低这两者，壁部33、32a的高度较理想的是芯片20的厚度的(1/2)以上且2倍以下。根据图2所示的实施方式，壁部33的高度大于芯片20的厚度。
反射器32的内壁32b作为使光向封装体上方反射的反射部发挥功能。为了使光易于向上方反射，反射器32的内壁32b相对于导线架11、12的上表面形成钝角而倾斜。
相对于此，接近芯片20的侧部而设置的壁部33、32a不使来自芯片侧部的光反射而作为遮蔽向芯片侧部的光入射的壁发挥功能。
如果壁部33、32a的内壁以壁部33、32a的内壁的上端比下端更远离芯片20的侧部的方式倾斜，那么光易入射到芯片20的侧部。
相反地，如果壁部33、32a的内壁以壁部33、32a的内壁的上端比下端更接近芯片20的侧部的方式倾斜，那么芯片安装的作业性下降。
因此，考虑到芯片安装的作业性、及向芯片侧部的光入射降低这两者，壁部33、32a的内壁较理想的是相对于芯片20的侧部实质上平行地对向，并且包围芯片20的侧部。
此处，所谓“平行”，并不限定于壁部33、32a的内壁与芯片20的侧部数学上严格地平行的情况，还包含不会使向芯片侧部的光入射明显增大的程度的倾斜，只要壁部33、32a的内壁与芯片20的侧部实质上平行即可。
即，并不限定于壁部33、32a的内壁相对于导线架11、12的上表面准确地垂直的情况，根据模具成形方面等的理由，也可以壁部33、32a相对于导线架11、12的上表面略微倾斜。
对壁部33的侧壁赋予用来使得易于从模具脱模的锥形。但是，如果增大与芯片侧部对向的内壁33a的倾斜角度，那么回光易入射到芯片侧部。因此，壁部33的内壁33a略微倾斜。
相反地，能够使壁部33的不与芯片侧部对向的外壁33b的倾斜与反射器32的内壁32b同样地作为光反射面发挥功能。
因此，如图2所示，壁部33的内壁33a与导线架11的上表面所成的角小于壁部33的外壁33b与导线架11的上表面所成的角。内壁33a成为比外壁33b相对于导线架11的上表面更接近于垂直的角度。
壁部33的内壁33a的倾斜角度小于作为反射面发挥功能的反射器32的内壁32b的倾斜角度。壁部33的内壁33a与导线架11、12的上表面所成的角小于反射器32的内壁32b与导线架11、12的上表面所成的角。
而且，并不限于芯片20的侧部的下端与壁部33、32a之间的距离、和芯片20的侧部的上端与壁部33、32a之间的距离相等的情况，所述距离间存在少许差的情况也可以说是壁部33、32a的内壁与芯片20的侧部实质上平行。
图4A是另一实施方式的封装体的示意俯视图。
图4B是另一实施方式的半导体发光装置的示意俯视图。
图4A及图4B分别对应于所述实施方式的图3A及图1A，对相同的要素标注相同的符号，并省略详细的说明。
如上所述，在导线架11、12的表面，利用例如镀敷法形成着银膜。银随着长期使用而易硫化。已硫化的银的反射率下降。
因此，根据图4A及B所示的实施方式，导线架11、12中的芯片搭载区域及金属线接合区域以外的区域的表面被白色树脂35、36覆盖。
导线架11的芯片搭载区域11a及金属线接合区域11b、11c以外的上表面、以及导线架12中的芯片搭载区域兼金属线接合区域12a以外的上表面被白色树脂35、36覆盖。
通过减少银的露出面积，能使银不易硫化，从而能够维持银的高反射率。
与图1A所示的实施方式同样地，在白色树脂35、36下设置着壁部33。
白色树脂35、36作为树脂架30的一部分而一体成形，对发光元件22及荧光体61的放射光具有高反射性。
图6A是另一实施方式的半导体发光装置的示意立体图。
图6B是另一实施方式的半导体发光装置的示意俯视图。
图7A是图6B中的A-A剖视图。
图7B是图7A的仰视图。
此外，在图6B中，省略了图6A所示的透镜91的图示。而且，在图6A中，省略了图6B及图7A所示的接合线47、49的图示。
图6A～图7B所示的半导体发光装置具有芯片20、及保持芯片20的封装体。
芯片20为LED(LightEmittingDiode)芯片，与所述实施方式同样地，如图2所示，具有发光元件(LED元件)22、及支撑发光元件22的衬底21。
在该实施方式中，例如在发光元件22的厚度方向的一侧(下表面)形成着p侧电极，在发光元件22的厚度方向的另一侧(上表面)形成着n侧焊垫22n。
图8A是图6A～图7B所示的半导体发光装置的封装体的示意俯视图。
图8B是图8A中的B-B剖视图。
图8C是图8A中的C-C剖视图。
封装体具有第1导线架71、第2导线架72、及树脂架80。
第1导线架71及第2导线架72为金属成形体，包含例如铜作为主成分。第1导线架71与第2导线架72相互隔开。
第1导线架71具有芯片搭载区域71a、71b。第2导线架72具有金属线接合区域72a、72b。
树脂架80由例如硅酮系的白色树脂形成。树脂架80具有壁部81。壁部81具有内壁81a、及内壁81a的相反侧的外壁81b。内壁81a朝向芯片搭载区域71a。壁部81的内壁81a连续地包围第1导线架71的芯片搭载区域71a的周围。
在芯片搭载区域71a安装着芯片20。芯片20的衬底21的背面由芯片焊接锡膏(例如银锡膏)接合在第1导线架71的上表面。发光元件22的下表面电极(p侧电极)经由导电性的衬底(硅衬底)21与第1导线架71连接。
因发光元件22的发光而产生的热通过衬底21及第1导线架71而向未图示的安装衬底散热。
芯片20的n侧焊垫22n经由接合线49与第2导线架72电连接。接合线49的一端接合在n侧焊垫22n，另一端接合在第2导线架72的接合区域72a。接合线49跨越壁部81之上而接合在n侧焊垫22n及第2导线架72的接合区域72a。
在第1导线架71的芯片搭载区域71b安装着稳压二极管51。在稳压二极管51的下表面形成着阳极电极，在稳压二极管51的上表面形成着阴极电极。
稳压二极管51的下表面的阳极电极经由导电锡膏(例如银锡膏)而连接在第1导线架71的芯片搭载区域71b。
稳压二极管51的上表面的阴极电极经由接合线47与第2导线架72电连接。接合线47的一端接合在稳压二极管51的上表面的阴极电极，另一端接合在第2导线架72的金属线接合区域72b。
在本实施方式中，也在阳极端子与阴极端子之间并联连接着LED芯片20及稳压二极管51。稳压二极管51作为ESD(ElectroStaticDischarge)保护元件发挥功能。
如图7A所示，第1导线架71与第2导线架72在第1方向(X方向)上隔开。第1导线架71具有内导线部71e、及外导线部71c、71d。内导线部71e具有芯片搭载区域71a、71b(图8A)，且设置为在X方向上连续的板状。
外导线部71c、71d与内导线部71e一体地设置，且向芯片搭载区域71a、71b的相反侧突出。外导线部71c与外导线部71d在X方向上分离。
第2导线架72的背面(未被树脂架80覆盖的部分)72c作为阴极侧外部电极发挥功能。第1导线架71的外导线部71c、71d的背面(未被树脂架80覆盖的部分)被树脂架80的一部分82分离成2个阳极侧外部电极。
图7B是半导体发光装置的背面(安装面)的示意图，且表示第2导线架72的背面72c、第1导线架71的外导线部71c、71d的背面。第2导线架72的背面72c、第1导线架71的外导线部71c、71d的背面是以例如矩形图案形成。
第2导线架72的背面72c、第1导线架71的外导线部71c及71d的背面各自的第2方向(Y方向)的宽度相等。在图7B所示的半导体发光装置的背面(安装面)，第2方向(Y方向)与第1方向(X方向)正交。外导线部71c的背面的X方向的宽度大于第2导线架72的背面72c的X方向的宽度、及外导线部71d的背面的X方向的宽度。因此，芯片搭载区域71a下的外导线部71c的背面的面积大于外导线部71d的背面的面积及第2导线架72的背面72c的面积。因此，能够使荧光体层60的热及芯片20的热通过设置在荧光体层60及芯片20下的面积宽广的外导线部71c而向安装衬底散热。
第2导线架72的背面72c的X方向的宽度与外导线部71d的背面的X方向的宽度相等。第2导线架72的背面72c的面积与外导线部71d的背面的面积相等。外导线部71d的背面与外导线部71c的背面之间的间距、和外导线部71c的背面与第2导线架72的背面72c之间的间距相等。
在外导线部71d的背面与第2导线架72的背面72c之间设置着外导线部71c的背面。在外导线部71d的背面与外导线部71c的背面之间设置着树脂架80的一部分82。在该树脂架80的一部分82上，内导线部71e不分离而相连。在外导线部71c的背面与第2导线架72的背面72c之间设置着树脂架80的一部分83。
第2导线架72的背面72c经由焊料接合在安装衬底(电路衬底)的阴极侧焊盘图案。第1导线架71的外导线部71c、71d的背面经由焊料接合在安装衬底(电路衬底)的阳极侧焊盘图案。
根据图7B所示的安装面的布局，外部电极(第2导线架72的背面72c、第1导线架71的外导线部71c、71d的背面)相对于安装面的中心对称配置。因此，已熔融的焊料不会相对于安装面的中心偏移而对称地润湿扩展到外部电极，在安装时半导体发光装置不易倾斜，而易于形成所期望的配光特性。而且，阳极侧的第1导线架71中，虽安装面侧的外导线部71c、71d被分离成2个，但经由内导线部71e而形成为一体的1个零件(第1导线架71)，因此不会导致零件数增大。
在被壁部81的内壁81a包围的第1导线架71的芯片搭载区域71a设置着荧光体层60。荧光体层60覆盖芯片20。
在封装体的上表面，以覆盖芯片20、荧光体层60及壁部81的方式设置着透镜91。透镜91是由对发光元件22的放射光及荧光体61的放射光透明的透明树脂形成。
壁部81是由对发光元件22的放射光及荧光体61的放射光的反射率较高的白色树脂形成。
在本实施方式中，当制造封装体时，将第1导线架71及第2导线架72配置在模具中。使白色树脂流入到该模具内，并进行加热加压而使白色树脂硬化。由此，形成第1导线架71、第2导线架72及树脂架80结合为一体的图8A～C所示的封装体。
其后，在被壁部81的内壁81a包围的芯片搭载区域71a，经由接合锡膏而安装芯片20。
芯片搭载区域71a的外形尺寸(面积)稍大于芯片20的外形尺寸(芯片20的上表面面积或底面面积)，能够不干涉壁部81地将芯片20安装在芯片搭载区域71a。因此，在壁部81的内壁81a与芯片20的侧部之间形成间隙。
壁部81的内壁81a与芯片20的侧部对向，并且连续地包围芯片20的侧部的周围。芯片20的侧部与壁部81的内壁81a之间的距离小于芯片20的厚度。
壁部81接近芯片20的侧部，由此在透镜91的内侧反射的回光难以入射到芯片20的侧部。其结果，能够抑制硅衬底21中的光吸收损耗，从而提高向封装体外部的光提取效率。
而且，在本实施方式中，也考虑到芯片安装的作业性、及向芯片侧部的光入射降低这两者，芯片20的侧部与壁部81的内壁81a之间的距离(最短距离、最大距离、或平均距离)较理想的是30μm以上且150μm以下。
接近芯片20的侧部与芯片20对向的壁部81不使来自芯片侧部的光反射而作为遮蔽向芯片侧部的光入射的壁发挥功能。
如果壁部81的内壁81a以壁部81的内壁81a的上端比下端更远离芯片20的侧部的方式倾斜，那么光易入射到芯片20的侧部。
相反地，如果壁部81的内壁81a以壁部81的内壁81a的上端比下端更接近芯片20的侧部的方式倾斜，那么芯片安装的作业性下降。
因此，考虑到芯片安装的作业性、及向芯片侧部的光入射降低这两者，壁部81的内壁81a相对于芯片20的侧部平行地对向，并且包围芯片20的侧部。
此处的“平行”也与所述实施方式同样地，并不限于壁部81的内壁81a与芯片20的侧部数学上严格地平行的情况，还包含不会使向芯片侧部的光入射明显增大的程度的倾斜，只要壁部81的内壁81a与芯片20的侧部实质上平行即可。
即，并不限于壁部81的内壁81a相对于导线架71的上表面准确地垂直的情况，根据模具成形方面等的理由，也可以壁部81的内壁81a相对于导线架71的上表面略微倾斜。
对壁部81的侧壁赋予用来使得易于从模具脱模的锥形。但是，如果增大与芯片侧部对向的内壁81a的倾斜角度，那么回光易入射到芯片侧部。因此，壁部81的内壁81a略微倾斜。壁部81的内壁81a与导线架71、72的上表面所成的角小于壁部81的外壁81b与导线架71、72的上表面所成的角。内壁81a成为比外壁81b相对于导线架71、72的上表面更接近于垂直的角度。
而且，并不限于芯片20的侧部的下端与壁部81的内壁81a之间的距离、和芯片20的侧部的上端与壁部81的内壁81a之间的距离的差相等的情况，所述距离间存在差的情况也可以说是壁部81的内壁81a与芯片20的侧部实质上平行。
与所述实施方式同样地，在导线架71、72的表面形成着银膜。根据本实施方式，导线架71、72中的芯片搭载区域及金属线接合区域以外的区域的表面被树脂架80覆盖。
导线架71的芯片搭载区域71a、71b以外的上表面、及导线架72的金属线接合区域72a、72b以外的上表面被具有高反射率的白色树脂即树脂架80覆盖。因此，通过减少银的露出面积，能够使银不易硫化，从而能够维持银的高反射率。
而且，根据本实施方式，壁部81的高度大于芯片20的厚度。在芯片20上的被壁部81包围的区域设置着荧光体层60。荧光体层60被限制设置在被壁部81包围的区域的范围内的芯片20上。
在导线架71、72间的树脂80上未设置荧光体层60。荧光体层60收容在散热性比树脂80优异的金属的导线架71上。
因此，能够使在荧光体层60产生的热通过荧光体层60正下方的芯片20及第1导线架71以相对较短的路径向安装衬底散热。
而且，透镜91覆盖设置着芯片20及荧光体层60的区域，未覆盖稳压二极管51。因此，在透镜91的内侧反射的回光不会入射到稳压二极管51。因此，不会因回光导致稳压二极管51劣化。
图9是表示图1B所示的半导体发光装置的变化例的示意剖视图。
根据图9所示的半导体发光装置，设置着芯片20、壁部33及稳压二极管51的区域被透明层65覆盖。在该透明层65上设置着荧光体层60。
透明层65由对发光元件22的放射光及荧光体61的放射光透明的透明树脂形成。或者，透明层65作为光散射层发挥功能。即，透明层65包含使发光元件22的放射光散射的多个粒子状的散射材料(例如钛化合物)、及将多个散射材料一体化且使发光元件22的放射光透过的结合材料(例如透明树脂)。
图10是表示图7A所示的半导体发光装置的变化例的示意剖视图。
在芯片20上灌封包含荧光体的树脂。此时，在树脂中未添加防沈淀剂。荧光体的比重比树脂成分重，因此会因自重而沈淀在芯片20的表面。
因荧光体的沈淀，从而荧光体偏集存在于芯片20的表面附近。因此，能够以较薄的荧光体层60覆盖芯片20的表面(上表面及侧面)。荧光体层60的厚度薄于芯片20的厚度。
通过在接近芯片20的区域(正上方)使荧光发光，而易于使荧光体的热通过芯片20逸出到导线架71。因此，能够抑制荧光体发光时的温度上升，从而能够抑制因热所致的特性及寿命的下降。
而且，易于在芯片20表面上以均匀的厚度形成荧光体层60，而能够抑制因荧光体层60的厚度不均所致的色分离。
图11A是另一实施方式的半导体发光装置的与图7A相同的示意剖视图。对与图7A的实施方式相同的要素标注相同的符号，并省略其详细的说明。
在被壁部81包围的区域设置着荧光体层64。荧光体层64具有树脂(粘合剂)、分散在树脂中的多个荧光体61、及分散在树脂中的多个光散射材料63。树脂为例如硅酮树脂。
在芯片20上灌封包含荧光体61及光散射材料63的树脂。此时，在树脂中未添加防沈淀剂。荧光体61的比重比树脂成分及光散射材料63重，因此会因自重而沈淀在芯片20的表面。因荧光体61的沈淀，从而荧光体61偏集存在于芯片20的表面附近。在芯片20侧，荧光体61的浓度(密度)高于光散射材料63的浓度(密度)。因此，易于使荧光体61的热通过芯片20而逸出到导线架71。
光散射材料63为例如氧化硅粒子。发光元件22发出的光(例如蓝色光)被光散射材料63散射而沿横向扩散。因此，能够抑制从横向出射的光与向正上方方向出射的光相比带荧光体61发出的光的色调(例如黄色调)的色分离。能够抑制依存于观察半导体发光装置的角度的色度不均，从而实现所期望的颜色的均匀发光。
如果使光散射材料分散在透镜91，那么因光的扩散而使透镜效果受损。该现象可能会导致光提取效率下降、发光点从半球状透镜中心偏移。发光点从透镜中心偏移会导致难以进行与二次透镜光轴对准等匹配。
相对于此，根据实施方式，不使光散射材料分散在透镜91，而使其分散在包含荧光体61的树脂中。因此，能够发挥透镜91的所期望的透镜效果。
而且，也可以如图11B所示那样在芯片20上贴附分散着荧光体61的树脂片(荧光体树脂层)60，且在该树脂片60上贴附分散着光散射材料63的树脂片(光散射树脂层)66。
在该情况下，因荧光体61偏集存在于芯片20的表面附近，所以也易于使荧光体61的热通过芯片20逸出到导线架71。而且，发光元件22发出的光(例如蓝色光)被光散射材料63散射而沿横向扩散，因此能够抑制从横向出射的光与向正上方方向出射的光相比带荧光体61发出的光的色调(例如黄色调)的色分离。而且，因为透镜91不含光散射材料，所以能够发挥透镜91的所期望的透镜效果。
图12是透镜91的示意侧视图。该图12所示的透镜91能够适用于所述图7A、图10、图11A及图11B所示的半导体发光装置。
透镜91具有例如作为球面的一部分的凸面93、及曲率(曲率半径)不同于凸面93的侧面92。透镜91的外形线为椭圆的一部分，或近似为椭圆的一部分。此处，所谓“椭圆”，不仅为数学上的椭圆，也包含不同曲率的线连续者。
凸面93的中心位于透镜91的最高点。此处的高度是以芯片20侧为基准的高度，表示沿垂直贯通芯片20的方向的高度。在图12所示的侧视下，在以沿面距离计算离凸面93的中心最远的凸面93的下端，侧面92连续。侧面92的高度低于凸面93的高度。
侧面92的曲率小于凸面93的曲率。凸面93及侧面92不经由回折点而连续。即，凸面93与侧面92的曲率的符号相同，侧面92不朝向透镜91的内侧凸出。
这种形状的透镜91抑制从横向出射的光与向正上方方向出射的光相比带荧光体发出的光的色调(例如黄色调)的色分离。
图13A及B表示模拟具有图12所示的透镜91的实施方式的半导体发光装置的ΔCx及ΔCy所得的结果。
Cx及Cy表示CIE(国际照明委员会)色度图的坐标。图13A及B中的横轴表示将半导体发光装置的正上方方向(0°)作为基准的光出射方向(角度)。
图13A中的纵轴表示Cx相对于0°时的Cx的值的相对变化ΔCx。
图13B中的纵轴表示Cy相对于0°时的Cy的值的相对变化ΔCy。
根据图13A的结果可知，ΔCx收敛在ANSI(AmericanNationalStandardsInstitute，美国国家标准学会)标准的0.06以内。
根据图13B的结果可知，ΔCy收敛在ANSI标准的0.12以内。
即，图12的形状的透镜91抑制色分离。
图14是在所述图6B所示的俯视图中叠加透镜98而图示的俯视图。
透镜98在图14所示的俯视下形成为由1个第1部分98b与多个(例如4个)第2部分98a组合而成的形状。如果除去第2部分98a而将第1部分98b连在一起，那么将成为圆形状。
第1部分98b覆盖包含芯片20及荧光体层60的四边形状的发光区域的四角以外。4个第2部分98a分别覆盖四边形状的发光区域的四角。第2部分98a以覆盖发光区域的角的方式向第1部分98b的外周侧突出。
已对本发明的若干实施方式进行了说明，但这些实施方式是作为示例而提出的，并非意欲限定发明的范围。这些新颖的实施方式能以其他各种方式实施，且能够在不脱离发明主旨的范围内进行各种省略、替换、变更。这些实施方式及其变化包含在发明的范围或主旨中，并且包含在权利要求书所记载的发明及其均等的范围内。

Claims (20)

1.一种半导体发光装置，其特征在于包括：
导线架；
芯片，搭载在所述导线架上，且具有衬底、及设置在所述衬底上的发光元件；
壁部，具有与所述芯片的侧部对向的内壁、及所述内壁的相反侧的外壁；及
荧光体层，设置在所述壁部的所述内壁的内侧区域范围内的所述芯片上，且比所述芯片薄；且
所述芯片的所述侧部与所述壁部的所述内壁之间的距离小于所述芯片的厚度。
2.一种半导体发光装置，其特征在于包括：
导线架；
芯片，搭载在所述导线架上，且具有衬底、及设置在所述衬底上的发光元件；
壁部，具有与所述芯片的侧部对向的内壁、及所述内壁的相反侧的外壁；及荧光体层，至少设置在所述芯片上；且
所述芯片的所述侧部与所述壁部的所述内壁之间的距离小于所述芯片的厚度，
所述导线架的上表面与所述内壁所成的角小于所述导线架的所述上表面与所述外壁所成的角。
3.根据权利要求2所述的半导体发光装置，其特征在于所述壁部的所述内壁相对于所述芯片的所述侧部平行地对向。
4.根据权利要求2所述的半导体发光装置，其特征在于所述芯片的所述侧部与所述壁部的所述内壁之间的距离为30μm以上且150μm以下。
5.根据权利要求2所述的半导体发光装置，其特征在于所述壁部含有树脂。
6.根据权利要求2所述的半导体发光装置，其特征在于所述荧光体层设置在所述壁部的所述内壁的内侧区域范围内的所述芯片上。
7.根据权利要求2所述的半导体发光装置，其特征在于所述衬底为硅衬底。
8.根据权利要求2所述的半导体发光装置，其特征在于还包括跨越所述壁部而连接所述芯片的上表面与所述导线架的金属线。
9.根据权利要求2所述的半导体发光装置，其特征在于所述导线架具有供搭载所述芯片的第1区域、及供接合金属线的第2区域，且
所述导线架中的所述第1区域及所述第2区域以外的区域的表面被树脂覆盖。
10.根据权利要求2所述的半导体发光装置，其特征在于还包括稳压二极管，该稳压二极管搭载在所述导线架上，且与所述发光元件电并联连接。
11.根据权利要求10所述的半导体发光装置，其特征在于还包括透镜，该透镜覆盖设置着所述芯片及所述荧光体层的区域，未覆盖所述稳压二极管。
12.根据权利要求2所述的半导体发光装置，其特征在于所述荧光体层具有：
树脂；
多个荧光体，分散在所述树脂中；及
多个光散射材料，分散在所述树脂中。
13.根据权利要求12所述的半导体发光装置，其特征在于在靠近所述芯片一侧，所述荧光体的浓度高于所述光散射材料的浓度。
14.根据权利要求2所述的半导体发光装置，其特征在于还包括树脂层，该树脂层设置在所述荧光体层上，且分散着多个光散射材料。
15.根据权利要求12所述的半导体发光装置，其特征在于还包括覆盖设置着所述芯片及所述荧光体层的区域的透镜。
16.根据权利要求11所述的半导体发光装置，其特征在于所述透镜具有：
凸面；及
侧面，续接在所述凸面之下，且曲率小于所述凸面。
17.根据权利要求16所述的半导体发光装置，其特征在于所述凸面及所述侧面不经由回折点而连续。
18.根据权利要求15所述的半导体发光装置，其特征在于所述透镜具有：
凸面；及
侧面，续接在所述凸面之下，且曲率小于所述凸面。
19.根据权利要求18所述的半导体发光装置，其特征在于所述凸面及所述侧面不经由回折点而连续。
20.一种导线架，其特征在于包括：
第1导线架，具有在第1方向上连续的内导线部、及与所述内导线部一体地设置并且在所述第1方向上分离的多个外导线部；以及
第2导线架，相对于所述第1导线架在所述第1方向上隔开设置。
CN201510556155.8A 2014-09-12 2015-09-02 半导体发光装置及导线架 Pending CN105428511A (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2014-187089 2014-09-12
JP2014187089 2014-09-12
JP2015-022237 2015-02-06
JP2015022237A JP6653119B2 (ja) 2014-09-12 2015-02-06 半導体発光装置及びリードフレーム

Publications (1)

Publication Number Publication Date
CN105428511A true CN105428511A (zh) 2016-03-23

Family

ID=55455505

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510556155.8A Pending CN105428511A (zh) 2014-09-12 2015-09-02 半导体发光装置及导线架

Country Status (2)

Country Link
US (1) US20160079217A1 (zh)
CN (1) CN105428511A (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016207739A (ja) 2015-04-17 2016-12-08 株式会社東芝 半導体発光装置及びその製造方法
KR102426874B1 (ko) * 2015-08-28 2022-07-29 쑤저우 레킨 세미컨덕터 컴퍼니 리미티드 발광 소자 패키지
KR102335216B1 (ko) 2017-04-26 2021-12-03 삼성전자 주식회사 발광소자 패키지
US11677059B2 (en) 2017-04-26 2023-06-13 Samsung Electronics Co., Ltd. Light-emitting device package including a lead frame
KR20210063518A (ko) * 2019-11-22 2021-06-02 삼성전자주식회사 발광다이오드 패키지

Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1426604A (zh) * 2000-04-26 2003-06-25 奥斯兰姆奥普托半导体有限责任公司 带有荧光变换元件的辐射半导体组件
CN1716654A (zh) * 2004-06-28 2006-01-04 京瓷株式会社 发光装置及照明装置
CN1753200A (zh) * 2004-09-24 2006-03-29 斯坦雷电气株式会社 Led器件
CN101038949A (zh) * 2006-03-14 2007-09-19 三星电机株式会社 发光二极管封装件
US20080315232A1 (en) * 2007-06-22 2008-12-25 Sanken Electric Co., Ltd. Light-emitting semiconductor device
US20090026480A1 (en) * 2007-07-27 2009-01-29 Nichia Corporation Light emitting device and method of manufacturing the same
JP2009170625A (ja) * 2008-01-16 2009-07-30 Toyoda Gosei Co Ltd 発光装置
TWM381178U (en) * 2010-01-15 2010-05-21 Unity Opto Technology Co Ltd Improved structure for light-emitting diode
CN201868473U (zh) * 2010-12-01 2011-06-15 启耀光电股份有限公司 发光二极管封装结构
TW201126763A (en) * 2010-01-22 2011-08-01 Tzu-Kuei Wen Method for LED chip package
CN103066183A (zh) * 2011-09-14 2013-04-24 夏普株式会社 发光装置
CN103972372A (zh) * 2013-01-29 2014-08-06 展晶科技(深圳)有限公司 发光二极管封装结构

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101007087B1 (ko) * 2009-10-26 2011-01-10 엘지이노텍 주식회사 발광소자 및 그 제조방법
US8878215B2 (en) * 2011-06-22 2014-11-04 Lg Innotek Co., Ltd. Light emitting device module
KR20130127838A (ko) * 2012-05-15 2013-11-25 삼성전자주식회사 발광소자 패키지

Patent Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1426604A (zh) * 2000-04-26 2003-06-25 奥斯兰姆奥普托半导体有限责任公司 带有荧光变换元件的辐射半导体组件
CN1716654A (zh) * 2004-06-28 2006-01-04 京瓷株式会社 发光装置及照明装置
CN1753200A (zh) * 2004-09-24 2006-03-29 斯坦雷电气株式会社 Led器件
CN101038949A (zh) * 2006-03-14 2007-09-19 三星电机株式会社 发光二极管封装件
US20080315232A1 (en) * 2007-06-22 2008-12-25 Sanken Electric Co., Ltd. Light-emitting semiconductor device
US20090026480A1 (en) * 2007-07-27 2009-01-29 Nichia Corporation Light emitting device and method of manufacturing the same
JP2009170625A (ja) * 2008-01-16 2009-07-30 Toyoda Gosei Co Ltd 発光装置
TWM381178U (en) * 2010-01-15 2010-05-21 Unity Opto Technology Co Ltd Improved structure for light-emitting diode
TW201126763A (en) * 2010-01-22 2011-08-01 Tzu-Kuei Wen Method for LED chip package
CN201868473U (zh) * 2010-12-01 2011-06-15 启耀光电股份有限公司 发光二极管封装结构
CN103066183A (zh) * 2011-09-14 2013-04-24 夏普株式会社 发光装置
CN103972372A (zh) * 2013-01-29 2014-08-06 展晶科技(深圳)有限公司 发光二极管封装结构

Also Published As

Publication number Publication date
US20160079217A1 (en) 2016-03-17

Similar Documents

Publication Publication Date Title
EP2665103B1 (en) Light emitting device
US8785957B2 (en) Light-emitting device
JP6387954B2 (ja) 波長変換部材を用いた発光装置の製造方法
EP1965445A2 (en) Semiconductor light emitting apparatus
EP3301729B1 (en) Light emitting device
CN102479910A (zh) Led模块
JP7046796B2 (ja) 発光装置
US9812495B2 (en) Light emitting device and lighting apparatus
CN105428511A (zh) 半导体发光装置及导线架
US20140042472A1 (en) Semiconductor light-emitting device
CN107148684A (zh) 发光装置
CN107615497A (zh) 发光装置及其制造方法
JP6700265B2 (ja) 発光装置およびその製造方法
US8641256B2 (en) Semiconductor light emitting device, composite light emitting device with arrangement of semiconductor light emitting devices, and planar light source using composite light emitting device
JP6653119B2 (ja) 半導体発光装置及びリードフレーム
JP7029963B2 (ja) 発光装置およびその製造方法
US10847693B2 (en) Light emitting device and lead frame with resin
JP2009099823A (ja) 発光装置
JP6619966B2 (ja) 半導体発光装置
JP2009177188A (ja) 発光ダイオードパッケージ
JP7082280B2 (ja) 発光装置
CN105990497A (zh) 半导体发光装置
JP2022046071A (ja) 発光装置
CN215418171U (zh) 发光元件封装结构
KR102019498B1 (ko) 발광 소자 및 조명 시스템

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
TA01 Transfer of patent application right

Effective date of registration: 20180105

Address after: Tokyo, Japan

Applicant after: Alpha to KK

Address before: Tokyo, Japan

Applicant before: Toshiba Corp

TA01 Transfer of patent application right
RJ01 Rejection of invention patent application after publication

Application publication date: 20160323

RJ01 Rejection of invention patent application after publication