CN105405836A - 提高电感器q值的方法以及电感器 - Google Patents

提高电感器q值的方法以及电感器 Download PDF

Info

Publication number
CN105405836A
CN105405836A CN201410465851.3A CN201410465851A CN105405836A CN 105405836 A CN105405836 A CN 105405836A CN 201410465851 A CN201410465851 A CN 201410465851A CN 105405836 A CN105405836 A CN 105405836A
Authority
CN
China
Prior art keywords
inductor
substrate
layer
interlayer insulating
insulating film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201410465851.3A
Other languages
English (en)
Other versions
CN105405836B (zh
Inventor
黎坡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Original Assignee
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huahong Grace Semiconductor Manufacturing Corp filed Critical Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority to CN201410465851.3A priority Critical patent/CN105405836B/zh
Publication of CN105405836A publication Critical patent/CN105405836A/zh
Application granted granted Critical
Publication of CN105405836B publication Critical patent/CN105405836B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Semiconductor Integrated Circuits (AREA)
  • Coils Or Transformers For Communication (AREA)

Abstract

本发明提供了一种提高电感器Q值的方法以及电感器。首先，提供高阻硅衬底，其中所述高阻硅暴露出将要形成电感器的硅片区域的衬底表面。然后，对衬底执行高密度等离子体化学气相淀积工艺以在衬底表面上形成层间绝缘层。其中，在高密度等离子体化学气相淀积工艺中，利用HDP需要利用离子轰击对衬底加热的这一特性,在漏出衬底表面将要形成电感器的硅片区域表面形成陷阱，并且随后在形成有陷阱的衬底表面上通过生长一层高密度等离子体来生长一个层间绝缘层。最后，在层间绝缘层层上淀积金属层，并形成金属层的图案从而制作电感器。

Description

提高电感器Q值的方法以及电感器
技术领域
本发明涉及半导体制造领域，更具体地说，本发明涉及一种提高电感器Q值的方法以及由此制成的电感器。
背景技术
电感是能够把电能转化为磁能而存储起来的元件，是包括集成电路在内的电子电路中的常用电子元件。
对于被动器件的电感器而言，其最重要的性能是电感器的品质因子Q，在高阻衬底上制作电感时电感Q值主要由衬底电阻决定，衬底电阻越高，电感Q值越大，电感性能越好。
但是，由于高阻衬底的掺杂浓度非常低，表面容易形成反型或增强导电层，该表面导电层会降低高阻衬底有效电阻从而导致电感性能降低。同时，随着对器件性能要求的提高，希望能够提供能够提高被动器件电感器的Q值的技术方案。
虽然现有技术提出了一些提高被动器件电感器的Q值的方案，但是这些现有技术的方案都存在一些缺陷或不足。
具体地说，对防止该表面导电层的方法，可以采用离子注入(参见申请号为201310386024.0的中国专利申请)，或者可以淀积一层多晶硅/无定形硅(参见申请号为201310385895.0的中国专利申请)以在硅表面产生大量缺陷而形成电荷复合中心，这两种方法的缺点是：1.需要至少一步以上的额外制程，2.采用的都是前道工艺，后续会经历大量的高温制程而导致缺陷减少而导致热稳定性较差。
发明内容
本发明所要解决的技术问题是针对现有技术中存在上述缺陷，提供一种能够提高被动器件电感器Q值的方法。
根据本发明的第一方面，提供了一种提高电感器Q值的方法，其包括：首先，提供高阻硅衬底，其中所述高阻硅暴露出将要形成电感器的硅片区域的衬底表面；然后，对衬底执行高密度等离子体(HDP)化学气相淀积工艺以形成层间绝缘层；其中，在高密度等离子体化学气相淀积工艺中，利用HDP需要利用离子轰击对衬底加热的这一特性,在漏出衬底表面将要形成电感器的硅片区域表面形成陷阱，并且随后在形成有陷阱的衬底表面上通过生长一层高密度等离子体来生长一个层间绝缘层；最后，在层间绝缘层层上淀积金属层，并形成金属层的图案从而制作电感器。
优选地，所述高阻硅衬底是高阻硅衬底。
优选地，所述层间绝缘层为二氧化硅层。
根据本发明的第二方面，提供了一种电感器，其包括：直接布置在高阻硅衬底上的层间绝缘层、以及布置在层间绝缘层层上的形成有金属层图案以形成电感器的金属层；其中，高阻硅衬底表面形成有通过离子轰击而形成的陷阱，而且所述层间绝缘层是一个高密度等离子体层。
优选地，所述高阻硅衬底是高阻硅衬底。
优选地，所述层间绝缘层为二氧化硅层。
本发明可以通过同一个高密度等离子体化学气相淀积工艺将层间绝缘层直接形成在高阻硅衬底上；而且同时在高密度等离子体化学气相淀积工艺中，增加硅表面陷阱数量，以降低表面产生的电荷数，有效地提高了被动器件电感器Q值。
由此，在本发明提高被动器件电感器Q值的方法中，通过同一个高密度等离子体化学气相淀积工艺将层间绝缘层直接形成在高阻硅衬底上；而且同时在高密度等离子体化学气相淀积工艺中，增加硅表面陷阱数量，以降低表面产生的电荷数，有效地提高了被动器件电感器Q值。本发明不需要额外制程，由于是后道工艺，后续不会经历大量的高温制程，从而不会导致缺陷减少。
附图说明
结合附图，并通过参考下面的详细描述，将会更容易地对本发明有更完整的理解并且更容易地理解其伴随的优点和特征，其中：
图1示意性地示出了根据本发明优选实施例的提高电感器Q值的方法的高密度等离子体化学气相淀积工艺的加热步骤。
图2至图4示意性地示出了根据本发明优选实施例的提高电感器Q值的方法的高密度等离子体化学气相淀积工艺的生长步骤。
图5示意性地示出了根据本发明优选实施例的电感器。
需要说明的是，附图用于说明本发明，而非限制本发明。注意，表示结构的附图可能并非按比例绘制。并且，附图中，相同或者类似的元件标有相同或者类似的标号。
具体实施方式
为了使本发明的内容更加清楚和易懂，下面结合具体实施例和附图对本发明的内容进行详细描述。
发明人有利地发现提高高阻硅衬底表面的缺陷数会使得表面产生的反型或积累电荷数大大减小，从而能使得高阻硅衬底有效阻值不会下降而保持电感的高Q值。
另一方面，在传统上，等离子损伤高密度等离子体(HDP，HighDensityPlasma)不能直接淀积在硅表面；然而本发明有效地发现由于HDP在淀积前需要利用离子(例如Ar离子)物理轰击而加热硅表面，如果将HDP直接淀积在被动器件如电感下面的硅表面上，该Ar离子轰击将会在该区域硅表面上形成大量缺陷，从而大大提高了表面电阻及电感的性能。由于HDP本身就是淀积层间绝缘层(ILD:InterlayerDielectric)的一种常用材料，而且后道制程中高温制程的温度都不超过400摄氏度，因此有效地避免了现有技术中提到的两种方法的缺陷。即，本发明不需要额外制程，后续不会经历大量的高温制程，从而不会导致缺陷减少。
发明人基于上述分析而做出本发明，下面将参考附图来描述本发明的优选实施例。
需要说明的是，以下实施例以电感器为例说明了本发明的原理，但是本发明不仅适合于电感器，而且适合于一般的被动器件及半导体器件。
参见图2至图5，根据本发明优选实施例的提高电感器Q值的方法包括：
首先，提供衬底1，其中所述衬底1暴露出将要形成电感器的硅片区域的衬底表面11(例如，图2所示的左侧衬底表面11)；其中，优选的，衬底1是高阻硅衬底；“高阻硅衬底”指的是电阻率大于或等于100欧姆·厘米的硅高阻硅衬底。
然后，对衬底1执行高密度等离子体化学气相淀积工艺(HDP)以在衬底表面上形成层间绝缘层2。而且其中，在高密度等离子体化学气相淀积工艺中，利用HDP需要利用离子轰击对衬底加热的这一特性,在漏出衬底表面将要形成电感器的硅片区域表面形成陷阱；具体地，如图3的箭头所示，利用离子(优选为Ar离子)轰击将要形成电感器的硅片区域的衬底表面以便对衬底1进行加热并且通过离子轰击在将要形成电感器的硅片区域的所述衬底表面形成陷阱4(加热步骤)，并且随后如图4所示在形成有陷阱4的衬底1表面上通过生长一层高密度等离子体来生长一个层间绝缘层2(生长步骤)。
这样可以通过同一个高密度等离子体化学气相淀积工艺将层间绝缘层直接形成在高阻硅衬底上(即，层间绝缘层2与高阻硅衬底1之间无其它层)；而且同时在高密度等离子体化学气相淀积工艺中，增加硅表面陷阱数量，以降低表面产生的电荷数，有效地提高了被动器件电感器Q值。
优选的，层间绝缘层2为二氧化硅层。
然后，在层间绝缘层层2上淀积金属层，并形成金属层的图案从而制作电感器3，如图5所示。
在本发明的具体实施例的提高被动器件电感器Q值的方法中，通过对高阻硅衬底表面进行离子轰击，有效地增加了体硅的表面缺陷密度，降低了表面产生的电荷数，从而有效地提高了被动器件电感器Q值。本发明不额外制程，后续不会经历大量的高温制程，从而不会导致缺陷减少。
需要说明的是，上述提供衬底1的步骤实际上可以包括这样的一个过程：首先使用高阻衬底制作器件，然后在淀积层间绝缘层ILD之前将只将要形成被动器件(如电感，电容)的硅片区域下面的硅表面漏出而保持其它器件区域被保护而不受HDP等离子加热时候的轰击。这样，随后可以在“提供衬底1的步骤”之后执行上述高密度等离子体化学气相淀积工艺过程。
根据本发明的另一优选实施例，本发明还提供了一种被动器件电感器。具体地说，再次参考图5。
根据本发明优选实施例的电感器包括：直接布置在高阻硅衬底1上的层间绝缘层2(即，层间绝缘层2与高阻硅衬底1之间无其它层)、以及布置在层间绝缘层层2上的形成有金属层图案以形成电感器3的金属层。其中，高阻硅衬底1表面形成有通过离子轰击而形成的陷阱4。而且，所述层间绝缘层2是一个高密度等离子体层。
优选地，高阻硅衬底表面中的离子轰击采用的离子为Ar离子。
其中，优选的，高阻硅衬底1是高阻硅衬底；而且，优选的，层间绝缘层2为二氧化硅层。
可以理解的是，虽然本发明已以较佳实施例披露如上，然而上述实施例并非用以限定本发明。对于任何熟悉本领域的技术人员而言，在不脱离本发明技术方案范围情况下，都可利用上述揭示的技术内容对本发明技术方案作出许多可能的变动和修饰，或修改为等同变化的等效实施例。因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所做的任何简单修改、等同变化及修饰，均仍属于本发明技术方案保护的范围内。

Claims (8)

1.一种提高电感器Q值的方法，其特征在于包括：
首先，提供高阻硅衬底，其中所述高阻硅暴露出将要形成电感器的硅片区域的衬底表面；
然后，对衬底执行高密度等离子体(HDP，HighDensityPlasma)化学气相淀积工艺以在衬底表面上形成层间绝缘层；其中，在高密度等离子体化学气相淀积工艺中，利用HDP需要利用离子轰击对衬底加热的这一特性,在漏出衬底表面将要形成电感器的硅片区域表面形成陷阱，并且随后在形成有陷阱的衬底表面上通过生长一层高密度等离子体来生长一个层间绝缘层；
最后，在层间绝缘层层上淀积金属层，并形成金属层的图案从而制作电感器。
2.根据权利要求1所述的提高电感器Q值的方法，其特征在于，所述高阻硅衬底是电阻率大于或等于100欧姆·厘米的硅衬底。
3.根据权利要求1或2所述的提高电感器Q值的方法，其特征在于，离子轰击采用的离子是Ar离子。
4.根据权利要求1至3之一所述的提高电感器Q值的方法，其特征在于，所述层间绝缘层为二氧化硅层。
5.一种电感器，其特征在于包括：直接布置在高阻硅衬底上的层间绝缘层、以及布置在层间绝缘层层上的形成有金属层图案以形成电感器的金属层；其中，高阻硅衬底表面形成有通过离子轰击而形成的陷阱，而且所述层间绝缘层是一个高密度等离子体层。
6.根据权利要求5所述的电感器，其特征在于，所述高阻硅衬底是电阻率大于或等于100欧姆·厘米的硅衬底。
7.根据权利要求5或6所述的电感器，其特征在于，离子轰击采用的离子是Ar离子。
8.根据权利要求5至7之一所述的电感器，其特征在于，所述层间绝缘层为二氧化硅层。
CN201410465851.3A 2014-09-12 2014-09-12 提高电感器q值的方法以及电感器 Active CN105405836B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201410465851.3A CN105405836B (zh) 2014-09-12 2014-09-12 提高电感器q值的方法以及电感器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201410465851.3A CN105405836B (zh) 2014-09-12 2014-09-12 提高电感器q值的方法以及电感器

Publications (2)

Publication Number Publication Date
CN105405836A true CN105405836A (zh) 2016-03-16
CN105405836B CN105405836B (zh) 2019-04-19

Family

ID=55471230

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410465851.3A Active CN105405836B (zh) 2014-09-12 2014-09-12 提高电感器q值的方法以及电感器

Country Status (1)

Country Link
CN (1) CN105405836B (zh)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7355282B2 (en) * 2004-09-09 2008-04-08 Megica Corporation Post passivation interconnection process and structures
KR100842475B1 (ko) * 2006-12-28 2008-07-01 동부일렉트로닉스 주식회사 반도체 소자의 스파이럴 인덕터의 형성 방법
CN101388341A (zh) * 2007-09-07 2009-03-18 应用材料股份有限公司 在hdp-cvd沉积/蚀刻/沉积工艺中的杂质控制
CN102522388A (zh) * 2011-12-22 2012-06-27 上海宏力半导体制造有限公司 电感及形成方法
CN103426729A (zh) * 2013-08-29 2013-12-04 上海宏力半导体制造有限公司 提高整合被动器件电感器q值的方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7355282B2 (en) * 2004-09-09 2008-04-08 Megica Corporation Post passivation interconnection process and structures
KR100842475B1 (ko) * 2006-12-28 2008-07-01 동부일렉트로닉스 주식회사 반도체 소자의 스파이럴 인덕터의 형성 방법
CN101388341A (zh) * 2007-09-07 2009-03-18 应用材料股份有限公司 在hdp-cvd沉积/蚀刻/沉积工艺中的杂质控制
CN102522388A (zh) * 2011-12-22 2012-06-27 上海宏力半导体制造有限公司 电感及形成方法
CN103426729A (zh) * 2013-08-29 2013-12-04 上海宏力半导体制造有限公司 提高整合被动器件电感器q值的方法

Also Published As

Publication number Publication date
CN105405836B (zh) 2019-04-19

Similar Documents

Publication Publication Date Title
KR101980196B1 (ko) 트랜지스터와 그 제조방법 및 트랜지스터를 포함하는 전자소자
TWI787172B (zh) 用於半導體結構的支撐件
JP5716445B2 (ja) 縦型電界効果トランジスタとその製造方法及び電子機器
CN106206622A (zh) 一种阵列基板及其制备方法、显示装置
US10535552B2 (en) Method for manufacture of a semiconductor wafer suitable for the manufacture of an SOI substrate, and SOI substrate wafer thus obtained
RU2015151123A (ru) Устройства, основанные на избирательно эпитаксиально выращенных материалах iii-v групп
US20160293729A1 (en) Semiconductor arrangement and formation thereof
CN108198855A (zh) 半导体元件、半导体基底及其形成方法
CN110473906A (zh) 一种氧化镓基场效应晶体管
CN103426729A (zh) 提高整合被动器件电感器q值的方法
CN103489830B (zh) 一种集成电路的制作方法
CN102751176B (zh) Pip、pps电容器的制作方法
CN105405836A (zh) 提高电感器q值的方法以及电感器
KR20160060141A (ko) 도핑된 그래핀
CN100517747C (zh) 为高级mis半导体器件形成带凹槽的栅绝缘层的方法及用该方法获得的器件
US20160322486A1 (en) Flexible device including two-dimensional material and method of manufacturing the same
CN107230632A (zh) 双栅极石墨烯场效应晶体管及其制造方法
CN105742453A (zh) Led芯片及其制备方法
CN103426730A (zh) 提高整合被动器件电感器q值的方法
CN208904023U (zh) 一种晶体管
CN205335299U (zh) 一种具有预埋电极的磁敏器件
CN101894742A (zh) 高q值电感器的制作方法
CN205248317U (zh) 一种具有延伸电极的磁敏器件
CN103972053A (zh) 一种图形化高能重离子注入的低损耗硅基射频无源器件的制作方法
US20100123201A1 (en) Semiconductor Devices

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant