CN105405762A - 一种刻蚀方法 - Google Patents
一种刻蚀方法 Download PDFInfo
- Publication number
- CN105405762A CN105405762A CN201410281023.4A CN201410281023A CN105405762A CN 105405762 A CN105405762 A CN 105405762A CN 201410281023 A CN201410281023 A CN 201410281023A CN 105405762 A CN105405762 A CN 105405762A
- Authority
- CN
- China
- Prior art keywords
- groove
- polysilicon layer
- source region
- etching
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
Abstract
本发明公开了一种刻蚀方法,包括:用于对用来制造沟槽VDMOS器件的第一半成品进行加工,所述第一半成品包括有第一衬底,以及在所述第一衬底上形成的外延层,在所述外延层中至少形成有第一体区,在所述第一体区中至少形成有第一源区及与所述第一源区相邻的第二源区,以及通过在所述第一源区向下刻蚀形成的第一沟槽和通过在所述第二源区向下刻蚀形成的第二沟槽,所述方法包括:在所述第一半成品的上表面生长栅氧层及第一多晶硅层;减薄所述第一多晶硅层,以形成一预设厚度的剩余多晶硅层;对所述剩余多晶硅层进行光刻及刻蚀,以至少在所述第一沟槽形成第一多晶硅栅极以及在所述第二沟槽形成第二多晶硅栅极。
Description
技术领域
本发明涉及半导体制造领域,尤其涉及一种刻蚀方法。
背景技术
VDMOS,即垂直双扩散金属-氧化物半导体场效应晶体管,VDMOS兼有双极晶体管和普通MOS器件的优点,无论是开关应用还是线形应用,VDMOS都是理想的功率器件,VDMOS主要应用于电机调速、逆变器、不间断电源、电子开关、高保真音响、汽车电器和电子镇流器等。沟槽型VDMOS,采用了存储器存储电容制备工艺中发明的沟槽刻蚀技术,使导电沟槽从横向变成纵向,相比普通VDMOS结构消除了JFET颈区电阻,因此,大大增加了元胞密度,提高了功率半导体的电流处理能力。
目前的沟槽型VDMOS器件在完成环区,体区,源区,沟槽刻蚀,进行栅氧及多晶硅生长之后,首先,进行多晶硅的光刻及刻蚀形成多晶硅栅极,然后,沉积形成介质层。
由于沟槽型VDMOS针对不同器件设计则不同,导致沟槽之间的间距有大有小,对于沟槽之间的间距较小时多晶硅栅极凸起较高,导致后续工艺的介质层沉积时介质层相连或中空,如图1和如图2所示,因此,现有技术方案存在介质层相连时接触孔的光刻及刻蚀难度较大的技术问题,甚至存在介质层中空时不能形成接触孔的技术问题。
发明内容
本发明实施例提供了一种刻蚀方法,用于对用来制造沟槽VDMOS器件的第一半成品进行加工,所述第一半成品包括有第一衬底,以及在所述第一衬底上形成的外延层,在所述外延层中至少形成有第一体区,在所述第一体区中至少形成有第一源区及与所述第一源区相邻的第二源区,以及通过在所述第一源区向下刻蚀形成的第一沟槽和通过在所述第二源区向下刻蚀形成的第二沟槽,所述方法包括:
在所述第一半成品的上表面生长栅氧层及第一多晶硅层;
减薄所述第一多晶硅层,以形成一预设厚度的剩余多晶硅层;
对所述剩余多晶硅层进行光刻及刻蚀,以至少在所述第一沟槽形成第一多晶硅栅极以及在所述第二沟槽形成第二多晶硅栅极。
可选的,所述减薄所述第一多晶硅层,具体为:
以干法刻蚀,湿法刻蚀或物理方式减薄所述第一多晶硅层。
可选的,所述减薄所述第一多晶硅层,以形成一预设厚度的剩余多晶硅层,具体为:
减薄所述第一多晶硅层,使形成的所述剩余多晶硅层的厚度为5000埃至6000埃。
可选的,在所述对所述剩余多晶硅层进行光刻及刻蚀,以至少在所述第一沟槽形成第一多晶硅栅极以及在所述第二沟槽形成第二多晶硅栅极之后,所述方法还包括:
沉积形成一预设厚度的介质层;
光刻及刻蚀所述介质层,以形成与所述沟槽VDMOS器件的功能对应的至少一个接触孔。
本申请实施例中提供的一个或多个技术方案,至少具有如下技术效果或优点:
本发明实施例中的技术方案在生长栅氧层及多第一晶硅层之后,刻蚀第一多晶硅层到一预设厚度的剩余多晶硅层,再对剩余多晶硅层进行光刻及刻蚀。因为多晶硅的生长厚度与沟槽尺寸相关,因此,针对沟槽较宽的VDMOS器件,需要生长的多晶硅层的厚度越大,这样才能保证沟槽的良好填充,但是多晶硅的厚度较大又会影响接触孔的形成,本发明技术方案消除了这种技术上的矛盾,有效解决了现有技术方案介质层相连时接触孔的光刻及刻蚀难度较大的技术问题,以及介质层中空时不能形成接触孔的技术问题,进而减小了多晶硅栅极对于介质层淀积的影响,使得相邻沟槽间的介质层不相连或中空,降低接触孔刻蚀的工艺难度,以及减小了不能形成接触孔的可能性。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案,下面将对实施例或现有技术描述中所需要使用的附图作一简单地介绍,显而易见地,下面描述中的附图是本发明的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他的附图。
图1为现有技术中沉积介质层后的一种情况下的沟槽型VDMOS器件的结构示意图;
图2为现有技术中沉积介质层后的另一种情况下的沟槽型VDMOS器件的结构示意图;
图3为本发明实施例中刻蚀方法的流程图;
图4A为本发明实施例中用来制造沟槽型VDMOS器件的第一半成品的结构示意图;
图4B为本发明实施例沟槽型VDMOS器件工艺中执行步骤S101后的结构示意图;
图4C为本发明实施例沟槽型VDMOS器件工艺中执行步骤S102后的结构示意图;
图4D为本发明实施例沟槽型VDMOS器件工艺中执行步骤S103后的结构示意图;
图4E为本发明实施例沟槽型VDMOS器件工艺中执行步骤S103后的结构示意图。
具体实施方式
本发明实施例提供了一种刻蚀方法,用于对用来制造沟槽VDMOS器件的第一半成品进行加工,所述第一半成品包括有第一衬底,以及在所述第一衬底上形成的外延层,在所述外延层中至少形成有第一体区,在所述第一体区中至少形成有第一源区及与所述第一源区相邻的第二源区,以及通过在所述第一源区向下刻蚀形成的第一沟槽和通过在所述第二源区向下刻蚀形成的第二沟槽。
本发明实施例中的技术方案在生长栅氧层及多第一晶硅层之后,刻蚀第一多晶硅层到一预设厚度的剩余多晶硅层,再对剩余多晶硅层进行光刻及刻蚀。因为多晶硅的生长厚度与沟槽尺寸相关,因此,针对沟槽较宽的VDMOS器件,需要生长的多晶硅层的厚度越大,这样才能保证沟槽的良好填充,但是多晶硅的厚度较大又会影响接触孔的形成,本发明技术方案消除了这种技术上的矛盾,有效解决了现有技术方案介质层相连时接触孔的光刻及刻蚀难度较大的技术问题,以及介质层中空时不能形成接触孔的技术问题,进而减小了多晶硅栅极对于介质层淀积的影响,使得相邻沟槽间的介质层不相连或中空,降低接触孔刻蚀的工艺难度,以及减小了不能形成接触孔的可能性。
为使本发明实施例的目的、技术方案和优点更加清楚,下面将结合本发明实施例中的附图,对本发明实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例是本发明一部分实施例,而不是全部的实施例。基于本发明中的实施例,本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例,都属于本发明保护的范围。
参考图3,图3为本发明实施例中刻蚀方法的流程图,本发明实施例提供了一种刻蚀方法,用于对用来制造沟槽VDMOS器件的第一半成品进行加工,参考图4A,图4A为本发明实施例中用来制造沟槽型VDMOS器件的第一半成品的结构示意图,第一半成品包括有第一衬底10,以及在第一衬底10上形成的外延层11,在外延层11中至少形成有第一体区12,在第一体区12中至少形成有第一源区13及与第一源区13相邻的第二源区14,以及通过在第一源区13向下刻蚀形成的第一沟槽15和通过在第二源区14向下刻蚀形成的第二沟槽16。当然,根据沟槽VDMOS器件的功能需要,设计也就不同,因此在外延层11中还可以包括有多个环区17,在第一体区12中还可以包括多于两个的源区,以及刻蚀留下的初氧块18,在此不进行限制。
参考图3,刻蚀方法包括如下步骤:
S101:在第一半成品的上表面生长栅氧层(未图示)及第一多晶硅层19。形成如图4B所示的结构。
在S101中,对如图4A所示的第一半成品的上表面生长栅氧层,具体工艺为将第一半成品上表面的硅氧化为二氧化硅,硅氧化为二氧化硅,栅氧层得以形成,其厚度大约为5到200微米,这层物质为绝缘体。接着,生长第一多晶硅层19,生长的第一多晶硅层19的厚度由第一沟槽15和第二沟槽16的宽度确定,沟槽的宽度越大,形成的第一多晶硅层19厚度较大,通常针对宽度为0.8微米至1.2微米的沟槽,为了保证沟槽填充性良好,生长的第一多晶硅层19的厚度至少为10000埃至14000埃,针对沟槽宽度为0.6微米,所需多晶硅层至少为6000埃。
接着,执行S102:减薄如图4B所示的第一多晶硅层19,以形成一预设厚度的剩余多晶硅层20,形成结构如图4C所示。
可选的,刻蚀如图4B所示的第一多晶硅层19可以使用干法刻蚀,湿法刻蚀或物理方式,以对第一多晶硅19进行减薄,使形成的剩余多晶硅层20的厚度为5000埃至6000埃,形成结构如图4C所示。
在执行S102之后,接着执行S103:对如图4C所示的剩余多晶硅层20进行光刻及刻蚀,以至少在第一沟槽15形成第一多晶硅栅极21以及在第二沟槽16形成第二多晶硅栅极22,形成结构参考图4D所示。
可选的,在具体实施过程中,在执行S103之后,本发明实施例中提供的刻蚀方法还包括S104:沉积形成一预设厚度的介质层23,形成如图4E所示的结构。最后对如图4E所示的结构,进行光刻及刻蚀介质层23,以形成与沟槽VDMOS器件的功能对应的至少一个接触孔。
通过先进行多晶硅的刻蚀,减掉一定厚度的多晶硅,在光刻及刻蚀之后凸起的多晶硅条栅极高度变低,减小了对于介质层淀积的影响,使得相邻沟槽间的介质层不相连,也不会中空,降低接触孔刻蚀的工艺难度。
上述本申请实施例中的技术方案,至少具有如下的技术效果或优点:
本发明实施例中的技术方案在生长栅氧层及多第一晶硅层之后,刻蚀第一多晶硅层到一预设厚度的剩余多晶硅层,再对剩余多晶硅层进行光刻及刻蚀。因为多晶硅的生长厚度与沟槽尺寸相关,因此,针对沟槽较窄的VDMOS器件,需要生长的多晶硅层的厚度越大,这样才能保证沟槽的良好填充,但是多晶硅的厚度较大又会影响接触孔的形成,本发明技术方案消除了这种技术上的矛盾,有效解决了现有技术方案介质层相连时接触孔的光刻及刻蚀难度较大的技术问题,以及介质层中空时不能形成接触孔的技术问题,进而减小了多晶硅栅极对于介质层淀积的影响,使得相邻沟槽间的介质层不相连或中空,降低接触孔刻蚀的工艺难度,以及减小了不能形成接触孔的可能性。
尽管已描述了本发明的优选实施例,但本领域内的技术人员一旦得知了基本创造性概念,则可对这些实施例作出另外的变更和修改。所以,所附权利要求意欲解释为包括优选实施例以及落入本发明范围的所有变更和修改。
显然,本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样,倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内,则本发明也意图包含这些改动和变型在内。
Claims (4)
1.一种刻蚀方法,用于对用来制造沟槽VDMOS器件的第一半成品进行加工,所述第一半成品包括有第一衬底,以及在所述第一衬底上形成的外延层,在所述外延层中至少形成有第一体区,在所述第一体区中至少形成有第一源区及与所述第一源区相邻的第二源区,以及通过在所述第一源区向下刻蚀形成的第一沟槽和通过在所述第二源区向下刻蚀形成的第二沟槽,其特征在于,所述方法包括:
在所述第一半成品的上表面生长栅氧层及第一多晶硅层;
减薄所述第一多晶硅层,以形成一预设厚度的剩余多晶硅层;
对所述剩余多晶硅层进行光刻及刻蚀,以至少在所述第一沟槽形成第一多晶硅栅极以及在所述第二沟槽形成第二多晶硅栅极。
2.如权利要求1所述的方法,其特征在于,所述减薄所述第一多晶硅层,具体为:
以干法刻蚀,湿法刻蚀或物理方式减薄所述第一多晶硅层。
3.如权利要求2所述的方法,其特征在于,在所述减薄所述第一多晶硅层,以形成一预设厚度的剩余多晶硅层,具体为:
减薄所述第一多晶硅层,使形成的所述剩余多晶硅层的厚度为5000埃至6000埃。
4.如权利要求2或3所述的方法,其特征在于,在所述对所述剩余多晶硅层进行光刻及刻蚀,以至少在所述第一沟槽形成第一多晶硅栅极以及在所述第二沟槽形成第二多晶硅栅极之后,所述方法还包括:
沉积形成一预设厚度的介质层;
光刻及刻蚀所述介质层,以形成与所述沟槽VDMOS器件的功能对应的至少一个接触孔。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201410281023.4A CN105405762B (zh) | 2014-06-20 | 2014-06-20 | 一种刻蚀方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201410281023.4A CN105405762B (zh) | 2014-06-20 | 2014-06-20 | 一种刻蚀方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN105405762A true CN105405762A (zh) | 2016-03-16 |
CN105405762B CN105405762B (zh) | 2018-06-05 |
Family
ID=55471170
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201410281023.4A Active CN105405762B (zh) | 2014-06-20 | 2014-06-20 | 一种刻蚀方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN105405762B (zh) |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101471261A (zh) * | 2007-12-27 | 2009-07-01 | 东部高科股份有限公司 | 制造凹槽栅晶体管的方法 |
US20100279478A1 (en) * | 2009-04-23 | 2010-11-04 | Force Mos Technology Co. Ltd. | Trench mosfet having trench contacts integrated with trench schottky rectifiers having planar contacts |
CN102184957A (zh) * | 2011-04-22 | 2011-09-14 | 上海宏力半导体制造有限公司 | Umos晶体管及其形成方法 |
-
2014
- 2014-06-20 CN CN201410281023.4A patent/CN105405762B/zh active Active
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101471261A (zh) * | 2007-12-27 | 2009-07-01 | 东部高科股份有限公司 | 制造凹槽栅晶体管的方法 |
US20100279478A1 (en) * | 2009-04-23 | 2010-11-04 | Force Mos Technology Co. Ltd. | Trench mosfet having trench contacts integrated with trench schottky rectifiers having planar contacts |
CN102184957A (zh) * | 2011-04-22 | 2011-09-14 | 上海宏力半导体制造有限公司 | Umos晶体管及其形成方法 |
Also Published As
Publication number | Publication date |
---|---|
CN105405762B (zh) | 2018-06-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN108074972A (zh) | 在主动区上方具有气隙间隔件与栅极接触的基于晶体管的半导体装置 | |
CN101442074B (zh) | 沟槽金属氧化物场效应晶体管及其制造方法 | |
CN106784001A (zh) | 一种场效应晶体管及其制作方法 | |
US9070694B2 (en) | Manufacturing of electronic devices in a wafer of semiconductor material having trenches with different directions | |
CN106298945A (zh) | 屏蔽栅沟槽型mosfet工艺方法 | |
CN104488084A (zh) | 形成锥形氧化物的方法 | |
CN103258738A (zh) | 超晶格纳米线场效应晶体管及其形成方法 | |
CN102800679A (zh) | 闪存的存储单元的形成方法 | |
CN103000534A (zh) | 沟槽式p型金属氧化物半导体功率晶体管制造方法 | |
CN102194694B (zh) | 沟槽式金属氧化物半导体场效应晶体管的制造方法 | |
CN102361007A (zh) | 沟槽刻蚀方法以及半导体器件 | |
CN105405762A (zh) | 一种刻蚀方法 | |
CN104538442B (zh) | 一种隧穿场效应晶体管及其制作方法 | |
CN102054674B (zh) | 金属栅电极和金属栅电极的制作方法 | |
CN105448981A (zh) | 一种vdmos器件及其漏极结构和制作方法 | |
CN104779294A (zh) | 沟槽型功率mos晶体管及其制造方法和集成电路 | |
CN103632950A (zh) | 沟槽型双层栅mos中的多晶硅之间的氮化膜形成方法 | |
CN111477679A (zh) | 不对称沟槽型SiC-MOSFET栅的制备方法 | |
CN101211785B (zh) | 制造槽栅型mosfet器件的方法 | |
CN106158961B (zh) | 平面型vdmos器件制作方法 | |
KR101272155B1 (ko) | 측벽구조의 유전체를 이용한 수직형 터널링 트랜지스터 및 그 양방향 전류특성 억제 방법 | |
CN203733772U (zh) | 半导体沟槽结构 | |
CN104617113A (zh) | 一种基板及用于对其进行退火的退火方法、退火设备 | |
CN101719512A (zh) | 高压晶体管及其制造方法 | |
CN103021853A (zh) | 处理半导体器件的方法及半导体器件 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant | ||
TR01 | Transfer of patent right |
Effective date of registration: 20220718 Address after: 518116 founder Microelectronics Industrial Park, No. 5, Baolong seventh Road, Baolong Industrial City, Longgang District, Shenzhen, Guangdong Province Patentee after: SHENZHEN FOUNDER MICROELECTRONICS Co.,Ltd. Address before: 100871, Beijing, Haidian District Cheng Fu Road 298, founder building, 5 floor Patentee before: PEKING UNIVERSITY FOUNDER GROUP Co.,Ltd. Patentee before: SHENZHEN FOUNDER MICROELECTRONICS Co.,Ltd. |
|
TR01 | Transfer of patent right |