CN101719512A - 高压晶体管及其制造方法 - Google Patents

高压晶体管及其制造方法 Download PDF

Info

Publication number
CN101719512A
CN101719512A CN200910199434A CN200910199434A CN101719512A CN 101719512 A CN101719512 A CN 101719512A CN 200910199434 A CN200910199434 A CN 200910199434A CN 200910199434 A CN200910199434 A CN 200910199434A CN 101719512 A CN101719512 A CN 101719512A
Authority
CN
China
Prior art keywords
oxide layer
voltage transistor
thickness
high voltage
grid
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN200910199434A
Other languages
English (en)
Inventor
唐树澍
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Original Assignee
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huahong Grace Semiconductor Manufacturing Corp filed Critical Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority to CN200910199434A priority Critical patent/CN101719512A/zh
Publication of CN101719512A publication Critical patent/CN101719512A/zh
Pending legal-status Critical Current

Links

Images

Landscapes

  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

本发明公开了一种高压晶体管及其制造方法，通过使得漏端和栅极之间的第一氧化层与作为栅氧化层的第二氧化层在不同步骤中形成，第一氧化层和第二氧化层可以具有不同的厚度，从而在增加第一氧化层的厚度以提高击穿电压时可以保持第二氧化层的厚度不变以不影响饱和电流，由此在不影响饱和电流的前提下实现了击穿电压的提高。此外，本发明提供的高压晶体管及其制造方法，与传统的高压晶体管的制造工艺相兼容，无需额外的掩膜。

Description

高压晶体管及其制造方法
技术领域
本发明涉及硅半导体器件技术领域，特别涉及一种高压晶体管及其制造方法。
背景技术
目前，在集成电路产品中高压器件的应用越来越广泛，其影响力和受关注的程度也越来越高。高压器件的正常工作电压大于8V，普通低压器件的正常工作电压不大于5V。高压器件的种类繁多，其中一种常见的高压晶体管的结构如图1所示。图1中，高压晶体管包括高压阱区11；源端漂移区121和漏端漂移区122，均形成于所述高压阱区11中；氧化层13，形成于所述高压阱区11上；栅极14，形成于所述氧化层13上。其中，所述氧化层13的宽度大于所述栅极14的宽度。高压晶体管工作的基本前提是提高击穿电压。在如图1所示的高压晶体管中，漏端、栅极14以及夹在中间的氧化层构成平板电容，可以通过增大漏端和栅极14之间的氧化层的厚度来提高击穿电压。当氧化层厚度增大时，在同一漏极电压下，氧化层中的垂直电场变小，从而提高击穿电压。然而，在如图1所示的高压晶体管的结构中，由于氧化层13既是漏端和栅极14之间的氧化层，又同时是栅氧化层，因此增大漏端和栅极14之间的氧化层的厚度，必然同时导致栅氧化层厚度的增大，这不利于导电沟道的形成，从而减小了饱和电流。由此，如何在不影响饱和电流的前提下提高击穿电压显得尤为重要。
发明内容
本发明的目的在于提供一种高压晶体管，以在不影响饱和电流的前提下提高击穿电压。
本发明的目的还在于提供一种高压晶体管的制造方法，与传统的高压晶体管的制造工艺相兼容，无需额外的掩膜。
本发明提供一种高压晶体管，包括：高压阱区；源端漂移区和漏端漂移区，均形成于所述高压阱区中；第一氧化层，形成于所述源端漂移区和所述漏端漂移区上；第二氧化层，形成于所述源端漂移区和所述漏端漂移区之间的间隔区域上；栅极，形成于所述第一氧化层和所述第二氧化层上；其中，所述第二氧化层的厚度不同于所述第一氧化层的厚度，所述第二氧化层的宽度不同于所述栅极的宽度。
优选的，所述第一氧化层与所述第二氧化层的的厚度比不小于1。
优选的，所述第二氧化层的厚度小于所述第一氧化层的厚度。
优选的，所述第二氧化层的宽度小于所述栅极的宽度。
本发明还提供了一种高压晶体管的制造方法，包括以下步骤：
步骤1，提供高压阱区，在所述高压阱区中形成有源端漂移区和漏端漂移区，在所述高压阱区上沉积牺牲氧化层；
步骤2，去除所述牺牲氧化层；
步骤3，在所述高压阱区上沉积第一氧化层；
步骤4，在所述第一氧化层上沉积氮化硅层；
步骤5，通过光刻和刻蚀步骤，去除所述氮化硅层和所述第一氧化层与栅极对应的部分，形成窗口区域；
步骤6，通过热氧化工艺在所述窗口区域生长第二氧化层；
步骤7，去除所述氮化硅层的剩余部分，在所述第一氧化层和所述第二氧化层上沉积多晶硅层，通过刻蚀步骤形成栅极。
优选的，所述第一氧化层与所述第二氧化层的的厚度比不小于1。
优选的，所述第二氧化层的厚度小于所述第一氧化层的厚度。
优选的，所述第二氧化层的宽度小于所述栅极的宽度。
与现有技术相比，本发明提供的高压晶体管及其制造方法，通过使得漏端和栅极之间的第一氧化层与作为栅氧化层的第二氧化层在不同步骤中形成，第一氧化层和第二氧化层可以具有不同的厚度，从而在增加第一氧化层的厚度以提高击穿电压时可以保持第二氧化层的厚度不变以不影响饱和电流，由此在不影响饱和电流的前提下实现了击穿电压的提高。此外，本发明提供的高压晶体管及其制造方法，与传统的高压晶体管的制造工艺相兼容，无需额外的掩膜。
附图说明
图1为现有技术中一种常见的高压晶体管的结构示意图；
图2为根据本发明的高压晶体管的结构示意图；
图3A至图3G为根据本发明的高压晶体管的制造方法的各步骤的相应结构示意图。
具体实施方式
为使本发明的目的、特征更明显易懂，下面结合附图对本发明的具体实施方式作进一步的说明。
本发明的核心思想在于，通过使得漏端和栅极之间的第一氧化层与作为栅氧化层的第二氧化层在不同步骤中形成，第一氧化层和第二氧化层可以具有不同的厚度，当增加第一氧化层的厚度以提高击穿电压时，保持第二氧化层的厚度不变以不影响饱和电流。
请参阅图2，图2为根据本发明的高压晶体管的结构示意图。图2中，该高压晶体管包括：高压阱区21；源端漂移区221和漏端漂移区222，均形成于所述高压阱区21中；第一氧化层231，形成于所述源端漂移区221和所述漏端漂移区222上；第二氧化层232，形成于所述源端漂移区221和所述漏端漂移区222之间的间隔区域上；栅极24，形成于所述第一氧化层231和所述第二氧化层232上。其中，所述第二氧化层232的厚度不同于所述第一氧化层231的厚度，所述第二氧化层232的宽度不同于所述栅极24的宽度。优选的，所述第一氧化层231与所述第二氧化层232的厚度比不小于1，所述第二氧化层232的宽度小于所述栅极24的宽度。更优选的，所述第二氧化层232的厚度小于所述第一氧化层231的厚度。
由于漏端和栅极之间的第一氧化层与作为栅氧化层的第二氧化层具有不同的厚度，因此，当第一氧化层具有较大的厚度以提高击穿电压时，第二氧化层可以保持较小的厚度不变以不影响饱和电流。当然，除了漏端和栅极之间的第一氧化层的厚度外，还存在其它影响击穿电压的重要因素，例如高压阱区与漏端漂移区形成的PN结。因此，通过增加第一氧化层的厚度来提高击穿电压是有一定上限的。实验证明，在本实施例中，高压晶体管的击穿电压可以提高17％左右，同时饱和电流的变化维持在±0.5％之内，处于较稳定的水平。
下面结合图3A至图3G对本发明提供的高压晶体管的制造方法进行更详细的描述，图3A至图3G为该制造方法的各步骤的相应结构示意图。
步骤1，提供高压阱区21，在所述高压阱区21中形成有源端漂移区221和漏端漂移区222，在所述高压阱区21上沉积牺牲氧化层211，如图3A所示。牺牲氧化层211在随后的工序中会被去掉。需要牺牲氧化层的主要原因是，在晶片表面有许多断键和微尘粒子，增加此工序可以得到高质量的晶片表面。
步骤2，去除所述牺牲氧化层211，得到如图3B所示的结构示意图。
步骤3，在所述高压阱区21上沉积第一氧化层231，如图3C所示。
步骤4，在所述第一氧化层231上沉积氮化硅层251，如图3D所示。
步骤5，通过光刻和刻蚀步骤，去除所述氮化硅层251和所述第一氧化层231与栅极对应的部分，形成窗口区域240，如图3E所示。
步骤6，通过热氧化工艺在所述窗口区域240生长第二氧化层232，如图3F所示。优选的，所述第一氧化层231与所述第二氧化层232的的厚度比不小于1。所述第二氧化层232的厚度小于所述第一氧化层231的厚度。
步骤7，去除所述氮化硅层251的剩余部分，在所述第一氧化层231和所述第二氧化层232上沉积多晶硅层241，如图3G所示。再通过刻蚀步骤形成栅极24，最终得到如图2所示的结构示意图。优选的，所述第二氧化层232的宽度小于所述栅极24的宽度。
在上述制造方法中，由于漏端和栅极之间的第一氧化层与作为栅氧化层的第二氧化层在不同步骤中形成，因此第一氧化层和第二氧化层可以具有不同的厚度。此外，除了加入步骤2和步骤3以外，上述制造方法中的其它步骤均与传统的高压晶体管的工艺步骤完全相同，且步骤2和步骤3中也无须提供额外的掩膜。
综上所述，本发明提供的高压晶体管及其制造方法，通过使得漏端和栅极之间的第一氧化层与作为栅氧化层的第二氧化层在不同步骤中形成，第一氧化层和第二氧化层可以具有不同的厚度，从而在增加第一氧化层的厚度以提高击穿电压时可以保持第二氧化层的厚度不变以不影响饱和电流，由此在不影响饱和电流的前提下实现了击穿电压的提高。此外，本发明提供的高压晶体管及其制造方法，与传统的高压晶体管的制造工艺相兼容，无需额外的掩膜。
显然，本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包含这些改动和变型在内。

Claims (8)

1.一种高压晶体管，其特征在于，包括：高压阱区；源端漂移区和漏端漂移区，均形成于所述高压阱区中；第一氧化层，形成于所述源端漂移区和所述漏端漂移区上；第二氧化层，形成于所述源端漂移区和所述漏端漂移区之间的间隔区域上；栅极，形成于所述第一氧化层和所述第二氧化层上；
其中，所述第二氧化层的厚度不同于所述第一氧化层的厚度，所述第二氧化层的宽度不同于所述栅极的宽度。
2.如权利要求1所述的高压晶体管，其特征在于，所述第一氧化层与所述第二氧化层的的厚度比不小于1。
3.如权利要求2所述的高压晶体管的制造方法，其特征在于，所述第二氧化层的厚度小于所述第一氧化层的厚度。
4.如权利要求1所述的高压晶体管，其特征在于，所述第二氧化层的宽度小于所述栅极的宽度。
5.一种高压晶体管的制造方法，其特征在于，包括以下步骤：
步骤1，提供高压阱区，在所述高压阱区中形成有源端漂移区和漏端漂移区，在所述高压阱区上沉积牺牲氧化层；
步骤2，去除所述牺牲氧化层；
步骤3，在所述高压阱区上沉积第一氧化层；
步骤4，在所述第一氧化层上沉积氮化硅层；
步骤5，通过光刻和刻蚀步骤，去除所述氮化硅层和所述第一氧化层与栅极对应的部分，形成窗口区域；
步骤6，通过热氧化工艺在所述窗口区域生长第二氧化层；
步骤7，去除所述氮化硅层的剩余部分，在所述第一氧化层和所述第二氧化层上沉积多晶硅层，通过刻蚀步骤形成栅极。
6.如权利要求5所述的高压晶体管的制造方法，其特征在于，所述第一氧化层与所述第二氧化层的的厚度比不小于1。
7.如权利要求6所述的高压晶体管的制造方法，其特征在于，所述第二氧化层的厚度小于所述第一氧化层的厚度。
8.如权利要求5所述的高压晶体管的制造方法，其特征在于，所述第二氧化层的宽度小于所述栅极的宽度。
CN200910199434A 2009-11-26 2009-11-26 高压晶体管及其制造方法 Pending CN101719512A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN200910199434A CN101719512A (zh) 2009-11-26 2009-11-26 高压晶体管及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN200910199434A CN101719512A (zh) 2009-11-26 2009-11-26 高压晶体管及其制造方法

Publications (1)

Publication Number Publication Date
CN101719512A true CN101719512A (zh) 2010-06-02

Family

ID=42434055

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200910199434A Pending CN101719512A (zh) 2009-11-26 2009-11-26 高压晶体管及其制造方法

Country Status (1)

Country Link
CN (1) CN101719512A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108695386A (zh) * 2017-04-11 2018-10-23 世界先进积体电路股份有限公司 高压半导体装置及其制造方法
CN109216193A (zh) * 2017-07-03 2019-01-15 无锡华润上华科技有限公司 半导体器件及其制备方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108695386A (zh) * 2017-04-11 2018-10-23 世界先进积体电路股份有限公司 高压半导体装置及其制造方法
CN108695386B (zh) * 2017-04-11 2021-09-28 世界先进积体电路股份有限公司 高压半导体装置及其制造方法
CN109216193A (zh) * 2017-07-03 2019-01-15 无锡华润上华科技有限公司 半导体器件及其制备方法
US10811520B2 (en) 2017-07-03 2020-10-20 Csmc Technologies Fab2 Co., Ltd. Semiconductor device and method for manufacturing same
CN109216193B (zh) * 2017-07-03 2021-08-20 无锡华润上华科技有限公司 半导体器件及其制备方法

Similar Documents

Publication Publication Date Title
US7235822B2 (en) Transistor with silicon and carbon layer in the channel region
US20130069150A1 (en) Semiconductor device and manufacturing method of the same
CN101226962B (zh) Hvmos及集成hvmos与cmos的半导体器件
US6800509B1 (en) Process for enhancement of voltage endurance and reduction of parasitic capacitance for a trench power MOSFET
US20220254922A1 (en) Ldmos transistors including vertical gates with multiple dielectric sections, and associated methods
CN101916778B (zh) 高压半导体器件及其制造方法
CN101567320B (zh) 功率mos晶体管的制造方法
CN108598165B (zh) 屏蔽栅场效应晶体管及其制造方法(柱形)
CN102110717B (zh) 沟槽式金属氧化物半导体场效应晶体管及其制造方法
CN102339867A (zh) 一种vdmos器件及其的形成方法
US7732877B2 (en) Gated diode with non-planar source region
CN101719512A (zh) 高压晶体管及其制造方法
US20140117379A1 (en) Semiconductor device and method of manufacturing the same
CN1297258A (zh) 用作电源开关的碳化硅n沟场效应晶体管及其制造方法
US8586434B1 (en) Method of manufacturing semiconductor device
CN110224031A (zh) 改善金属氧化物tft特性的结构与其制作方法
CN106558580A (zh) 具有静电释放保护结构的半导体器件
CN101197291A (zh) Edmos高压器件的制造方法
TW202226601A (zh) 半溝槽型金氧半功率場效電晶體結構及其製法
CN115101476B (zh) 一种提高电流能力的对称碳化硅mosfet的制造方法
KR20160070605A (ko) 바닥 산화막의 전계를 감소시키는 실리콘 카바이드 모스펫 소자 및 그의 제조 방법
CN102569070B (zh) 一种mis电容的制作方法
CN218274598U (zh) 一种提高电流能力的对称碳化硅mosfet
TWI525825B (zh) 橫向擴散半導體裝置及其製作方法
CN203733772U (zh) 半导体沟槽结构

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20100602