CN105390573A - 发光二极管与其制造方法 - Google Patents

发光二极管与其制造方法 Download PDF

Info

Publication number
CN105390573A
CN105390573A CN201510371977.9A CN201510371977A CN105390573A CN 105390573 A CN105390573 A CN 105390573A CN 201510371977 A CN201510371977 A CN 201510371977A CN 105390573 A CN105390573 A CN 105390573A
Authority
CN
China
Prior art keywords
light
dislocation
opening
inducing function
semiconductor layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201510371977.9A
Other languages
English (en)
Other versions
CN105390573B (zh
Inventor
张珮瑜
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mikro Mesa Technology Co Ltd
Original Assignee
Mikro Mesa Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mikro Mesa Technology Co Ltd filed Critical Mikro Mesa Technology Co Ltd
Publication of CN105390573A publication Critical patent/CN105390573A/zh
Application granted granted Critical
Publication of CN105390573B publication Critical patent/CN105390573B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/025—Physical imperfections, e.g. particular concentration or distribution of impurities
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0075—Processes for devices with an active region comprising only III-V compounds comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/32—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)

Abstract

本发明公开了一种发光二极管与其制造方法。该发光二极管包含第一半导体层、第二半导体层、主动层、介电层以及电极。主动层设置在第一半导体层与第二半导体层之间，且该主动层具有至少一个穿透位错。介电层设置在第二半导体层上。介电层具有至少一个第一开口，此第一开口裸露出一部分的第二半导体层。穿透位错在介电层上的正投影与第一开口分开。电极部分设置在介电层上，并通过第一开口而与第二半导体层电性耦接。本发明的发光二极管的发光效率有所改善。

Description

发光二极管与其制造方法
技术领域
本发明涉及一种发光二极管。
背景技术
发光二极管是一种能够将电流转换为光能的半导体发光装置。作为一种光源，发光二极管具有低能量消耗、使用寿命长、体积小、反应速度快等优点。因此，发光二极管已经逐渐取代白炽灯等传统照明装置。
然而，发光二极管的发光效率可能会受到一些因素的影响，其中一个因素是存在于发光二极管结构中的穿透位错(ThreadingDislocation)缺陷的多寡。穿透位错缺陷通常是在一种材料上外延成长另一种晶体材料时产生。由于两种材料具有不同的晶格常数与热膨胀系数，因此两种材料之间的晶格不匹配将在材料沉积时产生应力，致使穿透位错缺陷的产生。若穿透位错缺陷产生在发光二极管装置的发光区，则发光二极管装置的发光效率将会降低，尤其是对于进入到微米尺度的发光二极管将会产生极大影响。
发明内容
本发明的一个目的在于，提供一种发光二极管，从而提高现有技术中发光二极管的发光效率。
根据本发明一实施方式，提供一种发光二极管，其包含第一半导体层、第二半导体层、主动层、介电层以及电极。主动层设置在第一半导体层与第二半导体层之间，且主动层具有至少一个穿透位错(ThreadingDislocation)。介电层设置在第二半导体层上，且介电层具有至少一个第一开口，从而裸露出一部分的第二半导体层。穿透位错在介电层上的正投影与第一开口分开。电极部分设置在介电层上，且通过第一开口与第二半导体层电性耦接。
优选地，上述技术方案中，发光二极管还包含：基板，其上具有至少一个错位诱导功能结构，其中穿透位错从错位诱导功能结构上成形。
优选地，上述技术方案中，基板为图案化的蓝宝石基板，且错位诱导功能结构为位于蓝宝石基板上的图案。
优选地，上述技术方案中，基板与基板上的缓冲层或第一半导体层之间具有因晶格不匹配而产生的错位诱导功能结构。
优选地，上述技术方案中，错位诱导功能结构的数量为多个，错位诱导功能结构设置在基板上，且两个相邻的错位诱导功能结构的间距为0.5微米至20微米。
优选地，上述技术方案中，错位诱导功能结构的数量为多个，错位诱导功能结构设置在基板上，且两个相邻的错位诱导功能结构的间距为3微米。
优选地，上述技术方案中，错位诱导功能结构的数量为多个，错位诱导功能结构设置在基板上，且错位诱导功能结构大致等距排列。
优选地，上述技术方案中，错位诱导功能结构的数量为多个，错位诱导功能结构设置在基板上，且错位诱导功能结构非等距排列。
优选地，上述技术方案中，错位诱导功能结构的数量为多个，两个相邻的错位诱导功能结构之间定义为山谷区，且穿透位错在基板上的正投影与山谷区至少部分重叠。
优选地，上述技术方案中，主动层具有第一区与第二区，第一区具有第一穿透位错密度，第二区具有第二穿透位错密度，第一穿透位错密度大于第二穿透位错密度，且第一区在基板上的正投影与错位诱导功能结构分开。
优选地，上述技术方案中，错位诱导功能结构的形状为长条形、圆锥形或是多角形。
优选地，上述技术方案中，主动层具有第一区与第二区，第一区具有第一穿透位错密度，第二区具有第二穿透位错密度，第一穿透位错密度大于第二穿透位错密度，且第一区在介电层上的正投影与第一开口分开。
优选地，上述技术方案中，第一开口具有第一直径，第一直径为0.1微米至20微米。
优选地，上述技术方案中，第一开口具有第一直径，第一直径为0.1微米至2微米。
优选地，上述技术方案中，介电层具有至少一个第二开口，第二开口具有第二直径，第二直径为10微米至20微米，且穿透位错在介电层上的正投影与第二开口至少部分重叠。
根据本发明另一实施方式，提供一种发光二极管，其包含第一半导体层、第二半导体层、主动层、介电层以及电极。主动层设置在第一半导体层与第二半导体层之间，且具有第一区与第二区，其中第一区具有第一穿透位错密度，第二区具有第二穿透位错密度，且第一穿透位错密度大于第二穿透位错密度。介电层设置在第二半导体层上，且具有至少一个开口，从而裸露出一部分的第二半导体层。第二区在介电层上的正投影与开口至少部分重叠。电极部分设置在介电层上，且通过开口与第二半导体层电性耦接。
优选地，上述技术方案中，发光二极管还包含：基板，其具有至少一个错位诱导功能结构，其中开口在基板上的正投影与错位诱导功能结构至少部分重叠。
开口定义了电极与第二半导体层的接触区域位置与大小。当发光二极管为顺向偏压时，载流子自电极与第二半导体层的接触介面流至第一半导体层与第二半导体层的衔接处。因为穿透位错在介电层上的正投影与开口分开，多数电子空穴将会复合在具有较低穿透位错密度的区域。于是，发光二极管的发光效率得以改善。
根据本发明另一实施方式，一种发光二极管的制造方法包含以下步骤：
1.在基板上形成第一半导体层，其中基板具有至少一个错位诱导功能结构(Dislocation-InducingFeature)。
2.在第一半导体层上形成主动层，其中主动层具有至少一个穿透位错，且穿透位错从错位诱导功能结构上成形。
3.在主动层上形成第二半导体层。
4.在第二半导体层上形成介电层。
5.在介电层中形成至少一个开口，其中穿透位错在介电层上的正投影与开口分开。
6.形成部分设置在介电层上的电极，其中电极通过开口与第二半导体层电性耦接。
优选地，上述技术方案中，发光二极管的制造方法还包含：在基板上形成至少一个对位标记；其中形成开口的步骤还包含通过对位标记将开口与错位诱导功能结构对齐。
优选地，上述技术方案中，发光二极管的制造方法还包含：移除基板。
通过在基板上形成错位诱导功能结构，因而在第一半导体层形成于基板上时使张应力(TensileStress)较容易伴随在错位诱导功能结构上产生。因此，穿透位错将会倾向从错位诱导功能结构上成形，且由于张应力，穿透位错将会倾斜延伸。当穿透位错延伸至主动层时，穿透位错在介电层上的正投影与开口分开。于是，发光二极管的发光效率得以改善。
附图说明
图1为依照本发明第一实施方式的发光二极管的剖面图。
图2为依照本发明第二实施方式的发光二极管的剖面图。
图3为依照本发明第三实施方式的基板与错位诱导功能结构的剖面图。
图4为依照本发明第四实施方式的基板与错位诱导功能结构的剖面图。
图5为依照本发明第五实施方式的多个错位诱导功能结构的立体图。
图6为依照本发明第六实施方式的多个错位诱导功能结构的立体图。
图7为依照本发明第七实施方式的多个错位诱导功能结构的立体图。
图8为依照本发明第八实施方式的发光二极管的平面图。
图9为依照本发明第九实施方式的发光二极管的平面图。
图10为依照本发明第十实施方式的发光二极管的平面图。
图11为图2的制作发光二极管在进行剥离步骤时的剖面图。
图12为依照本发明第十实施方式的具有对位标记的基板的剖面图。
图13为依照本发明第十一实施方式的发光二极管的平面图。
具体实施方式
以下将以附图公开本发明的多个实施方式，为明确说明起见，许多具体的细节将在以下叙述中一并说明。然而，应了解到，这些具体的细节不应用以限制本发明。也就是说，在本发明部分实施方式中，这些具体的细节是非必要的。此外，为简化附图起见，一些现有惯用的结构与元件在附图中将以简单示意的方式表示。
关于本文中所使用的“约”、“大约”或“大致约”一般通常指数值的误差或范围约百分之二十以内，较好地是约百分之十以内，而更佳地则是约百分五之以内。文中若无明确说明，其所提及的数值皆视作为近似值，即如“约”、“大约”或“大致约”所表示的误差或范围。
本发明是有关于一种发光二极管。在本发明一个或多个实施方式中，发光二极管在其表面上包含至少一个开口，此开口可以限制电流进入发光二极管的区域的大小，于是在发光二极管的发光区的电流密度将会增加且变得更均匀。此外，在本发明一个或多个实施方式中，开口可以与具有低密度的穿透位错缺陷的发光区对齐，因而提升发光二极管的发光效率。
图1为依照本发明第一实施方式的发光二极管200的剖面图。发光二极管200包含第一半导体层110、主动层120、第二半导体层130、介电层140以及电极150。第二半导体层130设置在第一半导体层110上。主动层120设置在第一半导体层110与第二半导体层130之间，且主动层120中具有至少一个穿透位错121。介电层140设置在第二半导体层130上，且介电层140具有至少一个第一开口O1，此第一开口O1裸露出第二半导体层130的一部分，其中穿透位错121在介电层140上的正投影与第一开口O1分开。电极150部分设置在介电层140上，并通过第一开口O1而电性耦接至第二半导体层130。
如图1所示，第一开口O1定义了电极150与第二半导体层130的接触区域的位置与大小。当发光二极管200为顺向偏压时，载流子自电极150与第二半导体层130的接触区域流动至主动层120。在主动层120中，电子空穴跨过半导体能隙而复合，于是主动层120得以发光。进一步来说，由于第一开口O1限制电流进入发光二极管200的区域大小，因此发光区122将可在第一开口O1下方的主动层120中形成。更具体地说，第一开口O1在主动层120上的正投影将与发光区122至少部分重叠。因为穿透位错121在介电层140上的正投影与第一开口O1分开，因此穿透位错121将不会进入主动层120的发光区122中。因为穿透位错121没有进入发光区122中，因此发光二极管200的发光效率将会有所改善。尤其当发光二极管200为微型发光二极管(MicroLight-EmittingDiode)时，此有益效果特别明显，但本发明并不限于此。
在一实施方式中，主动层120具有第一区R1与第二区R2。第一区R1具有第一穿透位错密度，第二区R2具有第二穿透位错密度，第一穿透位错密度大于第二穿透位错密度，且第二区R2在介电层140上的正投影与第一开口O1至少部分重叠。由于第一开口O1定义了电极150与第二半导体层130的接触区域的位置与大小，因此当发光二极管200为顺向偏压时，载流子将自接触区域流动至主动层120的第二区R2中。也就是说，主动层120的发光区122将位于穿透位错密度较低的第二区R2中。由于相较于第一区R1，第二区R2具有较低的穿透位错密度，因此可通过控制发光区122的位置，让发光区122位于第二区R2中，借此改善发光二极管200的发光效率。
在一实施方式中，第一区R1在介电层140上的正投影可与第一开口O1分开。因此，来自第一开口O1的载流子可以实质上避免流入具有较高穿透位错密度(相较于第二区R2)的第一区R1中。因此，发光二极管200的发光效率将不会被第一区R1影响。
在一实施方式中，第一区R1具有较高的穿透位错密度，其大小为大于或等于约105～107/cm2，第二区R2具有较低的穿透位错密度，其大小为小于或等于约105～107/cm2。在另一实施方式中，第一区R1的第一穿透位错密度与第二区R2的穿透位错密度之比平均来说为约105:1至约1:1。
在一实施方式中，发光二极管200还包含基板210。具体而言，图1的发光二极管200可具有横向结构。换句话说，有两个电极设置在发光二极管200的同一侧，但在图1中，仅示出电极150，另一电极则因为省略而没有示出。
如图1所示，基板210上具有至少一个错位诱导功能结构212(Dislocation-InducingFeature)。由于晶格不匹配会产生在基板210与形成于基板210上的结构之间，因此当一结构在基板210上形成后，张应力将会顺应产生。由于张应力主要会产生在错位诱导功能结构212设置的位置，因此穿透位错121将会倾向从错位诱导功能结构212上成形。换句话说，基板210上具有至少一个错位诱导功能结构212，其中穿透位错121从错位诱导功能结构212上成形。具体而言，穿透位错121从错位诱导功能结构212的周遭区域产生，且由于张应力，穿透位错121将会倾斜延伸。在一实施方式中，第一开口O1在基板210上的正投影与错位诱导功能结构212至少部分重叠。由于穿透位错121自错位诱导功能结构212倾斜延伸，因此当穿透位错121延伸至主动层120时，穿透位错121将不会进入与第一开口O1对齐的发光区122中，进而让发光二极管200的发光效率得到改善。
在一实施方式中，第一区R1在基板210上的正投影与错位诱导功能结构212分开，且第二区R2在基板210上的正投影与错位诱导功能结构212至少部分重叠。进一步来说，第二区R2在介电层140上的正投影与第一开口O1至少部分重叠。由于发光区122位于第二区R2中，因此发光二极管200的发光效率将可获得改善。
在一实施方式中，位于基板210上的结构为缓冲层220，但并不限于此。在其他实施方式中，位于基板210上的结构也可为第一半导体层110。如图1所示，在一实施方式中，位于缓冲层220中的穿透位错121为倾斜延伸，但当穿透位错121延伸至第一半导体层110、主动层120以及第二半导体层130中时，穿透位错121将改为实质垂直地向上延伸。
在一实施方式中，第一半导体层110的电流扩散长度(CurrentSpreadingLength)较第二半导体层130的电流扩散长度长。具体而言，第一半导体层110的电流扩散长度可较第二半导体层130的电流扩散长度长20倍以上。在这样的配置下，在第二半导体层130中的载流子将会更难流向侧面。换句话说，在第二半导体层130中的载流子将不会倾向流向具有较大穿透位错密度的区域，因而提升发光二极管100或200的发光效率。
更具体地说，二极管的半导体层的电流扩散长度可以由以下公式推得(舒伯特'06，113页8.2，电流扩散理论，汤普森，1980(Schubert'06,page1138.2,Theoryofcurrentspreading；Thompson,1980))：
L s = tn i d e a l K T ρJ 0 e ………………………………………….(式1)
其中LS为二极管的半导体层的电流扩散长度，t为半导体层的厚度，nideal为二极管的理想因子，K为玻尔兹曼常数，T为半导体层的开氏温度，ρ为半导体层的电阻率，J0为二极管的电极与半导体层之间介面的电流密度，e为质子的电量。
在一实施方式中，第一半导体层110为N型半导体，第二半导体层130为P型半导体。具体而言，第一半导体层110的材质例如可为n型硅掺杂的氮化镓(GaN：Si)，第二半导体层130的材质例如可为p型镁掺杂的氮化镓(GaN：Mg)。主动层120例如可为异质结构(Heterostructure)或量子井结构。介电层140的材质例如可为氮化硅或二氧化硅等介电材料。电极150的材质为导电材料，如金属或透明导电材料(例如氧化铟锡,ITO)等导电材料。基板210为图案化的蓝宝石基板，且错位诱导功能结构212为位于蓝宝石基板上的图案。在其他实施方式中，基板210的材质例如可为硅(Si)、碳化硅(SiC)、砷化镓(GaAs)、磷化铟(InP)、氮化铝(AlN)、磷化镓(GaP)、氮化镓(GaN)和硒化锌(ZnSe)等材料。缓冲层220的材质例如可为氮化镓(GaN)、氮化铝(AlN)、氮化铝镓(AlGaN)、氮化铟镓(InGaN)和氮化铟铝镓(InAlGaN)等掺杂或未掺杂其他掺杂物的材料，借此降低缓冲层220与基板210之间的晶格不匹配。
虽然图1将错位诱导功能结构212示出为基板210上的图案，但错位诱导功能结构212并不限定在位于基板210上的图案。在一实施方式中，在没有图案设置在基板210上的情况下，基板210与位于基板210上的结构之间因为具有晶格不匹配，因此穿透位错121会倾向成形在此晶格不匹配。在这种情况下，上述的晶格不匹配也可被考虑为错位诱导功能结构212。
图2为依照本发明第二实施方式的发光二极管100的剖面图。本实施方式与第一实施方式的主要差异在于，图2的发光二极管100具有垂直结构。具体而言，在图2中，基板210与缓冲层220将被移除。进一步来说，发光二极管100包含电极160。电极160至少部分设置在靠近第一半导体层110的一侧，以使第一半导体层110、主动层120以及第二半导体层130设置在电极150、160之间。电极160电性耦接第一半导体层110。在一实施方式中，电极150、160的材质皆为导电材料，如金属或透明导电材料(例如氧化铟锡,ITO)。
图3为依照本发明第三实施方式的基板210与错位诱导功能结构212的剖面图。图4为依照本发明第四实施方式的基板210与错位诱导功能结构212的剖面图。虽然在图1与图2示出了发光二极管100、200仅具有一个第一开口O1，但本发明并不限于此。在其他实施方式中，发光二极管100、200亦可具有多个第一开口O1。在发光二极管100、200具有多个第一开口O1的实施方式中，多个错位诱导功能结构212可设置在基板210上，且错位诱导功能结构212可大致等距排列(如图3所示)或非等距排列(如图4所示)。错位诱导功能结构212等距或非等距排列取决于第一开口O1的大小或位置。举例来说，假如第一开口O1大致等距排列，则错位诱导功能结构212将会大致等距排列。同理，假如第一开口O1非等距排列，或者第一开口O1的大小不同，则错位诱导功能结构212将会非等距排列。参考图1与图2将可发现，第一开口O1在基板210上的正投影与错位诱导功能结构212至少部分重叠。因为穿透位错121从错位诱导功能结构212上成形，且穿透位错121为斜向延伸，因此当穿透位错121延伸至主动层120时，穿透位错121将不会进入主动层120的发光区122中，因而改善发光二极管100、200的发光效率。
如图1与图3所示，相邻两个错位诱导功能结构212之间定义山谷区V，穿透位错121在基板210上的正投影与山谷区V至少部分重叠，且第一开口O1在基板210上的正投影与错位诱导功能结构212至少部分重叠。换句话说，在介电层140形成于第二半导体层130上后，第一开口O1与发光区122皆与错位诱导功能结构212对齐。此外，因为张应力的关系，穿透位错121会斜向延伸，因此当穿透位错121延伸至主动层120时，穿透位错121将不会进入发光区122中，因而改善发光二极管100、200的发光效率。
图5为依照本发明第五实施方式的多个错位诱导功能结构212的立体图。图6为依照本发明第六实施方式的多个错位诱导功能结构212的立体图。图7为依照本发明第七实施方式的多个错位诱导功能结构212的立体图。如图5至图7所示，错位诱导功能结构212的形状可为长条形、圆锥形或是多角形。错位诱导功能结构212的形状将根据第一开口O1的形状决定。举例来说，若第一开口O1为长条形，则错位诱导功能结构212的形状亦可为长条形。
更具体地说，第一开口O1的形状可为长条形、圆形或多边形，且位于基板210上的错位诱导功能结构212的形状亦可为长条形、圆锥形或是多角形，其中在发光二极管100、200的平面图中，每个第一开口O1将与具有相同或相类似形状的错位诱导功能结构212对齐。
图8为依照本发明第八实施方式的发光二极管100、200的平面图。如图3与图8所示，第一开口O1分别对齐错位诱导功能结构212，且穿透位错121位于两个相邻的第一开口O1之间。在一实施方式中，两个相邻的错位诱导功能结构212之间的间距P为约3微米，且每个第一开口O1具有第一直径，此第一直径为约0.1微米至约2微米。
图9为依照本发明第九实施方式的发光二极管100、200的平面图。如图4与图9所示，错位诱导功能结构212之间的间距基本上不同。在图9中，两个相邻的错位诱导功能结构212之间的间距P大小将根据第一开口O1的大小而设计。举例来说，假如第一开口O1较大，则两个相邻的错位诱导功能结构212之间的间距P亦会较大。在一实施方式中，第一开口O1具有第一直径，此第一直径为约0.1微米至约20微米，且两个相邻的错位诱导功能结构212之间的间距P为约0.5微米至约20微米。
图10为依照本发明第十实施方式的发光二极管100、200的平面图。在一实施方式中，介电层140中还具有至少一个第二开口O2，第二开口O2可具有第二直径，此第二直径为约10微米至约20微米。如图10所示，第二开口O2的大小可大于第一开口O1的大小，于是穿透位错121在介电层140上的正投影可与第二开口O2至少部分重叠。由于相较于第一开口O1，第二开口O2较大，因此第二开口O2的发光功率将较第一开口O1大，使得尽管对齐于第二开口O2的发光区与穿透位错121重叠，第二开口O2的发光效率仍可获得提升。
应了解到，虽然第二开口O2没有在图1与图2中示出，但第二开口O2仍可裸露出第二半导体层130的一部分，因此电极150可以通过第二开口O2而电性耦接至第二半导体层130。
本发明另一实施方式揭露一种发光二极管100、200的制造方法。请同时参照图1与图2，发光二极管100、200的制造方法包含以下步骤：
步骤一：在基板210上形成第一半导体层110，其中基板210上具有至少一个错位诱导功能结构212，且至少一个穿透位错121从错位诱导功能结构212上成形。
第一半导体层110为N型半导体层。基板210为图案化的蓝宝石基板，且错位诱导功能结构212为位于蓝宝石基板上的图案。此图案可通过例如蚀刻工艺过程而形成。第一半导体层110可通过例如外延而形成。因为晶格不匹配产生于基板210与第一半导体层110之间，因此当第一半导体层110形成在基板210上后，张应力将会顺应产生。因为张应力主要会产生于错位诱导功能结构212设置的位置，因此穿透位错121将会倾向从错位诱导功能结构212上成形。
在一实施方式中，在基板210上形成第一半导体层110之前，发光二极管100、200的制造方法包含在基板210上形成缓冲层220(见图1)，且第一半导体层110形成于缓冲层220上。缓冲层220可通过例如外延而形成。缓冲层220的材质可为掺杂或未掺杂掺杂物的材料，借此降低缓冲层220与基板210之间的晶格不匹配。
在形成第一半导体层110后，发光二极管100、200的制造方法包含：
步骤二：在第一半导体层110上形成主动层120，其中主动层120具有至少一个穿透位错121。在一实施方式中，主动层120具有第一区R1与第二区R2，其中第一区R1的第一穿透位错密度大于第二区R2的第二穿透位错密度。在一实施方式中，主动层120为例如异质结构或量子井结构。主动层120可通过例如外延而形成。
在形成主动层120后，发光二极管100、200的制造方法包含：
步骤三：在主动层120上形成第二半导体层130。在一实施方式中，第二半导体层130为P型半导体层。第二半导体层130可通过例如外延而形成。
在形成第二半导体层130后，发光二极管100、200的制造方法包含：
步骤四：在第二半导体层130上形成介电层140。
步骤五：在介电层140中形成至少一个开口，其中穿透位错121在介电层140上的正投影与开口分开。
在一实施方式中，介电层140的材质为氮化硅或二氧化硅等介电材料。介电层140可通过例如物理气相沉积(PhysicalVaporDeposition，PVD)或化学气相沉积(ChemicalVaporDeposition，CVD)而形成。开口(例如：第一开口O1或第二开口O2)可通过例如光刻工艺过程(PhotolithographyProcess)而形成。当开口形成时，开口可与错位诱导功能结构212对齐。当开口与错位诱导功能结构212对齐时，开口在主动层120上的正投影将与穿透位错121分开，进而改善发光二极管100、200的发光效率。
在介电层140形成开口后，发光二极管100、200的制造方法包含：
步骤六：形成部分设置在介电层140上的电极150，其中电极150通过开口与第二半导体层130电性耦接。在一实施例中，电极150的材质为导电材料，如：金属或透明导电材料(例如氧化铟锡,ITO)。电极150可通过例如物理气相沉积(PVD)或化学气相沉积(CVD)而形成。
在电极150形成后，发光二极管100、200的制造方法还包含晶片切割工艺过程(ChippingProcess)。晶片切割工艺过程包含但不限于干蚀刻及/或切割裂片法(ScribingAndBreaking)。举例来说，晶片切割工艺过程可通过电感耦合等离子体(InductivelyCoupledPlasma，ICP)蚀刻、机械切割及/或激光切割实现。在晶片切割工艺过程之后，一个或多个开口，即第一开口O1和/或第二开口O2，仍然可以位于每个发光二极管晶片的介电层140中。
图11为图2的发光二极管100在进行剥离步骤时的剖面图。如图11所示，在一实施方式中，发光二极管100的制造方法还包含移除基板210和/或缓冲层220。因为发光二极管100具有垂直结构，基板210和/或缓冲层220将会通过例如激光剥离工艺过程(LaserLift-offProcess)而移除。剥离步骤可以先于或后于晶片切割工艺过程。
图12为依照本发明第十实施方式的具有对位标记124的基板210的剖面图。图13为依照本发明第十一实施方式的发光二极管300的平面图。如图12所示，在基板210上形成第一半导体层110时，发光二极管100、200的制造方法还包含在基板210上形成至少一个对位标记124。在一实施方式中，对位标记124与错位诱导功能结构212将在相同的步骤中形成。
如图13所示，在形成开口的步骤五中，还可包含通过对位标记124将开口与错位诱导功能结构212对齐。具体而言，在形成开口的同时，可在相同步骤中形成另一对位标记126。通过对齐对位标记124、126，即可准确地对齐开口与错位诱导功能结构212。
总结来说，为了避免穿透位错缺陷影响发光二极管的发光效率，穿透位错将不会进入发光二极管的发光区。此外，发光二极管包含开口，此开口限制电流进入发光二极管的区域的大小。开口在主动层上的正投影与穿透位错分开，因而改善发光二极管的发光效率。
虽然本发明已经以实施方式公开如上，然其并非用以限定本发明，任何本领域技术人员，在不脱离本发明的精神和范围内，当可作各种变动与润饰，因此本发明的保护范围当视权利要求所界定者为准。

Claims (20)

1.一种发光二极管，其特征在于，所述发光二极管包含：
第一半导体层；
第二半导体层；
主动层，其设置在所述第一半导体层与所述第二半导体层之间，所述主动层具有至少一个穿透位错；
介电层，其设置在所述第二半导体层上，所述介电层具有至少一个第一开口，所述第一开口裸露出所述第二半导体层的至少一部分，其中所述穿透位错在所述介电层上的正投影与所述第一开口分开；以及
电极，其部分设置在所述介电层上，并通过所述第一开口与所述第二半导体电性耦接。
2.如权利要求1所述的发光二极管，其特征在于，所述发光二极管还包含：
基板，其上具有至少一个错位诱导功能结构，其中所述穿透位错从所述错位诱导功能结构上成形。
3.如权利要求2所述的发光二极管，其特征在于，所述基板为图案化的蓝宝石基板，且所述错位诱导功能结构为位于所述蓝宝石基板上的图案。
4.如权利要求2所述的发光二极管，其特征在于，所述基板与所述基板上的缓冲层或所述第一半导体层之间具有因晶格不匹配而产生的所述错位诱导功能结构。
5.如权利要求2所述的发光二极管，其特征在于，所述错位诱导功能结构的数量为多个，所述错位诱导功能结构设置在所述基板上，且两个相邻的所述错位诱导功能结构的间距为0.5微米至20微米。
6.如权利要求2所述的发光二极管，其特征在于，所述错位诱导功能结构的数量为多个，所述错位诱导功能结构设置在所述基板上，且两个相邻的所述错位诱导功能结构的间距为3微米。
7.如权利要求2所述的发光二极管，其特征在于，所述错位诱导功能结构的数量为多个，所述错位诱导功能结构设置在所述基板上，且所述错位诱导功能结构大致等距排列。
8.如权利要求2所述的发光二极管，其特征在于，所述错位诱导功能结构的数量为多个，所述错位诱导功能结构设置在所述基板上，且所述错位诱导功能结构非等距排列。
9.如权利要求2所述的发光二极管，其特征在于，所述错位诱导功能结构的数量为多个，两个相邻的所述错位诱导功能结构之间定义为山谷区，且所述穿透位错在所述基板上的正投影与所述山谷区至少部分重叠。
10.如权利要求2所述的发光二极管，其特征在于，所述主动层具有第一区与第二区，所述第一区具有第一穿透位错密度，所述第二区具有第二穿透位错密度，所述第一穿透位错密度大于所述第二穿透位错密度，且所述第一区在所述基板上的正投影与所述错位诱导功能结构分开。
11.如权利要求2所述的发光二极管，其特征在于，所述错位诱导功能结构的形状为长条形、圆锥形或是多角形。
12.如权利要求1所述的发光二极管，其特征在于，所述主动层具有第一区与第二区，所述第一区具有第一穿透位错密度，所述第二区具有第二穿透位错密度，所述第一穿透位错密度大于所述第二穿透位错密度，且所述第一区在所述介电层上的正投影与所述第一开口分开。
13.如权利要求1所述的发光二极管，其特征在于，所述第一开口具有第一直径，所述第一直径为0.1微米至20微米。
14.如权利要求1所述的发光二极管，其特征在于，所述第一开口具有第一直径，所述第一直径为0.1微米至2微米。
15.如权利要求1所述的发光二极管，其特征在于，所述介电层具有至少一个第二开口，所述第二开口具有第二直径，所述第二直径为10微米至20微米，且所述穿透位错在所述介电层上的正投影与所述第二开口至少部分重叠。
16.一种发光二极管的制造方法，其特征在于，所述发光二极管的制造方法包含以下步骤：
在基板上形成第一半导体层，其中所述基板具有至少一个错位诱导功能结构；
在所述第一半导体层上形成主动层，其中所述主动层具有至少一个穿透位错，且所述穿透位错从所述错位诱导功能结构上成形；
在所述主动层上形成第二半导体层；
在所述第二半导体层上形成介电层；
在所述介电层中形成至少一个开口，其中所述穿透位错在所述介电层上的正投影与所述开口分开；以及
形成部分设置在所述介电层上的电极，其中所述电极通过所述开口与所述第二半导体层电性耦接。
17.如权利要求16所述的发光二极管的制造方法，其特征在于，所述发光二极管的制造方法还包含：
在所述基板上形成至少一个对位标记；
其中形成所述开口的步骤还包含通过所述对位标记将所述开口与所述错位诱导功能结构对齐。
18.如权利要求16所述的发光二极管的制造方法，其特征在于，所述发光二极管的制造方法还包含：
移除所述基板。
19.一种发光二极管，其特征在于，所述发光二极管包含：
第一半导体层；
第二半导体层；
主动层，其设置在所述第一半导体层与所述第二半导体层之间，且具有第一区与第二区，其中所述第一区具有第一穿透位错密度，所述第二区具有第二穿透位错密度，且所述第一穿透位错密度大于所述第二穿透位错密度；
介电层，其设置在所述第二半导体层上，且具有至少一个开口，所述开口裸露出所述第二半导体层的一部分，其中所述第二区在所述介电层上的正投影与所述开口至少部分重叠；以及
电极，其部分设置在所述介电层上，并通过所述开口而电性耦接至所述第二半导体。
20.如权利要求19所述的发光二极管，其特征在于，所述发光二极管还包含：
基板，其具有至少一个错位诱导功能结构，其中所述开口在所述基板上的正投影与所述错位诱导功能结构至少部分重叠。
CN201510371977.9A 2014-08-28 2015-06-29 发光二极管与其制造方法 Active CN105390573B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US14/470,947 2014-08-28
US14/470,947 US9184342B1 (en) 2014-08-28 2014-08-28 Light-emitting diode

Publications (2)

Publication Number Publication Date
CN105390573A true CN105390573A (zh) 2016-03-09
CN105390573B CN105390573B (zh) 2017-10-31

Family

ID=54363566

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510371977.9A Active CN105390573B (zh) 2014-08-28 2015-06-29 发光二极管与其制造方法

Country Status (2)

Country Link
US (1) US9184342B1 (zh)
CN (1) CN105390573B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108538979A (zh) * 2017-03-06 2018-09-14 美科米尚技术有限公司 发光二极管及其制造方法

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10158043B2 (en) * 2014-05-30 2018-12-18 Mikro Mesa Technolgy Co., Ltd. Light-emitting diode and method for manufacturing the same
US10297719B2 (en) * 2015-08-27 2019-05-21 Mikro Mesa Technology Co., Ltd. Micro-light emitting diode (micro-LED) device
US10199532B1 (en) * 2017-09-08 2019-02-05 Mikro Mesa Technology Co., Ltd. Light-emitting diode and method for manufacturing the same
US10325889B1 (en) 2018-01-12 2019-06-18 Mikro Mesa Technology Co., Ltd. Display device including LED devices with selective activation function
US20200194619A1 (en) * 2018-12-13 2020-06-18 Saphlux, Inc. Semiconductor devices with superlattice layers

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0897519A (ja) * 1994-07-29 1996-04-12 Sony Corp 半導体発光装置
US20040067648A1 (en) * 2001-01-18 2004-04-08 Etsuo Morita Crystal film, crystal substrate, and semiconductor device
CN101207167A (zh) * 2006-12-22 2008-06-25 上海蓝光科技有限公司 氮化物半导体发光元件
CN102867897A (zh) * 2011-07-08 2013-01-09 Lg伊诺特有限公司 发光器件

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7279751B2 (en) * 2004-06-21 2007-10-09 Matsushita Electric Industrial Co., Ltd. Semiconductor laser device and manufacturing method thereof
KR101092079B1 (ko) * 2008-04-24 2011-12-12 엘지이노텍 주식회사 반도체 발광소자 및 그 제조방법
GB2483689A (en) * 2010-09-16 2012-03-21 Sharp Kk A method of reducing the density of threading dislocations in light emitting devices, by the selective creation of cavities

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0897519A (ja) * 1994-07-29 1996-04-12 Sony Corp 半導体発光装置
US20040067648A1 (en) * 2001-01-18 2004-04-08 Etsuo Morita Crystal film, crystal substrate, and semiconductor device
CN101207167A (zh) * 2006-12-22 2008-06-25 上海蓝光科技有限公司 氮化物半导体发光元件
CN102867897A (zh) * 2011-07-08 2013-01-09 Lg伊诺特有限公司 发光器件

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108538979A (zh) * 2017-03-06 2018-09-14 美科米尚技术有限公司 发光二极管及其制造方法

Also Published As

Publication number Publication date
US9184342B1 (en) 2015-11-10
CN105390573B (zh) 2017-10-31

Similar Documents

Publication Publication Date Title
CN105390573A (zh) 发光二极管与其制造方法
EP3149780B1 (en) Micro-light-emitting diode
TWI390773B (zh) 光電元件之製法及光電元件
US9142718B2 (en) Light emitting device
JP6789570B2 (ja) 活性領域がＩｎＮの層を含む発光ダイオード
JP2005229085A (ja) オーミック接触を改善した窒化物半導体発光素子及びその製造方法
CN102067345A (zh) 用于制备具有双面钝化的半导体发光器件的方法
JP5363973B2 (ja) ツェナーダイオードを備える発光素子及びその製造方法
TW201312792A (zh) 發光二極體結構及其製造方法
KR101262226B1 (ko) 반도체 발광 소자의 제조방법
US20100224897A1 (en) Semiconductor optoelectronic device and method for forming the same
TWI479684B (zh) 降低尺寸的固態發光裝置及製造方法
KR101425167B1 (ko) 질화물 반도체 발광소자 제조방법 및 이에 의해 제조된질화물 반도체 발광소자
KR20140068474A (ko) 기판 분리 방법 및 이를 이용한 발광 다이오드 칩 제조 방법
CN104993031B (zh) 高压倒装led芯片及其制造方法
KR102299136B1 (ko) 발광 다이오드 및 향상된 복사 패턴을 구비한 광전자 장치
JP5746439B2 (ja) 発光素子およびその製造方法
CN108172668A (zh) 一种发光二极管
US20100224900A1 (en) Semiconductor optoelectronic device and method for making the same
KR20140140803A (ko) 발광 소자 및 그 제조 방법
US8742395B2 (en) Semiconductor light emitting device
CN113097355B (zh) 发光二极管及其制作方法
KR100704872B1 (ko) 수직전극형 발광 다이오드 및 그 제조 방법
KR101283444B1 (ko) 수평형 파워 ｌｅｄ 소자 및 그 제조방법
TWI420704B (zh) 半導體發光晶片製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant