KR102299136B1 - 발광 다이오드 및 향상된 복사 패턴을 구비한 광전자 장치 - Google Patents

발광 다이오드 및 향상된 복사 패턴을 구비한 광전자 장치 Download PDF

Info

Publication number
KR102299136B1
KR102299136B1 KR1020167029308A KR20167029308A KR102299136B1 KR 102299136 B1 KR102299136 B1 KR 102299136B1 KR 1020167029308 A KR1020167029308 A KR 1020167029308A KR 20167029308 A KR20167029308 A KR 20167029308A KR 102299136 B1 KR102299136 B1 KR 102299136B1
Authority
KR
South Korea
Prior art keywords
light emitting
layer
optoelectronic device
emitting diode
substrate
Prior art date
Application number
KR1020167029308A
Other languages
English (en)
Other versions
KR20160143694A (ko
Inventor
아드리엔 가쎄
버나드 앙드레
휴버트 보노
자비에 휴곤
Original Assignee
꼼미사리아 아 레네르지 아토미끄 에뜨 옥스 에너지스 앨터네이티브즈
알레디아
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 꼼미사리아 아 레네르지 아토미끄 에뜨 옥스 에너지스 앨터네이티브즈, 알레디아 filed Critical 꼼미사리아 아 레네르지 아토미끄 에뜨 옥스 에너지스 앨터네이티브즈
Publication of KR20160143694A publication Critical patent/KR20160143694A/ko
Application granted granted Critical
Publication of KR102299136B1 publication Critical patent/KR102299136B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of group III and group V of the periodic system
    • H01L33/32—Materials of the light emitting region containing only elements of group III and group V of the periodic system containing nitrogen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/16—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular crystal structure or orientation, e.g. polycrystalline, amorphous or porous
    • H01L33/18—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular crystal structure or orientation, e.g. polycrystalline, amorphous or porous within the light emitting region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components with at least one potential-jump barrier or surface barrier specially adapted for light emission
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0075—Processes for devices with an active region comprising only III-V compounds comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0093—Wafer bonding; Removal of the growth substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/24—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate of the light emitting region, e.g. non-planar junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/08—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a plurality of light emitting regions, e.g. laterally discontinuous light emitting layer or photoluminescent region integrated within the semiconductor body

Abstract

본 발명은 하나 이상의 오목한 부분(56) 또는 볼록한 부분(15)을 가진 면(14)을 포함하는 지지체(10)를 구비한 광전자 장치(5)에 관한 것으로서, 상기 부분의 편차의 크기는 상기 부분의 코드부(chord; C)의 1/20을 초과하고, 상기 발광 다이오드(18)는 상기 부분 상에 배치되고, 각각의 발광 다이오드는 상기 부분에 접촉되는 원통형, 원추형 또는 원추대형 반도체 소자를 포함하고, 각각의 반도체 소자와 상기 부분 사이의 접촉면의 편차의 크기는 0.5 μm 이하이다.

Description

발광 다이오드 및 향상된 복사 패턴을 구비한 광전자 장치{OPTOELECTRONIC DEVICE WITH LIGHT-EMITTING DIODES AND AN IMPROVED RADIATION PATTERN}
본 특허 출원은 본원에 포함되는 프랑스 특허 출원 FR 14/53148의 우선권을주장한다.
본 발명은 일반적으로 반도체 재료에 기초한 광전자 장치 및 그 제조 방법에 관한 것이다. 더 구체적으로 본 발명은 발광 다이오드를 포함하는 광전자 장치에 관한 것이다.
발광 다이오드의 복사 다이어그램이라고도 부르는 방사 다이어그램은 발광 다이오드에 의해 방출되는 광복사의 상대 강도의 각도 분포를 나타낸다. 발광 다이오드의 방사 다이어그램은 발광 다이오드의 구조에 의해 일반적으로 설정된다.
평면적 지지체 상에 형성된 층의 스택을 포함하는 발광 다이오드를 형성하는 것은 공지되어 있다. 이러한 발광 다이오드의 방사 다이어그램의 상대 강도는 상면에 발광 다이오드가 형성되어 있는 지지체의 표면에 수직인 방향에 대응하는 기준 방향을 따라 일반적으로 최대이고, 기준 방향에 대한 방사 방향의 경사와 함께 감소된다.
그러므로 발광 다이오드를 포함하는 광전자 장치는 이차적 광학 시스템, 특히 발광 다이오드의 방사 다이어그램을 수정하기 위한 렌즈 또는 기타 광기전 시스템을 포함할 수 있다. 실제로, 특정의 용도의 경우, 방사 방향에 무관하게 방사 다이어그램의 상대 강도가 실질적으로 동일한 것이 바람직할 수 있다. 다른 용도의 경우, 방사 방향이 기준 방향에 대해 경사를 이루자 마자 방사 다이어그램의 상대 강도가 강력하게 감소되는 것이 바람직할 수 있다.
기존의 광전자 장치의 단점은 이차적 광학 시스템이 크고 및/또는 원하는 방사 다이어그램을 획득하도록 설계하기가 복잡하다는 것이다. 더욱이, 기존의 광전자 장치는 고가이고, 그 효율이 1보다 작고, 이것은 전체적인 유량 상실을 유발한다.
기존의 광전자 장치의 또 다른 단점은 이차적 광학 시스템을 사용함으로써 광전자 장치의 제조 방법이 더 복잡해지는 것이다.
따라서, 일 실시형태의 목적은 발광 다이오드를 포함하는 전술한 광전자 장치 및 그 제조 방법의 단점의 적어도 일부를 극복하는 것이다.
일 실시형태의 또 다른 목적은 이차적 광학 시스템을 사용하지 않고도 발광 다이오드를 포함하는 광전자 장치의 방사 다이어그램을 제어하는 것이다.
일 실시형태의 또 다른 목적은 광전자 장치의 부피를 감소시키는 것이다.
일 실시형태의 또 다른 목적은 산업적 규모 및 저비용으로 제조될 수 있는 발광 다이오드를 포함하는 광전자 장치를 제공하는 것이다.
따라서, 일 실시형태는 하나 이상의 오목하거나 볼록한 부분을 가진 표면을 포함하는 지지체를 구비한 광전자 장치를 제공하고, 상기 부분의 편차의 크기는 상기 부분의 코드부(chord)의 1/20을 초과하고, 상기 발광 다이오드는 상기 부분 상에 배치되고, 각각의 발광 다이오드는 상기 부분에 접촉되는 원통형, 원추형 또는 테이퍼형 반도체 소자를 포함하고, 각각의 반도체 소자와 상기 부분 사이의 접촉면의 편차의 크기는 0.5 μm 이하이다.
본 발명의 일 실시형태에 따르면, 상기 부분의 곡률 반경은 상기 부분의 코드부의 1/2을 초과한다.
본 발명의 일 실시형태에 따르면, 각각의 반도체 소자의 접촉면적 대 상기 부분의 표면적의 비는 0.7 미만이다.
본 발명의 일 실시형태에 따르면, 이 장치는 상기 부분 상에 배치되는 4 개 이상의 발광 다이오드를 포함한다.
본 발명의 일 실시형태에 따르면, 각각의 발광 다이오드는 광복사를 방출할 수 있는 활성 영역을 포함하고, 상기 활성 영역은 상기 반도체 소자를 적어도 부분적으로 피복하고, 상기 부분과 접촉되지 않는다.
본 발명의 일 실시형태에 따르면, 각각의 반도체 소자는 주로 III-V 화합물로 제조된다.
본 발명의 일 실시형태에 따르면, 각각의 반도체 소자는 주로 갈륨 질화물을 포함한다.
본 발명의 일 실시형태에 따르면, 상기 지지체는 100 nm를 초과하는 두께를 가진 금속 재료, 절연 재료, 또는 반도체 재료의 층을 포함하고, 상기 층의 외면은 상기 부분을 형성한다.
본 발명의 일 실시형태에 따르면, 상기 층은 실리콘으로 제조된다.
본 발명의 일 실시형태에 따르면, 각각의 반도체 소자의 평균 직경은 5 nm 내지 2.5 μm의 범위이다.
또한 일 실시형태는 광전자 장치를 제조하는 방법을 제공하고, 이 방법은 다음의 단계를 포함한다.
(1) 기판 상에 발광 다이오드를 형성하는 단계 - 각각의 발광 다이오드는 상기 기판과 접촉되는 원통형, 원추형 또는 테이퍼형 반도체 소자를 포함함 -;
(2) 적어도 상기 발광 다이오드의 레벨에서 상기 기판을 박막화하는 단계;
(3) 발광 다이오드가 설치되는 하나 이상의의 오목하거나 볼록한 부분을 형성하도록 상기 기판을 변형시키는 단계 - 상기 부분의 편차의 크기는 상기 부분의 코드부의 1/20을 초과하고, 각각의 반도체 소자와 상기 부분 사이의 접촉면의 편차의 크기는 0.5 μm 이하임 -.
본 발명의 일 실시형태에 따르면, 상기 단계 (3)에서, 상기 기판은 제 1 파트와 제 2 파트 사이에 개재되고, 상기 제 1 파트와 상기 제 2 파트 중 하나 이상은 상기 부분에 대해 상보적인 형상을 가진 돌출부 또는 공동부를 포함한다.
본 발명의 일 실시형태에 따르면, 상기 돌출부는 변형가능한 재료를 포함한다.
본 발명의 일 실시형태에 따르면, 상기 단계 (2)는 상기 발광 다이오드의 반대측의 면 상의 상기 기판 내에 개구를 에칭하는 단계를 포함한다.
본 발명의 일 실시형태에 따르면, 상기 단계 (2)는 상기 발광 다이오드 측 상에 핸들을 고정하는 단계 및 상기 기판의 전체를 박막화하는 단계를 포함한다.
전술한 특징, 기타 특징 및 장점은 첨부한 도면과 관련되는 특정의 목적을 위한 실시형태의 비제한적 설명에서 상세히 논의된다.
도 1은 본 출원에서 사용되는 파라미터를 도시하고;
도 2 내지 도 4는 광전자 장치의 실시형태의 단순화된 부분 단면도이고;
도 5 내지 도 6은 도 2 또는 도 3의 광전자 장치의 발광 다이오드의 실시형태의 단순화된 부분 단면도이고;
도 7은 공지된 광전자 장치 및 도 2 및 도 4에 도시된 광전자 장치의 방사 다이어그램을 도시하고;
도 8은 복수의 층 두께에 관하여 층의 최대 상대 변형에 따른 층의 곡률 반경의 변화 곡선을 도시하고;
도 9는 복수의 층 두께에 관하여 층의 곡률 반경에 따른 층의 편차의 변화 곡선을 도시하고;
도 10a 내지 도 10f는 도 2에 도시된 광전자 장치를 제조하는 방법의 또 다른 실시형태의 연속 단계에서 얻어지는 구조의 단순화된 부분 단면도이고;
도 11a 내지 도 11e는 도 4에 도시된 광전자 장치를 제조하는 방법의 또 다른 실시형태의 연속 단계에서 얻어지는 구조의 단순화된 부분 단면도이다.
명확히 하기 위해, 동일한 요소는 다양한 도면에서 동일한 참조 번호로 표시되어 있고, 더욱이 전자 회로의 도면에서는 다양한 도면이 축적에 따라 작도되지 않았다. 더욱이, 본 설명의 이해에 유용한 요소들만 도시되었고, 설명될 것이다. 특히, 광전자 장치의 발광 다이오드를 바이어싱(biasing)시키기 위한 수단은 주지된 것이므로 설명되지 않을 것이다.
이하의 설명에서, 달리 표시되지 않는 한, 용어 "실질적으로", "약" 및 "정도의"는 "10% 이하까지"를 의미한다. 더욱이, "주로 어떤 재료로 형성된 화합물" 또는 "어떤 재료에 기초한 화합물"은 화합물이 상기 재료의 95% 이상의 비율을 포함하고, 바람직하게는 이 비율은 99%를 초과한다.
도 1은 표면(S)의 단순화된 단면도이다. 이하의 설명에서, 표면(S)과 기준면(Pref) 사이의 최대 거리를 편차(F)라고 부른다. 도 1에서, 표면(S)의 연부는 기준면(Pref) 상에 배치되어 있다. 변형례로서, 기준면(Pref)은 표면(S)에 접하는 평면일 수 있다. 표면(S)의 곡률 반경의 평균과 동등한 곡률 반경을 표면(S)의 평균 곡률 반경(Rm)이라고 부른다. 표면(S)이 구형 캡에 대응하는 경우, 표면(S)의 곡률 반경은 일정하고, 평균 곡률 반경(Rm)과 동등하다. 평균 곡률 반경(Rm) 및 편차(F)를 가진 표면과 관련된 평균 곡률 중심을 O라 하고, 평균 곡률 중심(O)에서 표면(S)을 포함하는 각도를 각도 α라 한다. 표면(S)의 연부가 기준면(Pref) 상에 배치되는 경우, 기준면(Pref) 상의 표면(S)의 접촉 곡선에 의해 한정되는 평평한 표면과 동일한 면적을 가진 디스크의 직?을 표면(S)의 코드부(C)라 부르고, 이것은 기준면(Pref) 상의 표면(S)의 접촉 곡선의 평균 직경, 다시 말하면, 표면(S)의 경계의 평균 직경과 일치한다.
도 2는 발광 다이오드를 구비한 광전자 장치(5)의 일 실시형태의 단순화된 부분 단면도로서, 이 광전자 장치(5)는 다음을 포함한다.
전도층(16)의 외면에 대응하는 팽출 부분(15)(이하, 볼록한 부분이라고도 함)을 포함하는 상면(14) 및 평평한 하면(12)을 포함하는 전도성 지지체(10);
층(16) 상에 분포된 발광 다이오드(18);
각각의 발광 다이오드(18)와 접촉되고, 표면(14) 상에 연장되는 적어도 부분적으로 투명한 전극(20) - 절연 부분(21)은 전극(20)과 지지체(10) 사이에 개재됨 -;
전극(20)과 접촉되는 전도성 패드(22);
지지체(10)가 부착되어 있는 평평한 상면(26) 및 이 상면(26)의 반대측의 평평한 하면(28)을 포함하는 베이스(24);
베이스(24)를 횡단하여 지지체(10)의 후면(12), 예를 들면, 지지체(10)와 베이스(24) 사이에서 표면(26) 상에 연장되는 전도성 영역(32)에 접속되는 바이어(30) - 바이어(30)는 전기 전도성 재료로 제조되고, 베이스(24)로부터 절연됨 -;
베이스(24)를 횡단하여 지지체(10)의 패드(22), 예를 들면, 전도성 영역(36) 및 전도성 와이어(38)에 접속되는 바이어(34) - 바이어(34)는 도전성 재료로 제조되고, 베이스(24)로부터 절연됨 -;
바이어(30)에 접속되는 접촉 패드(40); 및
바이어(34)에 접속되는 접촉 패드(42).
도 2에 도시된 실시형태에서, 발광 다이오드(18)의 바이어싱은 전극(20)과 지지체(10)의 하면(12) 사이에 전압을 인가함으로써 수행된다.
도 3은 광전자 장치(5)의 또 다른 실시형태의 단순화된 부분 단면도로서, 이 광전자 장치(5)는 표면(14) 상의 전도성 패드(51) 및 표면(26) 상의 전도성 영역(52)을 포함하고, 이 전도성 영역(52)은 바이어(30)와 접촉되고, 전도성 와이어(53)에 의해 전도성 패드(51)에 접속된다. 도 3에 도시된 실시형태에서, 발광 다이오드(18)의 바이어싱은 접촉 패드(22)와 접촉 패드(51) 사이에 전압을 인가함으로써 수행되고, 이것은, 도 2에 도시된 광전자 장치(5)와 동일한 방식으로, 전극(20)과 전도성 지지체(10), 특히 지지체(10)의 층(16)의 외면 사이의 전위차로서 해석된다
도 2 및 도 3에서, 패드(22)를 통해 투명한 전극(20)에 의해 상부 접촉이 제공되고, 절연 부분(21)은 기판(10)과 층(16)의 절연을 보장해 준다. 도 2에서, 층(16)을 통한 하부 접촉은 베이스(24)의 패드(32)에 전기적으로 접속되는 기판(10)을 통해 달성된다. 도 3에서, 기판(10)은 전기적 절연성일 수 있고, 접촉은 여전히 층(16)을 통해 제공되고, 그러나 패드(21)의 전면에 접촉 영역을 갖는다.
변형례로서, 층(16)은 비전도성이다. 이 경우, 다이오드(18)와 지지체(10)를 전기적으로 접속시키기 위해 층(16)을 횡단하는 전도성 바이어가 제공될 수 있다.
도 4는 발광 다이오드를 포함하는 광전자 장치(55)의 일 실시형태의 단순화된 부분 단면도이다. 이 광전자 장치(55)는 도 2에 도시된 장치(5)의 모든 요소를 포함하지만, 차이점은 팽출된 부분(15)이 중공 부분(56)(이하, 오목한 부분이라고도 함)으로 대체된 것이다.
도 3에 도시된 변형례는 도 4에 도시된 실시형태와 함께 구현될 수도 있다.
볼록한 부분(15) 또는 오목한 부분(56)의 편차의 크기는 방사 다이어그램의 상당한 수정을 허용하기에 충분해야 한다. 통상적으로, 이 편차는 볼록한 부분(15) 또는 오목한 부분(56)의 코드부(C)의 1/20을 초과해야 한다. 예를 들면, 1 mm의 코드부(C)를 가진 볼록한 부분(15) 또는 오목한 부분(56)에 대한 편차(F)는 50 μm 이상이고, 250 μm의 코드부(C)를 가진 볼록한 부분(15) 또는 오목한 부분(56)에 대한 편차(F)는 12.5 μm 이상이다. 바람직하게, 편차(F)는 볼록한 부분(15) 또는 오목한 부분(56)의 코드부(C)의 1/4이다. 오목한 또는 볼록한 반구형 형상을 얻기 위해, 편차(F)는 볼록한 부분(15) 또는 오목한 부분(56)의 코드부(C)의 1/2이다. 이 편차는, 예를 들면, 볼록한 부분(15) 또는 오목한 부분(56)의 경계의 모든 점을 포함하는 평면에 대해 측정된다.
볼록한 부분(15) 또는 오목한 부분(56)의 곡률 반경은 1 mm의 코드부 및 6 μm 정도의 기본적인 다이오드 두께를 가진 볼록한 부분(15) 또는 오목한 부분(56)의 경우에 0.5 내지 3 mm의 범위이고, 250 μm의 코드부를 가진 볼록한 부분(15) 또는 오목한 부분(56)의 경우에는 곡률 반경이 125 내지 750 μm의 범위이다. 볼록한 부분(15)의 곡률 반경 또는 오목한 부분(56)의 곡률 반경은 일정하지 않을 수 있다.
횡단면의 평면에서, 볼록한 부분(15)의 평균 곡률 중심 또는 오목한 부분(56)의 평균 곡률 중심(O)을 고려하면, 볼록한 부분(15) 또는 오목한 부분(56)을 포함하는 각도는 23도, 바람직하게는 106도를 초과한다.
볼록한 부분(15) 또는 오목한 부분(56)의 편차를 포함하는 횡단면의 평면에서, 볼록한 부분(15) 또는 오목한 부분(56)에 의해 형성되는 호의 길이는 1 mm의 코드부를 가진 볼록한 부분(15) 또는 오목한 부분(56)의 경우에 1.007 mm를 초과하고, 250 μm의 코드부를 가진 볼록한 부분(15) 또는 오목한 부분(56)의 경우(편차가 코드부의 1/20인 경우)에 252 μm이고, 1 mm의 코드부를가진 볼록한 부분(15) 또는 오목한 부분(56)의 경우에 바람직하게 1.16 mm를 초과하고, 250 μm의 코드부를 가진 볼록한 부분(15) 또는 오목한 부분(56)의 경우(편차가 코드부의 1/4인 경우)에 290 μm이다.
광전자 장치(5)는 몇개의 발광 다이오드(18)로부터 수천개의 발광 다이오드(18), 통상적으로 10,000 내지 100,000/mm2의 다이오드를 포함할 수 있다.
볼록한 부분(15) 또는 오목한 부분(56)의 형상은 광전자 장치의 원하는 방사 다이어그램에 따라 선택된다. 일 실시형태에 따르면, 볼록한 부분(15) 또는 오목한 부분(56)은 반구 또는 구형 캡에 상당한다. 또 다른 실시형태에 따르면, 볼록한 부분(15) 또는 오목한 부분(56)은 반원통 또는 실린더 섹터(cylinder sector)에 상당한다.
일 실시형태에서, 발광 다이오드는 3 차원 요소, 예를 들면, 원통형 요소, 원추형 요소 또는 테이퍼형 요소, 특히 와이어 요소, 특히 마이크로와이어 또는 나노와이어로 형성된다. 이 3 차원 요소는 표면(14)의 팽출된 부분(15) 또는 오목한 부분(56)의 레벨에서 층(16) 상에 배치된다.
발광 다이오드에 의해 공급되는 전자기 복사의 대부분을 방출하는 영역인 각각의 발광 다이오드의 활성 영역은 이 3 차원 요소 상에 형성되고, 층(16)과 접촉되지 않는다.
3 차원 요소와 층(16) 사이의 접촉면의 편차의 크기는 0.5 μm 미만, 바람직하게는 0.1 μm 미만이고, 0.5 μm의 값은 100 μm의 코드부를 가진 볼록한 부분(15) 또는 오목한 부분(56)에 대응하고, 0.1 μm의 값은 20 μm의 코드부를 가진 볼록한 부분(15) 또는 오목한 부분(56)에 대응한다. 이러한 조건에 기인되어, 3 차원 요소(및 이에 따라 기본 다이오드)의 광전자 특성, 특히 방사 파장은 변조되지 않는다.
용어 "마이크로와이어" 또는 "나노와이어"는 바람직한 방향을 따라 기다란 형상을 가진 3 차원 구조를 표시하고, 이것은 5 nm 내지 2.5 μm, 바람직하게는 50 nm 내지 2.5 μm의 범위의 치수(작은 치수라 함), 및 이 작은 치수의 1 배 이상, 바람직하게는 5 배 이상, 더 바람직하게는 10 배 이상인 제 3 치수(큰 치수라 함)의 적어도 2 개의 치수를 갖는다. 특정의 실시형태에서, 이 작은 치수는 약 1 μm 이하, 바람직하게는 100 nm 내지 1 μm의 범위, 더 바람직하게는 100 nm 내지 800 nm의 범위일 수 있다. 특정의 실시형태에서, 각각의 마이크로와이어 또는 나노와이어의 높이는 500 nm 이상, 바람직하게는 1 μm 내지 50 μm의 범위이다.
이하의 설명에서, 용어 "와이어"는 "마이크로와이어 또는 나노와이어"를 의미하도록 사용된다. 바람직하게, 와이어의 바람직한 방향에 수직인 평면에서 단면의 질량 중심을 통과하는 와이어의 정중선은 실질적으로 직선이고, 이하에서 와이어의 "축선"이라고 부른다.
도 5는 광전자 장치(5)의 더 상세한 단면도로서, 발광 다이오드(18)의 일 실시형태를 도시하고, 3 개의 발광 다이오드가 도시되어 있다.
이 실시형태에서, 광전자 장치(5)는 저면으로부터 상면을 향해 다음을 포함한다.
와이어의 성장을 촉진시키고, 층(16) 상에 배치되는 시드 층(60);
시드 층(60)을 피복하고, 시드 층(60)의 일부를 노출시키는 개구(64)를 포함하는 절연층(62);
개구(64)들 중 하나를 통해 시드 층(60)과 접촉되는 와이어(66) - 각각의 와이어(66)는 시드 층(60)과 접촉되는 하부 부분(68) 및 이 하부 부분(68)에 연속되는 상부 부분(70)을 포함함 -;
각각의 상부 부분(70)을 피복하는 반도체 층의 스택을 포함하는 셸(shell; 72);
각각의 와이어(66)의 하부 부분(68)의 측면의 절연층(62) 상에, 그리고 경우에 따라 셸(72)의 일부 상에 연장되는 절연층(74); 및
각각의 셸(72)을 피복하고, 나아가 절연층(74) 상에 연장되는 전극(20)을 형성하는 층(20).
광전자 장치(5)는 와이어(66)들 사이의 전극층(20)을 적어도 부분적으로 피복하는 전도층을 더 포함할 수 있으나, 이것은 와이어(66) 상에 연장되지 않고, 패드(22)를 형성한다.
도 6은 광전자 장치(5)의 더 상세한 단면도로서, 발광 다이오드(18)의 또 다른 실시형태를 도시하고, 3 개의 발광 다이오드가 도시되어 있다.
이 실시형태에서, 광전자 장치(5)는 저면으로부터 상면을 향해 다음을 포함한다.
시드 층(60)과 접촉된 원통형 푸트(foot; 80);
각각의 푸트(80)의 상면의 활성 부분(82);
푸트(80)들 사이에서 층(16) 상에 연장되는 절연 부분(84); 및
각각의 활성 부분(82)를 피복하고, 나아가 절연 부분(84) 상에 연장되는 전극(20)을 형성하는 층.
광전자 장치(5)는 전체 구조 및 특히 전극(20)을 피복하는 인캡슐레이션 층(encapsulation layer)을 더 포함할 수 있다. 광전자 장치(5)는 인캡슐레이션 층 상에 제공되거나 이들과 교락(confounding)된 형광물질 층(도시되지 않음)을 더 포함할 수 있다. 층(16)의 편차의 크기는 방사 다이어그램의 실질적 수정을 허용하기에 충분해야 한다. 통상적으로, 이 편차는 볼록한 부분(15) 또는 오목한 부분(56)의 코드부의 1/20을 초과해야 한다. 예를 들면, 1 mm의 코드부를 가진 볼록한 부분(15) 또는 오목한 부분(56)의 경우, 이 편차는 50 μm 이상이고, 250 μm의 코드부를 가진 볼록한 부분(15) 또는 오목한 부분(56)의 경우, 이 편차는 12.5 μm 이상이고, 볼록한 부분(15) 또는 오목한 부분(56)의 코드부의 1/4인 것이 바람직하다. 오목하거나 볼록한 반구형 형상을 얻기 위한 편차는 볼록한 부분(15) 또는 오목한 부분(56)의 코드부의 1/2이다. 이 편차는, 예를 들면, 볼록한 부분(15) 또는 오목한 부분(56)의 연부를 포함하는 평면에 대해 측정된다. 층(16)은 파괴를 수반하지 않고 탄성적으로 변형될 수 있는 0.1 내지 50 μm의 범위의 두께를 가진 재료로 제조되는 것이 바람직하다. 최대 두께는 인장 강도에 의해 규정되고, 실리콘의 경우, 약 50 μm이다.
층(16)은 반도체 재료, 예를 들면, 실리콘, 게르마늄, 실리콘 카바이드, III-V 화합물(예를 들면, GaN 또는 GaAs, 또는 ZnO 기판)로 제조되는 것이 바람직하다. 바람직하게, 층(16)은 단결정 실리콘으로 제조된다. 바람직하게, 층(16)은 마이크로일렉트로닉스(microelectronics)에서 구현되는 제조 방법에 적합한 반도체 재료로 제조된다. 변형례로서, 층(16)은 금속층(예를 들면, 텅스텐 또는 몰리브데넘으로 제조됨)일 수 있다.
변형례로서, 층(16)은 예상되는 변형에 적합한 탄성 한계를 가진 내화 재료(통상적으로 1,000℃ 이상의 용융 온도를 가짐)로 제조될 수 있다.
층(16)은 비도전성일 수 있고, 이 경우 다이오드(18)의 바이어싱은 층(16)과 다이오드(18) 사이에 배치되는 중간 전도층을 통해 제공된다.
층(16)은 실리카에 기초한 재료로 제조될 수 있다. 실리카계 재료의 예는 석영, 용융 실리카 또는 실리카 글래스이다.
시드 층(60)은 와이어(66)의 성장을 도와주는 재료로 제조된다. 또 다른 실시형태에 따르면, 시드 층(60)은 시드 패드로 대체되고, 각각의 와이어(66)는 시드 패드들 중 하나 상에 배치된다. 일 실시예로서, 시드 층(60)을 형성하는 재료는 원소의 주기율표의 IV, V, 또는 VI 족의 천이 금속의 질화물, 카바이드, 또는 붕화물, 또는 이들 화합물의 조합일 수 있다. 일 실시예로서, 시드 층(60)은 알루미늄 질화물(AlN), 붕소(B), 붕소 질화물(BN), 타이타늄(Ti), 또는 타이타늄 질화물(TiN), 탄탈럼(Ta), 탄탈럼 질화물(TaN), 하프늄(Hf), 하프늄 질화물(HfN), 니오븀(Nb), 니오븀 질화물(NbN), 지르코늄(Zr), 지르코늄 붕산염(ZrB2), 지르코늄 질화물(ZrN), 실리콘 카바이드(SiC), 탄탈럼 카바이드 질화물(TaCN), 마그네슘 질화물(MgxNy 형태, 여기서 x는 약 3이고, y는 약 2임, 예를 들면, Mg3N2 형태에 따른 마그네슘 질화물 또는 마그네슘 갈륨 질화물(MgGaN)), 텅스텐(W), 텅스텐 질화물(WN), 또는 이들의 조합으로 제조될 수 있다.
절연층(62, 74) 및 절연 부분(84)은 유전성 재료, 예를 들면, 실리콘 산화물(SiO2), 실리콘 질화물(SixNy, 여기서 x는 약 3이고, y는 약 4임, 예를 들면, Si3N4), 실리콘 산화질화물(SiOxNy, 여기서 x는 약 1/2이고, y는 약 1임, 예를 들면, Si2ON2), 알루미늄 산화물(Al2O3), 하프늄 산화물(HfO2), 또는 다이아몬드로 제조될 수 있다. 일 실시예로서, 절연층(62) 및 절연층(74)의 두께는 5 nm 내지 500 nm의 범위, 예를 들면, 약 100 nm이다.
와이어(66) 및 푸트(80)는 적어도 부분적으로 하나 이상의 반도체 재료에 기초하여 형성된다. 반도체 재료는 실리콘, 게르마늄, 실리콘 카바이드, III-V 화합물, II-VI 화합물, 또는 이들 화합물 중 2 종 이상의 조합일 수 있다.
와이어(66) 및 푸트(80)는 적어도 부분적으로 III-V 화합물, 예를 들면, III-N 화합물을 주로 포함하는 반도체 재료로 제조될 수 있다. III족 원소의 예는 갈륨(Ga), 인듐(In), 또는 알루미늄(Al)을 포함한다. III-N족 화합물의 예는 GaN, AlN, InN, InGaN, AlGaN, 또는 AlInGaN이다. 기타 V족 원소, 예를 들면, 인 또는 비소가 사용될 수도 있다. 일반적으로, III-V 화합물 중의 원소는 상이한 몰분율로 결합될 수 있다.
와이어(66) 및 푸트(80)는 적어도 부분적으로 II-VI 화합물을 주로 포함하는 반도체 재료에 기초하여 형성될 수 있다. II족 원소의 예는 IIA족 원소, 특히 베릴륨(Be) 및 마그네슘(Mg), 및 IIB족 원소, 특히 아연(Zn) 및 카드뮴(Cd)을 포함한다. VI족 원소의 예는 VIA족 원소, 특히 산소(O) 및 텔루륨(Te)을 포함한다. II-VI족 화합물의 예는 ZnO, ZnMgO, CdZnO, 또는 CdZnMgO이다. 일반적으로, II-VI 화합물 중의 원소는 상이한 몰분율로 결합될 수 있다.
와이어(66) 및 푸트(80)는 도펀트(dopant)를 포함할 수 있다. 일 실시예로서, III-V 화합물의 경우, 이 도펀트는 II족 P-형 도펀트(예를 들면, 마그네슘(Mg), 아연(Zn), 카드뮴(Cd), 또는 수은(Hg)), IV족 P-형 도펀트(예를 들면, 탄소(C)), 또는 IV족 N-형 도펀트(예를 들면, 실리콘(Si), 게르마늄(Ge), 셀레늄(Se), 황(S), 테르븀(Tb), 또는 주석(Sn))을 포함하는 그룹으로부터 선택될 수 있다.
와이어(66) 및 푸트(80)의 단면은, 예를 들면, 타원형, 원형, 또는 다각형, 특히 삼각형, 직사각형, 정사각형, 또는 육각형과 같은 다양한 형상을 가질 수 있다. 따라서, 와이어나 푸트의 단면과 관련되어 언급되는 용어 "직경"은 이 단면의 대상이 되는 구조의 표면적과 관련되는, 예를 들면, 이 와이어의 단면과 동일한 표면적을 가진 디스크의 직경에 대응하는 양을 표시하는 것으로 이해해야 한다. 바람직하게, 와이어(66) 또는 푸트(80)의 평균 직경은 5 nm 내지 2.5 μm의 범위, 바람직하게는 50 nm 내지 2.5 μm의 범위, 더 바람직하게는 200 nm 내지 1 μm의 범위, 특히 300 nm 내지 800 nm이다.
2 개의 인접하는 와이어(66) 또는 2 개의 인접하는 푸트(80)의 축선들은 0.5 μm 내지 10 μm, 바람직하게는 1.5 μm 내지 4 μm의 거리만큼 이격될 수 있다.
셸(72) 또는 활성 영역(82)은 복수의층의 스택을, 특히 다음을 포함할 수 있다.
- 와이어(66) 또는 관련된 푸트(80)의 상부 부분을 피복하는 활성층;
- 와이어 또는 푸트의 반대의 전도율 유형을 가지며, 활성층을 피복하는 중간층; 및
- 중간층을 피복하며, 전극(20)에 의해 피복되는 결합층.
활성층은 발광 다이오드에 의해 공급되는 복사의 대부분이 방출되는 층이다. 일 실시예에 따르면, 활성층은 다중 양자 우물과 같은 구속 수단을 포함할 수 있다. 이것은, 예를 들면, 5 내지 20 nm(예를 들면,8 nm) 및 1 내지 10 nm(예를 들면, 2.5 nm)의 각각의 두께를 가진 GaN 층 및 InGaN 층의 교번층(alternation)에 의해 형성된다. GaN 층은, 예를 들면, N 형 도핑 또는 P 형 도핑될 수 있다.. 또 다른 실시예에 따르면, 활성층은, 예를 들면, 5 nm를 초과하는 두께를 가진 단일 InGaN 층을 포함할 수 있다.
중간층(예를 들면, P-형 도핑됨)은 반도체 층 또는 반도체 층의 스택에 상당할 수 있고, P-N 또는 P-I-N 접합의 형성을 가능하게 하고, 활성층은 P-N 접합 또는 P-I-N 접합의 N-형 부분과 중간 P-형 층 사이에 포함된다.
결합층은 반도체 층 또는 반도체 층의 스택에 상당할 수 있고, 중간층과 전극(20) 사이의 저항 접점을 형성할 수 있게 한다. 일 실시예로서, 결합층은 와이어(66) 또는 푸트(80)와 반대의 유형으로 매우 고농도로 도핑될 수 있다.
반도체 층의 스택은, 활성층 중에 전기 캐리어가 양호하게 분포되도록, 3원 합금, 예를 들면, 활성층 및 중간층과 접촉되는 알루미늄 갈륨 질화물(AlGaN) 또는 알루미늄 인듐 질화물(AlInN)으로 형성되는 전자 장벽층을 포함할 수 있다.
전극(20)은 발광 다이오드의 활성층을 바이어싱할 수 있고, 발광 다이오드에 의해 방출되는 전자기 복사를 통과시킬 수 있다. 전극(20)을 형성하는 재료는 인듐 주석 산화물(ITO), 알루미늄 아연 산화물, 또는 그래핀과 같은 투명한 전도성 재료일 수 있다. 일 실시예로서, 전극층(20)은 5 nm 내지 200 nm의 범위의 두께, 바람직하게는 20 nm 내지 50 nm의 두께를 가진다.
유리하게도, 광전자 장치의 방사 다이어그램의 형상은 발광 다이오드(18)가 형성되어 있는 볼록한 부분(15) 또는 오목한 부분(56)의 곡률 반경을 변경함으로써 제어될 수 있다. 특히, 방사 다이어그램은 볼록한 부분(15) 또는 오목한 부분(56)의 곡률에 따라 다소 등방성을 가지도록 형성될 수 있다.
도 7은 반구에 대응하는 볼록한 부분(15)을 가진 도 2에 도시된 광전자 장치(5)의 방사 다이어그램(D1), 반구에 대응하는 오목한 부분(56)을 가진 도 4에 도시된 광전자 장치(55)의 방사 다이어그램(D2), 및 평평한 지지체 상에 발광 다이오드(18)가 형성된 광전자 장치의 방사 다이어그램(D3)을 각각 도시한다.
방사 다이어그램(D3)은 실질적으로 종형상이고, 이것은 최대 상대 강도가 발광 다이오드가 형성된 평평한 표면에 수직인 관측 방향을 따라 얻어진다는 것과, 이 관측 방향이 최대 상대 강도의 방향에 대해 경사를 이루는 경우에 감소된다는 것을 의미한다.
방사 다이어그램(D1)에 따르면, 상대 강도는 관측 방향의 경사에 무관하게 실질적으로 동일하다. 유리하게도 균일한 점등이 얻어진다. 방사 다이어그램(D2)에 따르면, 상대 강도는 관측 방향이 최대 상대 강도의 방향에 대해 경사를 이루는 경우에 방사 다이어그램(D3)의 상대 강도보다 빠르게 감소된다. 따라서, 다이오드에 의해 방출되는 광빔의 더 우수한 집속이 얻어진다.
전술한 실시형태의 광전자 장치의 제조 방법은 실질적으로 평평한 반도체 층(16) 상에 발광 다이오드(18)를 형성하는 단계 및 층(16)을 변형시키는 단계를 연속하여 포함한다.
본 발명자들은 먼저 층(16)의 전체에 걸쳐 발광 다이오드를 형성하기 위해 시도하였다. 그러나, 층(16)이 변형되는 경우에 발광 다이오드에 의해 방출되는 복사의 파장 변화가 관측되었고, 이러한 변화는 발광 다이오드의 활성층에 가해지는 곡률에 의존하였다.
도 8은 각각 2 μm, 4 μm, 6 μm, 8 μm, 및 10 μm의 층 두께에 대한 층의 최대 상대 변형에 따른 곡률 반경의 변화의 곡선(C1 내지 C5)을 도시한다.
본 발명자들은, 발광 다이오드의 활성 영역의 최대 상대 변형이 0.2% 미만인 경우에, 2 nm 미만의 파장 변화가 얻어진다는 것을 논증하였다. 총 6 μm의 다이오드 두께(도 5에 도시된 시드 층(60), 와이어(66), 및 셸(78) 및 도 8에 도시된 다이오드의 영역(80, 82))의 경우, 이것은 최소 2.5 mm의 곡률 반경에 상당한다.
도 9는 횡단면 평면에서 각각 250 μm, 500 μm, 750 μm, 및 1 mm의 코드부의 곡률 반격에 따른 층의 편차 변화 곡선(로그 척도)을 도시한다. 1.007 mm의 호의 길이를 가진 발광 다이오드의 경우, 2.5 mm의 최소 곡률 반경은 최대 50 μm의 편차에 상당한다. 이 최대 편차는 평평한 구조에 대해 광전자 장치의 방사 다이어그램을 상당히 수정할 수 없을 정도로 작은 것이다.
본 발명자들은 100 μm를 초과하는 편차의 크기를 가진 층(16)이 층(16) 상에 복수의 별개의 발광 다이오드를 형성함으로써 얻어질 수 있음을 논증하였다. 실제로, 각각의 기본 다이오드의 활성 영역의 편차의 크기는 층(16)의 편차의 크기보다 작다. 이것에 의해 층(16)의 곡률에 의해 얻어지는 방사 다이어그램을 제어하는 것 및 방출되는 복사의 파장 변화를 평평한 구조에 대해 2 nm으로 유지하는 것이 가능하다.
도 10a 내지 도 10f는 광전자 장치(5)를 제조하는 방법의 일 실시형태를 도시한다. 이 실시형태는 다음의 단계를 포함한다.
(1) 기판(90) 상에 발광 다이오드(18)를 형성하는 단계(도 10a). 본 실시형태에서, 기판(90)은 층(16)을 포함하고, 이 층(16)은 절연 재료, 예를 들면, 실리콘 이산화물의 층(92)을 피복하고, 이 층(92)은 반도체 재료, 예를 들면, 실리콘의 웨이퍼(94)를 피복하고 있다. 유전성 층(92)의 두께는 50 nm 내지 10 μm의 범위일 수 있다. 웨이퍼(94)의 두께는 525 μm 내지2 mm의 범위일 수 있다. 기판(90) 상에는 복수의 광전자 장치가 형성될 수 있다. 따라서 발광 다이오드(18)는 각각의 광전자 장치용으로 일군의 다이오드로 집합된다. 절연층(95)은 발광 다이오드(18)의 주위에서 층(16)을 피복한다.
발광 다이오드(18)가 도 5에 도시된 구조를 가지는 경우, 이 발광 다이오드(18)는 와이어(66)를 성장시키는 단계, 다음에 이 와이어(66)의 측면과 상면을 피복사는 셸(72)을 형성하는 단계에 의해 형성될 수 있다. 발광 다이오드(18)가 도 6에 도시된 구조를 가지는 경우, 이 발광 다이오드(18)는, 각각의 발광 다이오드(18)을 한정하도록, 층(16)의 전체에 걸쳐 원하는 발광 다이오드와 동일한 구조를 가진 층의 스택을, 예를 들면, 플라즈마 에칭, 화학적 에칭, 또는 레이저 절삭에 의해 이 스택을 에칭시켜 형성하고, 발광 다이오드들 사이의 공간에 절연 부분(84)을 충전함으로서 형성될 수 있다.
(2) 각각의 광전자 장치를 위해, 예를 들면, 컨포멀(conformal) 침착에 의해 전극(20) 및 전도성 패드(22)(도 10b)를 형성하는 단계.
(3) 각각의 광전자 장치를 위해, 이 광전자 장치의 일군의 발광 다이오드(18)의 실질적인 반대측에 층(16)의 일부(도 10c)를 노출시키기 위해 웨이퍼(94) 및 유전성 층(92)에 개구(96)를 에칭하는 단계. 개구(96)는 유전성 층(92) 및 웨이퍼(94)의 부분(98)에 의해 경계가 정해진다. 개구(96)를 형성하는 단계는 제 1 단계 및 제 2 단계를 포함할 수 있다. 제 1 단계는 웨이퍼(94)를 에칭하는 단계를 포함하고, 유전성 층(92)은 웨이퍼(94)의 에칭에 관하여 에칭 정지층의 역할을 할 수 있다. 제 2 단계는 유전성 층(92)을 에칭하는 단계를 포함하고, 반도체 층(16)은 유전성 층(92)의 에칭 중에 에칭 정지층의 역할을 할 수 있다. 저면도에서, 개구(96)는 약 1 mm2의 표면적을 점유할 수 있다. 2 개의 인접하는 개구(96)의 측면들 사이의 거리는 약 50 μm일 수 있다.
(4) 각각의 광전자 장치를 위해, 개구(96)에 의해 노출되는 층(16)의 표면 상에 전도성 영역(100)을 형성하는 단계(도 10d). 일 실시예로서, 전도성 영역(100)은 금속 영역이다 전도성 영역(100)은 층의 스택을 포함할 수 있다. 일 실시예로서, 전도성 영역(100)은 층(16)과 접촉되는 규화물의 층, 예를 들면, 니켈 규화물(SiNi) 또는 타이타늄 규화물(TiSi2), 및 금속층을 포함할 수 있다.
(5) 볼록한 부분(15)을 얻기 위해 층(16)을 변형시키는 단계(도 10e). 도 10e는 층(16)을 성형하기 위한 시스템의 분해도이다. 일 실시형태에 따르면, 인터포저(interposer; 102) 및 카운터-몰드(counter-mold; 104)가 사용된다. 인터포저(102)는 플레이트(106)를 포함할 수 있고, 이 플레이트(106) 상에는 각각의 광전자 장치를 위한 변형가능한 재료의 블록(108)이 형성되어 있다. 바람직하게, 블록(108) 및 플레이트(106)는 각각 도전성 재료로 제조된다. 일 실시예로서, 각각의 블록(108)은 솔더(solder) 재료로 제조된다. 카운터-몰드(104)는 광전자 장치의 원하는 외면에 대해 상보적인 형상을 가진, 각각의 광전자 장치를 위한, 공동부(110)를 포함한다.
층(16)의 변형은 인터포저(102)와 카운터-몰드(104) 사이에 기판(90)을 개재하고, 변형가능한 재료의 블록을 개구(96) 내에 충전시킴으로써 달성된다. 조립 단계 중에 발광 다이오드(18)에 가해지는 응력의 균일성을 향상시키기 위해, 카운터-몰드(104)와 발광 다이오드 사이에 탄성중합체의 필름(112)이 개재될 수 있다. 인터포저(102)와 기판(90) 사이에는 전도성 접착제 층(114)이 제공될 수 있다.
블록(108)의 체적은, 기판(90)이 플레이트(102)에 대해 압착되는 경우에, 개구(96) 내에 블록(108)을 형성하는 재료가 완전히 충전되도록, 그리고 층(16)이 공동부(110)의 형상에 따라 변형되도록 결정된다. 바람직하게, 조립 작업은 켈빈 온도로 표시되는 블록(108)을 형성하는 재료의 용융 온도보다 낮은 온도 및 블록(108)을 형성하는 재료의 용융 온도의 1/3보다 높은 온도에서 수행된다. 일 실시예로서, 블록(108)이 SAC305 형의 주석, 은, 및 구리 합금으로 제조된 경우, 조립 온도는 55 ℃를 초과할 수 있다.
변형의 전 및 후에, 변형된 부분의 코드부는 이 부분의 양 단부가 변형되는 중에 봉쇄되므로 일정하다.
또 다른 실시형태에 따르면, 카운터-몰드(110)는 발광 다이오드(18)가 존재하지 않는 위치에서만 기판(10)에 지지된다. 이것에 의해 유리하게도 발광 다이오드(18) 상에는 압력이 가해지지 않을 수 있다.
또 다른 실시형태에 따르면, 인터포저(102)는 모노블록 구조에 대응할 수 있고, 기계가공이나 펀칭에 의해 형성될 수 있다.
(6) 광전자 장치(5)를 분리시키기 위해 인터포저(102)와 기판(90)을 절단하는 단계. 도 2 및 도 3에 도시된 지지체(10)는 인터포저(102)의 절단된 부분, 기판(90)의 절단된 부분, 및 블록(108)을 포함하는 조립체에 대응한다.
이 방법은 베이스(24)에 인터포저(102)를 고정하는 후속 단계를 포함한다.
도 11a 내지 도 11e는 광전자 장치(55)를 제조하는 방법의 일 실시형태를 도시한다. 이 실시형태는 전술한 단계 1 및 단계 2를 포함한다. 이 실시형태는 다음의 단계를 더 포함한다.
(3)'전극(20)에 핸들(120)을 고정하는 단계(도 11a).
(4)' 층(16)을 노출시키기 위해 플레이트(94) 및 유전성 층(92)을 에칭하는 단계(도 11b). 유리하게도 핸들(120)은 층(16)을 조작할 수 있도록 한다.
(5)' 각각의 광전 장치를 위해, 층(16)의 원하는 형상에 대한 상보적인 형상을 갖는 공동부(124)를 가진 인터포저(122) 상에 층(16)을 설치하는 단계(도 11c). 인터포저(122)와 층(16) 사이에는 접착제 층이 제공된다.
(6)' 핸들(120)을 제거하는 단계(도 11d).
(7)' 층(16)을 변형시키는 단계(도 11e). 일 실시형태에 따르면, 카운터-몰드(126)가 사용된다. 카운터-몰드(126)는 광전자 장치의 원하는 외면에 대해 상보적인 형상을 가진, 각각의 광전자 장치를 위한, 돌출부(128)를 포함한다.
층(16)의 변형은 인터포저(122)와 카운터-몰드(124) 사이에 층(90)을 개재함으로써 달성된다. 조립 단계 중에 발광 다이오드(18)에 가해지는 응력의 균일성을 향상시키기 위해, 카운터-몰드(126)와 전극(20) 사이에 탄성중합체의 필름(도시되지 않음)이 개재될 수 있다.
변형의 전 및 후에, 변형된 부분의 코드부는 이 부분의 양 단부가 변형되는 중에 봉쇄되므로 일정하다. 이 방법은 광전자 장치(55)를 절단하는 단계 및 베이스(24)에 인터포저(122)를 고정하는 단계로 계속된다.
이상에서 본 발명의 특정의 실시형태를 설명하였다. 본 기술분야의 당업자에게 다양한 변경 및 수정이 상도될 것이다. 더욱이, 전술한 실시형태에서, 비록 각각의 와이어(66)가 시드 층(60)과 접촉되는 와이어의 베이스에 부동태화된 부분을 포함하지만, 이 부동태와 부분은 생략될 수도 있다.

Claims (15)

  1. 광전자 장치(5; 50; 55)로서,
    하나 이상의 오목한 부분(56) 또는 볼록한 부분(15)을 가진 표면(14)을 포함하는 지지체(10) - 상기 부분의 편차의 크기는 상기 부분의 코드부(C)의 1/20을 초과함 -; 및
    상기 부분 상에 설치되는 발광 다이오드(18)를 포함하고,
    각각의 발광 다이오드는 상기 부분과 접촉되는 원통형, 원추형 또는 테이퍼형 반도체 소자(66; 80)를 포함하고, 각각의 반도체 소자와 상기 부분 사이의 접촉면의 편차의 크기는 0.5 μm 이하인 광전자 장치.
  2. 제 1 항에 있어서,
    상기 부분(15; 56)의 곡률 반경은 상기 부분의 코드부(C)의 1/2을 초과하는
    광전자 장치.
  3. 제 1 항에 있어서,
    각각의 반도체 소자(66; 80)의 접촉면적 대 상기 부분(15; 56)의 표면적의 비는 0.7 미만인 광전자 장치.
  4. 제 1 항에 있어서,
    상기 광전자 장치는 상기 부분(15; 56) 상에 설치된 4 개 이상의 발광 다이오드(18)를 포함하는 광전자 장치.
  5. 제 1 항에 있어서,
    각각의 발광 다이오드(18)는 광복사를 방출할 수 있는 활성 영역(72; 82)을 포함하고, 상기 활성 영역은 상기 반도체 소자(66; 80)를 적어도 부분적으로 피복하고, 상기 활성 영역은 상기 부분(15; 56)과 접촉되지 않는 광전자 장치.
  6. 제 1 항에 있어서,
    각각의 반도체 소자(66; 80)는 III-V 화합물로 제조되는 광전자 장치.
  7. 제 6 항에 있어서,
    각각의 반도체 소자(66; 80)는 갈륨 질화물을 포함하는 광전자 장치.
  8. 제 1 항에 있어서,
    상기 지지체(10)는 100 nm를 초과하는 두께를 가진 금속 재료, 절연 재료, 또는 반도체 재료의 층(16)을 포함하고, 상기 층의 외면은 상기 부분(15; 56)을 형성하는 광전자 장치.
  9. 제 8 항에 있어서,
    상기 층(16)은 실리콘으로 제조되는 광전자 장치.
  10. 제 1 항 내지 제 9 항 중 어느 한 항에 있어서,
    각각의 반도체 소자(66; 80)의 평균 직경은 5 nm 내지 2.5 μm의 범위인
    광전자 장치.
  11. 광전자 장치(5; 50; 55)를 제조하는 방법으로서,
    (1) 기판(90) 상에 발광 다이오드(18)를 형성하는 단계 - 각각의 발광 다이오드는 상기 기판과 접촉되는 원통형, 원추형 또는 테이퍼형 반도체 소자(66; 80)를 포함함 -;
    (2) 적어도 상기 발광 다이오드의 레벨에서 상기 기판을 박막화하는 단계;
    (3) 발광 다이오드가 설치되는 하나 이상의 오목한 부분(56) 또는 볼록한 부분(15)을 형성하도록 상기 기판을 변형시키는 단계 - 상기 부분의 편차의 크기는 상기 부분의 코드부의 1/20을 초과하고, 각각의 반도체 소자와 상기 부분 사이의 접촉면의 편차의 크기는 0.5 μm 이하인 광전자 장치를 제조하는 방법.
  12. 제 11 항에 있어서,
    상기 단계 (3)에서, 상기 기판(90)은 제 1 파트(102, 104)와 제 2 파트(122, 126) 사이에 개재되고, 상기 제 1 파트와 상기 제 2 파트 중 하나 이상은 상기 부분(15; 56)에 대해 상보적인 형상을 가진 돌출부(108) 또는 공동부(124)를 포함하는 광전자 장치를 제조하는 방법.
  13. 제 12 항에 있어서,
    상기 돌출부(108)는 변형가능한 재료를 포함하는 광전자 장치를 제조하는 방법.
  14. 제 11 항 내지 제 13 항 중 어느 한 항에 있어서,
    상기 단계 (2)는 상기 발광 다이오드(18)의 반대측의 면 상의 상기 기판(90) 내에 개구(96)를 에칭하는 단계를 포함하는 광전자 장치를 제조하는 방법.
  15. 제 11 항 내지 제 13 항 중 어느 한 항에 있어서,
    상기 단계 (2)는 상기 발광 다이오드(18) 측 상에 핸들(120)을 고정하는 단계 및 상기 기판(90)의 전체를 박막화하는 단계를 포함하는 광전자 장치를 제조하는 방법.
KR1020167029308A 2014-04-09 2015-03-27 발광 다이오드 및 향상된 복사 패턴을 구비한 광전자 장치 KR102299136B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
FR1453148 2014-04-09
FR1453148A FR3019938B1 (fr) 2014-04-09 2014-04-09 Dispositif optoelectronique a diodes electroluminescentes a diagramme d'emission ameliore
PCT/FR2015/050810 WO2015155437A1 (fr) 2014-04-09 2015-03-27 Dispositif optoelectronique a diodes electroluminescentes et a diagramme d'emission ameliore

Publications (2)

Publication Number Publication Date
KR20160143694A KR20160143694A (ko) 2016-12-14
KR102299136B1 true KR102299136B1 (ko) 2021-09-06

Family

ID=51063633

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020167029308A KR102299136B1 (ko) 2014-04-09 2015-03-27 발광 다이오드 및 향상된 복사 패턴을 구비한 광전자 장치

Country Status (6)

Country Link
US (1) US10115864B2 (ko)
EP (1) EP3130010B1 (ko)
KR (1) KR102299136B1 (ko)
CN (1) CN106415857B (ko)
FR (1) FR3019938B1 (ko)
WO (1) WO2015155437A1 (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10480719B2 (en) * 2016-08-16 2019-11-19 King Abdullah University Of Science And Technology Ultrabroad linewidth orange-emitting nanowires LED for high CRI laser-based white lighting and gigahertz communications
CN107749437A (zh) * 2017-11-17 2018-03-02 广州市香港科大霍英东研究院 可挠性发光二极管制程及其结构
KR102043063B1 (ko) 2017-12-05 2019-11-11 엘지전자 주식회사 차량용 램프 및 차량
TWI690102B (zh) * 2019-01-04 2020-04-01 友達光電股份有限公司 發光裝置及其製造方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070195524A1 (en) 2006-02-21 2007-08-23 Jeong Min Seo Point Light Source, Light-Emitting Module and Display Device Having the Same

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3495928A (en) 1964-11-20 1970-02-17 Ciba Ltd Dyeing process
KR0132018B1 (ko) * 1994-01-27 1998-04-14 김만제 세원형 그레이팅 표면 방출형 레이저 다이오드
JP2002340989A (ja) * 2001-05-15 2002-11-27 Semiconductor Energy Lab Co Ltd 測定方法、検査方法及び検査装置
US20070247852A1 (en) * 2006-04-21 2007-10-25 Xiaoping Wang Multi chip LED lamp
EP2028697A4 (en) * 2006-05-31 2011-01-12 Fujikura Ltd LUMINAIRE ARRANGEMENT BRACKET, LUMINAIRE ASSEMBLY BODY, DISPLAY AND LIGHTING ARRANGEMENT
TW200847469A (en) * 2007-05-23 2008-12-01 Tysun Inc Substrates of curved surface for light emitting diodes
KR20100024231A (ko) 2008-08-25 2010-03-05 삼성전자주식회사 광추출 효율이 향상된 발광 소자, 이를 포함하는 발광 장치, 상기 발광 소자 및 발광 장치의 제조 방법
JP4881358B2 (ja) * 2008-08-28 2012-02-22 株式会社東芝 発光装置
KR101039881B1 (ko) * 2009-12-21 2011-06-09 엘지이노텍 주식회사 발광소자 및 그를 이용한 라이트 유닛
WO2011101938A1 (ja) * 2010-02-16 2011-08-25 日本電気株式会社 赤外線センサ、赤外線検知装置、及び電子機器
FR2983639B1 (fr) * 2011-12-01 2014-07-18 Commissariat Energie Atomique Dispositif optoelectronique comprenant des nanofils de structure coeur/coquille
US8944662B2 (en) * 2012-08-13 2015-02-03 3M Innovative Properties Company Diffractive luminaires
CN203028972U (zh) 2012-11-12 2013-07-03 林汉昆 带镜子的咖啡机
CN203038972U (zh) * 2013-01-04 2013-07-03 北京半导体照明科技促进中心 Led模组封装结构

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070195524A1 (en) 2006-02-21 2007-08-23 Jeong Min Seo Point Light Source, Light-Emitting Module and Display Device Having the Same

Also Published As

Publication number Publication date
FR3019938A1 (fr) 2015-10-16
CN106415857A (zh) 2017-02-15
EP3130010B1 (fr) 2018-04-18
US20170033264A1 (en) 2017-02-02
FR3019938B1 (fr) 2017-09-01
WO2015155437A1 (fr) 2015-10-15
CN106415857B (zh) 2019-12-31
KR20160143694A (ko) 2016-12-14
EP3130010A1 (fr) 2017-02-15
US10115864B2 (en) 2018-10-30

Similar Documents

Publication Publication Date Title
KR102483493B1 (ko) 발광 다이오드를 구비한 광전자 장치
US10580931B2 (en) Method for making a gallium nitride light-emitting diode
US20180309029A1 (en) Light emitting device and method of fabricating the same
JP7191167B2 (ja) 半導体レーザーダイオード
TWI452731B (zh) 光電半導體晶片及其製造方法
KR102299136B1 (ko) 발광 다이오드 및 향상된 복사 패턴을 구비한 광전자 장치
US20170279020A1 (en) Light emitting device and method of fabricating the same
JP2014525674A (ja) 半導体構造の加工方法
US10923530B2 (en) Optoelectronic device with light-emitting diodes
CN105009308A (zh) 用于创建多孔反射接触件的方法和装置
US20150311400A1 (en) Light-emitting device
EP1618613B1 (en) Methods of forming light-emitting devices
CN105390573A (zh) 发光二极管与其制造方法
US20160276539A1 (en) Semiconductor light-emitting element
US20160104814A1 (en) Vertical-type semiconductor light-emmitting device and method of fabricating the vertical-type light-emitting device
US9306120B2 (en) High efficiency light emitting diode
CN104882461A (zh) 发光二极管及其制造方法
JP6615106B2 (ja) 構造化基板を備える発光ダイオード
CN113193091B (zh) 具有谐振腔的发光二极管结构及其制造方法
CN102130249B (zh) 超亮度发光二极管及其制作方法
KR20140098564A (ko) 반도체 발광소자
KR20140074040A (ko) 발광 다이오드 및 그것을 제조하는 방법
KR101340322B1 (ko) 수평형 파워 led 소자
JP6013897B2 (ja) 半導体発光素子及びその製造方法
WO2011058890A1 (ja) 発光素子

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant