CN106415857B - 具有发光二极管与改进的辐射图的光电装置 - Google Patents

具有发光二极管与改进的辐射图的光电装置 Download PDF

Info

Publication number
CN106415857B
CN106415857B CN201580030680.4A CN201580030680A CN106415857B CN 106415857 B CN106415857 B CN 106415857B CN 201580030680 A CN201580030680 A CN 201580030680A CN 106415857 B CN106415857 B CN 106415857B
Authority
CN
China
Prior art keywords
layer
optoelectronic device
light emitting
emitting diode
semiconductor element
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201580030680.4A
Other languages
English (en)
Other versions
CN106415857A (zh
Inventor
阿德里安·加斯
伯纳德·安德烈
休伯特·博诺
泽维尔·于翁
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Alidi Co
Commissariat a lEnergie Atomique et aux Energies Alternatives CEA
Original Assignee
Alidi Co
Commissariat a lEnergie Atomique et aux Energies Alternatives CEA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Alidi Co, Commissariat a lEnergie Atomique et aux Energies Alternatives CEA filed Critical Alidi Co
Publication of CN106415857A publication Critical patent/CN106415857A/zh
Application granted granted Critical
Publication of CN106415857B publication Critical patent/CN106415857B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/32—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0075—Processes for devices with an active region comprising only III-V compounds comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0093—Wafer bonding; Removal of the growth substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/16—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular crystal structure or orientation, e.g. polycrystalline, amorphous or porous
    • H01L33/18—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular crystal structure or orientation, e.g. polycrystalline, amorphous or porous within the light emitting region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/24—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate of the light emitting region, e.g. non-planar junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/08—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a plurality of light emitting regions, e.g. laterally discontinuous light emitting layer or photoluminescent region integrated within the semiconductor body

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Led Devices (AREA)
  • Led Device Packages (AREA)

Abstract

本发明涉及一种光电装置(5)，其设有：支撑件(10)，此支撑件包括具有至少一个凹形部分或凸起部分(15)的表面(14)，此部分的挠度的幅值大于所述部分的弦(C)的1/20；以及发光二极管(18)，其放置在所述部分上，每个发光二极管都包括与所述部分接触的圆柱形、圆锥形或截头圆锥形半导体元件，在每个半导体元件与所述部分之间的接触表面的挠度的幅值小于或等于0.5μm。

Description

具有发光二极管与改进的辐射图的光电装置
相关申请的交叉引用
本专利申请要求法国专利申请FR14/53148的优先权益，其将通过引用的方式包含于此。
技术领域
本发明大体上涉及基于半导体材料的光电装置以及用于制造该光电装置的方法。本发明更具体地涉及包括发光二极管的光电装置。
背景技术
发光二极管的发射图、也称为辐射图，表示由发光二极管发射的光辐射的相对强度的角分布。通常地通过发光二极管的结构决定了发光二极管的发射图。
形成包括形成在平坦支撑件上的叠层的发光二极管是已知的。此发光二极管的发射图的相对强度大体上沿着对应于垂直于使发光二极管形成在其上的支撑件的表面的方向的参考方向是最大的并且相对于参考方向随着发射方向的倾斜而减小。
包括发光二极管的光电装置然后可以包括辅助光学系统，尤其是透镜或其它光学系统，以改变发光二极管的发射图。实际上，对于特定应用来说，可能期望的是无论什么发射方向对于发射图的相对强度而言都是基本上相同的。对于其它应用来说，可能期望的是一旦发射方向相对于参考方向倾斜发射图的相对强度显著地减小。
现有光电装置的弊端是辅助光学系统可能是设计上笨重的和/或复杂的以获得期望的发射图。此外，它们是昂贵的并且它们的效率小于1，这会引起大体上的流量损失。
现有光电装置的另一个弊端是辅助光学系统的使用使得光电装置制造方法更加复杂。
发明内容
由此，实施方式的目的是克服上述的包括发光二极管的光电装置及其制造方法的弊端的至少一部分。
实施方式的另一个目的是在不使用辅助光学系统的情况下控制包括发光二极管的光电装置的发射图。
实施方式的另一个目的是减小光电装置的体积。
实施方式的另一个目的是针对能够以工业规模以及以低成本制造包括发光二极管的光电装置。
由此，实施方式提供了光电装置，其包括支撑件，此支撑件包括具有至少一个凹形部分或凸起部分的表面，所述部分的挠度的幅值大于所述部分的弦的1/20，以及搁置在所述部分上的发光二极管，每个发光二极管都包括与所述部分接触的圆柱形、圆锥形或锥形半导体元件，在每个半导体元件与所述部分之间的接触表面的挠度的幅值小于或等于0.5μm。
根据本发明的实施方式，所述部分的曲率半径大于所述部分的弦的一半。
根据本发明的实施方式，每个半导体元件的接触表面积与所述部分的表面积的比率小于0.7。
根据本发明的实施方式，此装置包括搁置在所述部分上的至少4个发光二极管。
根据本发明的实施方式，每个发光二极管都包括能够发出光辐射的有源区域，其中有源区域至少部分地覆盖半导体元件并且不与所述部分接触。
根据本发明的实施方式，每个半导体元件都主要地由III-V合成物制成。
根据本发明的实施方式，每个半导体元件都主要地包括氮化镓。
根据本发明的实施方式，支撑件包括具有大于100nm厚度的金属材料、绝缘材料或半导体材料的层，其中所述层的外表面形成所述部分。
根据本发明的实施方式，所述层由硅制造。
根据本发明的实施方式，每个半导体元件的平均直径在从5nm到2.5μm的范围内。
实施方式还提供了制造光电装置的方法，包括以下步骤：
(1)在基板上形成发光二极管，每个发光二极管都包括与基板接触的圆柱形、圆锥形、或锥形半导体元件；
(2)使基板至少在发光二极管的位置处变薄；以及
(3)使基板变形以形成使发光二极管搁置在其上的至少凹形或凸起部分，所述部分的挠度的幅值大于所述部分的弦的1/20，在每个半导体元件与所述部分之间的接触表面的所述挠度的幅值小于或等于0.5μm。
根据本发明的实施方式，在步骤(3)处，基板夹置在第一部分与第二部分之间，第一部分与第二部分的至少一个包括具有与所述部分互补的形状的突出部或腔体。
根据本发明的实施方式，所述突出部包括可变形材料。
根据本发明的实施方式，步骤(2)包括在与发光二极管相对的一侧上将开口蚀刻到基板中。
根据本发明的实施方式，步骤(2)包括将把手紧固在发光二极管的一侧上并且使整个基板变薄。
附图说明
在下面的具体实施方式的非限定描述中将结合附图详细地说明上述以及其它特点与优点，在附图中：
图1示出了在本申请中使用的参数；
图2至图4是光电装置的实施方式的局部简化横截面视图；
图5和图6是图2或图3的光电装置的发光二极管的实施方式的局部简化横截面视图；
图7示出了已知的光电装置的发射图以及图2和图4中示出的光电装置的发射图；
图8示出了根据针对多个层厚度的层的最大相对变形的层的曲率半径的变化的曲线；
图9示出了根据针对多个层厚度的层的曲率半径的层的挠度的变化的曲线；
图10A到图10F是在制造图2中示出的光电装置的方法的另一个实施方式的连续步骤处获得的结构的局部简化横截面视图；以及
图11A至图11E是在制造图4中示出的光电装置的方法的另一个实施方式的连续步骤处获得的结构的局部简化横截面视图。
具体实施方式
为了清楚起见，在不同附图中相同的元件以相同的附图标记指示，并且此外，如通常在电子电路的描述中那样，不同附图不成比例。此外，已经示出并且将要描述对于理解本描述有用的仅这些元件。特别地，用于给光电装置的发光二极管加偏压的装置是众所周知的并且将不再描述。
在下面描述中，除非另外指明，术语“基本上”、“大概”、以及“大约”表示在10％以内。此外，“主要由材料形成的化合物”或者“基于材料的化合物”表示化合物包括大于或等于所述材料的95％，此百分比优选地大于99％。
图1是表面S的简化横截面视图。在下面的描述中，称挠度F是表面S与参考平面Pref.之间的最大距离。在图1中，表面S的边缘搁置在参考平面Pref.上。作为变型，参考平面Pref可以是与表面S相切的平面。称表面S的平均曲率半径Rm为等于表面S的曲率半径的平均值的曲率半径。在其中表面S与球冠相应的情形中，表面S的曲率半径是恒定的并且等于平均曲率半径Rm。称O是与具有平均曲率半径Rm与挠度F的表面相关的平均曲率中心，并且称角度α是含有从平均曲率中心O观察的表面S的角度。在其中表面S的边缘搁置在参考平面Pref的情形中，称表面S的弦C为具有与由在参考平面Pref上的表面S的接触曲线界定的平坦表面相同面积的圆盘的直径，这与在参考平面Pref上的表面S的接触的曲线的平均直径、换句话说表面S的边界的平均直径相应。
图2是具有发光二极管的光电装置5的实施方式的局部简化横截面视图，该光电装置包括：
传导支撑件10，其包括平坦下表面12和具有鼓起部分15的上表面14，鼓起部分15在下文中也称为凸起部分，与导电层16的外表面相对应；
分布在层16上的发光二极管18；
电极20，其至少部分地透明，与每个发光二极管18接触并且在表面14上延伸，绝缘部分21插入在电极20与支撑件10之间；
与电极20接触的传导垫22；
基座24，包括支撑件10附接至其的平坦上表面26以及与上表面26相对的平坦下表面28；
过孔30，其穿过基座24并且连接到支撑件10的后表面12，例如、一传导区域32在表面26上延伸并且位于支撑件10与基座24之间，过孔30由导电材料制成并且与基座24绝缘；
过孔34，其穿过基座24并且连接到支撑件10的垫22，例如、传导区域36与传导导线38，过孔34由导电材料制成并且与基座24绝缘；
连接到过孔30的接触垫40；以及
连接到过孔34的接触垫42。
在图2中示出的实施方式中，通过在电极20与支撑件10的下表面12之间施加电压执行发光二极管18的加偏压。
图3是光电装置50的另一个实施方式的局部简化横截面视图，其包括表面14上的传导垫51以及在表面26上与过孔30接触并且通过传导导线53连接到传导垫51的传导区域52。在图3中示出的实施方式中，通过在接触垫22与51之间施加电压执行发光二极管18的加偏压，该偏压以如用于图2中示出的光电装置5的相同方式，转化为电极20与传导支撑件10、更具体地说支撑件10的层16的外表面之间的电势差。
在图2和图3中，经由垫22通过透明电极20提供上部接触，绝缘部分21确保基板10与层16绝缘。在图2中，经由电连接到基座24的垫32的基板10通过层16实现下部接触。在图3中，基板10可以是电绝缘的并且接触仍通过层16提供设置但是在垫21的前表面处具有接触区域。
作为变型，层16可以是非导电的。在此情形中，穿过层16的传导过孔可以设置为与二极管18与支撑件10电连接。
图4是包括发光二极管的光电装置55的另一个实施方式的局部简化横截面视图。光电装置55包括图2中示出的装置5的全部元件，其中，区别在于以中空部分56、即也在下文中称为凹形部分来替换鼓起部分15。
此外也可以通过图4中示出的实施方式实施图3中示出的变型。
凸起部分15或凹形部分56挠度的幅值应该足以允许发射图的基本上的修改。通常地，此挠度应该大于凸起部分15或凹形部分56的弦C的1/20。例如，对于具有其弦C等于1mm的凸起部分15或凹形部分56来说，挠度F至少是50μm并且对于具有其弦C等于250μm的凸起部分15或凹形部分56来说，挠度F至少是12.5μm。优选地，挠度F等于凸起部分15或凹形部分56的弦C的四分之一。为获得凹形或凸起半球形形状，此挠度F等于凸起部分15或凹形部分56的弦C的一半。例如，相对于含有凸起部分15或凹形部分56的边界的全部点的平面测量此挠度。
凸起部分15或凹形部分56的曲率半径对于具有1-mm弦以及大约6μm基本二极管厚度的凸起部分15或凹形部分56而言位于从0.5mm到3mm的范围内，对于具有250-μm弦的凸起部分15或凹形部分56而言具有在从125到750μm的范围内的曲率半径。凸起部分15或凹形部分56的曲率半径可以不是常数。
在横向截面平面中，考虑凸起部分15或者凹形部分56的平均曲率中心，含有凸起部分15或凹形部分56的角度大于23度，优选地大于23度，优选地大于106度。
在含有凸起部分15或凹形部分56的挠度的横向截面平面中，由凸起部分15或凹形部分56形成的圆弧的长度对于具有1-mm弦的凸起部分15或者凹形部分56而言大于1.007mm、并且对于具有250-μm弦的凸起部分15或凹形部分56而言大于252μm(在其中挠度等于弦的1/20的情形)，优选地对于具有1-mm弦的凸起部分15或者凹形部分56而言大于1.16mm并且对于具有250-μm弦的凸起部分15或凹形部分56而言大于290μm(在其中挠度等于弦的1/4的情形)。
光电装置5可以包括从几个发光二极管18到几千个发光二极管18，通常地每mm2从10,000个到100,000个二极管。
根据光电装置的期望的发射图来选择凸起部分15或凹形部分56的形状。根据实施方式，凸起部分15或凹形部分56与半球或球冠相应。根据另一个实施方式，凸起部分15或凹形部分56与半圆柱或者与圆柱扇形部分相应。
在实施方式中，发光二极管由三维元件形成，例如圆柱形、圆锥形或锥形元件，尤其是导线元件，尤其是微米线或纳米线。三维元件在表面14的鼓起部分15或凹形部分56的位置处布置在层16上。
每个发光二极管的有源区域，就是由发光二极管供给的大部分电磁辐射从其发射的区域，形成在三维元件上并且不与层16接触。
在三维元件与层16之间的接触表面的挠度的幅值小于0.5μm，优选地小于0.1μm，0.5-μm值与具有100-μm弦的凸起部分15或凹形部分56相应，并且0.1-μm值与具有20-μm弦的凸起部分15或凹形部分56相应。基于此条件，三维元件(以及由此基本二极管)的光电特性，尤其是发射波长未改变。
术语“微米线”或“纳米线”指代沿优选方向具有细长形状的三维结构，具有称为次要尺寸的、位于从5nm到2.5μm、优选地从50nm到2.5μm的范围内的至少两个尺寸，称为主要尺寸的第三尺寸，至少1倍于，优选地至少5倍于，并且更优选地仍至少10倍于最大次要尺寸。在一些实施方式中，次要尺寸可以小于或者等于大约1μm、优选地在从100nm到1μm，更优选地从100nm到800nm的范围内。在一些实施方式中，每个微米线或纳米线的高度可以大于或等于500nm，优选地在从1μm到50μm的范围内。
在下面的描述中，术语“导线”用于表示“微米线或纳米线”。优选地，沿垂直于导线的优选方向的平面延伸通过横截面的重心的导线的中线，基本上是直线式的并且此后称作为导线的“轴线”。
图5是光电装置5的更加详细的横截面视图并且示出发光二极管18的实施方式，其中示出了三个发光二极管。
在此实施方式中，光电装置5从底部到顶部包括：
种层60，其利于导线的增长并且布置在层16上；
绝缘层62，其覆盖种层60并且包括开口64以暴露种层60的一部分；
导线66，其通过开口64中的一个与种层60接触，每个导线20都包括与种层60接触的下部68，以及持续下部68的上部70；
壳体72，其包括覆盖每个上部70的半导体层的叠层；
绝缘层74，其在每个导线66的下部68的横向侧上的绝缘层62上、并且可能地在壳体72的一部分上延伸；以及
层20，其形成覆盖每个壳体72并且进一步在绝缘层74上延伸的电极20。
光电装置5还可以包括位于导线66之间、至少部分地覆盖电极层20的导电层，该导电层不在导线66上延伸并且形成垫22。
图6是光电装置5的更加详细的横截面视图并且示出了发光二极管18的另一个实施方式，其中示出了三个发光二极管。
在此实施方式中，光电装置5从底部到顶部包括：
与种层60接触的圆柱支脚80；
在每个支脚80顶部处的作用部分82；
位于支脚80之间、在层16上延伸的绝缘部分84；以及
形成电极20的层，其覆盖每个作用部分82并且进一步在绝缘部分84上延伸。
光电装置5还可以包括覆盖全部结构并且尤其是电极20的封装层。光电装置5还可以包括设置在封装层上或者与其混杂的荧光层(未示出)。层16的挠度的幅值应该足以允许发射图的基本上的修改。通常地，此挠度应该大于凸起部分15或凹形部分56的弦的1/20。例如，对于具有1-mm弦的凸起部分15或凹形部分56来说，此挠度将至少是50μm并且对于具有250-μm弦的凸起部分15或凹形部分56来说，挠度至少是12.5μm并且优选地等于凸起部分15或凹形部分56的弦的1/4。为获得凹形或凸起的半球形形状，此挠度将等于凸起部分15或凹形部分56的弦的一半。例如，相对于含有凸起部分15或凹形部分56的边缘的平面来测量此挠度。层16优选地由能够弹性变形而不断裂的、具有从0.1到50μm范围内的厚度的材料制成。最大厚度由抗拉强度限定并且在硅的情形中大约等于50μm。
层16优选地由半导体材料制成，例如由硅、锗、碳化硅、III-V化合物，诸如GaN或GaAs、或ZnO基板。优选地，层16由单晶硅制成。优选地，层16由能够与在微电子中实施的制造方法兼容的半导体材料制成。作为变型，层16可以是金属层(例如，由钨或钼制成)。
作为变型，层16可以由能够与期望的变形兼容的、具有弹性极限的耐火材料(通常地具有大于或等于1,000℃的熔化温度)制成。
层16可以在电性上是非导电的，在此情形中，经由布置在层16与二极管18之间的中间导电层提供二极管18的偏压。
层16可以由基于二氧化硅的材料制成。二氧化硅为基础的材料的实例是石英、熔融二氧化硅或石英玻璃。
种层60由有利于导线66的增长的材料制成。根据另一个实施方式，以种垫替换种层60，每个导线66都搁置在种垫中的一个上。作为实例，形成种层60的材料可以是来自元素周期表的IV、V、或VI栏的过渡金属的氮化物、碳化物或硼化物或者这些化合物的组合。作为实例，种层60可以由氮化铝(AlN)、硼(B)、氮化硼(BN)、钛(Ti)、或氮化钛(TiN)、钽(Ta)、氮化钽(TaN)、铪(Hf)、氮化铪(HfN)、铌(Nb)、氮化铌(NbN)、锆(Zr)、二硼化锆(ZrB2)、氮化锆(ZrN)、碳化硅(SiC)、碳氮化钽(TaCN)，以MgxNy形式的氮化镁，其中x大约等于3并且y大约等于2，例如根据形式Mg3N2或者镁氮化镓(MgGaN)的氮化镁、钨(W)、氮化钨(WN)或者其组合制成。
绝缘层62、74与绝缘部分84可以由介电材料，例如，由二氧化硅(SiO2)、氮化硅(SixNy，其中x大约等于3并且y大约等于4，例如Si3N4)、氮氧化硅(SiOxNy，其中x可以大约等于1/2并且y可以大约等于1，例如Si2ON2)、氧化铝(Al2O3)、二氧化铪(HfO2)、或金刚石的介电材料制成。作为实例，绝缘层62与绝缘层74的厚度在从5nm到500nm的范围内，例如近似地等于100nm。
根据至少一种半导体材料至少部分地形成导线66与支腿80。半导体材料可以是硅、锗、碳化硅、III-V化合物、II-VI化合物、或者这些化合物中的至少两种的组合。
导线66与支脚80可以至少部分地由主要地包括III-V化合物的半导体材料制成，例如III-N化合物。III族元素的实例包括镓(Ga)、铟(In)、或铝(Al)。III-N化合物的实例是GaN、AlN、InN、InGaN、AlGaN、或AlInGaN。还可以使用例如磷或砷的其它V组元素。通常来说，在III-V化合物中的元素可以以不同的摩尔分数相结合。
导线66与支脚80可以至少部分地根据主要地包括II-VI化合物的半导体材料制成。II族元素的实例包括IIA族元素，尤其是铍(Be)和镁(Mg)，以及IIB族元素，尤其是锌(Zn)和镉(Cd)。VI族元素的实例包括VIA族元素，尤其是氧(O)和碲(Te)。II-VI化合物的实例是ZnO、ZnMgO、CdZnO、或CdZnMgO。通常来说，在II-VI化合物中的元素可以以不同的摩尔分数相结合。
导线66与支脚80可以包括掺杂物。作为实例，对于III-V化合物来说，掺杂物可以选自包括II族P型掺杂物、例如，镁(Mg)，锌(Zn)，镉(Cd)，或汞(Hg)，IV族P型掺杂物，例如，碳(C)、或IV族N型掺杂物，例如，硅(Si)、锗(Ge)、硒(Se)、硫(S)、铽(Tb)、或锡(Sn)的组中选择。
导线66与支脚80的横截面可以具有不同形状，诸如，例如椭圆形、圆形或者多边形、尤其是三角形、矩形、正方形或者六边形。由此应该理解的是，关于导线或支脚的横截面涉及的术语“直径”指示与此横截面中的目标结构的表面积相关联的量，例如与具有与导线横截面的表面积相同的表面积的圆盘的直径相对应。优选地，导线66或支脚80的平均直径在从5nm到2.5μm的范围内，优选地从50nm到2.5μm，更优选地从200nm到1μm，尤其从300nm到800nm。
两个相邻导线66或者两个相邻支脚80的轴线可以远离0.5μm到10μm并且优选地从1.5μm到4μm。
壳体72或有源区域82可以包括多个层的叠层，尤其地包括：
作用层，其覆盖导线66或相关联支脚80的上部；
中间层，其具有与导线或支脚相反并且覆盖所述作用层的导电类型；以及
结合层，其覆盖所述中间层并且覆盖有电极20。
作用层是由发光二极管传送的大部分辐射从其发出的层。根据实例，作用层可以包括诸如多个量子阱的约束装置。例如其由分别具有从5到20nm(例如8nm)的厚度与从1到10nm(例如，2.5nm)的厚度的交替的GaN层与InGaN层形成。GaN层可以掺杂成为例如N或P型。根据另一个实例，作用层可以包括例如具有大于5nm的厚度的单个InGaN层。
例如P型掺杂的中间层可以与半导体层或者半导体层的叠层相应，并且允许形成P-N结或P-I-N结，作用层包括在中间P型层与P-N结或P-I-N结的N型部分之间。
结合层可以与半导体层或者与半导体层的叠层相应并且能够在中间层与电极20之间形成欧姆接触。作为实例，结合层可以非常地重掺杂有与导线66或支脚80相反的类型。
半导体层的叠层可以包括例如由三元合金、例如与作用层和中间层接触的氮化镓铝(AlGaN)或者氮化铝铟(AlInN)形成的电子势垒层，以确保电载流子在作用层中的良好分布。
电极20能够使发光二极管的作用层挠度并且使由发光二极管发出的电磁辐射通过。形成电极20的材料可以是诸如氧化铟锡(ITO)、氧化锌铝、或石墨烯的透明和导电材料。作为实例，电极层20具有从5nm到200mm的范围内，优选地从20nm到50nm的厚度。
有利地，可以通过改变具有形成在其上的发光二极管18的凸起部分15或凹形部分56的曲率半径来控制光电装置的发射图的形状。特别地，根据凸起部分15或凹形部分56的曲率可以使得发射图或多或少是各向同性的。
图7分别示出了在图2中示出的具有对应于半球的凸起部分15的光电装置5、在图4中示出的具有对应于半球的凹形部分56的光电装置55以及发光二极管针对其形成在平坦支撑件上的光电装置的发射图D1、D2和D3。
发射图D3基本上是钟状，这意味着沿着垂直于使发光二极管形成在其上的平坦表面的观察方向获得最大相对强度，并且当观察方向相对于最大相对强度的方向倾斜时该最大相对强度减小。
根据发射图D1，不管观察方向的倾斜，相关强度基本上是相同的。有利地获得了均匀发光。根据发射图D2，当观察方向相对于最大相对强度的方向倾斜时，相关强度比发射图D3降低得更快。由此获得了通过二极管发出的光束的更好集中。
制造光电装置的上述实施方式的方法连续地包括在半导体层16上形成发光二极管18同时半导体层16基本上是平坦的并且使层16变形。
发明人首先试图在层16所有部分上形成发光二极管。然而当层16变形时，观察到由发光二极管发出的辐射的波长的变化，此变化取决于施加到发光二极管的作用层的曲率。
图8示出了根据针对于相应的2-μm、4-μm、6-μm、8-μm、和10-μm层厚度的层的最大相对变形的曲率半径的变化的曲线C1到C5。
发明人已经示出当发光二极管的有源区域的最大相对变形小于0.2％时，获得了小于2nm的波长的变化。对于全部6-μm二极管厚度来说(种层60、导线66、用于图5中示出的二极管的壳体78以及用于图8中示出的二极管的面积80和82)，这与最小2.5-mm的曲率半径相应。
图9以对数刻度示出了根据针对在横向横截面平面中的250-μm、500-μm、750-μm、和1-mm的弦的曲率半径的层的挠度的变化的曲线E1到E4。对于具有1.007mm的弧长的发光二极管来说，2.5mm的最小曲率半径与最大50-μm挠度相应。此最大挠度是小的，使得不能够相对于平坦结构显著地改变光电装置的发射图。
发明人已经示出可以通过在层16上形成多个不同的发光二极管来获得具有大于100μm的挠度幅值的层16。实际上，然后每个基本二极管的有源区域的挠度幅值小于层16的挠度幅值。这使得既能够控制通过层16的曲率获得的发射图并且相对于平坦结构保持发出的辐射的波长的变化少于2nm。
图10A至图10F示出了制造光电装置5的方法的实施方式。此实施方式包括步骤：
(1)在基板90(图10A)上形成发光二极管18。在当前实施方式中，基板90包括覆盖绝缘材料、比如二氧化硅的层92的层16，其自身覆盖例如硅的半导体材料的晶圆94。介电层92的厚度可以在从50nm到10μm的范围内。晶圆94的厚度可以在从525μm到2mm的范围内。可以在基板90上形成多个光电装置。发光二极管18然后聚集在二极管的组中以用于每个光电装置。绝缘层95在发光二极管18周围覆盖层16。
在其中发光二极管18具有图5中示出的结构的情形中，可以通过使导线66增长并且随后形成覆盖导线66的横向侧和顶部的壳体72来形成该结构。在其中发光二极管18具有图6中示出的结构的情形中，可以通过在层16所有部分上形成具有与期望发光二极管相同结构的叠层，通过蚀刻此叠层、例如通过等离子蚀刻、化学蚀刻、或者通过激光切割，以界定每个发光二极管18，并且通过以绝缘部分84填充发光二极管之间的空间而形成该结构。
(2)针对每个光电装置例如通过、保形沉积(conformal deposition)形成电极20与导电垫22(图10B)。
(3)针对每个光电装置在晶圆94中以及在介电层92中蚀刻开口96以暴露基本上与光电装置的发光二极管18的组相对的层16的一部分(图10C)。通过介电层92与晶圆94的部分98界定开口96。开口96的形成可以包括第一步骤与第二步骤。第一步骤包括蚀刻晶圆94，介电层92然后能够起到蚀刻晶圆94时候的蚀刻停止层的作用。第二步骤包括蚀刻介电层92，半导体层16然后能够在介电层92的蚀刻过程中起到蚀刻停止层的作用。在仰视图中，开口96可以占据大约1mm2的表面积。两个相邻开口96的横向侧之间的距离可以是大约50μm。
(4)针对每个光电装置在被开口96(图10D)暴露的层16的表面上形成导电区域100。作为实例，导电区域100是金属区域。导电区域100可以包括叠层。作为实例，导电区域100可以包括与层16例如硅化镍(SiNi)或硅化钛(TiSi2)接触的硅化物的层以及金属层。
(5)使层16变形以获得凸起部分15(图10E)。图10E是用于使层16成形的系统的分解图。根据实施方式，使用插入件102与配对模具104。针对每个光电装置，插入件102可以包括板106，此板具有形成在其上的可变形材料的块108。优选地，块108与板106每个都由导电材料制成。作为实例，每个块108都由焊接材料制成。配对模具104对于每个光电装置而言包括具有与光电装置的期望的外表面相互补充的形状的腔体110。
通过将基板90夹置在插入件102与配对模具104之间获得层16的变形，其中可变形材料的块填充开口96。在装配步骤过程中可以将弹性体的薄膜112插入在配对模具104与发光二极管之间以增加施加到发光二级管18的应力的均匀性。可以在插入件106与基板90之间设置导电粘结层114。
块108的体积确定为当基板90压靠板102时，开口96完全地填充有形成块108的材料以及层16根据腔体110的形状变形。优选地，装配操作执行在以凯尔文表示的低于形成块108的材料的熔化温度的温度处以及在高于形成块108的材料的熔化温度的三分之二的温度处。作为实例，在块108由SAC305型的锡、银及铜合金制成时，装配温度可以大于55℃。
在变形前以及变型后，变形部分的弦是恒定的，因为在变形过程中此部分的端部被阻挡。
根据另一个实施方式，配对模具110仅在其中不存在发光二极管18的位置处支撑抵靠基板10。这有利地使能够不在发光二极管18上施加压力。
根据另一个实施方式，插入件102可以与单块结构相应并且通过机加工或者通过冲压形成。
(6)切割插入件102与基板90以使光电装置5分离(图10F)。图2和图3中示出的支撑件10与包括插入件102的切割部分、基板90的切割部分、以及块108的组件相对应。
此方法包括将插入件102紧固到基座24的后续步骤。
图11A到图11E示出了制造光电装置55的方法的实施方式。此实施方式包括上述步骤(1)和(2)。还包括步骤：
(3)'将把手120紧固到电极20(图11A)。
(4)'蚀刻板94与介电层92以暴露层16(图11B)。把手120有利地能够操作层16。
(5)'将层16施加在插入件122上，针对每个光电装置该插入件122具有腔体124，该腔体124具有与用于层16(图11C)的期望形状互补的形状。可以在插入件122与层16之间设置粘结层。
(6)'移除把手120(图11D)。
(7)'使层16变形(图11E)。根据实施方式，使用配对模具126。配对模具126针对每个光电装置包括具有与光电装置的期望的外表面互补的形状的突出部128。
通过将层16夹置在插入件122与配对模具126之间获得层16的变形。可以在装配步骤过程中将弹性体的薄膜(未示出)插入在配对模具126与电极20之间以增加施加到发光二极管18的应力的均匀性。
在变形前以及变型后，变形部分的弦是恒定的，因为在变形过程中此部分的端部被阻挡。此方法通过切割光电装置55以及将插入件122紧固到基座24继续。
已经描述了本发明的特定实施方式。本领域中的技术人员将会想到多种修改与变型。此外，尽管在上述实施方式中，每个导线66在导线与种层60接触的基座处都包括钝化部分，该钝化部分可以不存在。

Claims (15)

1.一种光电装置(5；50；55)，其包括：
支撑件(10)，该支撑件包括具有至少一个凹形部分或凸起部分(15；56)的表面(14)，所述部分的挠度的幅值大于所述部分的弦(C)的1/20；以及
发光二极管(18)，其搁置在所述部分上，每个发光二极管都包括与所述部分接触的圆柱形、圆锥形或截头圆锥形半导体元件(66；80)，在每个半导体元件与所述部分之间的接触表面的挠度的幅值小于或等于0.5μm。
2.根据权利要求1所述的光电装置，其中所述部分(15；56)的曲率半径大于所述部分的弦(C)的一半。
3.根据权利要求1或2所述的光电装置，其中，每个半导体元件(66；80)的接触表面积与所述部分(15；56)的表面积的比率小于0.7。
4.根据权利要求1或2所述的光电装置，包括搁置在所述部分(15；56)上的至少4个发光二极管(18)。
5.根据权利要求1或2所述的光电装置，其中，每个发光二极管(18)包括能够发出光辐射的有源区域(72；82)，其中所述有源区域至少部分地覆盖所述半导体元件(66；80)并且不与所述部分(15；56)接触。
6.根据权利要求1或2所述的光电装置，其中每个半导体元件(66；80)主要地由III-V化合物制成。
7.根据权利要求6所述的光电装置，其中每个半导体元件(66；80)都主要地包括氮化镓。
8.根据权利要求1或2所述的光电装置，其中，所述支撑件(10)包括具有大于100nm厚度的金属材料、绝缘材料或半导体材料的层(16)，其中所述层的外表面形成所述部分(15；56)。
9.根据权利要求8所述的光电装置，其中所述层(16)由硅制成。
10.根据权利要求1或2所述的光电装置，其中每个半导体元件(66；80)的平均直径在从5nm到2.5μm的范围内。
11.一种制造光电装置(5；50；55)的方法，包括以下步骤：
(1)在基板(90)上形成发光二极管(18)，每个发光二极管(18)都包括与所述基板接触的圆柱形、圆锥形、或截头圆锥形半导体元件(66；80)；
(2)使所述基板至少在所述发光二极管的位置处变薄；以及
(3)使所述基板变形以形成使所述发光二极管搁置在其上的至少凹形部分或凸起部分(15；56)，所述部分的挠度的幅值大于所述部分的弦的1/20，在每个半导体元件与所述部分之间的接触表面的挠度的幅值小于或等于0.5μm。
12.根据权利要求11所述的方法，其中在步骤(3)处，所述基板(90)夹置在第一部分与第二部分(102,104；122,126)之间，所述第一部分与第二部分的至少一个包括具有与所述部分(15；56)互补的形状的突出部(108)或腔体(124)。
13.根据权利要求12所述的方法，其中所述突出部(108)包括可变形材料。
14.根据权利要求11到13任一项所述的方法，其中步骤(2)包括在与所述发光二极管(18)相对的一侧上将开口(96)蚀刻到所述基板(90)中。
15.根据权利要求11到13中任一项所述的方法，其中步骤(2)包括将把手(120)紧固在所述发光二极管(18)的一侧上并且使整个基板(90)变薄。
CN201580030680.4A 2014-04-09 2015-03-27 具有发光二极管与改进的辐射图的光电装置 Active CN106415857B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
FR1453148A FR3019938B1 (fr) 2014-04-09 2014-04-09 Dispositif optoelectronique a diodes electroluminescentes a diagramme d'emission ameliore
FR1453148 2014-04-09
PCT/FR2015/050810 WO2015155437A1 (fr) 2014-04-09 2015-03-27 Dispositif optoelectronique a diodes electroluminescentes et a diagramme d'emission ameliore

Publications (2)

Publication Number Publication Date
CN106415857A CN106415857A (zh) 2017-02-15
CN106415857B true CN106415857B (zh) 2019-12-31

Family

ID=51063633

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201580030680.4A Active CN106415857B (zh) 2014-04-09 2015-03-27 具有发光二极管与改进的辐射图的光电装置

Country Status (6)

Country Link
US (1) US10115864B2 (zh)
EP (1) EP3130010B1 (zh)
KR (1) KR102299136B1 (zh)
CN (1) CN106415857B (zh)
FR (1) FR3019938B1 (zh)
WO (1) WO2015155437A1 (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10480719B2 (en) * 2016-08-16 2019-11-19 King Abdullah University Of Science And Technology Ultrabroad linewidth orange-emitting nanowires LED for high CRI laser-based white lighting and gigahertz communications
CN107749437A (zh) * 2017-11-17 2018-03-02 广州市香港科大霍英东研究院 可挠性发光二极管制程及其结构
KR102043063B1 (ko) 2017-12-05 2019-11-11 엘지전자 주식회사 차량용 램프 및 차량
TWI690102B (zh) * 2019-01-04 2020-04-01 友達光電股份有限公司 發光裝置及其製造方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN203038972U (zh) * 2013-01-04 2013-07-03 北京半导体照明科技促进中心 Led模组封装结构

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3495928A (en) 1964-11-20 1970-02-17 Ciba Ltd Dyeing process
KR0132018B1 (ko) * 1994-01-27 1998-04-14 김만제 세원형 그레이팅 표면 방출형 레이저 다이오드
JP2002340989A (ja) * 2001-05-15 2002-11-27 Semiconductor Energy Lab Co Ltd 測定方法、検査方法及び検査装置
KR101308701B1 (ko) * 2006-02-21 2013-09-13 삼성디스플레이 주식회사 점광원, 이를 갖는 광 출사 모듈 및 표시장치
US20070247852A1 (en) * 2006-04-21 2007-10-25 Xiaoping Wang Multi chip LED lamp
US7977696B2 (en) * 2006-05-31 2011-07-12 Fujikura Ltd. Light-emitting element mounting substrate, light-emitting element package, display device, and illumination device
TW200847469A (en) * 2007-05-23 2008-12-01 Tysun Inc Substrates of curved surface for light emitting diodes
KR20100024231A (ko) 2008-08-25 2010-03-05 삼성전자주식회사 광추출 효율이 향상된 발광 소자, 이를 포함하는 발광 장치, 상기 발광 소자 및 발광 장치의 제조 방법
JP4881358B2 (ja) * 2008-08-28 2012-02-22 株式会社東芝 発光装置
KR101039881B1 (ko) * 2009-12-21 2011-06-09 엘지이노텍 주식회사 발광소자 및 그를 이용한 라이트 유닛
CN102762965A (zh) * 2010-02-16 2012-10-31 日本电气株式会社 红外线传感器、红外线检测装置以及电子设备
FR2983639B1 (fr) * 2011-12-01 2014-07-18 Commissariat Energie Atomique Dispositif optoelectronique comprenant des nanofils de structure coeur/coquille
US8944662B2 (en) * 2012-08-13 2015-02-03 3M Innovative Properties Company Diffractive luminaires
CN203028972U (zh) 2012-11-12 2013-07-03 林汉昆 带镜子的咖啡机

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN203038972U (zh) * 2013-01-04 2013-07-03 北京半导体照明科技促进中心 Led模组封装结构

Also Published As

Publication number Publication date
KR20160143694A (ko) 2016-12-14
WO2015155437A1 (fr) 2015-10-15
CN106415857A (zh) 2017-02-15
EP3130010A1 (fr) 2017-02-15
EP3130010B1 (fr) 2018-04-18
FR3019938B1 (fr) 2017-09-01
FR3019938A1 (fr) 2015-10-16
US20170033264A1 (en) 2017-02-02
KR102299136B1 (ko) 2021-09-06
US10115864B2 (en) 2018-10-30

Similar Documents

Publication Publication Date Title
CN107112344B (zh) 具有发光二极管的光电子设备
CN110265389B (zh) 包括发光二极管和控制电路的光电子装置
CN111668204A (zh) 用于制造具有发光二极管的光电子器件的方法
CN106415857B (zh) 具有发光二极管与改进的辐射图的光电装置
CN110379900B (zh) 发光二极管及其制造方法
US10923530B2 (en) Optoelectronic device with light-emitting diodes
US10134806B2 (en) Semiconductor light emitting device
CN110313069B (zh) 具有发光二极管的光电设备
CN105009308A (zh) 用于创建多孔反射接触件的方法和装置
TW201128803A (en) Devices on textured substrates and methods for fabricating semiconductive devices
CN102117870A (zh) 垂直发光二极管及其制造方法
EP1618613B1 (en) Methods of forming light-emitting devices
TW201312792A (zh) 發光二極體結構及其製造方法
US20160276539A1 (en) Semiconductor light-emitting element
US20160104814A1 (en) Vertical-type semiconductor light-emmitting device and method of fabricating the vertical-type light-emitting device
CN104882461A (zh) 发光二极管及其制造方法
CN113193091B (zh) 具有谐振腔的发光二极管结构及其制造方法
US20150263229A1 (en) Semiconductor light-emitting device and method of manufacturing the same
US11605759B2 (en) Optoelectronic device comprising light-emitting diodes
US11380818B2 (en) Semiconductor light emitting device
WO2023142147A1 (en) Micro led structure and micro display panel
WO2023142151A1 (en) Micro led structure and micro display panel
WO2023142152A1 (en) Micro led structure and micro display panel
WO2023142150A1 (en) Micro led structure and micro display panel
JP6013897B2 (ja) 半導体発光素子及びその製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant