CN105390079B - Gip 检测电路和平板显示装置 - Google Patents

Abstract

在本发明提供的GIP检测电路和平板显示装置中，通过第六晶体管和第七晶体管分别将高电平和低电平耦合到检测端，消除检测端的噪声，从而提高所述GIP检测电路的测试效果。

Description

GIP检测电路和平板显示装置

技术领域

本发明涉及平板显示技术领域，特别涉及一种GIP检测电路和平板显示装置。

背景技术

近年来，随着信息技术、无线移动通讯和信息家电的快速发展与应用，人们对电子产品的依赖性与日俱增，更带来各种显示技术及显示装置的蓬勃发展。平板显示装置具有完全平面化、轻、薄、省电等特点，因此得到了广泛的应用。

目前，为了降低平板显示装置的制造成本并藉以实现窄边框的目的，在制造过程中通常采用GIP(Gate in Panel，门面板)技术，直接将栅极驱动电路(即GIP电路)集成于平板显示面板上。GIP电路产生并输出多级GIP信号，平板显示面板的各个像素根据GIP电路提供的GIP信号进行选通，各级GIP信号正常与否都会直接影响平板显示面板的显示效果。一旦某一级GIP信号出现异常，就无法选通对应的像素，所述平板显示面板100就会出现屏体不工作、屏体某一行显示异常或者屏体前一部分图片显示正常而后一部分图片显示异常这些异常情况。

因此，对栅极驱动电路输出的各级GIP信号进行检测是非常必要的。如果没有对栅极驱动电路输出的GIP信号进行检测，很难判定是不是栅极驱动电路的问题。

然而，在GIP信号的检测过程中发现，现有的GIP检测电路由于输出噪声比较大，会影响测试效果。请参考图1，其为现有技术的GIP检测电路输出的信号波形图。如图1所示，现有技术的GIP检测电路所输出的信号波形图中，出现了非常明显的噪声(图中椭圆型虚线所示部分)。可见，现有的GIP检测电路的测试效果比较差。

基此，如何解决现有的GIP检测电路由于输出噪声大而影响测试效果的问题，成了本领域技术人员亟待解决的一个技术问题。

发明内容

本发明的目的在于提供一种GIP检测电路和平板显示装置，以解决现有技术中GIP检测电路由于输出噪声大而影响测试效果的问题。

为解决上述问题，本发明提供一种GIP检测电路，所述GIP检测电路包括：多个依次连接的检测单元，每个检测单元均包括：第一晶体管至第七晶体管、电容器、检测端、起始信号端、第一时钟信号端、第二时钟信号端、第一栅极信号端、第二栅极信号端以及输出端；

其中，第一晶体管连接在起始信号端与第一节点之间，第一晶体管的栅极与第一时钟信号端连接；第二晶体管连接在第二时钟信号端与输出端之间，第二晶体管的栅极连接至第一节点；第三晶体管连接在第一栅极信号端与第二节点之间，第三晶体管的栅极与输出端连接；第四晶体管连接在第二节点与第二栅极信号端之间，第四晶体管的栅极与第一时钟信号端连接；第五晶体管连接在第一栅极信号端与输出端之间，第五晶体管的栅极连接至第二节点；第六晶体管连接在第七晶体管与输出端之间，第六晶体管的栅极连接至第一节点；第七晶体管连接在第六晶体管与检测端之间且源漏短接，第七晶体管的栅极连接至第二节点；电容器连接在第一节点与输出端之间。

可选的，在所述GIP检测电路中，所述第一栅极信号端用于接收高电平号，第二栅极信号端用于接收低电平信号。

可选的，在所述GIP检测电路中，所述第一晶体管至第七晶体管均为薄膜晶体管。

可选的，在所述GIP检测电路中，所述第一晶体管至第七晶体管均为P型薄膜晶体管。

可选的，在所述GIP检测电路中，所述第一晶体管和第四晶体管的导通和截止均由所述第一时钟信号线提供的第一时钟信号控制，所述第二晶体管和第六晶体管的导通和截止均由所述第一节点的电位控制，所述第五晶体管和第七晶体管的导通和截止均由所述第二节点的电位控制。

可选的，在所述GIP检测电路中，还包括：第一检测信号线、第二检测信号线、第一时钟信号线以及第二时钟信号线，每个检测单元分别与所述第一检测信号线、第二检测信号线、第一时钟信号线以及第二时钟信号线连接。

可选的，在所述GIP检测电路中，所述检测单元的数量为n个，n为自然数；

其中，奇数行的检测单元的检测端均与所述第一检测信号线连接，偶数行的检测单元的检测端均与所述第二检测信号线连接。

相应的，本发明还提供了一种平板显示装置，所述平板显示装置包括：阵列基板和如上所述的GIP检测电路；

所述GIP检测电路设置于所述阵列基板上。

可选的，在所述的平板显示装置中，所述阵列基板具有多个像素，所述多个像素呈n行m列的阵列分布，n和m均为自然数。

可选的，在所述的平板显示装置中，所述GIP检测电路中检测单元的数量与所述像素的行数相同。

综上所述，在本发明提供的GIP检测电路和平板显示装置中，通过第六晶体管和第七晶体管分别将高电平和低电平耦合到检测端，消除检测端的噪声，从而提高所述GIP检测电路的测试效果。

附图说明

图1是现有技术的GIP检测电路输出的信号波形图；

图2是本发明实施例的GIP检测电路的结构示意图；

图3是本发明实施例的检测单元的结构示意图；

图4是本发明实施例的GIP检测电路的时序波形图；

图5是本发明实施例的GIP检测电路输出的信号波形图。

具体实施方式

以下结合附图和具体实施例对本发明提出一种GIP检测电路和平板显示装置作进一步详细说明。根据下面说明和权利要求书，本发明的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。

请结合参考图2和图3，其为本发明实施例的GIP检测电路的结构示意图。如图2和图3所示，所述GIP检测电路100包括：多个依次连接的检测单元10，每个检测单元10均包括：第一晶体管M1至第七晶体管M7、电容器C1、检测端DO/DE、起始信号端SIN、第一时钟信号端XCK、第二时钟信号端CK、第一栅极信号端VGH、第二栅极信号端VGL以及输出端OUT；

其中，第一晶体管M1连接在起始信号端SIN与第一节点N1之间，第一晶体管M1的栅极与第一时钟信号端XCK连接；第二晶体管M2连接在第二时钟信号端CK与输出端OUT之间，第二晶体管M2的栅极连接至第一节点N1；第三晶体管M3连接在第一栅极信号端VGH与第二节点N2之间，第三晶体管M3的栅极与输出端OUT连接；第四晶体管M4连接在第二节点N2与第二栅极信号端VGL之间，第四晶体管M4的栅极与第一时钟信号端XCK连接；第五晶体管M5连接在第一栅极信号端VGH与输出端OUT之间，第五晶体管M5的栅极连接至第二节点N2；第六晶体管M6连接在第七晶体管M7与输出端OUT之间，第六晶体管M6的栅极连接至第一节点N1；第七晶体管M7连接在第六晶体管M6与检测端DO/DE之间且源漏短接，第七晶体管M7的栅极连接至第二节点N2；电容器C1连接在第一节点N1与输出端OUT之间。

具体的，第一晶体管M1的第一电极与起始信号端SIN连接，第一晶体管M1的第二电极连接至第一节点N1，第一晶体管M1的栅极与第一时钟信号端XCK连接；第二晶体管M2的第一电极与第二时钟信号端CK连接，第二晶体管M2的第二电极与输出端OUT连接，第二晶体管M2的栅极连接至第一节点N1；第三晶体管M3的第一电极与第一栅极信号端VGH连接，第三晶体管M3的第二电极连接至第二节点N2，第三晶体管M3的栅极与输出端OUT连接；第四晶体管M4的第一电极连接至第二节点N2，第四晶体管M4的第二电极与第二栅极信号端VGL连接，第四晶体管M4的栅极与第一时钟信号端XCK连接；第五晶体管M5的第一电极与第一栅极信号端VGH连接，第五晶体管M5的第二电极与输出端OUT连接，第五晶体管M5的栅极连接至第二节点N2；第六晶体管M6的第一电极与第七晶体管M7的第一电极和第二电极连接，第六晶体管M6的第二电极与输出端OUT连接，第六晶体管M6的栅极连接至第一节点N1；第七晶体管M7的第一电极和第二电极均与检测端DO/DE连接，第七晶体管M7的栅极连接至第二节点N2。

这里，第一电极和第二电极是不同的电极。例如，当第一电极被设置为源极时，第二电极被设置为漏极。

优选的，所述第一晶体管M1至第七晶体管M7均为薄膜晶体管。所述第一晶体管M1至第七晶体管M7可以选用P型薄膜晶体管，也可以选用N型薄膜晶体管。公知的，P型薄膜晶体管在栅极信号为低电平位时导通，N型薄膜晶体管在栅极信号为高电平位时导通。因此，只要将选择的晶体管类型与导通电位相匹配即可。

本实施例中，所述第一晶体管M1至第七晶体管M7均为P型薄膜晶体管。

请继续参考图2，所述GIP检测电路100还包括第一检测信号线DO、第二检测信号线DE、第一时钟信号线CLK1以及第二时钟信号线CLK2，每个检测单元10分别与所述第一检测信号线DO、第二检测信号线DE、第一时钟信号线CLK1以及第二时钟信号线CLK2连接。

其中，所述检测单元10的检测端DO/DE用于输出第一检测信号或第二检测信号，起始信号端SIN用于接收起始信号，第一时钟信号端XCK用于接收所述第一时钟信号线CLK1提供的第一时钟信号，第二时钟信号端CK用于接收所述第二时钟信号线CLK2提供的第二时钟信号，第一栅极信号端VGH用于接收高电平信号，第二栅极信号端VGL用于接收低电平信号，所述输出端OUT用于输出GIP信号。

本实施例中，所述第一时钟信号和第二时钟信号是高低电平相反的数字信号，即所述第一时钟信号的上升沿对应所述第二时钟信号的下降沿，所述第一时钟信号的下升沿对应所述第二时钟信号的上升沿。

本发明中，所述检测单元10对所述GIP信号进行调制，形成并输出第一检测信号或第二检测信号，因此根据所述第一检测信号或第二检测信号能够判断GIP信号是否正常。

下面结合图4所示的时序波形图对本发明的GIP检测电路的工作过程(即检测方法)进行说明。

在T1时间段，起始信号端SIN接收的起始信号和第一时钟信号端XCK接收的第一时钟信号均为低电平(0)，第二时钟信号端CK接收的第二时钟信号为高电平(1)，第一晶体管M1导通并输出低电平(0)至第一节点N1，第二晶体管M2导通并通过第二晶体管M2输出高电平(1)。以第n个检测单元10为例，其中，n为奇数且小于等于N，即获得如图4所示的在T1时间段输出端OUT_n为高电平(1)。

在T2时间段，第一级检测单元10的起始信号端SIN接收的起始信号和第一时钟信号端XCK接收的第一时钟信号均由低电平(0)变为高电平(1)，第二时钟信号端CK接收的第二时钟信号由高电平(1)变为低电平(0)，第一晶体管M1截止，第一节点N1的电位被耦合到更低的电位，第二晶体管M2导通并通过第二晶体管M2输出低电平(0)，即获得如图4所示的在T2时间段输出OUT_n为低电平(0)。同时，第一级检测单元10的输出OUT输出的低电平(0)作为下一级检测单元10的起始信号。

在T3时间段，第一级检测单元10的起始信号端SIN接收的起始信号保持高电平(1)，第一时钟信号端XCK接收的第一时钟信号由高电平(1)变为低电平(0)，第二时钟信号端CK接收的第二时钟信号由低电平(0)变为高电平(1)，第一晶体管M1和第五晶体管M5导通，并通过第五晶体管M5输出高电平(1)，即获得如图4所示的在T3时间段输出OUT_n为高电平(1)。同时，第一级检测单元10输出端OUT输出的高电平(1)作为所述下一级栅极驱动检测单元输入单元的输入信号。

第n个检测单元10在T2时间段时产生并输出的低电平(0)作为了下个检测单元10的起始信号IN，即对于第n+1个检测单元10，在被触发时，下个检测单元10接收的起始信号IN为低电平(0)，且其第一时钟信号端XCK接收的第一时钟信号为低电平(0)，第二时钟信号端CK接收的第二时钟信号为高电平(1)，可按照上面对T1时间段的描述，得知第n+1个检测单元10输出OUT_n+1为高电平(1)。

以此继续，在T3时间段，第n+1个检测单元10的输出OUT_n+1为低电平(0)。以此类推，即可获得图4所示的第n+2个、第n+3个……检测单元10的输出信号，从而在检测端DO/DE分别获得次序为偶数的检测单元10所输出的GIP检测信号以及次序为奇数的检测单元10所输出的GIP检测信号。

在所述GIP检测电路100的工作过程中，当第一节点N1变为高电平时，该高电平信号通过第六晶体管M6管耦合到检测端DO/DE，此时第二节点N2为低电平，该低电平信号通过第七晶体管M7管耦合到检测端DO/DE端。由此，消除了检测端DO/DE的噪声，提高了检测端DO/DE的检测能力。

相应的，本发明还提供一种平板显示装置。请继续参考图2，所述平板显示装置包括：一阵列基板(图中未示出)和GIP检测电路100，所述GIP检测电路100设置于所述阵列基板上。

具体的，所述阵列基板上具有多个像素，所述多个像素呈m×n的阵列分布，其中，m为像素110的列数，n为像素110的行数，m和n为均为自然数。所述GIP检测电路100中的检测单元10的数量可以与阵列基板上像素的行数相对应，从而每个检测单元10检测每行像素所对应的GIP信号，并且这些检测单元10可以是相互制约，例如只有前一个检测单元10检测正常，下一个检测单元10才会触发。

在本发明中，所述GIP检测电路100有n个检测单元10，所述n的取值和分辨率相关。其中，偶数行的检测单元10的检测端DO/DE并联，并连接至第二检测信号线DE。奇数行检测单元10的检测端DO/DE并联，并连接至第一检测信号线DO。通过检测第一检测信号线DO和第二检测信号线DE所输出的检测信号，可判断GIP信号是否异常。

相应的，所述GIP检测电路100具有n个输出端OUT，所述n个输出端OUT用于输出n级GIP信号。其中，奇数级的GIP信号通过检测端DO/DE传输给第一检测信号线DO，偶数级的GIP信号通过检测端DO/DE传输给第二检测信号线DE。所述GIP检测电路100通过所述第一检测信号线DO和第二检测信号线DE输出检测信号。

请参考图5，其为本发明实施例的GIP检测电路输出的检测信号的波形图。如图5所示，采用本发明实施例提供的GIP检测电路对GIP信号进行检测，所获得的检测信号的波形图中，基本没有噪声。可见，所述GIP检测电路的测试效果非常好。

本实施例中，由于GIP检测电路100设置于阵列基板上，能够直接检测到GIP信号是否正常，而且所述GIP检测电路100的输出噪声很小，不会影响测试效果。

综上，在本发明实施例提供的GIP检测电路和平板显示装置中，通过第六晶体管和第七晶体管分别将高电平和低电平耦合到检测端，消除检测端的噪声，从而提高所述GIP检测电路的测试效果。

上述描述仅是对本发明较佳实施例的描述，并非对本发明范围的任何限定，本发明领域的普通技术人员根据上述揭示内容做的任何变更、修饰，均属于权利要求书的保护范围。

Claims (10)

1.一种GIP检测电路，其特征在于，包括：多个依次连接的检测单元，每个检测单元均包括：第一晶体管至第七晶体管、电容器、检测端、起始信号端、第一时钟信号端、第二时钟信号端、第一栅极信号端、第二栅极信号端以及输出端；

其中，第一晶体管连接在起始信号端与第一节点之间，第一晶体管的栅极与第一时钟信号端连接；第二晶体管连接在第二时钟信号端与输出端之间，第二晶体管的栅极连接至第一节点；第三晶体管连接在第一栅极信号端与第二节点之间，第三晶体管的栅极与输出端连接；第四晶体管连接在第二节点与第二栅极信号端之间，第四晶体管的栅极与第一时钟信号端连接；第五晶体管连接在第一栅极信号端与输出端之间，第五晶体管的栅极连接至第二节点；第六晶体管连接在第七晶体管与输出端之间，第六晶体管的栅极连接至第一节点；第七晶体管连接在第六晶体管与检测端之间且源漏短接，第七晶体管的栅极连接至第二节点；电容器连接在第一节点与输出端之间。

2.如权利要求1所述的GIP检测电路，其特征在于，所述第一栅极信号端用于接收高电平号，第二栅极信号端用于接收低电平信号。

3.如权利要求1所述的GIP检测电路，其特征在于，所述第一晶体管至第七晶体管均为薄膜晶体管。

4.如权利要求3所述的GIP检测电路，其特征在于，所述第一晶体管至第七晶体管均为P型薄膜晶体管。

5.如权利要求1所述的GIP检测电路，其特征在于，所述第一晶体管和第四晶体管的导通和截止均由所述第一时钟信号线提供的第一时钟信号控制，所述第二晶体管和第六晶体管的导通和截止均由所述第一节点的电位控制，所述第五晶体管和第七晶体管的导通和截止均由所述第二节点的电位控制。

6.如权利要求1所述的GIP检测电路，其特征在于，还包括：第一检测信号线、第二检测信号线、第一时钟信号线以及第二时钟信号线，每个检测单元分别与所述第一时钟信号线以及第二时钟信号线连接，奇数行的检测单元的检测端均与所述第一检测信号线连接，偶数行的检测单元的检测端均与所述第二检测信号线连接。

7.如权利要求6所述的GIP检测电路，其特征在于，所述检测单元的数量为n个，n为自然数。

8.一种平板显示装置，其特征在于，包括：阵列基板和如权利要求1至7中任一项所述的GIP检测电路；

所述GIP检测电路设置于所述阵列基板上。

9.如权利要求8所述的平板显示装置，其特征在于，所述阵列基板具有多个像素，所述多个像素呈n行m列的阵列分布，n和m均为自然数。

10.如权利要求9所述的平板显示装置，其特征在于，所述GIP检测电路中检测单元的数量与所述像素的行数相同。