CN105376960A - 带电路的悬挂基板的制造方法 - Google Patents

带电路的悬挂基板的制造方法 Download PDF

Info

Publication number
CN105376960A
CN105376960A CN201510450294.2A CN201510450294A CN105376960A CN 105376960 A CN105376960 A CN 105376960A CN 201510450294 A CN201510450294 A CN 201510450294A CN 105376960 A CN105376960 A CN 105376960A
Authority
CN
China
Prior art keywords
distribution
peristome
base board
metal
curability
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201510450294.2A
Other languages
English (en)
Other versions
CN105376960B (zh
Inventor
山内大辅
坂仓孝俊
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nitto Denko Corp
Original Assignee
Nitto Denko Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nitto Denko Corp filed Critical Nitto Denko Corp
Publication of CN105376960A publication Critical patent/CN105376960A/zh
Application granted granted Critical
Publication of CN105376960B publication Critical patent/CN105376960B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/421—Blind plated via connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/05—Insulated conductive substrates, e.g. insulated metal substrate
    • H05K1/056—Insulated conductive substrates, e.g. insulated metal substrate the metal substrate being covered by an organic insulating layer
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B5/00—Recording by magnetisation or demagnetisation of a record carrier; Reproducing by magnetic means; Record carriers therefor
    • G11B5/48—Disposition or mounting of heads or head supports relative to record carriers ; arrangements of heads, e.g. for scanning the record carrier to increase the relative speed
    • G11B5/4806—Disposition or mounting of heads or head supports relative to record carriers ; arrangements of heads, e.g. for scanning the record carrier to increase the relative speed specially adapted for disk drive assemblies, e.g. assembly prior to operation, hard or flexible disk drives
    • G11B5/486—Disposition or mounting of heads or head supports relative to record carriers ; arrangements of heads, e.g. for scanning the record carrier to increase the relative speed specially adapted for disk drive assemblies, e.g. assembly prior to operation, hard or flexible disk drives with provision for mounting or arranging electrical conducting means or circuits on or along the arm assembly
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0073—Masks not provided for in groups H05K3/02 - H05K3/46, e.g. for photomechanical production of patterned surfaces
    • H05K3/0082—Masks not provided for in groups H05K3/02 - H05K3/46, e.g. for photomechanical production of patterned surfaces characterised by the exposure method of radiation-sensitive masks
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/027—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed by irradiation, e.g. by photons, alpha or beta particles
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/44—Manufacturing insulated metal core circuits or other insulated electrically conductive core circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B5/00—Recording by magnetisation or demagnetisation of a record carrier; Reproducing by magnetic means; Record carriers therefor
    • G11B5/48—Disposition or mounting of heads or head supports relative to record carriers ; arrangements of heads, e.g. for scanning the record carrier to increase the relative speed
    • G11B5/4806—Disposition or mounting of heads or head supports relative to record carriers ; arrangements of heads, e.g. for scanning the record carrier to increase the relative speed specially adapted for disk drive assemblies, e.g. assembly prior to operation, hard or flexible disk drives
    • G11B5/484—Integrated arm assemblies, e.g. formed by material deposition or by etching from single piece of metal or by lamination of materials forming a single arm/suspension/head unit
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09509—Blind vias, i.e. vias having one side closed
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/0969—Apertured conductors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/03—Metal processing
    • H05K2203/0323—Working metal substrate or core, e.g. by etching, deforming
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/09—Treatments involving charged particles
    • H05K2203/095—Plasma, e.g. for treating a substrate to improve adhesion with a conductor or for cleaning holes
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/06—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process
    • H05K3/061—Etching masks
    • H05K3/064—Photoresists

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Adjustment Of The Magnetic Head Position Track Following On Tapes (AREA)
  • Insulated Metal Substrates For Printed Circuits (AREA)
  • Supporting Of Heads In Record-Carrier Devices (AREA)
  • Manufacturing Of Printed Wiring (AREA)
  • Structure Of Printed Boards (AREA)
  • Physics & Mathematics (AREA)
  • Plasma & Fusion (AREA)

Abstract

本发明提供一种带电路的悬挂基板的制造方法，带电路的悬挂基板的制造方法包括以下工序：准备金属支承层的工序；在金属支承层之上以形成有开口部的方式利用感光性固化性绝缘组合物形成固化性绝缘层的工序；使固化性绝缘层固化而形成绝缘层的工序；对金属支承层的自开口部暴露的部分实施微波等离子体处理的工序；以及将金属导通部形成于金属支承层的自开口部暴露的部分之上的工序。

Description

带电路的悬挂基板的制造方法
技术领域
本发明涉及一种带电路的悬挂基板的制造方法、详细而言涉及一种用于硬盘驱动器的带电路的悬挂基板的制造方法。
背景技术
公知一种包括金属支承基板、形成于金属支承基板之上的基底绝缘层以及形成于基底绝缘层之上的配线等导体图案在内的带电路的悬挂基板，该悬挂基板用于搭载磁头而应用于硬盘驱动器等。
导体图案包括写入配线和读取配线，各配线的前端部与磁头相连接，后端部与外部基板相连接。并且，为了降低信号传输中的噪声，导体图案包括1对写入配线和1对读取配线，各写入配线和各读取配线通常采用差动信号配线，该差动信号配线包括用于传输第1电信号的第1配线和用于传输相位与第1电信号的相位相反的第2电信号的第2配线。
然而，在这样的差动信号配线中，会产生差动阻抗，因此需要降低差动阻抗。
于是，公知有一种将作为1对写入配线的第1配线、第2配线和作为1对读取配线的第1配线、第2配线交替地配置的结构(交错配线)。在该结构中，需要使第1配线和第2配线以不接触的方式交叉。即，需要将一个配线(第1配线)以跨过另一个配线(第2配线)的方式进行电连接。
作为这样的方法，例如，在日本特开2012－114217号公报中公开了一种悬挂基板：在跨过第2配线的一侧和与该一侧相反的一侧分别形成有贯穿基底绝缘层并将第1配线和金属支承基板相连接的金属导通部。在该悬挂基板中，位于一侧的第1配线经由位于一侧的金属导通部、金属支承基板以及位于另一侧的金属导通部而与位于另一侧的第1配线电连接，因此，第1配线能够在不与第2配线相接触的情况下与第2配线交叉。
在悬挂基板中，越来越需要更多数量的与外部相连接的端子部、相应的配线。因此，要求使形成于悬挂基板之上的导体图案进一步小型化，对于金属导通部，也要求其小型化。
另外，在日本特开2012－114217号公报的悬挂基板中，在金属支承基板之上以使基底绝缘层形成有使金属支承基板暴露的俯视圆形状的开口部的方式形成有基底绝缘层的图案，接着，在该开口部形成有金属导通部。
然而，在使金属暴露面更小型时，会产生使金属导通部与金属暴露面之间的界面处的电阻值增加的比例变大这样的不良情况。
发明内容
本发明的目的在于，提供一种能够降低金属导通部与金属支承层之间的界面处的电阻值的带电路的悬挂基板的制造方法。
本发明提供一种带电路的悬挂基板的制造方法，其特征在于，该带电路的悬挂基板的制造方法包括以下工序：准备金属支承层的工序；在所述金属支承层之上以形成有开口部的方式利用感光性固化性绝缘组合物形成固化性绝缘层的工序；使所述固化性绝缘层固化而形成绝缘层的工序；对所述金属支承层的自所述开口部暴露的部分实施微波等离子体处理的工序；以及将金属导通部形成于所述金属支承层的自所述开口部暴露的部分之上的工序。
采用这样的带电路的悬挂基板的制造方法，由于在使固化性绝缘层固化之后，对金属支承层的自开口部暴露的部分实施微波等离子体处理，因此能够有效地去除已附着于暴露的金属支承层表面的异物(来自固化性绝缘层的成分)。其结果，能够降低金属导通部与金属支承层之间的界面处的电阻值。
另外，在本发明的带电路的悬挂基板的制造方法中，优选的是，在所述金属支承层之上以形成有开口部的方式形成固化性绝缘层的工序是将含有所述感光性固化性绝缘组合物的溶液涂敷在所述金属支承层之上并进行显影的工序。
采用这样的带电路的悬挂基板的制造方法，能够精度良好地形成更小的开口部。
另外，在本发明的带电路的悬挂基板的制造方法中，优选的是，用于所述微波等离子体处理的气体含有非活性气体。
采用这样的带电路的悬挂基板的制造方法，能够更有效地去除已附着于暴露的金属支承层表面的异物。其结果，能够使金属导通部与金属支承层之间的界面处的电阻值更可靠地降低。
另外，在本发明的带电路的悬挂基板的制造方法中，优选的是，所述金属导通部将差动信号配线电连接。
采用这样的带电路的悬挂基板的制造方法，能够降低电信号的噪声。
另外，在本发明的带电路的悬挂基板的制造方法中，优选的是，所述开口部和所述金属导通部分别形成有多个，多个所述金属导通部经由所述金属支承层相互电连接。
采用这样的带电路的悬挂基板的制造方法，由于能够使各配线以不接触的方式相互交叉，因此能够提高配线的配置的自由度。另外，由于不必增加绝缘层的数量，因此能够谋求带电路的悬挂基板的薄膜化和低成本。
采用本发明的带电路的悬挂基板的制造方法，能够降低金属导通部与金属支承层之间的界面处的电阻值。
附图说明
图1表示的是通过本发明的带电路的悬挂基板的制造方法的一实施方式制得的带电路的悬挂基板的俯视图。
图2A和图2B是图1所示的带电路的悬挂基板的配线交叉区域的放大图，图2A表示的是俯视图，图2B表示的是仰视图。
图3是图1所示的带电路的悬挂基板的信号配线连接部的放大图，是图2A的A－A剖视图。
图4A～图4E是说明图1所示的带电路的悬挂基板的制造方法的工序图，是图2A的B－B剖视图，图4A表示的是准备金属支承层的工序，图4B表示的是形成感光性固化性基底覆膜的工序，图4C表示的是对感光性固化性基底覆膜进行曝光的工序，图4D表示的是对感光性固化性基底覆膜进行显影的工序，图4E表示的是使固化性绝缘层固化的工序。
图5A～图5D是接着图4A～图4E继续说明图1所示的带电路的悬挂基板的制造方法的工序图，是图2A的B－B剖视图，图5A表示的是实施微波等离子体处理的工序，图5B表示的是形成金属导通部的工序，图5C表示的是形成覆盖绝缘层的工序，图5D表示的是形成支承开口部的工序。
具体实施方式
在图1中，将纸面左侧作为前侧(第1方向一侧)，将纸面右侧作为后侧(第1方向另一侧)，将纸面上侧作为左侧(第2方向一侧)，将纸面下侧作为右侧(第2方向另一侧)，将纸面近前侧作为上侧(第3方向一侧、即厚度方向一侧)，将纸面进深侧作为下侧(第3方向另一侧、即厚度方向另一侧)。图1以外的附图也以图1的方向为基准。此外，在图1～图3中，为了清楚地表示导体图案5和信号配线连接部11的配置而省略了覆盖绝缘层6。
如图1所示，带电路的悬挂基板1形成为沿长度方向延伸的平带状，如图5D所示，带电路的悬挂基板1包括金属支承层2、形成于金属支承层2之上的作为绝缘层的基底绝缘层3、形成于基底绝缘层3之上的导体图案5、以及以覆盖导体图案5的方式形成于基底绝缘层3之上的覆盖绝缘层6。
金属支承层2形成为与带电路的悬挂基板1的俯视形状相对应的形状。另外，在金属支承层2上形成有沿厚度方向贯穿金属支承层2的狭缝21和后述的支承开口部23，后述的磁头侧端子7在左右方向上处于该狭缝21的左右方向的两部分之间。
作为形成金属支承层2的金属材料，可列举出例如不锈钢、42合金、铝、铜－铍、磷青铜等。优选列举出不锈钢。
金属支承层2的厚度例如为8μm以上，优选为10μm以上，并且例如为50μm以下，优选为30μm以下。
基底绝缘层3在金属支承层2的上表面上形成为与导体图案5和信号配线连接部11(后述)相对应的图案。此外，在基底绝缘层3中的位于信号配线连接部11的部分上形成有后述的开口部13。
作为形成基底绝缘层3的绝缘材料，可列举出例如聚酰亚胺树脂、聚酰胺酰亚胺树脂、丙烯酸树脂、聚醚腈树脂、聚醚砜树脂、聚对苯二甲酸乙二醇酯树脂、聚萘二甲酸乙二醇酯树脂、聚氯乙烯树脂等合成树脂等。
形成基底绝缘层3的绝缘材料优选为例如聚酰亚胺树脂、聚酰胺酰亚胺树脂、丙烯酸树脂(聚甲基丙烯酸甲酯(PMMA)等)等。更优选列举出聚酰亚胺树脂。
基底绝缘层3的厚度例如为1μm以上，优选为3μm以上，并且例如为35μm以下，优选为33μm以下。
导体图案5包括与带电路的悬挂基板1的前端部相连接的磁头侧端子7、与带电路的悬挂基板1的后端部相连接的外部侧端子17、以及与磁头侧端子7和外部侧端子17相连接的信号配线8。
磁头侧端子7以在左右方向上隔开间隔的方式在带电路的悬挂基板1的前端部配置有多个(4个)，各磁头侧端子7形成为在前后方向上较长的俯视大致矩形状。
外部侧端子17以在左右方向上隔开间隔的方式在带电路的悬挂基板1的后端部配置有多个(4个)，各外部侧端子17形成为在前后方向上较长的俯视大致矩形状。
信号配线8包括1对写入配线8W和1对读取配线8R。
1对写入配线8W以相互平行且沿着带电路的悬挂基板1的左侧端部延伸的方式配置于磁头侧端子7与外部侧端子17之间。
各写入配线8W包括第1配线19和第2配线20。即，1对写入配线8W包括1对第1配线19和1对第2配线20。
1对第1配线19以在左右方向上相互隔开间隔的方式并列配置。各第1配线19在前端部与磁头侧端子7相连接，在后端部与外部侧端子17相连接。
1对第2配线20位于1对第1配线19的左右方向内侧，且以在左右方向上相互隔开间隔的方式并列配置。
具体而言，与左右方向外侧的写入配线8W的第1配线19A相对应的第2配线20A以与左右方向内侧的写入配线8W的第1配线19B相邻的方式配置。另外，与左右方向内侧的写入配线8W的第1配线19B相对应的第2配线20B以与左右方向外侧的写入配线8W的第1配线19A相邻的方式配置。
由此，在左右方向上，左右方向内侧(一侧)的写入配线8W的第1配线19B、与左右方向外侧(另一侧)的写入配线8W的第1配线19A相对应的第2配线20A、与左右方向内侧(一侧)的写入配线8W的第1配线19B相对应的第2配线20B、以及左右方向外侧(另一侧)的写入配线8W的第1配线19A并列地配置。也就是说，在左右方向上，一侧的写入配线8W的第1配线19B、另一侧的写入配线8W的第2配线20A、一侧的写入配线8W的第2配线20B、另一侧的写入配线8W的第1配线19A交替地配置。换言之，一侧的写入配线8W的两个配线和另一侧的写入配线8W的两个配线交替地配置。
并且，各第2配线20自所对应的第1配线19的前侧部分和后侧部分中的任一者相对于所对应的第1配线19分支，并在所对应的第1配线19的前侧部分和后侧部分中的另一者经由后述的交叉连接部9与所对应的第1配线19相接合(汇合)。
具体而言，对于左右方向外侧的写入配线8W，第2配线20自第1配线19的后侧部分相对于第1配线19分支，并在第1配线19的前侧部分经由交叉连接部9与第1配线19相接合。另外，对于左右方向内侧的写入配线8W，第2配线20自第1配线19的前侧部分相对于第1配线19分支，并在第1配线19的后侧部分经由交叉连接部9与第1配线19相接合。
1对读取配线8R以相互平行且沿着带电路的悬挂基板1的右侧端部延伸的方式配置于磁头侧端子7与外部侧端子17之间。1对读取配线8R为与1对写入配线8W大致相同的结构(大致左右对称)，因此省略其说明。
作为形成导体图案5(和后述的金属导通部12)的导体材料，可列举出例如铜、镍、金、软钎料或它们的合金等。可优选列举出铜。导体图案5的厚度例如为3μm以上，优选为5μm以上，并且例如为50μm以下，优选为10μm以下。
另外，各磁头侧端子7和各外部侧端子17的宽度例如为20μm以上，优选为30μm以上，并且例如为1000μm以下，优选为800μm以下。
各信号配线8的宽度例如为5μm以上，优选为8μm以上，并且例如为200μm以下，优选为100μm以下。
如图5C所示，覆盖绝缘层6形成于自导体图案5暴露的基底绝缘层3的上表面以及信号配线8(和后述的金属导通部12)的上表面和侧面。另外，覆盖绝缘层6以使磁头侧端子7和外部侧端子17暴露的方式形成。
作为形成覆盖绝缘层6的绝缘材料，可列举出与形成基底绝缘层3的绝缘材料相同的材料。另外，覆盖绝缘层6的厚度例如为2μm以上，优选为4μm以上，并且例如为20μm以下，优选为15μm以下。
接下来，详细叙述交叉连接部9。
如图1所示，交叉连接部9以分别与写入配线8W的第2配线20A的前端部、写入配线8W的第2配线20B的后端部、读取配线8R的第2配线20A的后端部、以及读取配线8R的第2配线20B的前端部相对应的方式设置。各交叉连接部9为大致相同的结构，因此，以下，详细叙述与写入配线8W的第2配线20A的前端部相对应的交叉连接部9。
如图3所示，交叉连接部9包括两个信号配线连接部11和配置于所述两个信号配线连接部11之间的、用于将所述两个信号配线连接部11电连接的支承连接部18。
各信号配线连接部11包括形成于基底绝缘层3的开口部13。
开口部13构成俯视大致圆形状并形成为朝向上侧去而扩展的(也就是说，开口截面积朝向上侧去而变大的)侧剖视锥状(大致圆台形状)。开口部13由构成开口部13的周侧部并以表面相对于厚度方向倾斜的方式形成的周侧部24的倾斜面(周侧面)和构成开口部13的底部并自基底绝缘层3暴露的金属支承层2的表面(金属暴露面16)划分而形成。并且，由位于周侧部24的周缘的基底绝缘层3的上表面和金属暴露面16形成台阶部。在俯视时，周侧部24的外侧周端缘的直径构成开口部13的外径W1。另一方面，周侧部24的内侧周端缘与金属暴露面16的外缘对齐，周侧部24的内侧周端缘的直径构成开口部13的内径W2。
另外，信号配线连接部11包括金属导通部12。金属导通部12被填充到开口部13内。
金属导通部12为俯视大致圆形状并以与开口部13构成同心圆的方式形成。金属导通部12与金属暴露面16的整个表面和周侧面(周侧部24的倾斜面)的整个表面以及位于周侧部24的周缘的基底绝缘层3的上表面相接触，并覆盖金属暴露面16的整个表面、周侧面(周侧部24的倾斜面)的整个表面以及位于周侧部24的周缘的基底绝缘层3的上表面。
金属导通部12包括构成一体的、内侧部14和自内侧部14的周端缘向外侧突出的外侧部15。
内侧部14构成俯视大致圆形状，在侧剖视时，内侧部14的表面形成为沿着金属暴露面16和周侧面延伸的U字状。内侧部14覆盖金属暴露面16和周侧面。内侧部14的外周缘与周侧部27的外侧周端缘对齐，内侧部14的外周缘的直径与开口部13的外径W1一致。
外侧部15形成为俯视大致圆环状。
开口部13的外径W1(开口部13的外侧周端缘的直径、即金属导通部12的内侧部14的直径)例如为15μm以上，优选为20μm以上，并且例如为110μm以下，优选为90μm以下。
开口部13的内径W2(开口部13的内侧周端缘的直径、即金属暴露面16的直径)例如为10μm以上，优选为15μm以上，并且例如为100μm以下，优选为80μm以下。开口部13的内径W2例如为开口部13的外径W1的50％以上，优选为开口部13的外径W1的65％以上，并且例如为开口部13的外径W1的95％以下，优选为开口部13的外径W1的90％以下。
金属导通部12的直径W3(即，外侧部15的外径)例如为50μm以上，优选为70μm以上，并且例如为170μm以下，优选为140μm以下。
并且，如图2A、图2B和图3所示，两个信号配线连接部11以隔着第2配线20B地在左右方向上隔开间隔的方式配置，一侧(左侧)的信号配线连接部11与自第1配线19A的前端部分分支的配线相连接，另一侧(右侧)的信号配线连接部11与第2配线20A的前端部相连接。两个信号配线连接部11通过支承连接部18电连接。
支承连接部18形成为金属支承层2的由支承开口部23分隔的部分。
如图2B和图3所示，支承开口部23沿厚度方向贯穿金属支承层2并构成在左右方向上较长的仰视大致矩形框状，支承开口部23以包围两个信号配线连接部11的方式形成。
另外，支承连接部18在支承开口部23内构成在左右方向上较长的仰视大致矩形状，并以在左右方向上横穿一侧的写入配线8W的第2配线20B的方式配置。另外，支承连接部18与支承开口部23的周围的金属支承层2隔开间隔地配置在支承开口部23的周围的金属支承层2的内侧。因此，支承连接部18与支承开口部23的周围的金属支承层2电绝缘。
并且，两个信号配线连接部11的金属导通部12分别与共用的支承连接部18相连接。也就是说，支承连接部18在沿厚度方向进行投影时包含两个信号配线连接部11和被夹在两个信号配线连接部11之间的、写入配线8W的第2配线20B。
由此，两个信号配线连接部11跨过写入配线8W的第2配线20B并经由支承连接部18电连接。也就是说，第1配线19A经由一个金属导通部12、支承连接部18以及另一个信号配线连接部11与第2配线20A电连接(导通)。
并且，该带电路的悬挂基板1在安装磁头(未图示)和外部基板(未图示)之后搭载于硬盘驱动器。
接下来，参照图4A～图4E和图5A～图5D来说明带电路的悬挂基板1的制造方法。
首先，如图4A所示，在该方法中，准备沿长度方向延伸的平板状的金属支承层2。
接着，在金属支承层2之上以形成开口部13的方式使用感光性固化性绝缘组合物来形成固化性绝缘层3b。具体而言，如图4B所示，使用感光性固化性绝缘组合物来在金属支承层2的表面上形成感光性固化性基底覆膜3a，之后，如图4C所示，对感光性固化性基底覆膜3a进行曝光，之后，如图4D所示，对感光性固化性基底覆膜3a进行显影。
为了形成感光性固化性基底覆膜3a，例如，在金属支承层2之上涂敷感光性固化性绝缘组合物的溶液(清漆)并使其干燥。
作为感光性固化性绝缘组合物，优选列举出感光性热固性绝缘组合物。感光性热固性绝缘组合物是能够在光的作用下形成潜像并能够通过之后的加热而固化、形成绝缘性树脂的组合物。
作为感光性固化性绝缘组合物，可列举出所述绝缘材料的前驱体。
干燥温度例如为80℃以上，优选为90℃以上，并且例如为200℃以下，优选为180℃以下。
干燥时间例如为1分钟以上，优选为3分钟以上，并且例如为10分钟以下，优选为8分钟以下。
所形成的感光性固化性基底覆膜3a的厚度例如为1μm以上，优选为3μm以上，并且例如为35μm以下，优选为33μm以下。
并且，在图4C的工序中，将包括遮光部分31和光透过部分32的光掩模30配置于感光性固化性基底覆膜3a的上侧。具体而言，使光半透过部分32与要形成基底绝缘层3的部分相对，并使遮光部分31与要形成金属暴露面16的部分相对。
之后，自上侧隔着灰度光掩模30对感光性固化性基底覆膜3a进行曝光。由此，在感光性固化性基底覆膜3a形成这样的潜像：与光透过部分32相对应的部分成为不溶部，与遮光部分31相对应的部分成为可溶部。
作为曝光中的光源，能够使用公知的各种光源、例如碳弧灯、水银蒸汽弧光灯、超高压水银灯、高压水银灯、氙气灯、金卤灯等能有效地照射紫外线的光源。另外，能够使用照相用泛光灯、太阳灯等有效地照射可见光的光源。
作为曝光量，能够设定在例如0.05J/cm2～10J/cm2的范围内。
接着，如图4D所示，对感光性固化性基底覆膜3a进行显影而形成固化性绝缘层3b。在进行显影时，能够使用将碱性溶液作为显影液的喷涂法、浸渍法。此时，使与遮光部分31相对的部分、即未曝光部分溶解，从而形成使金属支承层2的表面(金属暴露面16)暴露的开口部13。
此时，在遮光部分31与光透过部分32之间的边界周边，为了使来自光透过部分32的曝光略微向遮光部分31侧漏出，增大遮光部分31的边界侧端部的曝光量而大于遮光部分31的中心部的曝光量。其结果，在遮光部分31与光透过部分32之间的边界形成具有倾斜面(周侧面)的周侧部24。
由此，能够形成固化性绝缘层3b，该固化性绝缘层3b形成有使金属暴露面16暴露的开口部13。
接着，如图4E所示，对固化性绝缘层3b进行加热固化。
加热温度例如为250℃以上，优选为300℃以上，并且例如为400℃以下，优选为380℃以下。
加热时间例如为45分钟以上，优选为60分钟以上，并且例如为10小时以下，优选为8小时以下。
由此，形成已形成有开口部13的基底绝缘层3。此时，在开口部13的金属暴露面16上附着有异物22。
异物22是来自基底绝缘层3的成分，可列举出例如用于形成基底绝缘层3的绝缘材料或该绝缘材料的前驱体。异物22在图4C、图4D的工序中附着于金属暴露面16。
接着，如图5A所示，实施微波等离子体处理。
作为用于微波等离子体处理的装置，可列举出例如微波等离子体产生装置“M110－RTR”(NISSIN公司制造)等。
微波等离子体处理中的频率例如为1.0GHz以上，优选为2.0GHz以上，并且例如为10GHz以下，优选为5.0GHz以下。
作为在微波等离子体处理中使用的气体，可列举出例如氧化性气体、非活性气体、还原性气体等。具体而言，可列举出空气、氧、氮、氩、氦、氢、二氧化碳等。
这些氧化性气体、非活性气体、还原性气体能够单独使用或两种以上混合使用。
在微波等离子体处理中使用的气体优选含有非活性气体。
通过使用这样的气体，能够更可靠地去除已附着于金属暴露面16的异物2，从而能够使金属导通部12与金属暴露面16之间的界面处的电阻值更可靠地降低。
用于产生微波等离子体的腔室内的气体压力例如为1Pa以上，优选为5Pa以上，并且例如为200Pa以下，优选为100Pa以下，更优选为80Pa以下。
向腔室内流动的气体流量例如为10sccm以上，优选为50sccm以上，并且例如为5000sccm以下，优选为3000sccm以下。
自照射微波等离子体的等离子体照射口到金属暴露面16的距离例如为5cm以上，优选为10cm以上，并且例如为30cm以下，优选为25cm以下。
功率例如为0.5kW以上，优选为2kW以上，并且例如为15kW以下，优选为7kW以下。
微波等离子体处理的时间例如为0.5秒以上，优选为1秒以上，并且例如为两分钟以下，优选为1分钟以下。
由此，将附着于金属暴露面16的异物22去除。
接着，如图5B所示，在开口部13内形成金属导通部12。
具体而言，在基底绝缘层3之上形成导体图案5并在开口部13形成金属导通部12。即，以所述图案形成磁头侧端子7、外部侧端子17以及信号配线8。同时，以所述图案且以与信号配线8连续的方式形成金属导通部12。
为了形成导体图案5和金属导通部12，能够使用例如添加法等公知的图案形成法。
在添加法中，首先，在基底绝缘层3和金属暴露面16的整个上表面形成金属薄膜(基础膜)5a。作为金属薄膜5a，能够使用铜、铬、镍以及它们的合金等金属材料。基础膜的厚度例如为0.01μm～0.2μm。金属薄膜5a通过溅射、镀处理等薄膜形成方法形成。优选通过溅射来形成金属薄膜5a。
接着，在金属薄膜5a的表面上设置干膜抗蚀剂，并将其曝光和显影，从而形成与导体图案5和金属导通部12的图案相反的图案的未图示的阻镀剂。接着，利用电解镀在自阻镀剂暴露的金属薄膜5a的表面上形成导体图案5和金属导通部12，接着，利用蚀刻等去除阻镀剂和金属薄膜5a的形成有阻镀剂的部分。
接着，如图5C所示，形成覆盖绝缘层6。
具体而言，以覆盖导体图案5和金属导通部12并使磁头侧端子7和外部侧端子17暴露的方式将覆盖绝缘层6形成于基底绝缘层3之上。例如，与形成基底绝缘层3同样地，将感光性固化性绝缘组合物的溶液涂敷在包括导体图案5和金属导通部12的基底绝缘层3之上而形成感光性绝缘性覆盖覆膜，之后，对其进行曝光和显影而形成所述图案，接着，根据需要进行加热固化。
之后，根据需要，在磁头侧端子7和外部侧端子17的上表面上形成金属镀层，对该金属镀层没有图示。金属镀层由例如金和/或镍构成，厚度例如为0.01μm～3μm。
接着，如图5D所示，将支承开口部23和狭缝21(参照图1)形成于金属支承层2。通过形成支承开口部23，从而形成支承连接部18。
支承开口部23和狭缝21通过例如蚀刻、钻头穿孔、激光加工等形成。
由此，获得带电路的悬挂基板1。
之后，将磁头(未图示)连接于磁头侧端子7，并将外部基板(未图示)连接于外部侧端子17。
然后，在磁头与外部基板之间，电信号传输到磁头侧端子7、信号配线8以及外部侧端子17。此时，在一侧的第2配线20中传输的电信号在交叉连接部9不会与另一侧的第2配线20发生短路，而经由信号配线连接部11向一侧的第1配线19传输。
这样，信号配线8(1对写入配线8W和1对读取配线8R)被用作差动信号配线。具体而言，在1对写入配线8W中，向第1配线19A、19B传输第1电信号，并向第2配线20A、20B传输相位与第1电信号的相位相反的第2电信号。另外，具体而言，在1对读取配线8R中，向第1配线19A、19B传输第1电信号，并向第2配线20A、20B传输相位与第1电信号的相位相反的第2电信号。
并且，金属导通部12将用于传输差动信号的差动信号配线连接起来。
于是，采用该带电路的悬挂基板1的制造方法，使固化性绝缘层3b固化而形成基底绝缘层3，在对自开口部13暴露的金属暴露面16实施微波等离子体处理之后，使金属导通部12形成于金属暴露面16。
因此，能够有效地去除已附着于开口部13的金属暴露面16的异物22(来自固化性绝缘层的成分)。其结果，能够降低金属导通部12与金属暴露面16之间的界面处的电阻值。
尤其是，采用该制造方法，因为实施微波等离子体处理，与以往的利用清洗液来进行的湿蚀刻相比，能够精度良好地进行处理，另外，金属暴露面16越小，金属导通部12与金属暴露面16之间的界面处的电阻值增加的比例越大。因而，该制造方法尤其对开口部13小型化的带电路的悬挂基板1有效。
另外，采用该带电路的悬挂基板1的制造方法，金属导通部12将差动信号配线电连接。因此，能够降低差动阻抗，从而能够降低电信号的噪声。
另外，采用该带电路的悬挂基板1的制造方法，在各信号配线连接部11中，开口部13和金属导通部12分别形成有多个(两个)，多个(两个)金属导通部12经由金属支承层2相互电连接。因此，能够使1对第2配线20以不接触的方式相互交叉。其结果，能够提高配线的配置的自由度。另外，由于不必增加绝缘层的数量，因此能够谋求带电路的悬挂基板1的薄膜化和低成本。
变形例
在图1的实施方式中，如图4B～图4D所示，形成感光性固化性基底覆膜3a，接着，对感光性固化性基底覆膜3a进行曝光和显影，由此形成了形成有开口部13的固化性绝缘层3b，但也可以是，例如，通过丝网印刷感光性固化性绝缘组合物的溶液，形成已形成有开口部13的固化性绝缘层3b，对此没有图示。
在该情况下，形成有开口部13的固化性绝缘层3b也可以是具有感光性的固化性绝缘层。
从使开口部13精度良好地形成为小型的观点考虑，优选的是，如图4B～图4D所示，通过形成感光性固化性基底覆膜3a并对其进行曝光和显影，从而形成开口部13。
另外，在图1～图3的实施方式中，将信号配线连接部11作为差动信号配线的连接部进行了说明，但也可以是，例如，将信号配线连接部11作为接地配线的连接部，对此没有图示。
在信号配线连接部11为接地配线的连接部的实施方式中，形成有金属暴露面16的金属支承层2接地(接地连接)。另外，没有在金属支承层2上形成支承开口部23。
实施例
以下，示出实施例和比较例来进一步具体地说明本发明，但本发明并不限定于这些。能够将以下所示的实施例的数值替换成在所述实施方式中记载的数值(即，上限值或下限值)。
实施例1
准备了由不锈钢构成的厚度为18μm的金属支承层(参照图4A)。接着，在金属支承层之上涂敷包含聚酰亚胺前驱体的感光性固化性绝缘组合物的清漆，在160℃的条件下使其干燥5分钟，从而形成了感光性固化性基底覆膜(厚度10μm)(参照图4B)。
接着，使用光掩模对相当于金属暴露面的部分进行遮光并以0.4J/cm2的曝光量对于要形成基底绝缘层的部分进行曝光(参照图4C)，之后，进行了显影(参照图4D)。由此，形成了包括金属暴露面被暴露的开口部的固化性绝缘层。
接着，在360℃且3小时的条件下对固化性绝缘层进行加热固化而形成了基底绝缘层(厚度10μm)(参照图4E)。基底绝缘层的开口部为俯视大致圆形状，开口部的外径W1为40μm，内径W2(金属暴露面的直径)为30μm。
之后，将图4E的层叠体以自等离子体照射口到金属暴露面的距离为15cm的方式设置于微波等离子体产生装置(商品名为“M110－RTR”，NISSIN公司制造，频率为2.45GHz)。然后，以表1记载的条件朝向开口部的金属暴露面实施了微波等离子体处理(参照图5A)。
接着，在利用溅射在基底绝缘层和金属暴露面的整个上表面上形成了Cu薄膜(基础膜，厚度为0.1μm)之后，在该Cu薄膜的表面上，以与导体图案和金属导通部的图案相反的图案形成了干膜抗蚀剂。然后，利用电解镀铜在自抗蚀剂暴露的Cu薄膜的表面上形成了厚度分别为10μm的导体图案和金属导通部(参照图5B)。
金属导通部形成为俯视圆形状，且其内侧部被填充到开口部内，其外侧部与信号配线相连接。金属导通部的直径W3为70μm。
接着，利用蚀刻将抗蚀剂和形成有抗蚀剂的Cu薄膜去除，以覆盖导体图案和金属导通部的方式将由聚酰亚胺构成的厚度5μm的覆盖绝缘层形成于基底绝缘层之上(参照图5C)。
之后，在利用蚀刻来形成支承开口部和狭缝的同时，对金属支承层进行外形加工(参照图5D)。
由此，获得了带电路的悬挂基板。
实施例2和实施例3
将微波等离子体处理的条件变更为表1所示的条件，除此以外，与实施例1同样地获得了带电路的悬挂基板。
比较例1
没有实施微波等离子体处理，除此以外，与实施例1同样地获得了带电路的悬挂基板。
比较例2
没有使用微波等离子体处理，而是使用RF等离子体产生装置(ヒラノ光音社制造，频率为13.56MHz)且以表1所示的条件实施了RF等离子体处理，除此以外，与实施例1同样地获得了带电路的悬挂基板。
测量电阻值
将数字万用表(digitalmulti-meter)(2000型，吉时利公司制造)连接于各实施例和各比较例的带电路的悬挂基板(形成覆盖绝缘层后的带电路的悬挂基板)的金属导通部，并测量了金属导通部与金属暴露面之间的电阻值。将其结果表示在表1中。
表1
*在比较例2中，实施RF等离子体处理。
另外，所述说明是作为本发明的例示的实施方式而提供的，其仅为示例，不能进行限定性解释。本领域技术人员容易想到的本发明的变形例包含在本发明的保护范围内。

Claims (5)

1.一种带电路的悬挂基板的制造方法，其特征在于，
该带电路的悬挂基板的制造方法包括以下工序：
准备金属支承层的工序；
在所述金属支承层之上以形成有开口部的方式利用感光性固化性绝缘组合物形成固化性绝缘层的工序；
使所述固化性绝缘层固化而形成绝缘层的工序；
对所述金属支承层的自所述开口部暴露的部分实施微波等离子体处理的工序；以及
将金属导通部形成于所述金属支承层的自所述开口部暴露的部分之上的工序。
2.根据权利要求1所述的带电路的悬挂基板的制造方法，其特征在于，
在所述金属支承层之上以形成有开口部的方式形成固化性绝缘层的工序是将含有所述感光性固化性绝缘组合物的溶液涂敷在所述金属支承层之上并进行显影的工序。
3.根据权利要求1所述的带电路的悬挂基板的制造方法，其特征在于，
用于所述微波等离子体处理的气体含有非活性气体。
4.根据权利要求1所述的带电路的悬挂基板的制造方法，其特征在于，
所述金属导通部将差动信号配线电连接。
5.根据权利要求4所述的带电路的悬挂基板的制造方法，其特征在于，
所述开口部和所述金属导通部分别形成有多个，多个所述金属导通部经由所述金属支承层相互电连接。
CN201510450294.2A 2014-08-21 2015-07-28 带电路的悬挂基板的制造方法 Active CN105376960B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2014-168395 2014-08-21
JP2014168395A JP6385198B2 (ja) 2014-08-21 2014-08-21 回路付サスペンション基板の製造方法

Publications (2)

Publication Number Publication Date
CN105376960A true CN105376960A (zh) 2016-03-02
CN105376960B CN105376960B (zh) 2019-09-17

Family

ID=55349568

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510450294.2A Active CN105376960B (zh) 2014-08-21 2015-07-28 带电路的悬挂基板的制造方法

Country Status (3)

Country Link
US (1) US10225930B2 (zh)
JP (1) JP6385198B2 (zh)
CN (1) CN105376960B (zh)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
SG11201704100RA (en) * 2014-11-12 2017-06-29 Ontos Equipment Systems Simultaneous hydrophilization of photoresist surface and metal surface preparation: methods, systems, and products
CN113382551A (zh) * 2015-05-06 2021-09-10 哈钦森技术股份有限公司 用于硬盘驱动器的挠曲部的等离子体处理
JP6802688B2 (ja) * 2016-11-02 2020-12-16 日東電工株式会社 配線回路基板
JP7138596B2 (ja) * 2019-05-21 2022-09-16 三菱電機株式会社 半導体装置
US11877404B2 (en) * 2020-02-13 2024-01-16 Averatek Corporation Catalyzed metal foil and uses thereof
US20210259112A1 (en) * 2020-02-13 2021-08-19 Averatek Corporation Catalyzed metal foil and uses thereof
JP2022030666A (ja) * 2020-08-07 2022-02-18 日東電工株式会社 配線回路基板の製造方法、および配線回路基板
JP7289602B2 (ja) * 2020-11-13 2023-06-12 日東電工株式会社 配線回路基板、および配線回路基板の製造方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03191073A (ja) * 1989-12-21 1991-08-21 Canon Inc マイクロ波プラズマ処理装置
JPH03191074A (ja) * 1989-12-20 1991-08-21 Canon Inc マイクロ波プラズマ処理装置
US6582778B2 (en) * 2000-12-25 2003-06-24 Toyo Seikan Kaisha, Ltd. Method of treatment with a microwave plasma
US20090183901A1 (en) * 2006-08-11 2009-07-23 Mitsui Mining & Smelting Co., Ltd. Wiring Boards and Processes for Manufacturing the Same
JP2012114217A (ja) * 2010-11-24 2012-06-14 Nitto Denko Corp 配線回路基板の製造方法
WO2014065034A1 (ja) * 2012-10-24 2014-05-01 株式会社Ｊｃｕ プラズマ処理装置及び方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5865365A (en) * 1991-02-19 1999-02-02 Hitachi, Ltd. Method of fabricating an electronic circuit device
TW408300B (en) 1997-03-19 2000-10-11 Sony Corp Magnetic head device
JPH10269721A (ja) * 1997-03-19 1998-10-09 Sony Corp 磁気ヘッド装置
JP4471243B2 (ja) * 1999-08-27 2010-06-02 東京エレクトロン株式会社 エッチング方法およびプラズマ処理方法
JP2000090420A (ja) * 1999-10-14 2000-03-31 Hitachi Ltd 磁気抵抗効果型ヘッド及び磁気ディスク装置
WO2005114658A2 (en) * 2004-05-14 2005-12-01 Hutchinson Technology Incorporated Method for making noble metal conductive leads for suspension assemblies
US8082656B1 (en) * 2007-09-04 2011-12-27 Hutchinson Technology Incorporated Method for manufacturing a disk drive head suspension
JP2013084320A (ja) * 2011-10-06 2013-05-09 Dainippon Printing Co Ltd サスペンション用基板、サスペンション、ヘッド付サスペンション、およびハードディスクドライブ
JP5851804B2 (ja) * 2011-11-09 2016-02-03 東京エレクトロン株式会社 前処理方法、グラフェンの形成方法及びグラフェン製造装置

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03191074A (ja) * 1989-12-20 1991-08-21 Canon Inc マイクロ波プラズマ処理装置
JPH03191073A (ja) * 1989-12-21 1991-08-21 Canon Inc マイクロ波プラズマ処理装置
US6582778B2 (en) * 2000-12-25 2003-06-24 Toyo Seikan Kaisha, Ltd. Method of treatment with a microwave plasma
US20090183901A1 (en) * 2006-08-11 2009-07-23 Mitsui Mining & Smelting Co., Ltd. Wiring Boards and Processes for Manufacturing the Same
JP2012114217A (ja) * 2010-11-24 2012-06-14 Nitto Denko Corp 配線回路基板の製造方法
WO2014065034A1 (ja) * 2012-10-24 2014-05-01 株式会社Ｊｃｕ プラズマ処理装置及び方法

Also Published As

Publication number Publication date
JP6385198B2 (ja) 2018-09-05
US10225930B2 (en) 2019-03-05
US20160057867A1 (en) 2016-02-25
CN105376960B (zh) 2019-09-17
JP2016045971A (ja) 2016-04-04

Similar Documents

Publication Publication Date Title
CN105376960A (zh) 带电路的悬挂基板的制造方法
JP4339834B2 (ja) 回路付サスペンション基板の製造方法
CN100518440C (zh) 布线电路基板
CN107567196B (zh) 顶层镍钯金底层硬金板制作方法
US20090098745A1 (en) Wired circuit board
JP2005210712A (ja) 擬似同軸伝送線
JP2006120288A (ja) 回路付サスペンション基板
TW476229B (en) Circuit board having shielding plate with empty-hole opening pattern to control impedance and transmission time
JP2012049462A (ja) 差動信号伝送回路及びその製造方法
CN108738241A (zh) 电路板的制作方法及其制得的电路板
CN1976556B (zh) 配线电路基板
CN104219872A (zh) 配线电路基板
TW200806097A (en) Shielded flexible circuits and methods for manufacturing same
CN104754863A (zh) 带电路的悬挂基板和其制造方法
CN102036506B (zh) 金手指的制作方法
WO2013027542A1 (ja) フレキシブルプリント配線板及び該フレキシブルプリント配線板の製造方法
CN105491796A (zh) 电路板的制作方法
CN101340773B (zh) 布线电路基板及其制造方法
JP2016111349A (ja) コモンモードフィルター及びその製造方法
CN103841772B (zh) 布线电路基板及其制造方法
CN103098565A (zh) 元器件内置基板
JP2007115321A (ja) 配線回路基板
JP6294861B2 (ja) 回路付サスペンション基板、および、回路付サスペンション基板の製造方法
TW202130234A (zh) 使用參考跡線設置電路板的信號跡線的阻抗
JP2011103357A (ja) 配線回路基板

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant