JP2011103357A - 配線回路基板 - Google Patents

配線回路基板 Download PDF

Info

Publication number
JP2011103357A
JP2011103357A JP2009257440A JP2009257440A JP2011103357A JP 2011103357 A JP2011103357 A JP 2011103357A JP 2009257440 A JP2009257440 A JP 2009257440A JP 2009257440 A JP2009257440 A JP 2009257440A JP 2011103357 A JP2011103357 A JP 2011103357A
Authority
JP
Japan
Prior art keywords
insulating layer
wiring patterns
thickness
suspension
exposed portion
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2009257440A
Other languages
English (en)
Other versions
JP5174785B2 (ja
Inventor
Mitsuru Motogami
満 本上
Maya Inoue
真弥 井上
Kensuke Nishi
賢介 西
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nitto Denko Corp
Original Assignee
Nitto Denko Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nitto Denko Corp filed Critical Nitto Denko Corp
Priority to JP2009257440A priority Critical patent/JP5174785B2/ja
Publication of JP2011103357A publication Critical patent/JP2011103357A/ja
Application granted granted Critical
Publication of JP5174785B2 publication Critical patent/JP5174785B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Structure Of Printed Boards (AREA)
  • Adjustment Of The Magnetic Head Position Track Following On Tapes (AREA)
  • Supporting Of Heads In Record-Carrier Devices (AREA)
  • Insulated Metal Substrates For Printed Circuits (AREA)

Abstract

【課題】伝送線路対を構成する配線パターン間の間隔を小さくしつつ伝送線路対における電気信号の伝送損失を十分に低減させることができる配線回路基板を提供する。
【解決手段】書込用配線パターンW1,W2および読取用配線パターンR1,R2はそれぞれ信号線路対を構成する。書込用配線パターンW1,W2間の間隔および読取用配線パターンR1,R2の間隔はそれぞれ20μm以下である。また、書込用配線パターンW1,W2および読取用配線パターンR1,R2に重なるサスペンション本体部10の領域に開口部10hが形成されることにより絶縁層41の一部分が露出する。絶縁層露出部41bの厚さt3は絶縁層非露出部41aの厚さt2よりも小さい。
【選択図】図2

Description

本発明は、配線回路基板に関する。
ハードディスクドライブ装置等のドライブ装置にはアクチュエータが用いられる。このようなアクチュエータは、回転軸に回転可能に設けられるアームと、アームに取り付けられる磁気ヘッド用のサスペンション基板とを備える。サスペンション基板は、磁気ディスクの所望のトラックに磁気ヘッドを位置決めするための配線回路基板である。
サスペンション基板は磁気ヘッドを備え、他の電子回路と接続される。サスペンション基板には配線パターンが形成され、他の電子回路と磁気ヘッドとの間では、配線パターンを介して電気信号が伝送される。
サスペンション基板の配線パターンを介して伝送される電気信号の周波数の増加に伴い、配線パターンにおける伝送損失が増加する。
特許文献1に記載されたヘッドジンバルアセンブリ(HGA)は、金属サスペンション上に絶縁体を介してリード導体が形成された構造を有する。このHGAにおいては、金属サスペンションの少なくとも一部が除去されることによりリード導体における電気信号の伝送損失が低減される。
特開2002−251706号公報
しかしながら、特許文献1のHGAでは、金属サスペンションの導体損失に起因する電気信号の伝送損失が低減されるのみである。そのため、リード導体における電気信号の伝送損失を十分に低減させることができない。
また、ドライブ装置のアクチュエータの小型化のためには、磁気ヘッド用のサスペンション基板の信号線路対を構成する配線パターン間の間隔を小さくする必要がある。配線パターン間の間隔が小さくなると、電気信号の伝送損失が増加する。
本発明の目的は、伝送線路対を構成する配線パターン間の間隔を小さくしつつ伝送線路対における電気信号の伝送損失を十分に低減させることができる配線回路基板を提供することである。
(1)本発明に係る配線回路基板は、導電性の支持基板と、支持基板上に形成された第1の絶縁層と、第1の絶縁層上に形成された第1および第2の配線パターンにより構成される信号線路対とを備え、第1および第2の配線パターン間の間隔が20μm以下であり、第1および第2の配線パターンに重なる支持基板の領域の少なくとも一部が除去されることにより第1の絶縁層の一部分が露出し、露出した第1の絶縁層の部分の厚さが第1の絶縁層の他の部分の厚さよりも小さいものである。
この配線回路基板においては、導電性の支持基板上に第1の絶縁層が形成され、第1の絶縁層上に第1および第2の配線パターンが形成される。第1および第2の配線パターンは信号線路対を構成している。また、第1および第2の配線パターンに重なる支持基板の領域の少なくとも一部が除去されている。それにより、支持基板に起因する第1および第2の配線パターンの導体損失が低減される。
また、第1の絶縁層の一部分が露出し、露出した第1の絶縁層の部分の厚さは第1の絶縁層の他の部分の厚さよりも小さい。この場合、露出した第1の絶縁層の部分の実効的な誘電率が低減される。これにより、第1および第2の配線パターンの誘電体による損失が低減される。
これらの結果、第1および第2の配線パターン間の間隔を20μm以下にしつつ信号線路対における電気信号の伝送損失を十分に低減することができる。
(2)露出した第1の絶縁層の部分の厚さが第1の絶縁層の他の部分の厚さの50%以下であってもよい。
この場合、露出した第1の絶縁層の部分の実効的な誘電率が十分に低減される。これにより、第1および第2の配線パターンの誘電体による損失が十分に低減される。その結果、信号線路対における電気信号の伝送損失をより十分に低減することができる。
(3)支持基板の除去された部分は、第1および第2の配線パターンに沿うように形成されてもよい。この場合、支持基板の一部を除去することによる支持基板の強度の低下を防止しつつ信号線路対における電気信号の伝送損失を十分に低減することができる。
(4)支持基板の除去された部分は、間欠的に形成されてもよい。この場合、支持基板の一部を除去することによる支持基板の強度の低下が十分に防止される。
(5)支持基板の除去された部分内で露出した第1の絶縁層の部分は、矩形の断面を有してもよい。この場合、露出した第1の絶縁層の部分の厚さを十分に小さくすることが可能となり、露出した第1の絶縁層の部分の厚さが均一になる。それにより、第1および第2の配線パターンの誘電体による損失を十分に低減することができる。
(6)配線回路基板は、信号線路対を覆うように第1の絶縁層上に形成された第2の絶縁層をさらに備えてもよい。この場合、信号線路対の耐食性を確保しつつ信号線路対における電気信号の伝送損失を十分に低減することができる。
本発明によれば、配線回路基板の信号線路対における電気信号の伝送損失を十分に低減することができる。
本発明の一実施の形態に係るサスペンション基板の上面図である。 図1のサスペンション基板1のA−A線断面図である。 図1のサスペンション基板の製造工程を示す模式的工程断面図である。 図1のサスペンション基板の製造工程を示す模式的工程断面図である。 図1のサスペンション基板の製造工程を示す模式的工程断面図である。 (a)は実施例1〜7および比較例1,2のサスペンション基板の模式的平面図であり、(b)は(a)のサスペンション基板のB−B線断面図であり、(c)は(b)のサスペンション基板のC−C線断面図であり、(d)は(b)のサスペンション基板のD−D線断面図である。
以下、本発明の実施の形態に係る配線回路基板およびその製造方法について図面を参照しながら説明する。以下、本発明の実施の形態に係る配線回路基板の例として、ハードディスクドライブ装置のアクチュエータに用いられる回路付きサスペンション基板(以下、サスペンション基板と略記する。)の構造およびその作製方法について説明する。
(1)サスペンション基板の構造
図1は、本発明の一実施の形態に係るサスペンション基板の上面図である。図1に示すように、サスペンション基板1は、金属製の長尺状基板により形成されるサスペンション本体部10を備える。サスペンション本体部10上には、太い点線で示すように、書込用配線パターンW1,W2および読取用配線パターンR1,R2が形成されている。
サスペンション本体部10の先端部には、U字状の開口部11を形成することにより磁気ヘッド搭載部(以下、タング部と呼ぶ)12が設けられている。タング部12は、サスペンション本体部10に対して所定の角度をなすように破線Rの箇所で折り曲げ加工される。タング部12の端部には4つの電極パッド21,22,23,24が形成されている。
サスペンション本体部10の他端部には4つの電極パッド31,32,33,34が形成されている。タング部12上の電極パッド21,22とサスペンション本体部10の他端部の電極パッド31,32とは、それぞれ書込用配線パターンW1,W2により電気的に接続されている。また、タング部12上の電極パッド23,24とサスペンション本体部10の他端部の電極パッド33,34とは、それぞれ読取用配線パターンR1,R2により電気的に接続されている。さらに、サスペンション本体部10には複数の孔部Hが形成されている。
サスペンション基板1を備える図示しないハードディスク装置においては、磁気ディスクに対する情報の書込み時に一対の書込用配線パターンW1,W2に電流が流れる。また、磁気ディスクに対する情報の読取り時に一対の読取用配線パターンR1,R2に電流が流れる。
次に、サスペンション基板1の書込用配線パターンW1,W2および読取用配線パターンR1,R2ならびにその周辺部分について詳細に説明する。図2は、図1のサスペンション基板1のA−A線断面図である。
図2に示すように、厚さt1のサスペンション本体部10上に絶縁層41が形成されている。絶縁層41上に書込用配線パターンW1,W2および読取用配線パターンR1,R2が間隔をおいて平行に形成されている。
本実施の形態では、書込用配線パターンW1と書込用配線パターンW2とが一対の信号線路対を構成する。また、読取用配線パターンR1と読取用配線パターンR2とが一対の信号線路対を構成する。
書込用配線パターンW1,W2および読取用配線パターンR1,R2の幅はそれぞれwであり、書込用配線パターンW1,W2および読取用配線パターンR1,R2の厚さはそれぞれt4である。また、書込用配線パターンW1,W2間の間隔および読取用配線パターンR1,R2間の間隔はそれぞれdである。
書込用配線パターンW1,W2および読取用配線パターンR1,R2を覆うように、絶縁層41上に厚さt5の被覆層43が形成されている。
書込用配線パターンW1,W2および読取用配線パターンR1,R2に重なるサスペンション本体部10の領域の一部が除去されている。これにより、サスペンション本体部10には、書込用配線パターンW1,W2および読取用配線パターンR1,R2に沿って複数の開口部10hが形成される。書込用配線パターンW1,W2および読取用配線パターンR1,R2の各々に重なるサスペンション本体部10の領域(以下、重複領域と呼ぶ。)全体の面積をAとし、書込用配線パターンW1,W2および読取用配線パターンR1,R2の各々に重なるバッテリセル10の領域のうち開口部10hが存在しない部分(以下、残存部分と呼ぶ。)の面積をBとする。この場合、重複領域の面積Aに対する残存部分の面積Bの割合は2%以上50%以下であることが好ましい。
開口部10h内で絶縁層41の一部が露出する。ここで、絶縁層41の開口部10h内で露出しない絶縁層41の部分を絶縁層非露出部41aと呼ぶ。また、絶縁層41の開口部10h内で露出する絶縁層41の部分を絶縁層露出部41bと呼ぶ。絶縁層非露出部41aの下面は、所定の厚さ分除去されている。それにより、絶縁層非露出部41aの厚さt2は、絶縁層露出部41bの厚さt3よりも小さい。絶縁層露出部41bの厚さt3は絶縁層非露出部41aの厚さt2の50%以下に設定されることが好ましい。
(2)サスペンション基板の製造
図1のサスペンション基板1の製造工程について説明する。図3、図4および図5は、図1のサスペンション基板1の製造工程を示す模式的工程断面図である。
まず、図3(a)に示すように、ステンレス鋼からなるサスペンション本体部10上に、感光性ポリイミド樹脂前駆体41pを塗布する。サスペンション本体部10の厚さt1は例えば10μm以上50μm以下である。次に、図3(b)に示すように、露光機において所定のマスクを介してサスペンション本体部10上の感光性ポリイミド樹脂前駆体41pに200mJ/cm以上700mJ/cm以下の紫外線を照射する。これにより、ポリイミドからなる絶縁層41が形成される。絶縁層41の厚さt2は例えば8μm以上15μm以下である。
その後、図3(c)に示すように、サスペンション本体部10上および絶縁層41上に、クロムおよび銅の連続的なスパッタリングにより、例えば厚さ100Å以上600Å以下のクロム膜17および例えば厚さ500Å以上2000Å以下で0.6Ω/□以下のシート抵抗を有する銅めっきベース13を順に形成する。
次に、図3(d)に示すように、銅めっきベース13上に、所定のパターンを有するめっき用のレジスト14を形成する。そして、図3(e)に示すように、レジスト14のパターンに、銅の電解めっきにより銅めっき層15を形成する。
次いで、図4(f)に示すように、レジスト14を除去した後、アルカリ性処理液により銅めっきベース13の露出した部分をエッチングにより除去する。さらに、図4(g)に示すように、アルカリ性処理液(フェリシアン化カリウム液)によりクロム膜17の露出した部分をエッチングにより除去する。ここで、絶縁層41上に残存するクロム膜17、銅めっきベース13および銅めっき層15により書込用配線パターンW1,W2および読取用配線パターンR1,R2が形成される。
書込用配線パターンW1,W2および読取用配線パターンR1,R2の厚さt4は例えば6μm以上18μm以下である。本実施の形態では、書込用配線パターンW1,W2および読取用配線パターンR1,R2の厚さt4は約10μmである。また、書込用配線パターンW1,W2および読取用配線パターンR1,R2の幅wは例えば8μm以上50μm以下である。さらに、書込用配線パターンW1,W2間の間隔dおよび読取用配線パターンR1,R2間の間隔dはそれぞれ8μm以上20μm以下であることが好ましい。
次に、ニッケルの無電解めっきによりサスペンション本体部10上ならびに書込用配線パターンW1,W2および読取用配線パターンR1,R2上に、例えば厚さ0.05μm以上0.1μm以下の図示しないニッケル膜を形成する。このニッケル膜は、銅めっき層15と後の工程で形成される被覆層43との密着性を向上させるためおよび銅のマイグレーションを防止するために設けられる。
次いで、図4(h)に示すように、ニッケル膜上および絶縁層41上に感光性ポリイミド樹脂前駆体を塗布し、露光処理、加熱処理、現像処理および加熱硬化処理を順に行うことにより、絶縁層41上およびニッケル膜上にポリイミドからなる被覆層43を形成する。被覆層43の厚さt5は例えば2μm以上10μm以下である。
その後、図5(i)に示すように、書込用配線パターンW1,W2および読取用配線パターンR1,R2に重なるサスペンション本体部10の領域の一部に開口パターンを有するフォトレジスト18を形成する。
そして、図5(j)に示すように、塩化第二鉄溶液および塩化第二銅溶液を用いてサスペンション本体部10をエッチングすることにより、サスペンション本体部10に開口部10hを形成した後、フォトレジスト18を除去する。これにより、サスペンション本体部10の一部が開口部10h内で露出する。
次に、図5(k)に示すように、開口部10h内で露出する絶縁層41の部分をエッチングまたはレーザ照射等により所定厚さ分除去する。それにより、厚さt2の絶縁層非露出部41aおよび厚さt3の絶縁層露出部41bが形成される。絶縁層露出部41bの厚さt3は1μm以上6μm以下である。最後に、水洗を行う。このようにして、図1および図2に示したサスペンション基板1が製造される。
(3)効果
上記実施の形態に係るサスペンション基板1においては、書込用配線パターンW1,W2および読取用配線パターンR1,R2に重なるサスペンション本体部10に開口部10hが形成されている。それにより、サスペンション本体部10に起因する書込用配線パターンW1,W2および読取用配線パターンR1,R2の導体損失が低減される。
また、絶縁層露出部41bの厚さt3は絶縁層非露出部41aの厚さt2よりも小さい。この場合、絶縁層露出部41bの実効的な誘電率が低減される。これにより、書込用配線パターンW1,W2および読取用配線パターンR1,R2の誘電体による損失が低減される。
これらの結果、書込用配線パターンW1,W2および読取用配線パターンR1,R2をそれぞれ20μm以下にしつつ信号線路対における電気信号の伝送損失を十分に低減することができる。
また、上記のように、書込用配線パターンW1,W2間の間隔dおよび読取用配線パターンR1,R2間の間隔dはそれぞれ8μm以上20μm以下であることが好ましい。書込用配線パターンW1,W2間の間隔dおよび読取用配線パターンR1,R2間の間隔dをそれぞれ8μm以上にすることにより、信号線路対における電気信号の伝送損失をより十分に低減することができる。一方、書込用配線パターンW1,W2間の間隔dおよび読取用配線パターンR1,R2間の間隔dをそれぞれ20μm以下にすることにより、サスペンション基板1を十分に小型化することができる。
さらに、上記のように、絶縁層露出部41bの厚さt3が絶縁層非露出部41aの厚さt2の50%以下であることが好ましい。この場合、絶縁層露出部41bの実効的な誘電率が十分に低減される。これにより、書込用配線パターンW1,W2および読取用配線パターンR1,R2の誘電体による損失が十分に低減される。その結果、信号線路対における電気信号の伝送損失をより十分に低減することができる。
本実施の形態では、サスペンション本体部10の開口部10hは、書込用配線パターンW1,W2および読取用配線パターンR1,R2に沿うようにかつ間欠的に形成されている。
本実施の形態では、サスペンション本体部10の重複領域の面積Aに対する残存部分の面積Bの割合は2%以上50%以下に設定される。これにより、サスペンション本体部10の一部を除去することによるサスペンション本体部10の強度の低下を十分に防止しつつ信号線路対における電気信号の伝送損失を十分に低減することができる。
また、本実施の形態では、サスペンション本体部10の絶縁層露出部41bは、矩形の断面を有してもよい。この場合、絶縁層露出部41bの厚さを十分に小さくすることが可能となり、絶縁層露出部41bの厚さt3が均一になる。それにより、書込用配線パターンW1,W2および読取用配線パターンR1,R2の誘電体による損失を十分に低減することができる。
(4)他の実施の形態
サスペンション基板1の絶縁層41および被覆層43の材料として、ポリイミドに代えてエポキシ等の他の絶縁材料を用いてもよく、および金属層24の材料として、銅に代えて金(Au)、アルミニウム等の他の金属、または銅合金、アルミニウム合金等の合金を用いてもよい。
上記実施の形態では、開口部10hが書込用配線パターンW1,W2および読取用配線パターンR1,R2と重なる領域だけでなく、書込用配線パターンW1,W2間の領域および読取用配線パターンR1,R2間の領域と重なる領域にも形成されているが、開口部10hが書込用配線パターンW1,W2および読取用配線パターンR1,R2と重なる領域のみに形成されてもよい。また、開口部10hの幅が書込用配線パターンW1,W2の外側の側面間の幅および読取用配線パターンR1,R2の外側の側面間の幅よりも大きくてもよい。
また、上記実施の形態において、サスペンション基板1は信号線路対を覆うように絶縁層41上に形成された被覆層43を備えるが、サスペンション基板1上の少なくとも一部の領域に被覆層43が形成されなくてもよい。
(5)請求項の各構成要素と実施の形態の各部との対応関係
以下、請求項の各構成要素と実施の形態の各部との対応の例について説明するが、本発明は下記の例に限定されない。
上記実施の形態においては、サスペンション本体部10が支持基板の例であり、絶縁層41が第1の絶縁層の例であり、書込用配線パターンW1,W2および読取用配線パターンR1,R2が第1および第2の配線パターンの例であり、絶縁層露出部41bが露出した第1の絶縁層の部分の例であり、絶縁層非露出部41aが第1の絶縁層の他の部分の例であり、サスペンション基板1が配線回路基板の例であり、被覆層43が第2の絶縁層の例である。
請求項の各構成要素として、請求項に記載されている構成または機能を有する他の種々の要素を用いることもできる。
(6)実施例
(6−1)実施例および比較例のサスペンション基板
以下の実施例1〜7および比較例1,2では、図6に示すサスペンション基板1aにおける差動信号の伝送損失をシミュレーションにより求めた。図6(a)は実施例1〜7および比較例1,2のサスペンション基板1aの模式的平面図であり、図6(b)は図6(a)のサスペンション基板1aのB−B線断面図であり、図6(c)は図6(b)のサスペンション基板1aのC−C線断面図であり、図6(d)は図6(b)のサスペンション基板1aのD−D線断面図である。
図6(a)〜図6(d)に示すように、実施例1〜7および比較例1,2のサスペンション基板1aにおいては、ステンレス鋼からなる厚さt1のサスペンション本体部10上に、ポリイミドからなる絶縁層41が形成される。絶縁層41上に2本の配線パターンP1,P2が平行に形成される。配線パターンP1と配線パターンP2とは、一対の信号線路対を構成する。配線パターンP1,P2の幅はそれぞれwであり、配線パターンP1,P2の厚さはt4である。また、配線パターンP1,P2間の間隔はdである。
配線パターンP1,P2を覆うように、絶縁層41上にポリイミドからなる厚さt5の被覆層43が形成されている。なお、図6(a)では、被覆層43の図示は省略されている。
配線パターンP1,P2に重なるサスペンション本体部10の一部が除去される。これにより、サスペンション本体部10には、配線パターンP1,P2に沿って複数の開口部10hが形成される。
開口部10h内で露出する絶縁層41の部分が所定厚さ分除去される。それにより、厚さt2の絶縁層非露出部41aおよび厚さt3の絶縁層露出部41bが形成される。
(6−2)信号線路対における差動信号の伝送損失に関して
実施例1〜7および比較例1,2では、配線パターンP1,P2間の間隔dおよび絶縁層露出部41bの厚さt3を調整し、配線パターンP1,P2における差動信号の伝送損失をそれぞれ求めた。
実施例1〜7および比較例1,2においては、配線パターンP1,P2の幅wは20μm、サスペンション本体部10の厚さt1は20μm、絶縁層非露出部41aの厚さt2は10μm、配線パターンP1,P2の厚さt4は10μm、および被覆層43の厚さt5は3μmに設定された。
実施例1のサスペンション基板1aにおいては、配線パターンP1,P2間の間隔dが15μmであり、絶縁層露出部41bの厚さt3が2μmである。実施例2のサスペンション基板1aにおいては、配線パターンP1,P2間の間隔dが15μmであり、絶縁層露出部41bの厚さt3が3μmである。実施例3のサスペンション基板1aにおいては、配線パターンP1,P2間の間隔dが15μmであり、絶縁層露出部41bの厚さt3が5μmである。実施例4のサスペンション基板1aにおいては、配線パターンP1,P2間の間隔dが15μmであり、絶縁層露出部41bの厚さt3が7μmである。
比較例1のサスペンション基板1aにおいては、配線パターンP1,P2間の間隔dが15μmであり、絶縁層露出部41bの厚さt3が10μmである。すなわち、比較例1のサスペンション基板1aでは、絶縁層非露出部41aの厚さt2と絶縁層露出部41bの厚さt3とが等しい。
実施例5のサスペンション基板1aにおいては、配線パターンP1,P2間の間隔dが20μmであり、絶縁層露出部41bの厚さt3が2μmである。実施例6のサスペンション基板1aにおいては、配線パターンP1,P2間の間隔dが20μmであり、絶縁層露出部41bの厚さt3が3μmである。実施例7のサスペンション基板1aにおいては、配線パターンP1,P2間の間隔dが20μmであり、絶縁層露出部41bの厚さt3が5μmである。
比較例2のサスペンション基板1aにおいては、配線パターンP1,P2間の間隔dが20μmであり、絶縁層露出部41bの厚さt3が10μmである。すなわち、比較例2のサスペンション基板1aでは、絶縁層非露出部41aの厚さt2と絶縁層露出部41bの厚さt3とが等しい。
実施例1〜7および比較例1,2のサスペンション基板1aの配線パターンP1,P2において、差動信号が伝送損失により3dB減衰する周波数を求め、0Hzから求めた周波数までを帯域幅とした。また、絶縁層露出部41bの厚さt3が絶縁層非露出部41aの厚さt2と等しい場合(比較例1,2)の帯域幅からの増加を求めた。その結果を表1に示す。
Figure 2011103357
表1に示すように、実施例1〜4のサスペンション基板1aにおける配線パターンP1,P2の帯域幅はそれぞれ10.9GHz、10.2GHz、9.6GHzおよび9.2GHzであった。また、比較例1のサスペンション基板1aにおける配線パターンP1,P2の帯域幅は8.8GHzであった。
これにより、絶縁層露出部41bの厚さt3を絶縁層非露出部41aの厚さt2よりも小さくすることにより、帯域幅が増加することがわかる。特に、絶縁層露出部41bの厚さt3を絶縁層非露出部41aの厚さt2(10μm)の50%以下にすることにより、帯域幅が0.8GHz以上増加することがわかる。
一方、実施例5〜7のサスペンション基板1aにおける配線パターンP1,P2の帯域幅はそれぞれ14.8GHz、14.0GHzおよび13.4GHzであった。また、比較例2のサスペンション基板1aにおける配線パターンP1,P2の帯域幅は12.5GHzであった。
これにより、絶縁層露出部41bの厚さt3を絶縁層非露出部41aの厚さt2よりも小さくすることにより、帯域幅が増加することがわかる。特に、絶縁層露出部41bの厚さt3を絶縁層非露出部41aの厚さt2(10μm)の50%以下にすることにより、帯域幅が0.9GHz以上増加することがわかる。
上記の結果から、絶縁層露出部41bの厚さt3を絶縁層非露出部41aの厚さt2のよりも小さくすることにより、帯域幅が増加する。そのため、信号線路対における差動信号の伝送損失が低減されたことが確認できる。
従来のサスペンション基板では、伝送線路対を構成する配線パターン間の間隔を小さくすると、配線パターン間の近接効果の増加により、信号線路対における差動信号の伝送損失を低減させることは困難であった。これに対して、図6のサスペンション基板1aの構成によれば、実施例1〜4および実施例5〜7の結果から、配線パターンP1,P2間の間隔を20μm以下に設定した場合においても、絶縁層露出部41bの厚さt3を小さくすることにより、伝送線路対における差動信号の伝送損失を低減させることができることがわかる。
本発明は、磁気ディスク等の記録媒体を備えた種々の電気機器に有効に利用することができる。
1,1a サスペンション基板
10 サスペンション本体部
10h,11 開口部
12 タング部
13 銅めっきベース
14 レジスト
15 銅めっき層
17 クロム膜
18 フォトレジスト
21〜24,31〜34 電極パッド
41 絶縁層
43 被覆層
H 孔部
P1,P2 配線パターン
R1,R2 読取用配線パターン
W1,W2 書込用配線パターン

Claims (6)

  1. 導電性の支持基板と、
    前記支持基板上に形成された第1の絶縁層と、
    前記第1の絶縁層上に形成された第1および第2の配線パターンにより構成される信号線路対とを備え、
    前記第1および第2の配線パターン間の間隔が20μm以下であり、
    前記第1および第2の配線パターンに重なる前記支持基板の領域の少なくとも一部が除去されることにより前記第1の絶縁層の一部分が露出し、露出した前記第1の絶縁層の部分の厚さが前記第1の絶縁層の他の部分の厚さよりも小さいことを特徴とする配線回路基板。
  2. 露出した前記第1の絶縁層の部分の厚さが前記第1の絶縁層の他の部分の厚さの50%以下であることを特徴とする請求項1記載の配線回路基板。
  3. 前記支持基板の除去された部分は、前記第1および第2の配線パターンに沿うように形成されたことを特徴とする請求項1または2記載の配線回路基板。
  4. 前記支持基板の除去された部分は、間欠的に形成されたことを特徴とする請求項3記載の配線回路基板。
  5. 前記支持基板の除去された部分内で露出した前記第1の絶縁層の部分は、矩形の断面を有することを特徴とする請求項4記載の配線回路基板。
  6. 前記信号線路対を覆うように前記第1の絶縁層上に形成された第2の絶縁層をさらに備えることを特徴とする請求項1〜5のいずれかに記載の配線回路基板。
JP2009257440A 2009-11-10 2009-11-10 配線回路基板 Active JP5174785B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2009257440A JP5174785B2 (ja) 2009-11-10 2009-11-10 配線回路基板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009257440A JP5174785B2 (ja) 2009-11-10 2009-11-10 配線回路基板

Publications (2)

Publication Number Publication Date
JP2011103357A true JP2011103357A (ja) 2011-05-26
JP5174785B2 JP5174785B2 (ja) 2013-04-03

Family

ID=44193582

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009257440A Active JP5174785B2 (ja) 2009-11-10 2009-11-10 配線回路基板

Country Status (1)

Country Link
JP (1) JP5174785B2 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103247302A (zh) * 2012-02-10 2013-08-14 日东电工株式会社 配线电路基板及其制造方法
JP2014127216A (ja) * 2012-12-26 2014-07-07 Nitto Denko Corp 回路付きサスペンション基板およびその製造方法
US10021780B2 (en) 2016-11-02 2018-07-10 Nitto Denko Corporation Wired circuit board and producing method thereof

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06334410A (ja) * 1993-05-24 1994-12-02 Japan Aviation Electron Ind Ltd フレキシブル配線基板
JPH11284473A (ja) * 1998-03-31 1999-10-15 Japan Radio Co Ltd 遅延回路
JP2007164853A (ja) * 2005-12-09 2007-06-28 Nhk Spring Co Ltd 多層グランド層のヘッド・サスペンション及びその製造方法、多層グランド層のフレキシャ及びその製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06334410A (ja) * 1993-05-24 1994-12-02 Japan Aviation Electron Ind Ltd フレキシブル配線基板
JPH11284473A (ja) * 1998-03-31 1999-10-15 Japan Radio Co Ltd 遅延回路
JP2007164853A (ja) * 2005-12-09 2007-06-28 Nhk Spring Co Ltd 多層グランド層のヘッド・サスペンション及びその製造方法、多層グランド層のフレキシャ及びその製造方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103247302A (zh) * 2012-02-10 2013-08-14 日东电工株式会社 配线电路基板及其制造方法
JP2013164887A (ja) * 2012-02-10 2013-08-22 Nitto Denko Corp 配線回路基板およびその製造方法
US9226395B2 (en) 2012-02-10 2015-12-29 Nitto Denko Corporation Printed circuit board and method of manufacturing the same
JP2014127216A (ja) * 2012-12-26 2014-07-07 Nitto Denko Corp 回路付きサスペンション基板およびその製造方法
US10021780B2 (en) 2016-11-02 2018-07-10 Nitto Denko Corporation Wired circuit board and producing method thereof

Also Published As

Publication number Publication date
JP5174785B2 (ja) 2013-04-03

Similar Documents

Publication Publication Date Title
JP5762119B2 (ja) 回路付きサスペンション基板およびその製造方法
JP2005100488A (ja) 回路付サスペンション基板およびその製造方法
JP2009206281A (ja) 配線回路基板
JP4019068B2 (ja) 回路付サスペンション基板
CN103906351B (zh) 带电路的悬挂基板和其制造方法
KR100640659B1 (ko) 가요성 인쇄회로 및 이의 제조방법
JP2006310491A (ja) 配線回路基板および配線回路基板の製造方法
JP2012023296A (ja) 回路基板、回路基板の製造方法、サスペンション用基板、サスペンション、素子付サスペンションおよびハードディスクドライブ
JP5938223B2 (ja) 配線回路基板およびその製造方法
JP2010040115A (ja) 回路付サスペンション基板
JP6497853B2 (ja) 配線回路基板およびその製造方法
JP2011198402A (ja) サスペンション用フレキシャー基板、サスペンション、ヘッド付サスペンション、およびハードディスクドライブ
JP5174785B2 (ja) 配線回路基板
JP4740312B2 (ja) 配線回路基板集合体シート
US9955579B2 (en) Printed circuit board having reduced loss of electric signal and method of manufacturing the same
US9029712B2 (en) Printed circuit board and method of manufacturing the same
JP2007133929A (ja) 回路付サスペンション基板
JP2006202358A (ja) 磁気ヘッドサスペンション及びその製造方法
JP2007115321A (ja) 配線回路基板
JP2006005228A (ja) 配線基板、磁気ディスク装置、配線基板の製造方法
JP5131320B2 (ja) サスペンション用基板およびその製造方法
JP6037216B2 (ja) サスペンション用フレキシャー基板
JP4566778B2 (ja) 配線回路基板
JP5724278B2 (ja) サスペンション用基板、サスペンション用基板の製造方法、サスペンション、素子付サスペンションおよびハードディスクドライブ
JP6132007B2 (ja) サスペンション用基板、サスペンション用基板の製造方法、サスペンション、素子付サスペンションおよびハードディスクドライブ

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20111205

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20121009

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20121023

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20121126

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20121211

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20121228

R150 Certificate of patent or registration of utility model

Ref document number: 5174785

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250