CN105355586A - 隔离结构的制作方法及半导体器件 - Google Patents
隔离结构的制作方法及半导体器件 Download PDFInfo
- Publication number
- CN105355586A CN105355586A CN201410415530.2A CN201410415530A CN105355586A CN 105355586 A CN105355586 A CN 105355586A CN 201410415530 A CN201410415530 A CN 201410415530A CN 105355586 A CN105355586 A CN 105355586A
- Authority
- CN
- China
- Prior art keywords
- area
- layer
- mask layer
- substrate
- shallow trench
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Element Separation (AREA)
Abstract
本申请公开了一种隔离结构的制作方法及半导体器件。其中,该制作方法包括:提供包括第一区域和第二区域的衬底;分别在位于第一区域和第二区域中的衬底中形成浅沟槽,并在相邻浅沟槽之间的衬底的表面上形成掩膜层,且位于第一区域中的掩膜层的上表面高于位于第二区域中的掩膜层的上表面;在浅沟槽中形成隔离物质层,且位于第一区域中的隔离物质层的上表面与位于第一区域中的掩膜层的上表面齐平,位于第二区域中的隔离物质层的上表面与位于第二区域中的掩膜层的上表面齐平;去除掩膜层,以使浅沟槽和隔离物质层构成隔离结构。该制作方法实现了使第二区域中形成的隔离结构的高度低于第一区域中形成的隔离结构的高度的目的。
Description
技术领域
本申请涉及半导体集成电路的技术领域,具体而言,涉及一种隔离结构的制作方法及半导体器件。
背景技术
在半导体器件的制作过程中,需要在衬底中形成隔离结构以将相邻器件隔离开。目前,常见的隔离结构包括形成于衬底中的浅沟槽(STI)以及形成于浅沟槽中的隔离物质层。同时,由于半导体器件的不同功能区中的器件所需隔离效果不同,使得所需隔离结构的高度不相同。例如,在闪存器件中,通常根据器件的功能分为核心存储区和逻辑电路区,由于核心存储区中形成有一些高压器件,因此核心存储区中需要形成较高的隔离结构,而逻辑电路区中仅需形成较低的隔离结构。
现有隔离结构的制作过程通常包括以下步骤:首先,在衬底的表面上形成掩膜层,且该衬底包括第一区域和第二区域;然后,依次刻蚀掩膜层和衬底,以在衬底中形成浅沟槽;接下来,在浅沟槽中形成上表面与掩膜层的上表面齐平的隔离物质层;最后,去除掩膜层,以使浅沟槽和隔离物质层构成隔离结构。
上述制作方法在第一区域和第二区域中所形成的隔离结构的高度相同,使得该制作方法不能调控位于不同区域中的隔离结构的高度,进而影响半导体器件中的隔离结构的性能。例如,在闪存器件中,由于核心存储区中需要形成较高的隔离结构,且上述制作方法在核心存储区和逻辑电路区中所形成的隔离结构的高度相同,从而使得逻辑电路区中所形成隔离结构的高度太高,进而导致逻辑电路区中隔离物质层和浅沟槽的结合力较差,并进一步降低了逻辑电路区中隔离结构的性能。针对上述问题,目前还没有有效的解决方法。
发明内容
本申请旨在提供一种隔离结构的制作方法及半导体器件,以使得第二区域中形成的隔离结构的高度低于第一区域中形成的隔离结构的高度。
为了实现上述目的,本申请提供了一种隔离结构的制作方法,该制作方法包括:提供包括第一区域和第二区域的衬底;分别在位于第一区域和第二区域中的衬底中形成浅沟槽,并在相邻浅沟槽之间的衬底的表面上形成掩膜层,且位于第一区域中的掩膜层的上表面高于位于第二区域中的掩膜层的上表面;在浅沟槽中形成隔离物质层,且位于第一区域中的隔离物质层的上表面与位于第一区域中的掩膜层的上表面齐平,位于第二区域中的隔离物质层的上表面与位于第二区域中的掩膜层的上表面齐平;去除掩膜层,以使浅沟槽和隔离物质层构成隔离结构。
进一步地,形成浅沟槽和掩膜层的步骤包括:在衬底的表面上形成掩膜材料层;依次刻蚀掩膜材料层和衬底,以在衬底中形成浅沟槽;去除位于第二区域中的部分掩膜材料层,并将剩余掩膜材料层作为掩膜层。
进一步地,去除位于第二区域中的部分掩膜材料层的步骤包括:形成覆盖第一区域中的浅沟槽和掩膜材料层的光刻胶层;刻蚀位于第二区域中的掩膜材料层,以形成掩膜层;去除光刻胶层。
进一步地,掩膜材料层包括由远离衬底依次形成的第一氧化物层、第一氮化物层、第二氧化物层和第二氮化物层;在去除位于第二区域中的部分掩膜材料层的步骤中,去除位于第二区域中的第二氮化物层。
进一步地,第一氧化物层和第二氧化物层的为SiO2层,第一氮化物层和第二氮化物层为SiN层。
进一步地,去除第二氮化物层的工艺为湿法刻蚀,湿法刻蚀所采用的刻蚀液为热磷酸。
进一步地,在形成所述掩膜材料层的步骤中,依次形成厚度为的所述第一氧化物层、厚度为的所述第一氮化物层、厚度为的所述第二氧化物层和厚度为的所述第二氮化物层。
进一步地,形成隔离物质层的步骤包括:在浅沟槽的内壁上形成线性氧化物层;形成覆盖浅沟槽和掩膜层的氧化物隔离层;去除位于掩膜层上的氧化物隔离层以及位于第二区域中的第二氧化物层,并将线性氧化物和剩余的氧化物隔离层作为隔离物质层。
进一步地,去除氧化物隔离层以及第二氧化物层的工艺为化学机械抛光。
进一步地,线性氧化物层和氧化物隔离层为SiO2层。
本申请还提供了一种半导体器件,包括衬底以及形成于衬底中的隔离结构,且衬底包括第一区域和第二区域,其特征在于,隔离结构由本申请上述的制作方法制作而成。
进一步地,半导体器件为闪存器件,且第一区域为核心存储区,第二区域为逻辑电路区。
应用本申请的技术方案,通过分别在位于第一区域和第二区域中的衬底中形成浅沟槽,并在相邻浅沟槽之间的衬底的表面上形成掩膜层,且位于第一区域中的掩膜层的上表面高于位于第二区域中的掩膜层的上表面,然后在浅沟槽中形成隔离物质层,且位于第一区域中的隔离物质层的上表面与位于第一区域中的掩膜层的上表面齐平,位于第二区域中的隔离物质层的上表面与位于第二区域中的掩膜层的上表面齐平,从而使得第二区域中形成的隔离结构的高度低于第一区域中形成的隔离结构的高度。
附图说明
构成本申请的一部分的说明书附图用来提供对本申请的进一步理解,本申请的示意性实施例及其说明用于解释本申请,并不构成对本申请的不当限定。在附图中:
图1示出了本申请实施方式所提供的隔离结构的制作方法的流程示意图;
图2示出了在本申请实施方式所提供的隔离结构的制作方法中,提供包括第一区域和第二区域的衬底后的基体的剖面结构示意图;
图3示出了在图2所示的衬底的表面上形成由第一氧化物层、第一氮化物层、第二氧化物层和第二氮化物层构成的掩膜材料层后的基体的剖面结构示意图;
图4示出了依次刻蚀图3所示的掩膜材料层和衬底,以在衬底中形成浅沟槽后的基体的剖面结构示意图;
图5示出了形成覆盖图4所示的第一区域中的浅沟槽和掩膜材料层的光刻胶层,并去除位于第二区域中的第二氮化物层后的基体的剖面结构示意图;
图6示出了去除图5所示的光刻胶层后的基体的剖面结构示意图;
图7示出了在图6所示的浅沟槽的内壁上形成线性氧化物层,并形成覆盖浅沟槽和掩膜层的氧化物隔离层后的基体的剖面结构示意图;
图8示出了去除位于图7所示的掩膜层上的氧化物隔离层以及位于第二区域中的第二氧化物层,并将线性氧化物和剩余的氧化物隔离层作为隔离物质层后的基体的剖面结构示意图;以及
图9示出了去除图8所示的掩膜层后的基体的剖面结构示意图;
具体实施方式
需要说明的是,在不冲突的情况下,本申请中的实施例及实施例中的特征可以相互组合。下面将参考附图并结合实施例来详细说明本申请。
需要注意的是,这里所使用的术语仅是为了描述具体实施方式,而非意图限制根据本申请的示例性实施方式。如在这里所使用的,除非上下文另外明确指出,否则单数形式也意图包括复数形式,此外,还应当理解的是,当在本说明书中使用属于“包含”和/或“包括”时,其指明存在特征、步骤、操作、器件、组件和/或它们的组合。
为了便于描述,在这里可以使用空间相对术语,如“在……之上”、“在……上方”、“在……上表面”、“上面的”等,用来描述如在图中所示的一个器件或特征与其他器件或特征的空间位置关系。应当理解的是,空间相对术语旨在包含除了器件在图中所描述的方位之外的在使用或操作中的不同方位。例如,如果附图中的器件被倒置,则描述为“在其他器件或构造上方”或“在其他器件或构造之上”的器件之后将被定位为“在其他器件或构造下方”或“在其他器件或构造之下”。因而,示例性术语“在……上方”可以包括“在……上方”和“在……下方”两种方位。该器件也可以其他不同方式定位(旋转90度或处于其他方位),并且对这里所使用的空间相对描述作出相应解释。
正如背景技术中所介绍的,现有隔离结构的制作方法在第一区域和第二区域中所形成的隔离结构的高度相同,使得该制作方法不能调控位于不同区域中的隔离结构的高度,进而影响半导体器件中的隔离结构的性能。本申请的发明人针对上述问题进行研究,提出了一种隔离结构的制作方法。如图1所示,该制作方法包括:提供包括第一区域和第二区域的衬底;分别在位于第一区域和第二区域中的衬底中形成浅沟槽,并在相邻浅沟槽之间的衬底的表面上形成掩膜层,且位于第一区域中的掩膜层的上表面高于位于第二区域中的掩膜层的上表面;在浅沟槽中形成隔离物质层,且位于第一区域中的隔离物质层的上表面与位于第一区域中的掩膜层的上表面齐平,位于第二区域中的隔离物质层的上表面与位于第二区域中的掩膜层的上表面齐平;去除掩膜层,以使浅沟槽和隔离物质层构成隔离结构。
上述制作方法通过分别在位于第一区域和第二区域中的衬底中形成浅沟槽,并在相邻浅沟槽之间的衬底的表面上形成掩膜层,且位于第一区域中的掩膜层的上表面高于位于第二区域中的掩膜层的上表面,然后在浅沟槽中形成隔离物质层,且位于第一区域中的隔离物质层的上表面与位于第一区域中的掩膜层的上表面齐平,位于第二区域中的隔离物质层的上表面与位于第二区域中的掩膜层的上表面齐平,从而使得第二区域中形成的隔离结构的高度低于第一区域中形成的隔离结构的高度。
下面将更详细地描述根据本申请提供的隔离结构的制作方法的示例性实施方式。然而,这些示例性实施方式可以由多种不同的形式来实施,并且不应当被解释为只限于这里所阐述的实施方式。应当理解的是,提供这些实施方式是为了使得本申请的公开彻底且完整,并且将这些示例性实施方式的构思充分传达给本领域普通技术人员,在附图中,为了清楚起见,扩大了层和区域的厚度,并且使用相同的附图标记表示相同的器件,因而将省略对它们的描述。
图2至图9示出了本申请提供的隔离结构的制作方法中,经过各个步骤后得到的基体的剖面结构示意图。下面将结合图2至图9,进一步说明本申请所提供的隔离结构的制作方法。
首先,提供包括第一区域11和第二区域13的衬底10,其结构如图2所示。其中,衬底10可以为单晶硅或绝缘体上硅等。第一区域11和第二区域13可以根据所形成器件的功能进行划分,例如,在闪存器件中,第一区域11为核心存储区,第二区域13为逻辑电路区。当然,衬底10中可以预先形成一些器件,例如阱等。
完成提供包括第一区域11和第二区域13的衬底10的步骤之后,分别在位于第一区域11和第二区域13中的衬底10中形成浅沟槽30,并在相邻浅沟槽30之间的衬底10的表面上形成掩膜层20,且位于第一区域11中的掩膜层20的上表面高于位于第二区域13中的掩膜层20的上表面。形成该浅沟槽30和掩膜层20的方法有很多种,在一种优选的实施方式中,形成浅沟槽30和掩膜层20的步骤包括:首先,在衬底10的表面上形成掩膜材料层20′,进而形成如图3所示的基体结构;然后,依次刻蚀掩膜材料层20′和衬底10,以在衬底10中形成浅沟槽30,进而形成如图4所示的基体结构;最后,去除位于第二区域13中的部分掩膜材料层20′,并将剩余掩膜材料层20′作为掩膜层20,进而形成如图5所示的基体结构。
上述优选实施方式中,去除位于第二区域13中的部分掩膜材料层20′的步骤包括:形成覆盖第一区域11中的浅沟槽30和掩膜材料层20′的光刻胶层40,并刻蚀位于第二区域13中的掩膜材料层20′,以形成掩膜层20,进而形成如图5所示的基体结构;去除光刻胶层40,进而形成如图6所示的基体结构。
本领域的技术人员可以根据本申请的教导设定掩膜材料层20′的组成。优选地,掩膜材料层20′包括由远离衬底10依次形成的第一氧化物层21′、第一氮化物层22′、第二氧化物层23′和第二氮化物层24′(如图3所示)。更为优选地,第一氧化物层21′和第二氧化物层23′的为SiO2层,第一氮化物层22′和第二氮化物层24′为SiN层。当然,掩膜材料层20′还可以由其他材料组成,例如仅由一层氧化物和一层氮化物组成,并不限于上述优选实施方式。
同时,各层掩膜材料层20′的高度可以根据欲形成隔离物质层50的高度性质进行设定。优选地,在形成所述掩膜材料层20′的步骤中,依次形成厚度为的第一氧化物层21′、厚度为的第一氮化物层22′、厚度为的第二氧化物层23′和厚度为的第二氮化物层24′。
形成上述第一氧化物层21′和第一氮化物层22′的工艺可以为低压化学气相沉积(LPCVD)或热氧化工艺等,形成上述第二氧化物层23′和第二氮化物层24′的工艺可以为低压化学气相沉积(LPCVD)或等离子增强化学气相沉积(PECVD)等。上述工艺为本领域现有技术,在此不再赘述。
当掩膜材料层20′包括由远离衬底10依次形成的第一氧化物层21′、第一氮化物层22′、第二氧化物层23′和第二氮化物层24′时,在去除位于第二区域13中的部分掩膜材料层20′的步骤中,可以仅去除位于第二区域13中的第二氮化物层24′,并将剩余的第二氧化物层23′、第一氮化物层22′和第一氧化物层21′作为掩膜层20(如图5所示,包括第二氧化物层23、第一氮化物层22和第一氧化物层21)。去除第二氮化物层24′的工艺可以为湿法刻蚀,湿法刻蚀所采用的刻蚀液可以为热磷酸。此时,由于第二氮化物和第二氧化物具有不同的刻蚀速率,因此很容易只去除第二氮化物层24′。
需要注意的是,形成上述浅沟槽和掩膜层的方法并不仅限于上述优选实施方式。例如,还可以采用以下方法:首先,在衬底上形成掩膜材料层;然后,刻蚀位于第二区域的掩膜材料层′以形成掩膜层,且位于第一区域中的掩膜层的上表面高于位于第二区域中的掩膜层的上表面;最后,依次刻蚀掩膜层和衬底,以分别在位于第一区域和第二区域中的衬底中形成浅沟槽。此时,采用该方法形成的各浅沟槽的深度会略有差异,即位于第二区域中的浅沟槽的深度略微高于位于第一区域中的浅沟槽的深度。
完成分别在位于第一区域11和第二区域13中的衬底10中形成浅沟槽30,并在相邻浅沟槽30之间的衬底10的表面上形成掩膜层20,且位于第一区域11中的掩膜层20的上表面高于位于第二区域13中的掩膜层20的上表面的步骤之后,在浅沟槽30中形成隔离物质层50,且位于第一区域11中的隔离物质层50的上表面与位于第一区域11中的掩膜层20的上表面齐平,位于第二区域13中的隔离物质层50的上表面与位于第二区域13中的掩膜层20的上表面齐平。
在一种优选的实施方式中,形成上述隔离物质层50的步骤包括:在浅沟槽30的内壁上形成线性氧化物层51,并形成覆盖浅沟槽30和掩膜层20的氧化物隔离层53,进而形成如图7所示的基体结构;去除位于掩膜层20上的氧化物隔离层53以及位于第二区域13中的第二氧化物层23′,并将线性氧化物和剩余的氧化物隔离层53作为隔离物质层50,进而形成如图8所示的基体结构。
上述线性氧化物层51可以为SiO2层等,形成线性氧化物层51的工艺可以为热氧化或化学气相沉积等。上述氧化物隔离层53可以为SiO2层等,形成氧化物隔离层53的工艺可以为化学气相沉积等。去除氧化物隔离层53以及第二氧化物层23′的工艺可以为化学机械抛光。当采用化学机械抛光去除氧化物隔离层53以及第二氧化物层23′时,抛光过程在达到位于第一区域11中的第二氮化物层24′和位于第二区域13中的第一氮化物时终止。上述工艺的具体参数可以参照现有技术,在此不再赘述。
当然,形成上述隔离物质层的步骤并不仅限于上述优选实施方式。例如,形成上述隔离物质层的步骤可以为:形成覆盖浅沟槽和掩膜层的氧化物隔离层;去除位于掩膜层上的氧化物隔离层以及位于第二区域中的第二氧化物层,并将剩余的氧化物隔离层作为隔离物质层。
完成在浅沟槽30中形成隔离物质层50,且位于第一区域11中的隔离物质层50的上表面与位于第一区域11中的掩膜层20的上表面齐平,位于第二区域13中的隔离物质层50的上表面与位于第二区域13中的掩膜层20的上表面齐平的步骤之后,去除掩膜层20,以使浅沟槽30和隔离物质层50构成隔离结构。去除掩膜层20的工艺可以为湿法刻蚀,湿法刻蚀所采用的刻蚀液与掩膜层20的种类相关。例如,去除氮化物所采用的刻蚀液可以为热磷酸。上述工艺的具体参数可以参照现有技术,在此不再赘述。
本申请还提供了一种半导体器件。如图9所示,该半导体器件包括衬底10以及形成于衬底10中的隔离结构,且衬底10包括第一区域11和第二区域13,其中,隔离结构由本申请上述的制作方法制作而成。该半导体器件可以为闪存器件,此时第一区域11为核心存储区,第二区域13为逻辑电路区。
从以上的描述中,可以看出,本申请上述的实施例实现了如下技术效果:本申请通过分别在位于第一区域和第二区域中的衬底中形成浅沟槽,并在相邻浅沟槽之间的衬底的表面上形成掩膜层,且位于第一区域中的掩膜层的上表面高于位于第二区域中的掩膜层的上表面,然后在浅沟槽中形成隔离物质层,且位于第一区域中的隔离物质层的上表面与位于第一区域中的掩膜层的上表面齐平,位于第二区域中的隔离物质层的上表面与位于第二区域中的掩膜层的上表面齐平,从而使得第二区域中形成的隔离结构的高度低于第一区域中形成的隔离结构的高度。
以上所述仅为本申请的优选实施例而已,并不用于限制本申请,对于本领域的技术人员来说,本申请可以有各种更改和变化。凡在本申请的精神和原则之内,所作的任何修改、等同替换、改进等,均应包含在本申请的保护范围之内。
Claims (12)
1.一种隔离结构的制作方法,其特征在于,所述制作方法包括:
提供包括第一区域和第二区域的衬底;
分别在位于所述第一区域和所述第二区域中的所述衬底中形成浅沟槽,并在相邻所述浅沟槽之间的所述衬底的表面上形成掩膜层,且位于所述第一区域中的掩膜层的上表面高于位于所述第二区域中的掩膜层的上表面;
在所述浅沟槽中形成隔离物质层,且位于所述第一区域中的所述隔离物质层的上表面与位于所述第一区域中的所述掩膜层的上表面齐平,位于所述第二区域中的所述隔离物质层的上表面与位于所述第二区域中的所述掩膜层的上表面齐平;
去除所述掩膜层,以使所述浅沟槽和所述隔离物质层构成所述隔离结构。
2.根据权利要求1所述的制作方法,其特征在于,形成所述浅沟槽和所述掩膜层的步骤包括:
在所述衬底的表面上形成掩膜材料层;
依次刻蚀所述掩膜材料层和所述衬底,以在所述衬底中形成所述浅沟槽;
去除位于所述第二区域中的部分所述掩膜材料层,并将剩余所述掩膜材料层作为所述掩膜层。
3.根据权利要求2所述的制作方法,其特征在于,去除位于所述第二区域中的部分所述掩膜材料层的步骤包括:
形成覆盖所述第一区域中的所述浅沟槽和所述掩膜材料层的光刻胶层;
刻蚀位于所述第二区域中的所述掩膜材料层,以形成所述掩膜层;
去除所述光刻胶层。
4.根据权利要求2所述的制作方法,其特征在于,
所述掩膜材料层包括由远离所述衬底依次形成的第一氧化物层、第一氮化物层、第二氧化物层和第二氮化物层;
在去除位于所述第二区域中的部分所述掩膜材料层的步骤中,去除位于所述第二区域中的所述第二氮化物层。
5.根据权利要求4所述的制作方法,其特征在于,所述第一氧化物层和所述第二氧化物层为SiO2层,所述第一氮化物层和所述第二氮化物层为SiN层。
6.根据权利要求5所述的制作方法,其特征在于,去除所述第二氮化物层的工艺为湿法刻蚀,所述湿法刻蚀所采用的刻蚀液为热磷酸。
7.根据权利要求4所述的制作方法,其特征在于,在形成所述掩膜材料层的步骤中,依次形成厚度为的所述第一氧化物层、厚度为的所述第一氮化物层、厚度为的所述第二氧化物层和厚度为的所述第二氮化物层。
8.根据权利要求4所述的制作方法,其特征在于,形成所述隔离物质层的步骤包括:
在所述浅沟槽的内壁上形成线性氧化物层;
形成覆盖所述浅沟槽和所述掩膜层的氧化物隔离层;
去除位于所述掩膜层上的所述氧化物隔离层以及位于所述第二区域中的所述第二氧化物层,并将所述线性氧化物和剩余的所述氧化物隔离层作为所述隔离物质层。
9.根据权利要求8所述的制作方法,其特征在于,去除所述氧化物隔离层以及所述第二氧化物层的工艺为化学机械抛光。
10.根据权利要求8所述的制作方法,其特征在于,所述线性氧化物层和所述氧化物隔离层为SiO2层。
11.一种半导体器件,包括衬底以及形成于所述衬底中的隔离结构,且所述衬底包括第一区域和第二区域,其特征在于,所述隔离结构由权利要求1至10中任一项所述的制作方法制作而成。
12.根据权利要求11所述的半导体器件,其特征在于,所述半导体器件为闪存器件,且所述第一区域为核心存储区,所述第二区域为逻辑电路区。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201410415530.2A CN105355586B (zh) | 2014-08-21 | 2014-08-21 | 隔离结构的制作方法及半导体器件 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201410415530.2A CN105355586B (zh) | 2014-08-21 | 2014-08-21 | 隔离结构的制作方法及半导体器件 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN105355586A true CN105355586A (zh) | 2016-02-24 |
CN105355586B CN105355586B (zh) | 2018-07-03 |
Family
ID=55331526
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201410415530.2A Active CN105355586B (zh) | 2014-08-21 | 2014-08-21 | 隔离结构的制作方法及半导体器件 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN105355586B (zh) |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20020016041A1 (en) * | 2000-07-11 | 2002-02-07 | Samsung Electronics Co., Ltd. | Method of fabricating a non-volatile memory device having a tunnel-insulating layer including more than two portions of different thickness |
CN1741273A (zh) * | 2004-08-12 | 2006-03-01 | 株式会社瑞萨科技 | 双浅沟绝缘半导体装置及其制造方法 |
CN101185163A (zh) * | 2005-04-04 | 2008-05-21 | 斯班逊有限公司 | 闪存装置制造中用于多晶硅-1定义非临界互补掩膜方法 |
CN102651333A (zh) * | 2011-02-28 | 2012-08-29 | 华邦电子股份有限公司 | 沟槽隔离结构的制造方法 |
-
2014
- 2014-08-21 CN CN201410415530.2A patent/CN105355586B/zh active Active
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20020016041A1 (en) * | 2000-07-11 | 2002-02-07 | Samsung Electronics Co., Ltd. | Method of fabricating a non-volatile memory device having a tunnel-insulating layer including more than two portions of different thickness |
CN1741273A (zh) * | 2004-08-12 | 2006-03-01 | 株式会社瑞萨科技 | 双浅沟绝缘半导体装置及其制造方法 |
CN101185163A (zh) * | 2005-04-04 | 2008-05-21 | 斯班逊有限公司 | 闪存装置制造中用于多晶硅-1定义非临界互补掩膜方法 |
CN102651333A (zh) * | 2011-02-28 | 2012-08-29 | 华邦电子股份有限公司 | 沟槽隔离结构的制造方法 |
Also Published As
Publication number | Publication date |
---|---|
CN105355586B (zh) | 2018-07-03 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN106158594A (zh) | 光刻方法及其应用工艺 | |
CN104934361A (zh) | 浅沟槽的制作方法及存储器件的制作方法 | |
CN105161450A (zh) | 一种双浅沟槽隔离形成方法 | |
CN105576016B (zh) | 栅极结构、其制作方法及闪存器件 | |
CN103915322B (zh) | 半导体器件的制备方法 | |
CN205177842U (zh) | 绝缘体上硅类型的衬底和集成电路 | |
CN104952706A (zh) | 一种半导体器件的制备方法 | |
US8088664B2 (en) | Method of manufacturing integrated deep and shallow trench isolation structures | |
KR101205066B1 (ko) | 반도체 소자의 소자 분리 방법 | |
CN103903969B (zh) | 浮栅的制备方法 | |
CN102130036B (zh) | 浅沟槽隔离结构制作方法 | |
US9437674B2 (en) | Insulating trench forming method | |
CN105336591A (zh) | 浮栅的制作方法 | |
CN105336703B (zh) | 一种半导体器件的制作方法 | |
JP2009076729A5 (zh) | ||
CN105355586A (zh) | 隔离结构的制作方法及半导体器件 | |
CN105575784A (zh) | 分离栅极式闪存的制作方法及分离栅极式闪存 | |
CN104425350A (zh) | 一种半导体器件及其制造方法 | |
CN109698119A (zh) | 一种半导体器件的制造方法和半导体器件 | |
US20050136588A1 (en) | Method of forming isolation regions | |
CN109427808A (zh) | 半导体存储元件及其制造方法 | |
CN102194684B (zh) | 栅极介质层制造方法 | |
CN105374822A (zh) | Otp存储单元、otp存储单元的制作方法及芯片 | |
US20130214392A1 (en) | Methods of forming stepped isolation structures for semiconductor devices using a spacer technique | |
CN105575875A (zh) | 相邻阱间隔离结构的制作方法及半导体器件 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |