CN105353818A - 一种改进型参考电压分压电路 - Google Patents

一种改进型参考电压分压电路 Download PDF

Info

Publication number
CN105353818A
CN105353818A CN201510810946.9A CN201510810946A CN105353818A CN 105353818 A CN105353818 A CN 105353818A CN 201510810946 A CN201510810946 A CN 201510810946A CN 105353818 A CN105353818 A CN 105353818A
Authority
CN
China
Prior art keywords
reference voltage
datum
circuit
bleeder circuit
dec1
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201510810946.9A
Other languages
English (en)
Other versions
CN105353818B (zh
Inventor
刘亮明
赵晶文
李云初
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Suzhou Yunchip Microelectronic Technology Co Ltd
Original Assignee
Suzhou Yunchip Microelectronic Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Suzhou Yunchip Microelectronic Technology Co Ltd filed Critical Suzhou Yunchip Microelectronic Technology Co Ltd
Priority to CN201510810946.9A priority Critical patent/CN105353818B/zh
Publication of CN105353818A publication Critical patent/CN105353818A/zh
Application granted granted Critical
Publication of CN105353818B publication Critical patent/CN105353818B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Analogue/Digital Conversion (AREA)

Abstract

本发明公开了一种改进型参考电压分压电路,在传统的参考电压分压电路中加入一组电容,该组电容分别串联在各组全差分比较参考电平的两路差分比较参考电平之间,与对应的电阻形成低通滤波器,增强对电源噪声和地噪声的抑制能力,同时保证了同组全差分比较参考电平的同步波动,极大提高了全差分比较参考电平的稳定性,可以广泛应用于模数转换器的参考电压分压电路中,特别是在高精度的比较器电路设计中,对电路的性能有明显的改善,电路实现简单,具有良好的应用前景。

Description

一种改进型参考电压分压电路
技术领域
本发明涉及高性能模数转换器芯片设计,属于半导体集成电路设计领域。
背景技术
近年来,伴随着无线通信技术及其应用的迅速发展,高性能、低成本的CMOS工艺的进步,给模数转换器的设计带来了许多机遇和挑战。模数转换器芯片位于射频前端和数字信号处理器之间,完成信号从模拟域到数字域的转换,高性能、低功耗和低成本是模数转换器芯片的设计目标。而模数转换器电路中的必备关键模块是参考电压分压电路,它为模数转换器中的比较器提供一个参考电平,使得量化出相应的数字电平,越高精度的比较器,对参考电平的稳定性和准确性要求越高。参考电压分压电路本质上是提供稳定的比较参考电平,比较器电路根据比较参考电平量化出相应比特,因此,参考电压分压电路的性能关系到模数转换器量化比特的正确与否。
传统的参考电压分压电路的基本结构,如图1所示,参考电压分压电路从本质上说其实是一个分压器,将一个固定的电压差(Reft_bk-Refb_bk),利用k个串联的等值电阻R1、R2……R(k-1)、R(k)分压,产生k-1个参考电平V<1>、V<2>……V<k-2>、V<k-1>,因为模数转换器采用全差分电路实现,所以产生量化比特时的比较参考电平也是全差分实现,得到的k-1组全差分比较参考电平如下:
V<k-1>-V<1>、V<k-2>-V<2>……V<2>-V<k-2>、V<1>-V<k-1>
由于电压跟随器Buffer1、Buffer2的抑制噪声的能力很有限,电源噪声和地噪声很大,导致Buffer1的输出电压Reft_bk和Buffer2的输出电压Refb_bk不稳定,有噪声电压;同时电源噪声比地噪声大很多,导致Reft_bk的噪声电压比Refb_bk的噪声电压大很多,根据电路原理可知,参考电平V<1>、V<2>……V<k-2>、V<k-1>由Reft_bk和Refb_bk决定,所以k-1个参考电平跟随电源噪声和地噪声波动,最终k-1组全差分比较参考电平也跟随电源噪声和地噪声波动,影响参考电压分压电路的性能,从而导致模数转换器的量化比特出错。
发明内容
本发明的目的是为了克服现有技术中的比较参考电平随电源噪声和地噪声波动,影响参考电压分压电路的性能,从而导致模数转换器的量化比特出错的问题。本发明提出的改进型参考电压分压电路,能够在大的电源噪声和地噪声情况下,极大的减小比较参考电平的噪声波动,增强对电源噪声和地噪声的抑制能力,提升比较参考电平的平稳度,避免了模数转换器量化比特出错,电路实现简单,具有良好的应用前景。
为了达到上述目的,本发明所采用的技术方案是:
一种改进型参考电压分压电路,其特征在于:包括第一电压跟随器Buffer1、第二电压跟随器Buffer2,k个等值电阻R1、R2……R(k-1)、R(k)和(k-1)/2个电容Cdec1、Cdec2、...Cdec(k-1)/2,其中,k≥3,且为奇数,
所述第一电压跟随器Buffer1的正向输入端接外部输入参考电压Reft;所述第二电压跟随器Buffer2的正向输入端接外部输入参考电压Refb;
所述k个等值电阻R1、R2……R(k-1)、R(k)依次串联在第二电压跟随器Buffer2的输出端和第一电压跟随器Buffer1的输出端之间,k个等值电阻的连接处引出k-1路比较参考电平V1、V2、...Vk-2、Vk-1,k-1个比较参考电平V1、V2、...Vk-2、Vk-1构成k-1组全差分比较参考电平Vk-1-V1、Vk-2-V2、...V2-Vk-2、V1-Vk-1,所述(k-1)/2个电容Cdec1、Cdec2、...Cdec(k-1)/2分别串联在k-1组全差分比较参考电平的两路差分比较参考电平之间。
前述的一种改进型参考电压分压电路,其特征在于:所述k个等值电阻R1、R2……R(k-1)、R(k)的阻值均为120Ω。
前述的一种改进型参考电压分压电路,其特征在于:所述(k-1)/2个电容Cdec1、Cdec2、...Cdec(k-1)/2的容值从Cdec1至Cdec(k-1)/2依次减小。
前述的一种改进型参考电压分压电路,其特征在于:所述电容Cdec1的容值为20pF,所述Cdec(k-1)/2的容值为0pF。
本发明的有益效果是:本发明的改进型参考电压分压电路,在传统的参考电压分压电路中加入一组电容,该组电容分别串联在各组全差分比较参考电平的两路差分比较参考电平之间,与对应的电阻形成低通滤波器,增强对电源噪声和地噪声的抑制能力,同时保证了同组全差分比较参考电平的同步波动,极大提高了全差分比较参考电平的稳定性,可以广泛应用于模数转换器的参考电压分压电路中,特别是在高精度的比较器电路设计中,对电路的性能有明显的改善,电路实现简单,具有良好的应用前景。
附图说明
图1是传统的参考电压分压电路的电路原理图。
图2是本发明的改进型参考电压分压电路的电路原理图。
图3是传统的参考电压分压电路的全差分比较参考电平波动的仿真图。
图4是本发明的全差分比较参考电平波动的仿真图。
图5是传统的参考电压分压电路等效到比较器输入端误差电压的仿真图。
图6是本发明的等效到比较器输入端误差电压的仿真图。
具体实施方式
下面将结合说明书附图,对本发明作进一步的说明。
如图2所示,本发明改进型参考电压分压电路,包括第一电压跟随器Buffer1、第二电压跟随器Buffer2,k个等值电阻R1、R2……R(k-1)、R(k)和(k-1)/2个电容Cdec1、Cdec2、...Cdec(k-1)/2,其中,k≥3,且为奇数;
所述第一电压跟随器Buffer1的正向输入端接外部输入参考电压Reft;所述第二电压跟随器Buffer2的正向输入端接外部输入参考电压Refb;
所述k个等值电阻R1、R2……R(k-1)、R(k)依次串联在第二电压跟随器Buffer2的输出端和第一电压跟随器Buffer1的输出端之间,k个等值电阻的连接处引出k-1路比较参考电平V1、V2、...Vk-2、Vk-1,k-1个比较参考电平V1、V2、...Vk-2、Vk-1构成k-1组全差分比较参考电平Vk-1-V1、Vk-2-V2、...V2-Vk-2、V1-Vk-1,所述(k-1)/2个电容Cdec1、Cdec2、...Cdec(k-1)/2分别串联在k-1组全差分比较参考电平的两路差分比较参考电平之间,例如Vk-1-V1和V1-Vk-1共用电容Cdec1
如图2所示,电容Cdec1并联在全差分比较参考电平Vk-1-V1的两路差分比较参考电平Vk-1和V1之间,同时,等值电阻R1和R(k)不但起到分压产生比较电平的作用,同时与电容Cdec1形成低通滤波器,滤除了第二电压跟随器Buffer2的输出端Refb_bk和第一电压跟随器Buffer1的输出端Reft_bk的高频噪声波动,大大减小了Vk-1上的电源噪声V1上的地噪声,同时保证了Vk-1和V1的同步波动,使得全差分比较参考电平Vk-1-V1保持一个相对稳定值,其他电容Cdec2、...Cdec(k-1)/2起到相似的效果,从而极大的提高了整组全差分比较参考电平的稳定性。
我们知道,k-1组全差分比较参考电平Vk-1-V1、Vk-2-V2、...V2-Vk-2、V1-Vk-1受电源噪声和地噪声波动的影响最大的是Vk-1-V1和V1-Vk-1,由电路原理可知,电容Cdec1不但减小这两组全差分比较参考电平的噪声波动,而且,同时减小了Vk-2-V2、...V2-Vk-2、的噪声波动,保证了后者的噪声波动小于前者,电容Cdec2减小了Vk-2-V2、...V2-Vk-2的噪声波动,但是无法减小Vk-1-V1和V1-Vk-1的噪声波动,从而将(k-1)/2个电容Cdec1、Cdec2、...Cdec(k-1)/2的容值从Cdec1至Cdec(k-1)/2依次减小,起到的滤波效果逐渐减小。
所述k个等值电阻R1、R2……R(k-1)、R(k)取值原则是要保证参考电平驱动能力要求和功耗要求,电阻值如果太小,导致参考电压分压电路电流太大,功耗不能满足要求;电阻值如果太大,导致参考电平驱动能力太小,参考电压不稳定;综合上述两个指标要求,电阻值需要做一个折中,优选120Ω。
所述(k-1)/2个电容Cdec1、Cdec2、...Cdec(k-1)/2的取值原则是芯片面积要求和参考电平稳定性要求。电容值如果太大,导致芯片面积太大,超过设计要求;电容值如果太小,导致参考电平波动性太大;综合上述两个指标要求,电容值需要做一个折中。由于Cdec1、Cdec2、...Cdec(k-1)/2起到的滤波效果逐渐减小,电容取值选择可以逐渐减小,其中,电容Cdec11的容值优选为20pF,电容Cdec(k-1)/2的容值优选为0pF。
基于上述原理,对传统参考电压分压电路和改进型参考电压分压电路进行仿真,电源线的绑定电感建模0.8nH,地线的绑定电感建模0.2nH,等值电阻取值120Ω,电容取值Cdec1=20pF,Cdec(k-1)/2取0pF,比较其全差分比较参考电平Vk-1-V1波动电压和等效到比较器输入端误差电压,如图3及图4所示,全差分比较参考电平Vk-1-V1的波动电压,在传统电路中是90.06mV,本发明的改进的电路中降低到3.14mV。如图5及图6所示,波动电压等效到比较器输入端误差电压,在传统电路中是23.5mV,本发明的改进电路中的误差电压降低到1mV。
综上所述,本发明的改进型参考电压分压电路,在传统的参考电压分压电路中加入一组电容,该组电容分别串联在各组全差分比较参考电平的两路差分比较参考电平之间,与对应的电阻形成低通滤波器,增强对电源噪声和地噪声的抑制能力,同时保证了同组全差分比较参考电平的同步波动,极大提高了全差分比较参考电平的稳定性,可以广泛应用于模数转换器的参考电压分压电路中,特别是在高精度的比较器电路设计中,对电路的性能有明显的改善,电路实现简单,具有良好的应用前景。
以上显示和描述了本发明的基本原理、主要特征及优点。本行业的技术人员应该了解,本发明不受上述实施例的限制,上述实施例和说明书中描述的只是说明本发明的原理,在不脱离本发明精神和范围的前提下,本发明还会有各种变化和改进,这些变化和改进都落入要求保护的本发明范围内。本发明要求保护范围由所附的权利要求书及其等效物界定。

Claims (4)

1.一种改进型参考电压分压电路,其特征在于:包括第一电压跟随器Buffer1、第二电压跟随器Buffer2,k个等值电阻R1、R2……R(k-1)、R(k)和(k-1)/2个电容Cdec1、Cdec2、...Cdec(k-1)/2,其中,k≥3,且为奇数,
所述第一电压跟随器Buffer1的正向输入端接外部输入参考电压Reft;所述第二电压跟随器Buffer2的正向输入端接外部输入参考电压Refb;
所述k个等值电阻R1、R2……R(k-1)、R(k)依次串联在第二电压跟随器Buffer2的输出端和第一电压跟随器Buffer1的输出端之间,k个等值电阻的连接处引出k-1路比较参考电平V1、V2、...Vk-2、Vk-1,k-1个比较参考电平V1、V2、...Vk-2、Vk-1构成k-1组全差分比较参考电平Vk-1-V1、Vk-2-V2、...V2-Vk-2、V1-Vk-1,所述(k-1)/2个电容Cdec1、Cdec2、...Cdec(k-1)/2分别串联在k-1组全差分比较参考电平的两路差分比较参考电平之间。
2.根据权利要求1所述的一种改进型参考电压分压电路,其特征在于:所述k个等值电阻R1、R2……R(k-1)、R(k)的阻值均为120Ω。
3.根据权利要求1所述的一种改进型参考电压分压电路,其特征在于:所述(k-1)/2个电容Cdec1、Cdec2、...Cdec(k-1)/2的容值从Cdec1至Cdec(k-1)/2依次减小。
4.根据权利要求1或3所述的一种改进型参考电压分压电路,其特征在于:所述电容Cdec1的容值为20pF,所述Cdec(k-1)/2的容值为0pF。
CN201510810946.9A 2015-11-23 2015-11-23 一种改进型参考电压分压电路 Active CN105353818B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201510810946.9A CN105353818B (zh) 2015-11-23 2015-11-23 一种改进型参考电压分压电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201510810946.9A CN105353818B (zh) 2015-11-23 2015-11-23 一种改进型参考电压分压电路

Publications (2)

Publication Number Publication Date
CN105353818A true CN105353818A (zh) 2016-02-24
CN105353818B CN105353818B (zh) 2017-07-28

Family

ID=55329805

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510810946.9A Active CN105353818B (zh) 2015-11-23 2015-11-23 一种改进型参考电压分压电路

Country Status (1)

Country Link
CN (1) CN105353818B (zh)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0555921A (ja) * 1991-08-23 1993-03-05 Fujitsu Ltd 分圧回路
JPH06209263A (ja) * 1993-01-12 1994-07-26 Hitachi Ltd Ad変換器
US6239733B1 (en) * 1999-05-28 2001-05-29 United Microelectronics Corp. Current interpolation circuit for use in an A/D converter
CN1375936A (zh) * 2001-03-15 2002-10-23 矽统科技股份有限公司 低电压差动输入的模拟至数字转换器
CN102426470A (zh) * 2011-12-02 2012-04-25 上海贝岭股份有限公司 一种用于流水线模数转换器的参考电压发生电路
CN205247253U (zh) * 2015-11-23 2016-05-18 苏州云芯微电子科技有限公司 一种改进型参考电压分压电路

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0555921A (ja) * 1991-08-23 1993-03-05 Fujitsu Ltd 分圧回路
JPH06209263A (ja) * 1993-01-12 1994-07-26 Hitachi Ltd Ad変換器
US6239733B1 (en) * 1999-05-28 2001-05-29 United Microelectronics Corp. Current interpolation circuit for use in an A/D converter
CN1375936A (zh) * 2001-03-15 2002-10-23 矽统科技股份有限公司 低电压差动输入的模拟至数字转换器
CN102426470A (zh) * 2011-12-02 2012-04-25 上海贝岭股份有限公司 一种用于流水线模数转换器的参考电压发生电路
CN205247253U (zh) * 2015-11-23 2016-05-18 苏州云芯微电子科技有限公司 一种改进型参考电压分压电路

Also Published As

Publication number Publication date
CN105353818B (zh) 2017-07-28

Similar Documents

Publication Publication Date Title
US10735008B2 (en) Comparator offset voltage self-correction circuit
CN102075167B (zh) 时钟调整电路和时钟电路的调整方法
US8089388B2 (en) Folding analog-to-digital converter
EP2066029B1 (en) Switched capacitor circuit, switched capacitor filter, and sigma-delta A/D converter
CN106374929A (zh) 一种快速响应动态锁存比较器
US9068896B2 (en) Process independent temperature sensor based on oscillator
CN111295840A (zh) 用于模/数转换器的经减小噪声动态比较器
US9917594B1 (en) Inbuilt threshold comparator
CN104184461A (zh) 一种小数分频器
US9197198B2 (en) Latch comparator circuits and methods
CN104716959B (zh) 模数转换装置与模数转换方法
CN205247253U (zh) 一种改进型参考电压分压电路
CN110034762A (zh) 一种采样频率可调的模数转换器
CN102035527B (zh) 一种采用失调电压消除技术的差分时域比较器电路
CN206259921U (zh) 一种快速响应动态锁存比较器
CN105353818A (zh) 一种改进型参考电压分压电路
TWI736223B (zh) 數位斜率式類比數位轉換器裝置與訊號轉換方法
CN105048996A (zh) 一种截止频率自校正的混模低通滤波器
CN101789789A (zh) 一种参考电压产生电路
CN103618549A (zh) 一种抑制高速比较器火花码和亚稳态的电路结构
CN103873038A (zh) 一种延时时间调整电路、方法和集成电路
US20150263745A1 (en) Distributed Gain Stage for High Speed High Resolution Pipeline Analog to Digital Converters
US8547269B2 (en) Robust encoder for folding analog to digital converter
CN110266313B (zh) 一种两步式sar adc
Çetinkaya et al. A 1.6 GHz non-overlap clock generation with differential clock driver and clock level shifters for GS/s sampling rate pipeline ADCs

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
PE01 Entry into force of the registration of the contract for pledge of patent right
PE01 Entry into force of the registration of the contract for pledge of patent right

Denomination of invention: An improved reference voltage divider

Effective date of registration: 20220120

Granted publication date: 20170728

Pledgee: China Construction Bank Kunshan Branch

Pledgor: Suzhou Yunxin Microelectronics Technology Co.,Ltd.

Registration number: Y2022320010032