CN104716959B - 模数转换装置与模数转换方法 - Google Patents

模数转换装置与模数转换方法 Download PDF

Info

Publication number
CN104716959B
CN104716959B CN201410745152.4A CN201410745152A CN104716959B CN 104716959 B CN104716959 B CN 104716959B CN 201410745152 A CN201410745152 A CN 201410745152A CN 104716959 B CN104716959 B CN 104716959B
Authority
CN
China
Prior art keywords
signal
analog
digital
produce
delay
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201410745152.4A
Other languages
English (en)
Other versions
CN104716959A (zh
Inventor
黄彦筌
楼志宏
王麒云
洪立翰
吴旻桦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
MediaTek Inc
Original Assignee
MediaTek Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by MediaTek Inc filed Critical MediaTek Inc
Priority to CN201810199355.6A priority Critical patent/CN108336998B/zh
Publication of CN104716959A publication Critical patent/CN104716959A/zh
Application granted granted Critical
Publication of CN104716959B publication Critical patent/CN104716959B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/001—Analogue/digital/analogue conversion
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation
    • H03M3/322—Continuously compensating for, or preventing, undesired influence of physical parameters
    • H03M3/324—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by means or methods for compensating or preventing more than one type of error at a time, e.g. by synchronisation or using a ratiometric arrangement
    • H03M3/344—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by means or methods for compensating or preventing more than one type of error at a time, e.g. by synchronisation or using a ratiometric arrangement by filtering other than the noise-shaping inherent to delta-sigma modulators, e.g. anti-aliasing
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/06—Continuously compensating for, or preventing, undesired influence of physical parameters
    • H03M1/0617—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence
    • H03M1/0626—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence by filtering
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/34—Analogue value compared with reference values
    • H03M1/38—Analogue value compared with reference values sequentially only, e.g. successive approximation type
    • H03M1/46—Analogue value compared with reference values sequentially only, e.g. successive approximation type with digital/analogue converter for supplying reference values to converter
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation
    • H03M3/322—Continuously compensating for, or preventing, undesired influence of physical parameters
    • H03M3/368—Continuously compensating for, or preventing, undesired influence of physical parameters of noise other than the quantisation noise already being shaped inherently by delta-sigma modulators
    • H03M3/37—Compensation or reduction of delay or phase error
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation
    • H03M3/458—Analogue/digital converters using delta-sigma modulation as an intermediate step
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation
    • H03M3/39—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators
    • H03M3/436—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the order of the loop filter, e.g. error feedback type
    • H03M3/438—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the order of the loop filter, e.g. error feedback type the modulator having a higher order loop filter in the feedforward path

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Analogue/Digital Conversion (AREA)
  • Compression, Expansion, Code Conversion, And Decoders (AREA)

Abstract

一种模数转换装置与模数转换方法，该模数转换装置包含：一积分器，用来根据一模拟输入信号与一第一模拟反馈信号以产生一积分信号；一低通滤波器，用来根据该积分信号以产生一第一过滤后信号；一模数转换器，用来根据该第一过滤后信号以产生一数字输出信号；以及一第一数模转换器，用来根据该数字输出信号以产生该第一模拟反馈信号。本发明实施例的模数转换装置与相关方法与传统的设计相比，在成本、面积、稳定性以及功率消耗上的性能均能得到优化。

Description

模数转换装置与模数转换方法
【技术领域】
本发明有关于一种模数转换装置与相关方法，尤指一种具有滤波功能的模数转换装置与相关方法。
【背景技术】
在无线通信系统中，射频信号被一天线接收后，一模数转换装置会被用来转换模拟信号成一数字信号。然而，该天线可能同时接收到除所需信号以外的其他信号，因此，一滤波器会被用以在信号输入模数转换器前过滤其不需要的信号。一般来说，一占有庞大的面积或消耗大量功率的滤波器具有较好的滤波效果，但也表示该滤波器的成本较昂贵，而若使用一具有较差的滤波效果的滤波器，则模数转换器需具有较宽的动态范围使得不需要的信号能被模数转换器所抑制，然而，模数转换器的动态范围与该模数转换器的供应电压成反比，且该供应电压在先进半导体制程下只会越来越小。另一个增加模数转换器的动态范围的方法为降低模数转换器的噪声基底，然而，由于模数转换器可能会被设计成具有大电容及小电阻，因此此方法可能再次增加模数转换器的面积或功率消耗，因此提供一滤波式模数转换器以减少面积及成本的消耗为在无线通信系统领域中的一急迫问题。
【发明内容】
本发明的目的之一在于提供一模数转换装置与相关方法，以解决上述问题。
根据本发明第一实施例，揭露了一模数转换装置，该模数转换装置包含有一积分器、一低通滤波器、一模数转换器以及一第一数模转换器。该积分器用以根据一模拟输入信号与一第一模拟反馈信号来产生一积分信号，该低通滤波器用以根据该积分信号来产生一第一过滤后信号，该模数转换器用以根据该第一过滤后信号来产生一数字输出信号，该第一数模转换器用以根据该数字输出信号来产生该第一模拟反馈信号。
根据本发明第二实施例，揭露了一模数转换方法，该模数转换方法的步骤包含有：根据一模拟输入信号与一第一模拟反馈信号以产生一积分信号；低通过滤该积分信号以产生一第一过滤后信号；根据该第一过滤后信号以产生一数字输出信号；以及根据该数字输出信号以产生该第一模拟反馈信号。
本发明实施例的模数转换装置与模数转换方法，与传统的设计相比，其在成本、面积、稳定性以及功率消耗上的性能均能得到优化。
【附图说明】
图1为根据本发明一实施例的模数转换装置的电路示意图；
图2为根据本发明另一实施例的模数转换装置的电路示意图；
图3为根据本发明的低通滤波器的第一实施例的电路示意图；
图4为根据本发明的低通滤波器的第二实施例的电路示意图；
图5为根据本发明的低通滤波器的第三实施例的电路示意图；
图6为根据本发明的低通滤波器的第四实施例的电路示意图；
图7为根据本发明的低通滤波器的第五实施例的电路示意图；
图8为根据本发明的模数转换器的第一实施例的电路示意图；
图9为根据本发明的模数转换器的第二实施例的电路示意图；
图10为根据本发明的模数转换器的第三实施例的电路示意图；
图11为根据本发明的模数转换器的第四实施例的电路示意图；
图12为根据本发明一实施例的模数转换方法的流程图。
【具体实施方式】
在说明书当中使用了某些词汇来指称特定的元件。本领域的技术人员应可理解，硬件制造商可能会用不同的名词来称呼同一个元件。本说明书并不以名称的差异来作为区分元件的方式，而是以元件在功能上的差异来作为区分的准则。在通篇说明书当中所提及的「包含」为一开放式的用语，故应解释成「包含但不限定于」。此外，「耦接」一词在此包含任何直接及间接的电气连接手段，因此，若文中描述一第一装置耦接于一第二装置，则代表该第一装置可直接电气连接于该第二装置，或者透过其他装置或连接手段间接地电气连接至该第二装置。
请参考图1，图1为根据本发明一实施例的模数转换装置100的电路示意图。模数转换装置100可为一滤波式模数转换器，其包含了一具有模拟输入数字输出的滤波器，且该滤波器可根据设计需求而有固定或可变的增益。模数转换装置100包含有一积分器102、一低通滤波器104、一模数转换器106以及一数模转换器108。积分器102用来根据一模拟输入信号Sin以及一第一模拟反馈信号Saf1以产生一积分信号Sint，低通滤波器104用来根据该积分信号Sint以产生一第一过滤后信号Sf1，模数转换器106用来根据第一过滤后信号Sf1以产生一数字输出信号Sdo，数模转换器108用来根据数字输出信号Sdo以产生第一模拟反馈信号Saf1，模数转换器106可为一快闪式模数转换器，一循续渐进式模数转换器、一连续三角积分模数转换器或任何其他型式的模数转换器。
需注意的是，模数转换装置100还可包含一延迟电路109以延迟数字输出信号Sdo以产生一延迟后数字信号Sd，然后，数模转换器108根据延迟后数字信号Sd产生第一模拟反馈信号Saf1。
为达说明目的，图1另包含一混频器110与一跨阻抗电路112。混频器110用来根据一震荡信号Sosc以将自一天线(未显示)接收的射频信号Srf作降频操作以产生为一降频后电流信号Sdci，跨阻抗电路112用以将降频后电流信号Sdci转换为模拟输入信号Sin，因此，在此实施例中，模拟输入信号Sin为一降频电压信号。在本实施例中，积分器102包含有一电阻1022、一运算放大器1024以及一电容1026，其中电阻1022具有一第一端点耦接于跨阻抗电路112以接收模拟输入信号Sin，运算放大器1024具有一负输入端(-)耦接于电阻1022的一第二端点，以及一输出端以输出积分信号Sint，电容1026具有一第一端点耦接于运算放大器1024的负输入端以及一第二端点耦接于运算放大器1024的输出端。第一模拟反馈信号Saf1反馈至运算放大器1024的负输入端(-)，运算放大器1024的正输入端(+)耦接于运算放大器1024的一共模电压Vcm，电阻1022可为一可变电阻，然而，此并非为本发明的限制。模数转换装置100可用以直接接收降频后电流信号Sdci，若模数转换装置100用以直接接收降频后电流信号Sdci，则图1中的跨阻抗电路112与电阻1022将如图2所示的被移除。
图2为根据本发明另一实施例的模数转换装置200的电路示意图。在此实施例中，积分器202包含有一运算放大器2022与一电容2024，电容2024耦接于运算放大器2022的负输入端(-)与输出端之间，运算放大器2022的正输入端(+)耦接于运算放大器2022的共模电压Vcm。降频后电流信号Sdci直接耦接于运算放大器2022的负输入端(-)，第一模拟反馈信号Saf1系反馈至运算放大器2022的负输入端(-)。
请参考图3，图3为根据本发明低通滤波器104的第一实施例304的电路示意图。低通滤波器304包含有多个电感电阻式滤波器304_1至304_x，其中x为任何正整数。多个电感电阻式滤波器304_1至304_x为串联连接，其中多个电感电阻式滤波器304_1至304_x中的第一个电感电阻式滤波器304_1用以接收积分信号Sint，而多个电感电阻式滤波器304_1至304_x中最后一个电感电阻式滤波器304_x用以输出第一过滤后信号Sf1。多个电感电阻式滤波器304_1至304_x中的每一个皆包含有一电感L与一电阻R，且电感L具有一第一端点以接收一过滤前信号以及一第二端点以输出一过滤后信号，而电阻R具有一第一端点耦接于该电感L的第二端点以及一第二端点耦接于一参考电压，即接地电压Vgnd。举例来说，第一电感电阻式滤波器304_1的过滤前信号为积分信号Sint，第一电感电阻式滤波器304_1的过滤后信号为信号S_304_1，第二电感电阻式滤波器304_2的过滤前信号为信号S_304_1而第二电感电阻式滤波器304_2的过滤后信号为信号S_304_2，以此类推。
请参考图4，图4为根据本发明的低通滤波器104的第二实施例404的电路示意图。低通滤波器404包含有多个电感电容式滤波器404_1至404_x，其中x为任何正整数，多个电感电容式滤波器404_1至404_x为串联连接，其中多个电感电容式滤波器404_1至404_x中的第一个电感电容式滤波器404_1用以接收积分信号Sint，而多个电感电容式滤波器404_1至404_x中最后一个电感电容式滤波器404_x用以输出第一过滤后信号Sf1。多个电感电容式滤波器404_1至404_x中的每一个皆包含一电感L与一电容C，且该电感L具有一第一端点以接收一过滤前信号以及一第二端点以输出过滤后信号，而电容C具有一第一端点耦接于该电感L的第二端点以及一第二端点耦接于接地电压Vgnd。举例来说，第一电感电容式滤波器404_1的过滤前信号为积分信号Sint，而第一电感电容式滤波器404_1的过滤后信号为信号S_404_1，第二电感电容式滤波器404_2的过滤前信号为S_404_1，而第二电感电容式滤波器404_2的过滤后信号为信号S_404_2，以此类推。
请参考图5，图5为根据本发明的低通滤波器104的第三实施例504的电路示意图。低通滤波器504包含有多个电阻电容式滤波器504_1至504_x，其中x为任何正整数。多个电阻电容式滤波器504_1至504_x为串联连接，其中多个电阻电容式滤波器504_1至504_x中的第一个电阻电容式滤波器504_1用以接收积分信号Sint，而多个电阻电容式滤波器504_1至504_x中最后一个电阻电容式滤波器504_x用以输出第一过滤后信号Sf1。多个电阻电容式滤波器504_1至504_x中的每一个皆包含一电阻R与一电容C，且电阻R具有一第一端点以接收一过滤前信号以及一第二端点以输出过滤后信号，而电容C具有一第一端点耦接于该电阻R的第二端点以及一第二端点耦接于接地电压Vgnd。举例来说，第一电阻电容式滤波器504_1的过滤前信号为积分信号Sint，而第一电阻电容式滤波器504_1的过滤后信号为信号S_504_1，第二电阻电容式滤波器504_2的过滤前信号为S_504_1，而第二电阻电容式滤波器504_2的过滤后信号为信号S_504_2，以此类推。
请参考图6，图6为根据本发明的低通滤波器104的第四实施例604的电路示意图。低通滤波器604包含有多个电阻电容式滤波器604_1至604_x，其中x为任何正整数。多个电阻电容式滤波器604_1至604_x为串联连接，其中多个电阻电容式滤波器604_1至604_x中的第一个电阻电容式滤波器604_1用以接收积分信号Sint，而多个电阻电容式滤波器604_1至604_x中最后一个电阻电容式滤波器604_x用以输出第一过滤后信号Sf1。多个电阻电容式滤波器604_1至604_(x-1)皆包含有一电阻R、一电容C以及一缓冲器B。在多个电阻电容式滤波器604_1至604_(x-1)中，电阻R具有一第一端点以接收一过滤前信号，电容C具有一第一端点耦接于电阻R的第二端点以及一第二端点耦接于接地电压Vgnd，而缓冲器B用以输出一过滤后信号。详细来说，缓冲器B具有一输入端耦接于电阻R的第二端点以及一输出端以输出滤波后信号。举例来说，如图6所示，第一电阻电容式滤波器604_1的过滤前信号为积分信号Sint，而第一电阻电容式滤波器604_1的过滤后信号为信号S_604_1，第二电阻电容式滤波器604_2的过滤前信号为S_604_1，而第二电阻电容式滤波器604_2的过滤前信号为信号S_604_2，以此类推。需注意的是，最后一个电阻电容式滤波器604_x仅仅包含一电阻R与一电容C，且最后一个电阻电容式滤波器604_x用以输出第一过滤后信号Sf1。
请参考图7，图7为根据本发明的低通滤波器104的第五实施例704的电路示意图。低通滤波器704包含有多个电阻电容式滤波器704_1至704_x以及多个第二数模转换器705_1至705_x，其中x为任何正整数。多个电阻电容式滤波器704_1至704_x为串联连接，其中多个电阻电容式滤波器704_1至704_x中的第一个电阻电容式滤波器704_1用以接收积分信号Sint，而多个电阻电容式滤波器704_1至704_x中最后一个电阻电容式滤波器704_x用以输出第一过滤后信号Sf1。该多个电阻电容式滤波器704_1至704_x中的每一个皆包含一电阻R与一电容C，且电阻R具有一第一端点以接收一过滤前信号以及一第二端点以输出过滤后信号，而电容C具有一第一端点耦接于该电阻R的第二端点以及一第二端点耦接于接地电压Vgnd。举例来说，第一个电阻电容式滤波器704_1的过滤前信号为积分信号Sint，而第一电阻电容式滤波器704_1的过滤后信号为信号S_704_1，第二电阻电容式滤波器704_2的过滤前信号为S_704_1，而第二电阻电容式滤波器704_2的过滤后信号为信号S_704_2，以此类推。此外，如图7所示，多个第二数模转换器705_1至705_x用来根据数字输出信号Sdo以分别产生多个反馈信号S_705_1至S_705_x，且多个反馈信号S_705_1至S_705_x分别反馈至该多个电阻R的第二端点。
请参考图8，图8为根据本发明的模数转换器106的第一实施例806的电路示意图。模数转换器806为一连续式三角积分调变模数转换器，且模数转换器806包含有一回路滤波器8061，一量化器8062，一延迟电路8063，一第一数模转换器8064以及一第二数模转换器8065。回路滤波器8061用来根据第一过滤后信号Sf1与一第二模拟反馈信号Saf2以产生一第二过滤后信号Sf2，量化器8062用来根据第二过滤后信号Sf2与一第三模拟反馈信号Saf3以产生数字输出信号Sdo，延迟电路8063用以利用延迟数字输出信号Sdo以产生一延迟后数字信号Sddo，第一数模转换器8064用以根据延迟后数字信号Sddo来产生第二模拟反馈信号Saf2，第二数模转换器8065用来根据延迟后数字信号Sddo以产生第三模拟反馈信号Saf3。
回路滤波器8061包含有一第一电阻8061a、一第一运算放大器8061b、一第一电容8061c、一第二运算放大器8061d、一第二电容8061e、一第二电阻8061f、一第三电容8061g、一第三运算放大器8061h以及一第四电容8061i。第一电阻8061a具有一第一端点以接收第一过滤后信号Sf1，第一运算放大器8061b具有一负输入端(-)耦接于第一电阻8061a的一第二端点，第一电容8061c具有一第一端点耦接于第一运算放大器8061b的负输入端(-)以及一第二端点耦接于第一运算放大器8061b的一输出端，第一运算放大器8061b的正输入端(+)耦接于第一运算放大器8061b的共模电压Vcm，第二运算放大器8061d具有一负输入端(-)耦接于第一运算放大器8061b的输出端，第二电容8061e具有一第一端点耦接于该第二运算放大器8061d的负输入端(-)以及一第二端点耦接于第二运算放大器8061d的一输出端，第二运算放大器8061d的正输入端耦接于第二运算放大器8061d的共模电压Vcm，第二电阻8061f具有一第一端点耦接于第二运算放大器8061d的负输入端(-)以及一第二端点耦接于第二运算放大器8061d的输出端，第三电容8061g具有一第一端点耦接于第二运算放大器8061d的负输入端(-)以及一第二端点耦接于第二运算放大器8061d的输出端，第三运算放大器8061h具有一负输入端(-)耦接于第二运算放大器8061d的输出端，第四电容8061i具有一第一端点耦接于第三运算放大器8061h的负输入端以及一第二端点耦接于第三运算放大器8061h的一输出端，第三运算放大器8061h的正输入端(+)耦接于第三运算放大器8061h的共模电压Vcm。
根据此实施例，第二模拟反馈信号Saf2反馈至第一运算放大器8061b的负输入端(-)，且第三运算放大器8061h的输出端用以输出第二过滤后信号Sf2。此外，模数转换器806另外包含有一组合电路8066其用以组合第二过滤后信号Sf2与第三模拟反馈信号Saf3，并产生一组合信号至量化器8062。量化器8062用来根据该组合信号以产生数字输出信号Sdo。
请参考图9，图9为根据本发明的模数转换器106的第二实施例906的电路示意图。
模数转换器906为一连续式三角积分调变模数转换器，且模数转换器906包含有一回路滤波器9061、一量化器9062、一第一延迟电路9063、一第一数模转换器9064、一第二延迟电路9065以及一第二数模转换器9066。回路滤波器9061用来根据第一过滤后信号Sf1、一第二模拟反馈信号Saf2’以及一第三模拟反馈信号Saf3’以产生一第二过滤后信号Sf2’，量化器9062用来根据第二过滤后信号Sf2’以产生数字输出信号Sdo，第一延迟电路9063用以利用延迟数字输出信号Sdo以产生一第一延迟后数字信号Sddo1，第一数模转换器9064用来根据第一延迟后数字信号Sddo1来产生第二模拟反馈信号Saf2’，第二延迟电路9065用以利用延迟第一延迟后数字信号Sddo1来产生一第二延迟后数字信号Sddo2，第二数模转换器9066用以根据第二延迟后数字信号Sddo2来产生第三模拟反馈信号Saf3’。
回路滤波器9061为一单端运算放大振荡器，且回路滤波器9061包含有一第一电阻9061a、一运算放大器9061b、一第一电容9061c、一第二电容9061d、一第二电阻9061e、一第三电阻9061f、一第四电阻9061g、一第五电阻9061h以及一第三电容9061i。第一电阻9061a具有一第一端点以接收第一过滤后信号Sf1，运算放大器9061b具有一负输入端(-)耦接于第一电阻9061a的一第二端点，运算放大器9061b具有一正输入端(+)耦接于一参考电压，即一共模电压或一接地电压。第一电容9061c具有一第一端点耦接于运算放大器9061b的负输入端(-)，第二电容9061d具有一第一端点耦接于第一电容9061c的一第二端点以及一第二端点耦接于运算放大器9061b的一输出端，第二电阻9061e具有一第一端点耦接于第一电容9061c的第二端点以及一第二端点耦接于一参考电压，例如接地电压。第三电阻9061f具有一第一端点耦接于运算放大器9061b的负输入端(-)，第四电阻9061g具有一第一端点耦接于第三电阻9061f的第二端点以及一第二端点耦接于运算放大器9061b的输出端，第五电阻9061h具有一第一端点耦接于第三电阻9061f的第二端点以及一第二端点耦接于接地电压，第三电容9061i具有一第一端点耦接于第三电阻9061f的第二端点以及一第二端点耦接于接地电压。
根据此实施例，第二模拟反馈信号Saf2’与第三模拟反馈信号Saf3’反馈至运算放大器9061b的负输入端(-)，且运算放大器9061b的输出端用以输出第二过滤后信号Sf2’。
请参考图10，图10为根据本发明的模数转换器106的第三实施例1006的电路示意图。模数转换器1006为一连续式三角积分调变模数转换器，且模数转换器1006包含有一回路滤波器10061，一量化器10062，一第一延迟电路10063、一第一数模转换器10064、一第二延迟电路10065、一第二数模转换器10066、一第三延迟电路10067以及一第三数模转换器10068。回路滤波器10061用来根据第一过滤后信号Sf1、一第二模拟反馈信号Saf2”、一第三模拟反馈信号Saf3”以及一第四模拟反馈信号Saf4”以产生一第二过滤后信号Sf2”，量化器10062用来根据第二过滤后信号Sf2”以产生数字输出信号Sdo，第一延迟电路10063用以利用延迟数字输出信号Sdo以产生一第一延迟后数字信号Sddo1”，第一数模转换器10064用来根据第一延迟后数字信号Sddo1”来产生第二模拟反馈信号Saf2”，第二延迟电路10065用以利用延迟第一延迟后数字信号Sddo1”来产生一第二延迟后数字信号Sddo2”，第二数模转换器10066用以根据第二延迟后数字信号Sddo2”来产生第三模拟反馈信号Saf3”，第三延迟电路10067用以利用延迟第二延迟后数字信号Sddo2”来产生一第三延迟后数字信号Sddo3”，第三数模转换器10068用来根据第三延迟后数字信号Sddo3”以产生第四模拟反馈信号Saf4”。
回路滤波器10061为一单端运算放大振荡器，且回路滤波器10061与回路滤波器9061相似，因此，回路滤波器10061的详细说明在此省略不再赘述。
根据此实施例，第二模拟反馈信号Saf2”、第三模拟反馈信号Saf3”以及第四模拟反馈信号Saf4”反馈至运算放大器10061b的负输入端(-)，且运算放大器10061b的输出端用以输出第二过滤后信号Sf2”。
请参考图11，图11为根据本发明的模数转换器106的第四实施例1106的电路示意图。模数转换器1106为一连续式三角积分调变模数转换器，且模数转换器1106包含有一回路滤波器11061、一量化器11062、一第一延迟电路11063、一第一数模转换器11064、一第二延迟电路11065以及一第二数模转换器11066。回路滤波器11061用来根据第一过滤后信号Sf1、一第二模拟反馈信号Saf2”’以及一第三模拟反馈信号Saf3”’用以产生一第二过滤后信号Sf2”’，量化器11062用来根据第二过滤后信号Sf2”’以及第三模拟反馈信号Saf3”’产生数字输出信号Sdo，第一延迟电路11063用以利用延迟数字输出信号Sdo以产生一第一延迟后数字信号Sddo1”’，第一数模转换器11064用来根据第一延迟后数字信号Sddo1”’来产生第三模拟反馈信号Saf3”’，第二延迟电路11065用以利用延迟第一延迟后数字信号Sddo1”’来产生一第二延迟后数字信号Sddo2”’，第二数模转换器11066用以根据第二延迟后数字信号Sddo2”’来产生第二模拟反馈信号Saf2”’。
回路滤波器11061为一单端运算放大振荡器，且回路滤波器11061与回路滤波器9061相似，因此，回路滤波器11061的详细说明在此省略不再赘述。
根据此实施例，第二模拟反馈信号Saf2”’反馈至运算放大器11061b的负输入端(-)，运算放大器11061b的输出端用以输出第二过滤后信号Sf2”’，第三模拟反馈信号Saf3”’反馈至运算放大器11061b的输出端，而量化器11062用来根据第二过滤后信号Sf2”’与第三模拟反馈信号Saf3”’以输出数字输出信号Sdo。
以上的图3至图11分别举例说明了低通滤波器104与模数转换器106的不同实施例。任何不同实施例的组合皆可被应用至模数转换装置100或模数转换装置200中的低通滤波器104及模数转换器106。模数转换器106的阶数同样不被限制与上述实施例相同。本领域普通技术人员在阅读过上述实施例后应可容易地了解如何修改模数转换装置，故详细说明将在此省略不再赘述。
需注意的是，为达说明目的，图1至图11中的实施例皆已被简化为单端，本领域普通技术人员应了解实作上本发明所提出的模数转换装置还可以以全差动装置来实现，且全差动装置同样具有相似的特性与优点。由于本领域普通技术人员皆能了解全差动模式的模数转换装置的操作，故详细说明将在此省略不再赘述。
总结来说，上述模数转换装置100或模数转换装置200的方法可被归纳为图12中的步骤。图12为根据本发明一实施例的模数转换方法1200的流程图。若是实质上能达到相同结果，图12所示的流程图不需以完全相同的顺序实行，即，其他步骤可穿插其中。模数转换方法1200包含有：
步骤1202：根据模拟输入信号Sin与第一模拟反馈信号Saf1以产生积分信号Sint；
步骤1204：低通过滤积分信号以产生第一过滤后信号Sf1；
步骤1206：根据第一过滤后信号Sf1与第二模拟反馈信号Saf2以产生第二过滤后信号Sf2；
步骤1208：至少根据第二过滤后信号Sf2以产生数字输出信号Sdo；
步骤1210：根据数字输出信号Sdo以产生第二模拟反馈信号Saf2；以及
步骤1212：根据数字输出信号Sdo以产生第一模拟反馈信号Saf1。
简单来说，根据上述实施例，低通滤波器104、模数转换器106、延迟电路109、第一数模转换器108以及积分器102被配置成一闭回路电路。由于积分器102具有高增益，当参照装置100的输入，模数转换器106的噪声可被大幅降低，换句话说，模数转换器106的规格要求可被放宽。以结论而言，所提出的模数转换装置100与模数转换装置200的面积与功率消耗都被降低。
此外，当模数转换器106被合并进闭回路电路时，模数转换器106的稳定度几乎不会受影响，这是由于低通滤波器104的带宽远小于模数转换器106的带宽。且当模数转换器106接收由第一数模转换器108、积分器102以及低通滤波器104所组成的电路所产生的第一过滤后信号Sf1时，相比模数转换器106的带宽，第一过滤后信号Sf1的带宽同样也非常小，因此，模数转换器106能维持稳定。
除此之外，当模数转换器106的噪声水平要求降低时，低通滤波器104(或504)的规格要求被放宽。而低通滤波器104可被设计为具有大电阻及小电容以减少低通滤波器104的面积。因此，所提出的模数转换装置100(或200)的面积可被进一步减少。
据此，藉由将模数转换器106并入进滤波器回路(即由延迟电路109、第一数模转换器108、积分器102以及低通滤波器104所组成的电路)，模数转换器106的噪声可被大幅降低。
需注意的是，模数转换装置100(或200)还可被视为一滤波器即使模数转换器106被合并在其中。根据一实施例，以低通滤波器104为一阶电阻电容式滤波器为例，模数转换装置100(或200)的信号转移函数为一二阶信号转移函数，因此，模数转换装置100(或200)可被视为一二阶滤波器，同时，当模数转换器106被合并进滤波器回路时，模数转换器106的噪声转移函数会增加一阶。因此，与一般传统作法比较，模数转换器106具有较显著的噪声过滤功能。
虽然本发明已以具体实施例揭露如上，然其仅为了易于说明本发明的技术内容，而并非将本发明狭义地限定于该实施例，任何本领域技术人员，在不脱离本发明的精神和范围内，当可作些许更动与润饰，因此本发明的保护范围当视本申请的权利要求所界定者为准。

Claims (22)

1.一种模数转换装置，其特征在于，包含有:
一积分器，用来根据一模拟输入信号与一第一模拟反馈信号以产生一积分信号；
一低通滤波器，用来根据该积分信号以产生一第一过滤后信号；
一模数转换器，用来根据该第一过滤后信号以产生一数字输出信号；以及
一第一数模转换器，用来根据该数字输出信号以产生该第一模拟反馈信号；
其中，该模拟输入信号为一降频电压信号；且该积分器包含有：
一电阻，具有一第一端点以接收该模拟输入信号；
一运算放大器，具有一输入端耦接于该电阻的一第二端点以及一输出端以输出该积分信号；以及
一电容，具有一第一端点耦接于该运算放大器的该输入端以及一第二端点耦接于该运算放大器的该输出端；
其中该第一模拟反馈信号反馈至该运算放大器的该输入端；
或者，其中该模拟输入信号为一降频电流信号，且该积分器包含有：
一运算放大器，具有一输入端以接收该模拟输入信号以及一输出端以输出该积分信号；以及
一电容，具有一第一端点耦接于该运算放大器的该输入端以及一第二端点耦接于该运算放大器的该输出端；
其中该第一模拟反馈信号反馈至该运算放大器的该输入端。
2.如权利要求1所述的模数转换装置，其特征在于，另包含有:
一第一延迟电路，用以利用延迟该数字输出信号来产生一延迟后数字信号；
其中该第一数模转换器根据该延迟后数字信号以产生该第一模拟反馈信号。
3.如权利要求1所述的模数转换装置，其特征在于，该电阻为一可变电阻。
4.如权利要求1所述的模数转换装置，其特征在于，该低通滤波器包含有:
多个电感电阻式滤波器，该多个电感电阻式滤波器串联连接，其中该多个电感电阻式滤波器中的第一个电感电阻式滤波器用以接收该积分信号，而该多个电感电阻式滤波器中最后一个电感电阻式滤波器用以输出该第一过滤后信号。
5.如权利要求1所述的模数转换装置，其特征在于，该低通滤波器包含有:
多个电感电容式滤波器，该多个电感电容式滤波器串联连接，其中该多个电感电容式滤波器中的第一个电感电容式滤波器用以接收该积分信号，而该多个电感电容式滤波器中最后一个电感电容式滤波器用以输出该第一过滤后信号。
6.如权利要求1所述的模数转换装置，其特征在于，该低通滤波器包含有:
多个电阻电容式滤波器，该多个电阻电容式滤波器串联连接，其中该多个电阻电容式滤波器中的第一个电阻电容式滤波器用以接收该积分信号，而该多个电阻电容式滤波器中最后一个电阻电容式滤波器用以输出该第一过滤后信号。
7.如权利要求6所述的模数转换装置，其特征在于，该多个电阻电容式滤波器中至少一电阻电容式滤波器另包含有:
一缓冲器，用以输出一过滤后信号至该多个电阻电容式滤波器中的下一个电阻电容式滤波器。
8.如权利要求6所述的模数转换装置，其特征在于，该该低通滤波器另包含有:
多个第二数模转换器，用以根据该数字输出信号来分别产生多个反馈信号；
其中该多个反馈信号分别反馈至该多个电阻电容式滤波器。
9.如权利要求1所述的模数转换装置，其特征在于，该模数转换器为一快闪式模数转换器、一循续渐进式模数转换器或一连续式三角积分模数转换器。
10.如权利要求1所述的模数转换装置，其特征在于，该模数转换器包含有:
一回路滤波器，用来根据该第一过滤后信号与一第二模拟反馈信号以产生一第二过滤后信号；
一量化器，用来至少根据该第二过滤后信号以产生该数字输出信号；
一第二数模转换器，用来根据该数字输出信号以产生该第二模拟反馈信号。
11.如权利要求10所述的模数转换装置，其特征在于，该模数转换器另包含有:
一第二延迟电路，用以利用延迟该数字输出信号以产生一第一延迟后数字信号；
其中该第二数模转换器根据该第一延迟后数字信号以产生该第二模拟反馈信号。
12.如权利要求11所述的模数转换装置，其特征在于，该模数转换器另包含有:
一第三延迟电路，用来利用延迟该第一延迟后数字信号以产生一第二延迟后数字信号；以及
一第三数模转换器，用来根据该第二延迟后数字信号以产生一第三模拟反馈信号；
其中该第三模拟反馈信号反馈至该回路滤波器，且该回路滤波器根据该第一过滤后信号、第二模拟反馈信号以及第三模拟反馈信号以产生该第二过滤后信号。
13.如权利要求11所述的模数转换装置，其特征在于，该模数转换器另包含有:
一第三数模转换器，用来根据该第一延迟后数字信号以产生一第三模拟反馈信号；
其中该第三模拟反馈信号反馈至该量化器，且该量化器用以根据该第二过滤后信号与该第三模拟反馈信号以产生该数字输出信号。
14.如权利要求11所述的模数转换装置，其特征在于，该模数转换器另包含有:
一第三延迟电路，用以利用延迟该数字输出信号以产生一第二延迟后数字信号；
一第三数模转换器，用以根据该第二延迟后数字信号以产生一第三模拟反馈信号；
其中该第三模拟反馈信号反馈至该量化器，且该量化器用以根据该第二过滤后信号与该第三模拟反馈信号以产生该数字输出信号。
15.一种模数转换方法，其特征在于，包含有:
根据一模拟输入信号与一第一模拟反馈信号以产生一积分信号；
低通过滤该积分信号以产生一第一过滤后信号；
根据该第一过滤后信号以产生一数字输出信号；以及
根据该数字输出信号以产生该第一模拟反馈信号；
其中根据该第一过滤后信号以产生该数字输出信号的步骤包含有:
根据该第一过滤后信号与一第二模拟反馈信号以产生一第二过滤后信号；
至少根据该第二过滤后信号以产生该数字输出信号；以及
根据该数字输出信号以产生该第二模拟反馈信号。
16.如权利要求15所述的模数转换方法，其特征在于，另包含有:
利用延迟该数字输出信号以产生一延迟后数字信号；
其中根据该数字输出信号以产生该第一模拟反馈信号的步骤包含有:
根据该延迟后数字信号以产生该第一模拟反馈信号。
17.如权利要求15所述的模数转换方法，其特征在于，该模拟输入信号为一模拟电流信号或一模拟电压信号。
18.如权利要求15所述的模数转换方法，其特征在于，根据该第一过滤后信号以产生该数字输出信号的步骤另包含有:
利用延迟该数字输出信号以产生一第一延迟后数字信号；
其中根据该数字输出信号以产生该第二模拟反馈信号的步骤包含有:
根据该第一延迟后数字信号以产生该第二模拟反馈信号。
19.如权利要求18所述的模数转换方法，其特征在于，根据该第一过滤后信号以产生该数字输出信号的步骤另包含有:
利用延迟该第一延迟后数字信号以产生一第二延迟后数字信号；以及
根据该第二延迟后数字信号以产生一第三模拟反馈信号；
其中根据该第一过滤后信号与该第二模拟反馈信号以产生该第二过滤后信号的步骤包含有:
根据该第一过滤后信号、该第二模拟反馈信号以及该第三模拟反馈信号以产生该第二过滤后信号。
20.如权利要求19所述的模数转换方法，其中根据该第一过滤后信号以产生该数字输出信号的步骤另包含有:
利用延迟该第二延迟后数字信号以产生一第三延迟后数字信号；以及
根据该第三延迟后数字信号以产生一第四模拟反馈信号；
其中根据该第一过滤后信号与该第二模拟反馈信号以产生该第二过滤后信号的步骤包含有:
根据该第一过滤后信号、该第二模拟反馈信号、该第三模拟反馈信号以及该第四模拟反馈信号以产生该第二过滤后信号。
21.如权利要求18所述的模数转换方法，其中根据该第一过滤后信号以产生该数字输出信号的步骤另包含有:
根据该第一延迟后数字信号以产生一第三模拟反馈信号；
其中至少根据该第二过滤后信号以产生该数字输出信号的步骤包含有:
根据该第二过滤后信号与该第三模拟反馈信号以产生该数字输出信号。
22.如权利要求18所述的模数转换方法，其中根据该第一过滤后信号以产生该数字输出信号的步骤另包含有:
利用延迟该数字输出信号以产生一第二延迟后数字信号；
根据该第二延迟后数字信号以产生一第三模拟反馈信号；
其中至少根据该第二过滤后信号以产生该数字输出信号的步骤包含有:
根据该第二过滤后信号与该第三模拟反馈信号以产生该数字输出信号。
CN201410745152.4A 2013-12-12 2014-12-08 模数转换装置与模数转换方法 Active CN104716959B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201810199355.6A CN108336998B (zh) 2013-12-12 2014-12-08 模数转换装置与模数转换方法

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201361914967P 2013-12-12 2013-12-12
US61/914,967 2013-12-12
US14/540,041 2014-11-13
US14/540,041 US9184754B2 (en) 2013-12-12 2014-11-13 Analog-to-digital converting device and analog-to-digital converting method

Related Child Applications (1)

Application Number Title Priority Date Filing Date
CN201810199355.6A Division CN108336998B (zh) 2013-12-12 2014-12-08 模数转换装置与模数转换方法

Publications (2)

Publication Number Publication Date
CN104716959A CN104716959A (zh) 2015-06-17
CN104716959B true CN104716959B (zh) 2018-04-13

Family

ID=52015986

Family Applications (2)

Application Number Title Priority Date Filing Date
CN201410745152.4A Active CN104716959B (zh) 2013-12-12 2014-12-08 模数转换装置与模数转换方法
CN201810199355.6A Active CN108336998B (zh) 2013-12-12 2014-12-08 模数转换装置与模数转换方法

Family Applications After (1)

Application Number Title Priority Date Filing Date
CN201810199355.6A Active CN108336998B (zh) 2013-12-12 2014-12-08 模数转换装置与模数转换方法

Country Status (3)

Country Link
US (1) US9184754B2 (zh)
EP (1) EP2890015A1 (zh)
CN (2) CN104716959B (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9419642B1 (en) * 2015-06-11 2016-08-16 Analog Devices, Inc. Ultra low power dual quantizer architecture for oversampling delta-sigma modulator
US10461770B2 (en) * 2017-07-13 2019-10-29 Analog Devices Global Unlimited Company Techniques for configurable ADC front-end RC filter
CN112097902B (zh) * 2019-12-03 2023-08-11 义明科技股份有限公司 光传感器及其感测方法
US20240048150A1 (en) * 2022-08-04 2024-02-08 Nxp B.V. System and method of reducing delta-sigma modulator error using force-and-correction

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI253235B (en) * 2004-03-19 2006-04-11 Silicon Integrated Sys Corp Background-calibrating pipelined analog-to-digital converter
US8044836B2 (en) * 2009-10-30 2011-10-25 Stmicroelectronics Design & Application Gmbh Continuous time sigma-delta A/D converter and electrical system comprising the A/D converter
US8171335B2 (en) * 2008-09-16 2012-05-01 Mediatek Inc. Clock timing calibration circuit and clock timing calibration method for calibrating phase difference between different clock signals and related analog-to-digital conversion system using the same

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4467291A (en) 1981-11-23 1984-08-21 U.S. Philips Corporation Delta modulator having optimized loop filter
JPS63289246A (ja) * 1987-05-20 1988-11-25 Toyota Motor Corp 内燃機関の吸気管圧力信号処理方法
US6930624B2 (en) 2003-10-31 2005-08-16 Texas Instruments Incorporated Continuous time fourth order delta sigma analog-to-digital converter
US7277032B2 (en) * 2005-10-21 2007-10-02 Realtek Semiconductor Corp. Low-pass filter based delta-sigma modulator
US7423567B2 (en) * 2006-09-12 2008-09-09 Cirrus Logic, Inc. Analog-to-digital converter (ADC) having a reduced number of quantizer output levels
US7679540B2 (en) * 2007-11-30 2010-03-16 Infineon Technologies Ag Double sampling DAC and integrator
CN102067457B (zh) * 2008-04-28 2013-06-05 松下电器产业株式会社 积分器、谐振器以及过采样a/d转换器
US8195221B2 (en) 2008-06-30 2012-06-05 Intel Corporation Loop delay compensation for continuous time sigma delta analog to digital converter
CN101324642B (zh) * 2008-07-08 2011-06-08 奇瑞汽车股份有限公司 一种多通道电磁阀电流采集装置及采集方法
US7893855B2 (en) * 2008-09-16 2011-02-22 Mediatek Inc. Delta-sigma analog-to-digital converter
JP5190462B2 (ja) 2008-10-06 2013-04-24 パナソニック株式会社 差動スイッチ、ｄ／ａコンバータ、半導体集積回路、および通信機器
JPWO2010079539A1 (ja) 2009-01-08 2012-06-21 パナソニック株式会社 積分器およびこれを備えたδς変調器
US7852249B2 (en) 2009-02-27 2010-12-14 Freescale Semiconductor, Inc. Sigma-delta modulator with digitally filtered delay compensation
US7948414B2 (en) * 2009-08-09 2011-05-24 Mediatek, Inc. Delta-sigma analog-to-digital conversion apparatus and method thereof
US8018365B1 (en) * 2010-03-14 2011-09-13 Mediatek Inc. Continuous-time delta-sigma ADC with compact structure
CN103299549B (zh) * 2010-12-03 2016-11-09 马维尔国际贸易有限公司 具有降噪反馈通路的模数转换器
JP2013038509A (ja) 2011-08-04 2013-02-21 Sony Corp 自動ステップ可変減衰器および無線通信装置
CN102386929B (zh) * 2011-09-22 2013-11-13 北京大学 Sigma-Delta调制器及包括该调制器的Sigma-Delta模数转换器
US8791848B2 (en) * 2012-02-22 2014-07-29 Mediatek Inc. Sigma-delta modulators with excess loop delay compensation

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI253235B (en) * 2004-03-19 2006-04-11 Silicon Integrated Sys Corp Background-calibrating pipelined analog-to-digital converter
US8171335B2 (en) * 2008-09-16 2012-05-01 Mediatek Inc. Clock timing calibration circuit and clock timing calibration method for calibrating phase difference between different clock signals and related analog-to-digital conversion system using the same
US8044836B2 (en) * 2009-10-30 2011-10-25 Stmicroelectronics Design & Application Gmbh Continuous time sigma-delta A/D converter and electrical system comprising the A/D converter

Also Published As

Publication number Publication date
CN104716959A (zh) 2015-06-17
US20150171877A1 (en) 2015-06-18
CN108336998A (zh) 2018-07-27
EP2890015A1 (en) 2015-07-01
CN108336998B (zh) 2021-11-30
US9184754B2 (en) 2015-11-10

Similar Documents

Publication Publication Date Title
CN104716959B (zh) 模数转换装置与模数转换方法
EP2913929A2 (en) LC lattice delay line for high-speed ADC applications
RU2453985C1 (ru) Высокоизбирательный полосовой перестраиваемый lc-фильтр
US9641138B2 (en) Multipath feedforward band pass amplifier
US9148112B2 (en) Matching circuit system
US9912294B2 (en) Distributed pole-zero compensation for an amplifier
CN201608711U (zh) 超高速短波段宽带预选器
EP2773041B1 (en) A two stage source-follower based filter
CN102075154B (zh) 一种低功耗可编程增益放大器装置
US10187097B2 (en) Notch filter
EP2323256B1 (en) Method and system for improving limiting amplifier phase noise for low slew-rate input signals
CN205139630U (zh) 一种宽带可自动控制的信噪比移相装置
CN104333339A (zh) 一种可调变压器
CN104202006A (zh) 一种可调的简易低通滤波电路
Chan et al. Miniature common-mode rejection filter in silicon-based integrated passive device technology
CN203368415U (zh) 电调谐滤波器
CN204669342U (zh) 基于pll倍频和分频技术的低相噪小型宽带信号源
CN204559548U (zh) 包含级间路径的级联结构Sigma-Delta调制器
CN203883784U (zh) 一种新型滤波器
CN202977670U (zh) 高选择性梳状滤波器
CN203984365U (zh) 一种可调印刷板变压器
CN215300601U (zh) 一种用于电力卫星授时系统的整形电路
CN203233398U (zh) 高精度模数转换装置
CN104579219A (zh) 一种高阶低通滤波器
CN105490689B (zh) 一种高线性射频接收处理的方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant