CN105340015B - 存储器拼片存取和选择模式 - Google Patents

Abstract

在一个实施例中，公开了一种例如存储器装置的设备。所述设备包含多个存储器拼片和选择电路。每一存储器拼片具有在多个数字线导体与多个存取线导体的交叉点处的存储组件阵列。所述选择电路包含线路驱动器，其基于到存储器拼片的存储组件的对应数字线导体和对应存取线导体来选择所述存储组件。所述选择电路可以先用连续方式选择存储器拼片的两个或更多个存储组件，然后选择不同存储器拼片的所述存储组件。

Description

存储器拼片存取和选择模式

技术领域

本发明的实施例总体上涉及集成电路且更具体来说涉及例如存储器装置的集成电路的存储器拼片存取和选择模式。

背景技术

存在许多不同类型的存储器，包含随机存取存储器(RAM)、只读存储器(ROM)、动态随机存取存储器(DRAM)、同步动态随机存取存储器(SDRAM)、电阻性存储器和快闪存储器等等。电阻性存储器的类型包含相变存储器、可编程导体存储器和电阻性随机存取存储器(RRAM)等等。存储器装置用作需要高存储器密度、高可靠性和无电力时的数据保持能力的多种多样的电子应用的非易失性存储器。非易失性存储器可以用于例如个人计算机、便携式存储棒、固态驱动器(SSD)、数码相机、蜂窝电话、便携式音乐播放器例如MP3播放器、影片播放器和其它电子装置。不同电阻性存储器装置可包含组织成交叉点架构的单元阵列。在此类架构中，存储器单元可包含单元堆叠，其包括存储组件，例如相变元件，所述存储组件与选择装置串联在一对导电线之间(例如存取线与数据/感测线之间)，所述选择装置例如是切换元件，例如双向阈值切换器(OTS)或二极管。存储器单元位于例如字线和位线的两条导电线的交叉点处，并且可以经由对其施加适当电压而被“选择”。

附图说明

说明书的结尾部分具体指出并且明确要求所要求的主题。然而，关于组织和/或操作方法以及其对象、特征和/或优点两方面，可以通过在与随附图式一起阅读时参考以下详细说明来被最佳地了解，在这些随附图式中：

图1是描绘存储器拼片的实例存储器阵列的一部分的透视图的图示。

图2是描绘用于在实例存储器阵列的边缘将字线和位线连接到其驱动器的套接区域的图示。

图3是描绘实例存储器装置的框图的图示。

图4是描绘用于选择存储器阵列的存储器位置的实例过程的图示。

图5是描绘用于选择存储器阵列的存储器位置的另一实例过程的图示。

图6是描绘用于根据存取模式选择存储器阵列的存储器位置的过程的图示。

图7是描绘用于选择和存取存储器拼片的存储器位置的实例存取模式的图示。

图8是描绘用于将地址从一个地址空间转换到另一地址空间的拼片映射器或定序器800的图示。

以下详细描述中参考附图，附图形成详细描述的一部分，其中通篇中相同数字可以标明相同部分以指示对应或类似元件。应了解，为图示简单和/或清晰起见，图中说明的元件未必按比例绘制。举例来说，为清楚起见，可相对于其它元件夸大一些元件的尺寸。此外，应理解可以利用其它实施例。此外，在不脱离所要求的主题的范围的情况下，可以进行结构性和/或逻辑改变。还应当指出，方向和/或参考(例如上、下、顶部、底部等)可以用于便于论述图式，并且并不希望限制所要求的主题的应用。因此，以下详细描述并不应理解为限制所要求的主题和/或等效物的范围。

具体实施方式

在以下详细描述中，阐述众多具体细节以提供对所要求的主题的透彻理解。然而，所属领域的技术人员将理解，可在没有这些具体细节的情况下实践所要求的主题。在其它情况下，未详细描述所属领域的一般技术人员已知的方法、设备和/或系统以便不会混淆所要求的主题。

概述

存储器装置可以利用包括交叉点阵列的存储器拼片来高效地存储和检索数据。这些存储器装置可包含多个存储器拼片，其中一个包括多个存储组件(例如数千个存储组件)的存储器拼片阵列布置成阵列结构。每一存储器拼片可以包含交叉点阵列并且由一组地址限定，其中一个地址唯一地识别存储器拼片的一个存储组件。通过施加电压到对应于各个存储组件的数字线导体和存取线导体，可以从存储器拼片中选择存储器拼片的存储组件。接着可以通过与存储组件相关联的存取电路来存取所选的存储组件。

令人遗憾的是，存储器拼片中的许多交叉点阵列会遭受干扰效应。干扰效应可以包含一些效应，其中选择和/或存取交叉点阵列的一个存储组件，会不利地影响存储器装置在后续时间周期或存取事件内成功地选择和/或存取相同交叉点阵列的存储组件的能力。举例来说，当交叉点阵列的存储组件部分地由硫族化合物形成时，交叉点阵列可能展现出阈值恢复效应，使得选择一个交叉点阵列的存储组件，会阻碍选择连接到相同交叉点阵列的相同数字或存取线导体的存储组件，直到存储组件的阈值基本上恢复到初始阈值为止。先前选择的存储组件的状态可能必须从选择等级转变成未选等级，并且先保持在未选状态一段时间，然后才可以成功地选择连接到相同数字或存取线导体的存储组件。作为干扰效应的另一实例，选择一个交叉点阵列的存储组件，可能会产生与相同交叉点阵列的在所选存储组件或和/或数字或存取线导体的一段距离内的其它存储组件和/或数字或存取线导体的耦合效应。耦合效应可能导致不当地选择存储组件或不正确地存取存储组件。作为干扰效应的另一个实例，选择存储组件可能会引发温度的局部临时增加。这个温度增加可能会影响一或多个存储组件的适当选择和操作。

为了管理存储器拼片的交叉点阵列中的干扰效应，一些存储器装置选择和存取一个存储器拼片的一个存储组件，并且接着移动到选择和存取不同存储器拼片的一个存储组件。这些存储器装置继续连续(例如，由于连续一或多个时钟脉冲)选择和存取多个不同存储器拼片的一个存储组件，直到最终返回到存取先前存取的存储器拼片的存储组件为止。然而，这种方法可能会限制存储器装置的效率和性能，这是因为从选择和存取一个存储器拼片转变成选择和存取下一个存储器拼片，可能会造成开销(例如，使用额外电路组件)和存储器存取等待时间。此外，从选择和存取一个存储器拼片转变成选择和存取下一个存储器拼片可能会消耗能量。

因此，在本发明的一些实施例中，提供能实现单个存储器拼片内的连续(例如，由于一或多个连续时钟脉冲)选择和存取的选择和存取序列。选择和存取序列有助于高性能存储器装置操作(例如，感测、复位脉冲、预调节脉冲等等)，方法是通过沿非邻近模式(例如，比如对角线模式)给单个存储器拼片的存储组件的选择和存取排序。所述选择和存取序列可以选择成能实现单个存储器拼片的完整覆盖，同时考虑到因为选择和存取各个存储组件而导致的干扰效应。在干扰效应导致的等待时间周期已经过去之后，可以选择单个存储器拼片的邻近位置。

在本公开的其它实施例中，公开了一种设备，例如存储器装置。所述设备包含多个存储器拼片和选择电路。每一存储器拼片在多个数字线导体与多个存取线导体的交叉点处具有存储组件阵列。所述选择电路包含线路驱动器，其基于到存储器拼片的存储组件的对应数字线导体和对应存取线导体来选择所述存储组件。所述选择电路可以先用连续方式选择一个存储器拼片的两个或更多个存储组件，然后选择不同存储器拼片的存储组件。在一些实施方案中，可以与选择所述存储器拼片的两个或更多个存储组件并行地选择不同存储器拼片的存储组件。

在本公开的另外的实施例中，一种例如存储器装置的设备包含控制器以及经配置以存储存储器地址的存储器。所述控制器根据与多个存储器拼片的存储组件的数字线导体和存取线导体相关联的存储器地址来切换多个切换装置以选择所述存储组件。每一存储器拼片在多个数字线导体和多个存取线导体的交叉点处具有唯一地可寻址的存储组件的阵列。所述控制器至少部分地基于先前选择的存储器地址来确定要用多个切换装置选择的下一个存储器地址，并且将所述下一个存储器地址存储在存储器中。所述控制器可以先连续选择一个存储器拼片的两个或更多个存储组件，然后选择不同存储器拼片的存储组件。

在本公开的另外其它实施例中，公开了一种操作存储器装置的方法。所述方法包含确定多个存储器拼片中的一个存储器拼片的存储位置的存储器地址。存储器地址中的每一个具有对应数字线导体和对应存取线导体，并且每一存储器拼片在多个数字线导体和多个存取线导体的交叉点处包含存储组件阵列。此外，所述方法包含选择到所述所确定的存储位置的存储器地址的对应数字线导体和对应存取线导体以存取存储器拼片的存储位置。可以先选择一个存储器拼片的至少两个或更多个存储组件，然后选择不同存储器拼片的存储组件。

系统概述

例如集成电路存储器装置的集成电路包含通常建构在衬底上的多层材料。材料层包含导电金属层，也被称作金属等级，其将电路装置互连起来。集成电路中的金属等级的细长导电线包含互连件以及电极，其充当半导体装置的电极(例如，用于寻址存储器单元的存取线和数字线，其可包含切换器和/或存储器存储组件-存取线和数字线还可以被称作字线和位线)。由相同竖直等级的一个层或多个层形成的导电线可以统称为金属等级，并且所述线可以称为金属线或导线，即使所述材料可能是由非金属导体例如掺杂半导体层(例如，多晶硅)或金属合金例如金属氮化物、金属碳化物和金属硅化物形成时也是如此。形成于金属等级之间的触点可以被称作竖直连接件。此类竖直连接件可以由它们连接的导电线分别形成，或者可以在双重镶嵌工艺中用上覆导电线同时形成。

本文中提高存储器“位线”更一般化地适用于不限于双态存储器存储的数字线。此外，位线可以被称作列电极，并且本文中提到位线路驱动器和驱动器区域适用于列驱动器和驱动器区域。类似地，存取线或字线可以被称作行电极，并且本文中提到字线路驱动器和驱动器区域适用于行驱动器和驱动器区域。所属领域的技术人员将理解，行电极和列电极不需要是垂直的；而是，阵列可以用行电极和列电极在非垂直角度上彼此交叉的方式配置。

存储器装置可以包含布置成阵列格式的存储器单元。存储器阵列总体上可以包含两个导电或半导电交叉(例如，正交)线，被称作存取线(例如，字线)和数字线(例如，位线)，其用于选择存储器单元以存取(例如，编程和读取)所述存储器单元。字线和位线还可以充当存储器单元的电极，并且因此可以被称作电极线，或者更简单地称为电极。虽然可以用不同方式存取不同类型的存储器单元，但是字线和位线通常耦合到相应的字线驱动电路和位线驱动电路，也被称作行驱动器和列驱动器。如本文所使用，术语“衬底”可以包含绝缘体上硅(SOI)或蓝宝石上硅(SOS)技术、掺杂和未掺杂半导体、通过基底半导体基础支撑的硅外延层、互补金属氧化物半导体(CMOS)例如CMOS前端与金属后端，和/或其它半导体结构和技术。例如与操作存储器阵列相关联的例如解码电路的多个电路可以形成于衬底中和/或衬底上。

图1示出了存储器拼片的存储器阵列100的一部分的透视图。在这个实例中，阵列100可包括交叉点阵列，其包含存储器单元106，位于第一组导电线102-0、102-1、...102-N(例如存取线，在本文中可以被称作字线)和第二组导电线104-0、104-1、...104-M(例如数据线，在本文中可以被称作位线或数字线)的交叉点处。坐标轴线101指示，在这个实例中，位线104-0、104-1、...104-M取向在y方向上，而字线102-0、102-1、...102-N取向在x方向上。如图所示，字线102-0、102-1、...102-N基本上彼此平行并且基本上正交于位线104-0、104-1、...104-M，这些位线基本上彼此平行；然而，实施例不受如此限制，并且字线和位线可以具有非垂直的取向。如本文所使用，术语“基本上”意指被修饰的特性不需要是绝对的，而是足够接近以便实现所述特性的优点。举例来说，“基本上平行”不限于绝对平行，并且可以包含至少相比垂直取向而言更接近平行取向的取向。类似地，“基本上正交”可以包含相比平行取向而言更接近垂直取向的取向。此外，在一些实施方案中，交叉点阵列可以取向成竖直方向，使得位线和字线可以位于垂直于或基本上垂直于衬底平面的平面上。

交叉点阵列100可包括阵列结构。作为一实例，存储器单元106可包括相变随机存取存储器(PCRAM)单元、电阻性随机存取存储器(RRAM)单元、导电桥随机存取存储器(CBRAM)单元和/或自旋转移力矩随机存取存储器(STT-RAM)单元，以及其它类型的存储器单元。在各种实施例中，存储器单元106可包括“堆叠”结构，其包含选择装置，例如切换装置，所述选择装置串联耦合到存储组件，例如包括相变材料或金属氧化物的电阻性存储组件。作为一实例，所述选择装置可包括二极管、场效应晶体管(FET)、双极结晶体管(BJT)或双向阈值切换器(OTS)，以及其它切换元件。

在多个实施例中，与相应存储器单元106相关联的选择装置和存储组件可包括串联耦合的两端装置。举例来说，选择装置可包括两端双向阈值切换器(OTS)，例如形成于一对电极之间的硫族化合物合金，并且存储组件可包括两端相变存储组件，例如形成于一对电极之间的相变材料(PCM)。在多个实施例中，存储器单元106的选择装置与存储组件之间可以共用一个电极。并且，在多个实施例中，位线104-0、104-1、...104-M和字线102-0、102-1、...102-N可以充当对应于存储器单元106的顶部电极和底部电极。

如本文所使用，“存储组件”或“存储元件”可以指存储器单元106的可编程部分，例如可编程为不同数据状态的部分。举例来说，在PCRAM和RRAM单元中，存储组件可以包含存储器单元的一部分，所述存储器单元具有电阻，所述电阻可响应于施加的编程信号(例如电压和/或电流脉冲)编程为对应于特定数据状态的特定电平。存储组件可以包含例如一或多种可变电阻材料，例如相变材料。作为一实例，相变材料可包括硫族化合物合金，例如铟(In)-锑(Sb)-碲(Te)(IST)材料，例如In₂Sb₂Te₅、In₁Sb₂Te₄、In₁Sb₄Te₇等，或者锗(Ge)-锑(Sb)-碲(Te)(GST)材料，例如Ge₈Sb₅Te₈、Ge₂Sb₂Te₅、Ge₁Sb₂Te₄、Ge₁Sb₄Te₇、Ge₄Sb₄Te₇等，以及其它相变材料。如本文所使用的加连字符的化学组合物符号指示特定混合物或化合物中包含的元素，并且意在表示涉及所指示的元素的所有化学计算量。其它相变材料可包含例如Ge-Te、In-Se、Sb-Te、Ga-Sb、In-Sb、As-Te、Al-Te、Ge-Sb-Te、Te-Ge-As、In-Sb-Te、Te-Sn-Se、Ge-Se-Ga、Bi-Se-Sb、Ga-Se-Te、Sn-Sb-Te、In-Sb-Ge、Te-Ge-Sb-S、Te-Ge-Sn-O、Te-Ge-Sn-Au、Pd-Te-Ge-Sn、In-Se-Ti-Co、Ge-Sb-Te-Pd、Ge-Sb-Te-Co、Sb-Te-Bi-Se、Ag-In-Sb-Te、Ge-Sb-Se-Te、Ge-Sn-Sb-Te、Ge-Te-Sn-Ni、Ge-Te-Sn-Pd和Ge-Te-Sn-Pt。可变电阻材料的其它实例可以包含过渡金属氧化物材料和/或合金，其包含两种或更多种金属，例如过渡金属、碱土金属和/或稀土金属。实施例不限于与存储器单元106的存储组件相关联的特定一种或多种可变电阻性材料。举例来说，可以用于形成存储组件的可变电阻性材料的其它实例包含双态金属氧化物材料、巨磁阻性材料和/或多种基于聚合物的可变电阻性材料等等。此外，在一些实施方案中，“存储组件”可以进一步包含并入到存储器单元中的选择装置。虽然图1中未示出，但是在多个实施例中，阵列100可以实施为三维(3D)架构的一部分，其中例如多个阵列100竖直彼此上下堆叠，或者多个阵列100在垂直于衬底平面的平面上并排堆叠。

此外，如本文所使用，“存储器拼片”或“拼片”可以指一或多个交叉点阵列，其包含一群组的有限数目的存储器单元，所述存储器单元具有对应一组存储器单元地址，其中所述群组中的每一存储器单元都可以个别地寻址。举例来说，对于单电平单元存储器，可以使用一个存储器单元地址来选择和存取所述群组中的一个存储器单元。对于多电平单元存储器，存储器单元可以保持一个以上位的数据，并且虽然每一单元可以对应于唯一物理地址，但是一个以上逻辑地址可以适用于个别单元。在一个实例中，存储器拼片可以由1k位范围的字线和1k位范围的位线限定。所述拼片包含通过用于驱动可选1K×1K位的驱动器群组唯一地可寻址的这组存储器单元。拼片因此可包含个别地可寻址的存储器元件的矩阵，可以用像单个存储器元件一样小的粒度来选择这些存储器单元来进行数据操作(例如，读取和写入)。应注意，拼片未必对应于驱动器、插口或电极的物理边界。驱动器和插口可以是分布的，并且电极可以重叠，使得不存在包封驱动器群组位置和对应驱动的存储器单元阵列的位置的物理连续边界。

图2是存储器阵列架构200的简化平面图，其中字线路驱动器204基本上位于存储器阵列202的占据面积内(例如在存储器单元下面)，并且靠近阵列外围。图2中通过虚线轮廓勾勒阵列202。相反，位线路驱动器206总体上位于阵列202的占据面积外部。所述组驱动器204或206的位置靠近阵列202的边缘，在阵列202的相对侧上的两个连续电路块中。在一些实施例中，阵列202可以示出一个存储器拼片，但是在其它实施例中，阵列202可以示出拼片的一部分，例如拼片的一块。此外，一或多个存取电路(未图示)可以与阵列202的存储器单元相关联以存取所选的存储器单元。所属领域的技术人员将理解，为了将重点放在描述架构的总体布局上，并未提供阵列和驱动电路的电路方面的细节。

图3是描绘实例存储器装置300的框图的图示。存储器装置300包含控制器310、线路驱动器320、存取电路330和存储器拼片340。存储器装置300可经配置以先存取单个存储器拼片的多个存储器单元，然后存取不同存储器拼片的存储器单元。举例来说，存储器装置300可以实施本公开中论述的一或多个选择和存取方法或序列。

控制器310管理对存储器拼片340的存储器单元的选择和存取。控制器310可以确定要存取的存储器拼片340的存储地址，其中存储地址对应于存储器拼片340的特定物理存储器单元。控制器310可以向线路驱动器320传输指示存储地址的地址选择信号，以选择特定的物理存储器单元。除了地址选择信号之外，控制器310还可以向存取电路330传输存取指令，例如是否对存储器单元进行读取或编程，并且传输有待写入到所选存储器单元的随附数据。响应于存取指令和地址选择信号，控制器310可以接收对存储器单元的成功选择和/或存取的确认或从所选存储器单元存取的数据。

控制器310可使用存储器312来存储地址。存储器312可以含有控制器310先前选择的一或多个存储地址或有待选择的一或多个接下来的存储地址。控制器310可以在存储器312中存储地址，以便于通过线路驱动器320传输地址选择信号，并且基于一或多个先前选择和存取的地址来确定要选择和存取的接下来的地址。在一些实施方案中，存储器312存储包含存储地址的顺序列表的查找表，从而提供一或多个存储器拼片的选择和存取序列。另外，虽然在所示出的实施例中，存储器312是控制器310的一部分，但是在一些实施方案中，存储器312可以与控制器310分开。

控制器310进一步包含任选的拼片映射器314，例如相对于图8描述的拼片映射器800。拼片映射器314可以是控制器310用来将输入的存储地址映射到下一个存储地址的电路。举例来说，拼片映射器314可以根据相对于图6和7所论述的存取模式产生地址。

存储器拼片位置选择和存取

图4是描绘用于选择包含交叉点阵列的存储器阵列的存储器位置的实例过程400的图示。例如，可以通过控制器310、线路驱动器320和/或存取电路330对存储器拼片340执行过程400。过程400可以使得存储器装置能够先连续选择和存取单个存储器拼片的存储器单元，然后选择和存取不同存储器拼片的存储器单元。

在框处405，基于拼片的先前存储器位置来确定存储器拼片的下一个存储器位置。先前存储器位置可能是控制器310、线路驱动器320和/或存取电路330先前选择和存取的。选择和存取先前存储器位置，可能在后面的干扰周期中对存储器拼片的存储器位置中的一或多个造成干扰效应。因此，控制器310可以将下一个存储器位置确定为在这个干扰周期期间可能一次或多次成功地选择和存取的存储器拼片的存储器位置。举例来说，下一个存储器位置可以是具有与先前存储器位置不同的对应数字线和存取线导体的存储器拼片的位置。此外，下一个存储器位置可以是在存储器拼片的存储器位置中并不邻近于先前存储器位置的存储器位置。在一些实施方案中，根据拼片的存储器位置的一或多个干扰效应恢复时间来确定下一个存储器位置。举例来说，可以基于拼片的存储器位置的阈值恢复时间来确定下一个存储器位置，使得在阈值恢复时间到期之后选择具有相同对应数字线或存取线导体的存储器位置。作为另一实例，可以根据受到选择和存取先前存储器位置导致的耦合效应影响的距离来确定下一个存储器位置。下一个存储器位置可以确定为离先前存储器位置或先前存储器位置的数字先或存取线导体有充分的距离(例如，5个、10个或20个线路导体)，使得可以成功地选择和存取下一个存储器位置。

在框410，例如由控制器310使用线路驱动器320选择拼片的下一个存储器位置。当选择和存取先前存储器位置仍然会导致或遭受对拼片的一些存储器位置的干扰效应时，可以在存储器装置的一或多个接下来的时钟循环期间并且在干扰周期内选择下一个存储器位置。然而，可以针对数据操作(例如读取或写入操作)成功地选择和存取下一个存储器位置，因为先前存储器位置和下一个存储器位置、对应数字线和存取线导体和/或先前存储器位置与下一个存储器位置的存取电路彼此分隔开一段距离，使得选择和存取存储器位置导致的干扰效应不会破坏对这两个存储器位置的成功的选择和存取。

图5是描绘用于选择包含交叉点阵列的存储器阵列的存储器位置的另一实例过程的图示。例如，可以通过控制器310、线路驱动器320和/或存取电路330对存储器拼片340执行过程500。过程500可以使得存储器装置能够先连续选择和存取单个存储器拼片的存储器单元，然后选择和存取不同存储器拼片的存储器单元。

在框505，例如使用控制器310和/或线路驱动器320选择存储器拼片的存储器位置。可以针对数据操作(例如读取或写入操作)选择和存取存储器位置，例如初始存储器位置。选择存储器位置可能会导致后面的干扰周期中对存储器拼片的一些存储器位置的一或多个干扰效应。

在框510，举例来说使用控制器310确定拼片的下一个存储器位置。这个确定可以考虑到对一或多个先前选择的存储器位置的选择和存取所导致的干扰效应。下一个存储器位置可以是这样一个存储器位置：如果在拼片的先前选择和存取的存储器位置的一或多个干扰周期期间选择和存取这个存储器位置，其对应数字线和存取线导体、存取电路和存储器位置将不会受到阻止对存储器位置的成功选择和/或存取的干扰效应。在一些实施例中，至少部分地基于用于感测或写入拼片的存储器位置的技术和拼片的存储器位置的偏置电平中的一或多项因素来确定下一个存储器位置。此外，在一些情况下，可以从可以成功地选择和存取的存储器位置的范围或群组中选择下一个存储器位置。在其它情况下，可以根据选择和存取模式来选择下一个存储器位置，所述选择和存取模式例如是拼片映射器314或存储于存储器312中的查找表提供的选择和存取模式。

在框515，例如由控制器310和/或线路驱动器320选择拼片的下一个存储器位置。当选择和存取一或多个先前存储器位置仍然会导致或遭受对拼片的一些存储器位置的干扰效应时，可以在存储器装置的一或多个接下来的时钟循环期间并且在干扰周期内选择下一个存储器位置。然而，可以针对数据操作(例如读取或写入操作)成功地选择和存取下一个存储器位置，因为一或多个先前选择和存取的存储器位置和下一个存储器位置和/或所述存储器位置的对应数字线和存取线导体和存取电路彼此分隔开一段距离，使得选择和存取一或多个先前存储器位置导致的干扰效应不会破坏对下一个存储器位置的成功的选择和存取。

在框520，举例来说由控制器310决定是否应当处理拼片的一或多个额外存储器位置。在一些实施例中，使用选择和存取模式来确定处理过的拼片的一定百分比或所有的存储器位置。直到所述百分比或所有存储器位置都经过处理为止，过程500继续以返回到框510并且确定拼片的下一个存储器位置。一旦所述百分比或所有存储器位置经过处理，过程500就结束。在一些实施例中，使用存储器存取请求来确定经过处理的拼片的存储器位置。直到多个或特定请求的存储器位置经过处理为止，过程500继续以返回到框510并且确定拼片的下一个存储器位置。一旦所述数目或特定请求的存储器位置经过处理，过程500结束。

图6是描绘用于根据存取模式选择存储器阵列的存储器位置的过程的图示。例如，可以通过控制器310、线路驱动器320和/或存取电路330对存储器拼片340执行过程600。过程600可以使得存储器装置能够先连续选择和存取单个存储器拼片的存储组件，然后选择和存取不同存储器拼片的存储组件。

在框605，将存储器拼片划分成多个小片。举例来说，拼片可以划分成2^N个不同小片，其中N是正整数并且每一小片包含相等数目的存储组件。在一些实施方案中，拼片可以划分成大于一的任何整数个小片，并且一些小片可以包含比其它小片更多或更少的存储组件。举例来说，所述划分可以通过控制器310、拼片映射器314执行，或者根据存储于存储器312中的查找表确定。

在框610，多个小片划分成多个子小片。举例来说，一或多个小片可以划分成2^M个不同子小片，其中M是正整数。在一些实施方案中，拼片可以划分成大于一的任何整数个子小片，并且一些子小片可以包含比其它子小片更多或更少的存储组件。举例来说，所述划分可以通过控制器310、拼片映射器314执行，或者根据存储于存储器312中的查找表确定。

在框615，将多个子小片的存储组件中的一或多个指派给一或多个群组。举例来说，可以将位于所述子小片的共同物理位置的一些存储组件指派给一个群组，并且可以将位于所述子小片的共同物理位置的其它存储组件指派给不同群组。可以将存储组件指派给群组，使得可以紧接彼此前后选择和存取一个群组的存储组件，而不会发生选择和存取一个存储组件会影响对其它存储组件的成功选择和存取的干扰效应。在其它实例中，可以使用其它方案将存储组件指派给群组，例如由控制器310随机指派，或者根据来自存储于存储器312中的查找表的指派方案来指派。此外，可以进一步将群组指派给一连串群组或一或多个时间间隔，使得可以确定选择和存取不同群组的顺序。这个选择和存取可以因此用这样的一种方式执行：选择和存取一个群组的存储组件产生的干扰效应不会影响对下一个连续群组的存储组件的成功选择和存取。此外，在一些实施例中，通过如下方式将存储组件指派给群组：将一或多个存储器地址或对应数字线和/或存取线导体指派给群组，以便将存储组件指派给群组。

在框620，例如由控制器310和/或线路驱动器320根据存取模式来选择一或多个群组的存储组件。存取模式可以取决于将一或多个存储组件指派给所述一或多个群组的方案。举例来说，可以在其它群组的存储组件之前或之后用连续方式(例如，由于一或多个连续时钟脉冲)选择一些群组的存储组件。可以个别地连续选择第一群组的存储组件。在已经选择第一群组的存储组件之后，个别地连续选择第二群组的存储组件。在已经选择第二群组的存储组件之后，可以用相同方式选择一或多个另外的群组。使用存取模式选择存储组件，可能引起在存储器拼片的存储组件阵列中选择彼此具有多种关系的存储组件。举例来说，一些存储组件彼此等距隔开和/或可以连续选择沿阵列对角线的一些存储组件。此外，在一些实施方案中，选择模式的对角线斜率(例如，斜率可以指连接两个或更多个连续选择的存储组件的线的斜率)可以根据连续选择拼片的存储组件时的期望延迟和距离而变化。举例来说，选择模式的斜率可以是2，这表明连续选择的存取线之间的距离或跳距是连续选择的数字线之间的距离或跳距的两倍。也就是说，相对于先前选择的存储组件沿所述斜率选择的下一个存储组件可以与先前选择的存储组件沿数字线相距K个位置，而沿存取线相距2·K个位置。在其它实例中，选择模式的斜率可以是1/4、1/3、1/2、1、2或3、4等等。在图7中，示出了在一些连续存取之间斜率为1的选择模式。

选择和存取模式实施例

图7是描绘用于选择和存取存储器拼片的存储器地址的集合700的实例存取模式的图示。在图7的实例中，集合700的每一正方形表示拼片的对应存储组件的存储器地址。集合700包含4,096个不同存储器地址，其对应于驱动器可针对拼片选择的4,096个存储组件。存储器地址划分成16个相等大小的小片。每一小片因此对应于256个可选存储器地址。小片702加上了阴影。每一小片进一步划分成四个相等大小的子小片(例如，左上角子小片、右上角子小片、左下角子小片和右下角子小片)，其对应于64个存储组件。小片的顶部两个子小片具有用于存取对应于顶部两个子小片的存储组件的共用存取电路，并且小片的底部两个子小片具有用于存取底部两个子小片的对应存储组件的不同共用存取电路。沿集合700的一行的每一存储器地址可以共用共同存取线，而沿集合700的一列的每一存储器地址可以共用共同数字线。虽然集合700包含用于划分成16个相等大小的小片的4,096个存储组件的存储器地址，但是在其它情况下，拼片的存储器地址的集合可以更小或更大，并且，举例来说，可以改为选择数万或数百万个存储组件。在此些其它情况下，与相对于图7论述的指派、选择和存取方法类似的指派、选择和存取方法也适用。

集合700的一些正方形用0与15之间的数字编号。正方形的编号可以对应于相对于图6的框615所论述的存储器地址的指派分组。存储组件可以分组成使得可以彼此前后连续选择和存取一个群组的存储组件(例如，每个时钟循环一个存储组件或每多个时钟循环一个存储组件)，而不会有选择和存取群组的一个存储组件会影响到对相同群组的其它存储组件的成功选择和存取，或者受到对相同群组的其它存储组件的成功选择和存取影响的干扰效应。举例来说，一群组的存储组件可以具有与所述群组的其它存储组件不同的对应数字线和存取线导体和不同存取电路。

在图7中，沿集合700的对角线用数字0标记的正方形可以一起形成存储组件的一个群组。0的群组包含来自集合700中的一些子小片的对应位置的八个正方形。具体来说，0的群组中包含来自四个不同小片的左上子小片和右下子小片的左上正方形。标记有数字3的正方形可以一起形成不同群组。3的群组包含来自集合700中的一些子小片的对应位置的正方形，包含来自与形成0的群组的四个小片不同的四个小片的左上和右下子小片的左上正方形。集合700全部描绘从0的群组到15的群组的范围的16个群组。虽然为了呈现起来清楚起见，并未给集合700的一些正方形加编号，但是也可以将那些正方形中的一或多个指派给一群组。

在图7的实例中，集合700的存储器地址的群组可以提供用于选择和存取拼片的对应存储组件的存取模式。举例来说，根据存储器装置的时钟信号，在时间t＝1，可以选择和存取对应于集合700的左上角正方形中的存储器地址的存储组件。存储组件的对应数字线和存取线导体可以选择存储组件，并且存储组件的存取电路可以存取(例如，读取或写入数据)存储组件。当时钟递增到时间t＝2时，可以通过遵循虚线到0的群组的下一个存储器地址来确定要选择和存取的下一个存储组件。在这个实例中，可以选择和存取在0的群组中的小片702的第二存储器地址。当时钟递增到时间t＝3时，通过再次遵循虚线到0的群组的下一个存储器地址，可以确定要选择和存取的下一个存储组件。

这个存取模式可以继续，遵循虚线并且选择和存取对应于沿虚线的0的群组中的下一个存储器地址的存储组件。当时钟递增到时间t＝8时，已经选择和存取了0的群组的八个存储器位置。接着，当时钟递增到时间t＝9时，可以选择不同群组的存储组件，比如例如，对应于集合700的顶部行中的1或2的群组中的存储器地址的存储组件。可以进一步选择不同群组的存储组件，使得从选择和/或存取与0的群组的先前选择的存储组件相同的数字线或存取线导体导致的干扰效应过去。在时钟时间t＝10到t＝16，可以先在每一时钟循环之后遵照箭头线和方向个别地选择不同群组的存储组件，然后在时钟递增到时间t＝17时选择和存取另一群组的存储组件。此外，在一些实施方案中，可以使用计数器(例如，在这种情况下使用三位计数，因为每一条线包含八个存储器地址)，对沿图7的一条线的这种存取模式进行编码。此外，在一些实施例中，可以用不同于从集合700的子小片的顶部行中的存储器地址开始的顺序来存取一群组的存储器地址，例如，通过从阵列中的随机存储器地址开始。

集合700的带编号的正方形可以进一步形成一或多个类别的群组。可以确定所述类别的群组，使得当用避免了因为选择相同数字线或存取线导体导致的干扰效应的方式连续选择和存取一种类别的不同群组时，选择和存取一个群组的存储组件导致的干扰效应不会影响对另一群组的存储组件的成功选择和存取。在一些实施例中，一种类别的存储组件可以具有相同的对应数字线和存取线导体，但是具有彼此不同的存取电路。

举例来说，0、1、2和3的群组的存储器地址可以形成一个类别。类似地，4、5、6和7的群组的存储器地址可以形成另一类别；8、9、10和11的群组的存储器地址可以形成又一类别；并且12、13、14和15的群组的存储器地址可以形成又另一类别。从时间t＝1到t＝8的时钟循环开始，可以选择和存取0的群组的存储器地址。从时间t＝9到t＝16的时钟循环开始，可以选择和存取1的群组的存储器地址。类似地，从时间t＝17到t＝24和t＝25到t＝32的时钟循环时间开始，可以分别选择和存取2和3的群组的存储器地址。在时钟循环时间t＝33，存取模式可以从一种类别转变成另一种类别。在一种情况下，接下来可以选择和存取对应于4的群组的存储组件。在此情况下，选择和存取具有相同对应数字线或存取线导体的存储组件之间的等待时间是八个时钟循环，并且选择和存取邻近于另一先前选择的存储组件的存储组件之间的等待时间是32个时钟循环。在另一情况下，举例来说，如果选择和存取邻近存储组件之间期望更长的等待时间，则接下来可以选择和存取对应于12的群组的存储组件。继续这个方案的存储器装置可以遵循一种提供对集合700的存储器地址的完整覆盖的存取模式。

将存储器地址和对应存储组件指派给群组和/或类别的方案可以部分地取决于所使用的技术或实施方案(例如，存储组件的组成物、使用的存取电路的类型或存储器拼片的尺寸/大小等等)。此外，指派存储器地址和对应存储组件的方案可以取决于选择存储器拼片的存储组件和/或存取存储器拼片的存储组件所导致的干扰效应。举例来说，对于干扰效应的持续时间相对较长的技术或实施方案，可以使用一种存取模式，其提供(1)选择相同数字线或存取线导体和/或(2)通过相同存取电路的存取之间的更长的等待时间。

图8是描绘用于将地址从一个地址空间转换到另一地址空间的拼片映射器或定序器800的图示。拼片映射器800接收原生拼片选择地址A作为输入(在左侧)，并且输出遵循一种存取模式(例如在图7的实例中论述的存取模式)重新映射的地址DXA和DYA(在右侧)。当启用C_EN是高态时，可以穿过L块将原生拼片选择地址A₁传递到DXA[8:5,2:0]输出、DYA[7:4,1:0]输出和连接的+1块。响应于ACLK1接收到时钟信号的时钟脉冲，+1块(例如，加法器或计数器)可以使从连接的L块或其它+1块接收到的值递增，并且2位块(例如，两位计数器)可以使二位计数器递增。可使用2位块在第一2位块之后将接收到的时钟信号的频率除以4(DIV4)并且在第二2位块之后除以16(DIV16)，并且控制拼片映射器800的某些组件，例如一些+1块。因此，使用拼片映射器800，可以产生要选择和存取的下一个存储器地址以便下一次基于先前选择和存取的存储器地址来选择和存取存储器拼片。因此，控制器310可使用拼片映射器800例如来确定存储器拼片的选择和存取序列。

结论

包含本文所述的存储器装置的系统可以另外包含与存储器装置的逻辑电路连通的一或多个处理器。此类系统可以另外包含用以定义电子装置的组件，例如(但不限于)计算机、移动电话、电子游戏、相机、音乐播放器等。

如本文中所使用，术语“及”、“或”和“及/或”可包含多种含义，所述含义预期也至少部分取决于使用此类术语的上下文。通常，“或”如果用于关联一个列表(例如A、B或C)则意在包含A、B和C，此处是在包含性意义上使用，以及A、B或C，此处是在排他性意义上使用。另外，如本文中所使用，术语“一或多个”可用于以单数形式描述任何特征、结构或特性，或可用以描述多个特征、结构或特性或者特征、结构或特性的某种其它组合。但应注意，这仅仅为说明性实例，且所要求的主题并不限于这个实例。

在前述详细描述中，已经阐述许多具体细节以提供对所要求的主题的透彻理解。然而，所属领域的技术人员将理解，可在没有这些具体细节的情况下实践所要求的主题。在其它情况下，未详细描述所属领域的一般技术人员将已知的方法或设备以免混淆所要求的主题。

虽然已示出且描述了目前被视为实例特征的内容，但所属领域的技术人员将理解，在不脱离所要求的主题的情况下，可作出各种其它修改且可用等效内容取代。另外，可以进行许多修改以在不脱离本文中所描述的中心概念的情况下根据所要求的主题的教示来调适特定情形。

因此，希望所要求的主题不限于所公开的特定实例，而是此所要求的主题还可包含属于所附权利要求书和其等效物的范围内的所有方面。

Claims (23)

1.一种存储器装置，其包括：

多个存储器拼片，其包含第一存储器拼片，所述多个存储器拼片中的每一存储器拼片包括多个数字线导体和多个存取线导体的交叉点处的存储组件阵列；以及

选择电路，其包含线路驱动器，所述线路驱动器经配置以基于到所述多个存储器拼片中的一个存储器拼片的存储组件的对应数字线导体和对应存取线导体，选择所述存储组件，

其中所述选择电路经配置以先用连续方式选择所述第一存储器拼片的两个或更多个存储组件，然后选择所述多个存储器拼片中的不同存储器拼片的所述存储组件，

其中所述第一存储器拼片的所述两个或更多个所选择的存储组件具有不同对应数字线导体和不同对应存取线导体。

2.根据权利要求1所述的存储器装置，其中所述第一存储器拼片的所述两个或更多个所选择的存储组件在所述第一存储器拼片的所述存储组件阵列中彼此不邻近。

3.根据权利要求1所述的存储器装置，其中所述第一存储器拼片的所述两个或更多个所选择的存储组件彼此分隔开一段距离，使得存取存储到所述两个或更多个存储组件中的一个的数据不会破坏对存储到所述两个或更多个存储组件中的其它存储组件的数据的成功存取。

4.根据权利要求3所述的存储器装置，其中所述选择电路经配置以通过响应于连续时钟脉冲选择所述存储组件而用所述连续方式选择所述两个或更多个存储组件。

5.根据权利要求1所述的存储器装置，其中所述选择电路进一步经配置以至少部分地基于所述第一存储器拼片的所述存储组件的干扰效应恢复时间，选择所述第一存储器拼片的所述两个或更多个存储组件。

6.根据权利要求1所述的存储器装置，其中所述第一存储器拼片的所述两个或更多个所选择的存储组件包含第一存储组件、第二存储组件和第三存储组件，所述第一存储组件与所述第二存储组件分隔开一段距离，并且所述第二存储组件与所述第三存储组件分隔开所述距离。

7.根据权利要求1所述的存储器装置，其进一步包括存取电路，所述存取电路经配置以存取所述第一存储器拼片的所述存储组件，其中所述选择电路进一步经配置以选择所述第一存储器拼片的所述两个或更多个存储组件，使得所述第一存储器拼片的连续存取的存储位置在所述第一存储器拼片的所述存储组件阵列中彼此沿对角线，所述两个或更多个存储组件可由不同存取电路存取。

8.根据权利要求1所述的存储器装置，其中所述存储组件包括具有至少两种电阻状态的电阻性存储器元件。

9.根据权利要求1所述的存储器装置，其中所述多个存储器拼片中的每一存储器拼片可基于编程到所述选择电路中的地址来个别寻址。

10.一种存储器装置，其包括：

控制器，其经配置以：

切换多个切换装置以根据与多个存储器拼片的存储组件的至少数字线导体和存取线导体相关联的存储器地址来选择所述存储组件，所述多个存储器拼片中的每一存储器拼片包括多个数字线导体和多个存取线导体的交叉点处的唯一地可寻址的存储组件的阵列，以及

至少部分地基于先前选择的存储器地址来确定要用所述多个切换装置选择的下一个存储器地址；以及

存储器，其经配置以存储所述下一个存储器地址，

其中所述控制器经配置以先用连续方式选择所述多个存储器拼片中的一个存储器拼片的两个或更多个存储组件，然后选择所述多个存储器拼片中的不同存储器拼片的所述存储组件，

其中所述存储器拼片的所述两个以上所选择的存储组件包含第一存储组件、第二存储组件和第三存储组件，所述第一、第二和第三存储组件具有不同对应数字线导体和不同对应存取线导体。

11.根据权利要求10所述的存储器装置，其中所述控制器进一步经配置以使用拼片映射器确定所述下一个存储器地址，所述拼片映射器经配置以根据拼片存取模式将输入地址映射成输出地址。

12.根据权利要求10所述的存储器装置，其中所述第一、第二和第三存储组件在所述存储器拼片的所述存储组件阵列中彼此不邻近。

13.根据权利要求10所述的存储器装置，其中所述第一存储组件与所述第二存储组件分隔开一段距离，并且所述第二存储组件与所述第三存储组件分隔开所述距离。

14.根据权利要求10所述的存储器装置，其中所述控制器进一步经配置以根据存储于查找表中的地址来确定所述下一个存储器地址。

15.一种操作存储器装置的方法，所述方法包括：

确定多个存储器拼片中的一个存储器拼片的存储位置的存储器地址，所述存储器地址中的每一个具有对应数字线导体和对应存取线导体，所述多个存储器拼片中的每一存储器拼片包括多个数字线导体和多个存取线导体的交叉点处的存储组件阵列；以及

选择到所述存储器拼片的所述存储位置的所述所确定的存储器地址的所述对应数字线导体和所述对应存取线导体以存取所述存储器拼片的所述存储位置，

其中先选择所述存储器拼片的至少两个或更多个存储组件，然后选择所述多个存储器拼片中的不同存储器拼片的所述存储组件，

其中确定所述存储器拼片的所述存储位置的所述存储器地址包括至少部分地基于所述存储器拼片的第二存储位置的第二存储器地址来确定所述存储器拼片的第一存储位置的第一存储器地址，所述第一和第二存储器地址具有不同对应数字线导体和不同对应存取线导体。

16.根据权利要求15所述的方法，其中所述对应数字线导体和所述对应存取线导体选择成使得存取存储到所述两个或更多个存储组件中的一个的数据不会破坏对存储到所述两个或更多个存储组件中的其它存储组件的数据的成功存取。

17.根据权利要求15所述的方法，其中所述对应数字线导体和所述对应存取线导体选择成使得所述存储器拼片的两个连续存取的存储位置在所述存储器拼片的所述存储组件阵列中彼此不邻近。

18.根据权利要求17所述的方法，其中所述对应数字线导体和所述对应存取线导体选择成使得所述存储器拼片的连续存取的存储位置在所述存储器拼片的所述存储组件阵列中彼此沿对角线，所述连续存取的存储位置可由不同存取电路存取，所述存取电路经配置以存取所述存储器拼片的所述存储组件。

19.一种存取存储器装置的方法，所述方法包括：

至少部分地基于存储器拼片中的先前选择的存储器地址来确定所述存储器拼片中的具有对应数字线导体和对应存取线导体的存储位置的存储器地址；以及

选择所述所确定的存储器地址的所述对应数字线导体和所述对应存取线导体以存取所述存储器拼片的所述存储位置，

其中所述所确定的存储器地址的所述对应数字线导体和所述对应存取线导体不同于所述存储器拼片中的所述先前选择的存储器地址的数字线导体和存取线导体。

20.根据权利要求19所述的方法，其中选择所述所确定的存储器地址的所述对应数字线导体和所述对应存取线导体发生在所述先前选择的存储器地址的阈值恢复时间之前。

21.根据权利要求19所述的方法，其中确定所述存储位置的所述存储器地址包括使用映射器或查找表确定所述存储器地址。

22.根据权利要求19所述的方法，其中确定所述存储位置的所述存储器地址包括在所述存储器拼片中从所述先前选择的存储器地址沿对角线确定所述存储器地址。

23.根据权利要求19所述的方法，其中选择所述所确定的存储器地址的所述对应数字线导体和所述对应存取线导体发生在选择第二存储器拼片的存储位置之前。