CN105304486B - 二极管的制造方法 - Google Patents
二极管的制造方法 Download PDFInfo
- Publication number
- CN105304486B CN105304486B CN201410314806.8A CN201410314806A CN105304486B CN 105304486 B CN105304486 B CN 105304486B CN 201410314806 A CN201410314806 A CN 201410314806A CN 105304486 B CN105304486 B CN 105304486B
- Authority
- CN
- China
- Prior art keywords
- type
- island region
- manufacturing
- layer
- diode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
Abstract
本发明提供一种二极管的制造方法,包括:在外延层中形成N型区;在所述外延层和N型区的表面形成氧化层;对所述氧化层进行刻蚀,以将所述外延层中待形成沟槽部分和待形成P型区部分表面的氧化层去除;对所述待形成沟槽部分进行刻蚀,以形成沟槽;在所述待形成P型区部分形成P型区;在形成有所述N型区和所述P型区的外延层上形成介质层和金属层,以形成所述二极管。本发明提供的二极管的制造方法,能够提高二极管的成品率。
Description
技术领域
本发明涉及半导体制造技术,尤其涉及一种二极管的制造方法。
背景技术
在电子电路中,二极管是最常用的电子元器件之一,以其单向导通的特性在电路中常用作整流器件。且在电力电子电路中,二极管反向并联在功率开关器件的两端,配合功率开关器件实现对电压信号进行调整。无论在电子电路还是电力电子电路中,二极管的作用都是不容忽视的,二极管的质量好坏都会影响电路的整体运行效果。
现有的二极管的制造过程通常为:首先在外延层上刻蚀形成沟槽,然后在外延层和沟槽的表面均涂覆正性光刻胶,采用曝光显影的方式将待形成P型区的部分表面的光刻胶去除,之后依次形成P型区和N型区,最后淀积形成介质层和金属层,从而形成二极管。由于沟槽具有一定的深度,在对待形成P型区表面的光刻胶进行曝光的过程中,曝光量较难调整至合适的强度以去除其表面的光刻胶,即经常会出现曝光量不足或者过大等问题。具体的,若曝光量不足,则会导致沟槽底部的光刻胶由于光强度不够不易发生变性,进而不易在显影的过程中被去除掉;若曝光量过大,则会使得除待形成P型区表面之外的其余部分的光刻胶也发生变性,进而在显影过程中被去除掉。上述两种情况都会对形成P型区的过程产生影响,进而影响了二极管的质量。因此,现有的制造方法较难获得质量较高的二极管,成品率较差。
发明内容
本发明提供一种二极管的制造方法,用于提高二极管的成品率。
本发明实施例提供一种二极管的制造方法,包括:
在外延层中形成N型区;
在所述外延层和N型区的表面形成氧化层;
对所述氧化层进行刻蚀,以将所述外延层中待形成沟槽部分和待形成P型区部分表面的氧化层去除;
对所述待形成沟槽部分进行刻蚀,以形成沟槽;
在所述待形成P型区部分形成P型区;
在形成有所述N型区和所述P型区的外延层上形成介质层和金属层,以形成所述二极管。
如上所述的二极管的制造方法,在所述待形成沟槽部分进行刻蚀,以形成沟槽之前,所述方法还包括:
在所述待形成P型区部分的表面形成氮化硅墙。
如上所述的二极管的制造方法,在所述待形成P型区部分的表面形成氮化硅墙,包括:
在所述待形成P型区部分以及待形成沟槽部分的表面形成氮化硅层;
对所述氮化硅层进行刻蚀,去除所述待形成沟槽部分表面的氮化硅层,以在所述待形成P型区部分的表面形成氮化硅墙。
如上所述的二极管的制造方法,在外延层中形成N型区,包括:
在所述外延层的表面涂覆胶体,以形成胶层;
去除待形成N型区部分表面的胶体;
对所述待形成N型区部分注入N型离子,以形成N型区。
如上所述的二极管的制造方法,在所述待形成P型区部分形成P型区,包括:
在所述待形成P型区部分注入P型离子;
对所述P型离子进行驱入,以形成P型区。
如上所述的二极管的制造方法,所述氧化层的厚度为7000埃。
如上所述的二极管的制造方法,对所述氧化层进行刻蚀,包括:
采用干法刻蚀法对所述氧化层进行刻蚀。
如上所述的二极管的制造方法,对所述待形成沟槽部分进行刻蚀,包括:
采用干法刻蚀法对所述待形成沟槽部分进行刻蚀。
如上所述的二极管的制造方法,对所述氮化硅层进行刻蚀,包括:
采用干法刻蚀法对所述氮化硅层进行刻蚀。
本发明实施例提供的制造方法是先形成N型区,然后外延层和N型区的表面形成氧化层,对氧化层进行刻蚀,仅保留N型区表面的氧化层和待形成P型区外围部分表面的氧化层,限定了待形成沟槽部分的位置,并且在刻蚀沟槽的过程中对外延层进行保护,也限定了待形成P型区部分的位置。与现有技术相比,本实施例提供的实现方式不需要在沟槽中涂覆胶体,因此也不存在对沟槽中的胶体进行曝光时曝光率较难调整而导致胶体不易去除,进而影响二极管质量的问题,本实施例提供的二极管制造方法能够提高二极管的成品率。
附图说明
图1为本发明实施例提供的二极管的制造方法的流程图;
图2为本发明实施例提供的二极管的制造方法中形成胶层的结构示意图;
图3为本发明实施例提供的二极管的制造方法中去除待形成N型区部分表面的胶体后的结构示意图;
图4为本发明实施例提供的二极管的制造方法中形成N型区的结构示意图;
图5为本发明实施例提供的二极管的制造方法中去除胶层后的结构示意图;
图6为本发明实施例提供的二极管的制造方法中形成氧化层的结构示意图;
图7为本发明实施例提供的二极管的制造方法中对氧化层进行刻蚀的结构示意图;
图8为本发明实施例提供的二极管的制造方法中形成氮化硅层的结构示意图;
图9为本发明实施例提供的二极管的制造方法中形成氮化硅墙的结构示意图;
图10为本发明实施例提供的二极管的制造方法中形成沟槽的结构示意图;
图11为本发明实施例提供的二极管的制造方法中形成P型区的结构示意图。
附图标记:
1-衬底; 2-外延层; 3-胶层;
4-N型区; 5-氧化层; 6-氮化硅层;
7-沟槽; 8-P型区。
具体实施方式
图1为本发明实施例提供的二极管的制造方法的流程图。如图1所示,本实施例提供的二极管的制造方法可以包括如下步骤:
步骤10、在外延层中形成N型区。
步骤20、在外延层和N型区的表面形成氧化层。
步骤30、对氧化层进行刻蚀,以将外延层中待形成沟槽部分和待形成P型区部分表面的氧化层去除。
步骤40、对待形成沟槽部分进行刻蚀,以形成沟槽。
步骤50、在待形成P型区部分形成P型区。
步骤60、在形成有N型区和P型区的外延层上形成介质层和金属层,以形成二极管。
本实施例提供的制造方法是先形成N型区,然后外延层和N型区的表面形成氧化层,对氧化层进行刻蚀,仅保留N型区表面的氧化层和待形成P型区外围部分表面的氧化层,限定了待形成沟槽部分的位置,并且在刻蚀沟槽的过程中对外延层进行保护,也限定了待形成P型区部分的位置。与现有技术相比,本实施例提供的实现方式不需要在沟槽中涂覆胶体,因此也不存在对沟槽中的胶体进行曝光时曝光率较难调整而导致胶体不易去除,进而影响二极管质量的问题,本实施例提供的二极管制造方法能够提高二极管的成品率。
下面对上述各步骤的具体操作过程进行详细的说明:
上述步骤10中,在外延层中形成N型区的方式有很多中,本领域技术人员可根据经验采用现有技术中常用的手段来实现,本实施例提供一种具体的实现方式,例如可采用如下三个步骤:
图2为本发明实施例提供的二极管的制造方法中形成胶层的结构示意图。如图2所示,首先,采用具有衬底1和外延层2的硅片,先在外延层2的表面涂覆胶体,以形成胶层3。
图3为本发明实施例提供的二极管的制造方法中去除待形成N型区部分表面的胶体后的结构示意图。如图3所示,然后,将待形成N型区部分表面的胶体去除,具体可采用曝光显影法。若采用正性树脂胶作为胶体,则对待形成N型区部分表面的胶体进行光照,以使该部分胶体发生变性而易溶于特定的溶剂,之后采用该溶剂对硅片进行清洗,使得变性后的胶体溶于溶剂,实现了将待形成N型区部分表面的胶体去除,而保留其余部分的胶体。
图4为本发明实施例提供的二极管的制造方法中形成N型区的结构示意图。如图4所示,对待形成N型区部分注入N型离子,以形成N型区4,具体可采用现有技术中常用的注入方法,本实施例对此不作限定。
图5为本发明实施例提供的二极管的制造方法中去除胶层后的结构示意图。如图5所示,在形成N型区4之后,将胶层3去除。若采用正性树脂胶作为胶体,则可采用能溶解该胶体的溶剂对胶层3进行清洗,以将胶层3全部去除。
将形成N型区4,并去除胶层3之后,可以执行步骤20,具体的,可参照图6所示,图6为本发明实施例提供的二极管的制造方法中形成氧化层的结构示意图。具体可采用本领域常用的方式,例如采用炉管工艺来形成氧化层5,氧化层5的厚度可以为7000埃。
在形成氧化层5之后,可执行步骤30,也即对氧化层5进行刻蚀,具体可采用干法刻蚀,将外延层2中待形成沟槽部分和待形成P型区部分表面的氧化层物质去除。可参照图7所示,图7为本发明实施例提供的二极管的制造方法中对氧化层进行刻蚀的结构示意图。
接下来可以刻蚀沟槽,但为了在刻蚀沟槽的过程中对待形成P型区部分对应的外延层2进行保护,优选的一种方案为:可先在待形成P型区部分的表面形成氮化硅墙,以使在刻蚀沟槽的过程中,有氮化硅墙的阻挡,可保护待形成P型区部分对应的外延层2。
形成氮化硅墙的过程具体可包括两个步骤,首先,在待形成P型区部分以及待形成沟槽部分的表面形成氮化硅层6,可参照图8,图8为本发明实施例提供的二极管的制造方法中形成氮化硅层的结构示意图。然后,对氮化硅层6进行刻蚀,具体可采用干法刻蚀,去除待形成沟槽部分表面的氮化硅层,以在待形成P型区部分的表面形成氮化硅墙,可参照图9,图9为本发明实施例提供的二极管的制造方法中形成氮化硅墙的结构示意图。
形成氮化硅墙之后,可以执行步骤40,对外延层2中的待形成沟槽部分进行刻蚀,具体可采用干法刻蚀,以形成沟槽7,参照图10,图10为本发明实施例提供的二极管的制造方法中形成沟槽的结构示意图。
之后,去除氮化硅墙,然后执行步骤50,具体的,在沟槽7外围的待形成P型区部分注入P型离子,并对P型离子进行驱入,以形成P型区8,可参照图11,图11为本发明实施例提供的二极管的制造方法中形成P型区的结构示意图。
最后将外延层2表面的氧化层5全部去除,再采用现有技术中常用的方式执行步骤60,即:在形成有N型区4和P型区8的外延层2上淀积形成介质层和金属层,完成二极管的制造过程。
上述技术方案提供的二极管的制造方法是先形成N型区,然后外延层和N型区的表面形成氧化层,对氧化层进行刻蚀,仅保留N型区表面的氧化层和待形成P型区外围部分表面的氧化层,限定了待形成沟槽部分的位置,并且在刻蚀沟槽的过程中对外延层进行保护,也限定了待形成P型区部分的位置。与现有技术相比,由于上述技术方案不需要在沟槽中涂覆胶体,因此也不存在对沟槽中的胶体进行曝光时曝光率较难调整而导致胶体不易去除,进而影响二极管质量的问题,提高了二极管的成品率。
最后应说明的是:以上各实施例仅用以说明本发明的技术方案,而非对其限制;尽管参照前述各实施例对本发明进行了详细的说明,本领域的普通技术人员应当理解:其依然可以对前述各实施例所记载的技术方案进行修改,或者对其中部分或者全部技术特征进行等同替换;而这些修改或者替换,并不使相应技术方案的本质脱离本发明各实施例技术方案的范围。
Claims (7)
1.一种二极管的制造方法,其特征在于,包括:
在外延层中形成N型区;
在所述外延层和N型区的表面形成氧化层;
对所述氧化层进行刻蚀,以将所述外延层中待形成沟槽部分和待形成P型区部分表面的氧化层去除;
对所述待形成沟槽部分进行刻蚀,以形成沟槽;
在所述待形成P型区部分形成P型区;其中,所述P型区位于所述沟槽内壁的外围;
在形成有所述N型区和所述P型区的外延层上形成介质层和金属层,以形成所述二极管;
其中,在所述待形成沟槽部分进行刻蚀,以形成沟槽之前,所述方法还包括:
在所述待形成P型区部分的表面形成氮化硅墙;
其中,在所述待形成P型区部分的表面形成氮化硅墙,包括:
在所述待形成P型区部分以及待形成沟槽部分的表面形成氮化硅层;
对所述氮化硅层进行刻蚀,去除所述待形成沟槽部分表面的氮化硅层,以在所述待形成P型区部分的表面形成氮化硅墙。
2.根据权利要求1所述的二极管的制造方法,其特征在于,在外延层中形成N型区,包括:
在所述外延层的表面涂覆胶体,以形成胶层;
去除待形成N型区部分表面的胶体;
对所述待形成N型区部分注入N型离子,以形成N型区。
3.根据权利要求1所述的二极管的制造方法,其特征在于,在所述待形成P型区部分形成P型区,包括:
在所述待形成P型区部分注入P型离子;
对所述P型离子进行驱入,以形成P型区。
4.根据权利要求1-3任一项所述的二极管的制造方法,其特征在于,所述氧化层的厚度为7000埃。
5.根据权利要求4所述的二极管的制造方法,其特征在于,对所述氧化层进行刻蚀,包括:
采用干法刻蚀法对所述氧化层进行刻蚀。
6.根据权利要求4所述的二极管的制造方法,其特征在于,对所述待形成沟槽部分进行刻蚀,包括:
采用干法刻蚀法对所述待形成沟槽部分进行刻蚀。
7.根据权利要求1所述的二极管的制造方法,其特征在于,对所述氮化硅层进行刻蚀,包括:
采用干法刻蚀法对所述氮化硅层进行刻蚀。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201410314806.8A CN105304486B (zh) | 2014-07-03 | 2014-07-03 | 二极管的制造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201410314806.8A CN105304486B (zh) | 2014-07-03 | 2014-07-03 | 二极管的制造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN105304486A CN105304486A (zh) | 2016-02-03 |
CN105304486B true CN105304486B (zh) | 2019-04-30 |
Family
ID=55201579
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201410314806.8A Active CN105304486B (zh) | 2014-07-03 | 2014-07-03 | 二极管的制造方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN105304486B (zh) |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6426541B2 (en) * | 2000-07-20 | 2002-07-30 | Apd Semiconductor, Inc. | Schottky diode having increased forward current with improved reverse bias characteristics and method of fabrication |
US7544545B2 (en) * | 2005-12-28 | 2009-06-09 | Vishay-Siliconix | Trench polysilicon diode |
CN101783345A (zh) * | 2010-03-04 | 2010-07-21 | 无锡新洁能功率半导体有限公司 | 一种沟槽型半导体整流器及其制造方法 |
-
2014
- 2014-07-03 CN CN201410314806.8A patent/CN105304486B/zh active Active
Also Published As
Publication number | Publication date |
---|---|
CN105304486A (zh) | 2016-02-03 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN103227111B (zh) | 半导体器件的制造方法 | |
TW200737349A (en) | Methods for forming thin oxide layers on semiconductor wafers | |
CN103021804A (zh) | 在ⅲ-ⅴ族制造工艺中形成在硅晶圆的背面上方的保护膜 | |
CN104867951A (zh) | 一种背照式传感器芯片及其制造方法 | |
CN105304486B (zh) | 二极管的制造方法 | |
CN103839791A (zh) | 应用于沟槽型mos器件的沟槽栅的制备方法 | |
CN103646869B (zh) | 晶圆的清洗方法 | |
US8722483B2 (en) | Method for manufacturing double-layer polysilicon gate | |
CN103972147A (zh) | 一种窄沟槽制作方法 | |
CN105244420A (zh) | GaN基发光二极管的制作方法 | |
CN109273472A (zh) | Bsi图像传感器及其形成方法 | |
CN105097531B (zh) | 一种半导体器件终端结构的制造方法 | |
US20160005642A1 (en) | Isolation trench through backside of substrate | |
CN106257646B (zh) | 嵌入pip电容的cmos制作方法 | |
TW201507003A (zh) | 於金氧半場效電晶體形成遮蔽閘之方法 | |
EP3667706A3 (en) | Partially removing a semiconductor wafer | |
CN104779162B (zh) | 一种提高沟槽型vdmos器件栅氧化层击穿电压的方法 | |
CN102437120B (zh) | 一种源漏区超浅结的改进方法 | |
CN105070718B (zh) | 一种降低sonos存储器串联电阻的方法 | |
US9171930B2 (en) | Method of manufacturing semiconductor device | |
JP2005033165A (ja) | 半導体素子のトレンチ形成方法 | |
KR101038306B1 (ko) | 반도체 소자의 제조방법 | |
KR100731069B1 (ko) | 플래시 메모리 소자의 플로팅 게이트 및 그 형성방법 | |
JP2014187242A (ja) | 半導体装置の製造方法 | |
US20120329233A1 (en) | Wafer treatment method and fabricating method of mos transistor |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant | ||
TR01 | Transfer of patent right | ||
TR01 | Transfer of patent right |
Effective date of registration: 20220722 Address after: 518116 founder Microelectronics Industrial Park, No. 5, Baolong seventh Road, Baolong Industrial City, Longgang District, Shenzhen, Guangdong Province Patentee after: SHENZHEN FOUNDER MICROELECTRONICS Co.,Ltd. Address before: 100871, Beijing, Haidian District, Cheng Fu Road, No. 298, Zhongguancun Fangzheng building, 9 floor Patentee before: PEKING UNIVERSITY FOUNDER GROUP Co.,Ltd. Patentee before: SHENZHEN FOUNDER MICROELECTRONICS Co.,Ltd. |