CN105283913B - 在asic上用于超声波束成形的德尔塔延迟方法 - Google Patents

Abstract

公开一种系统用于专用集成电路(ASIC)上的超声波束成形。在某些实施例中，系统包括超声探头，其包括与ASIC电耦合的多个换能器元件。ASIC包括与多个延迟单元电耦合的多个波形发生器。每个延迟单元从波形发生器或邻近延迟单元接收波形，施加延迟至波形，并输出波形至邻近延迟单元、多个换能器元件中的一个或多个、或两者。在输出至确定由超声探头产生的超声脉冲的波束成形特征的换能器元件之前，为波形提供延迟。

Description

在ASIC上用于超声波束成形的德尔塔延迟方法

背景技术

在此公开的主题一般涉及超声成像，并且更具体地，涉及使用波束成形组件用于超声成像的专用集成电路。

医用诊断超声是这样一种成像模态，其使用超声波探查病人身体的声学特性并产生对应的图像。声波脉冲的产生和返回的回波的检测通常通过位于探头中的多个换能器元件完成。这种换能器元件能够将电能转换成机械能用于传输并且能将机械能转换回电能用于接收的目的。一些超声探头包括多达数千换能器元件，其设置成线性阵列或2D元件矩阵。

由于所得图像的质量和分辨率在很大程度上是这种阵列中换能器元件尺寸和数量的函数，先进系统通常包含尽可能最大数量的换能器元件。然而，由于每个换能器元件通常与控制电路连接，换能器元件数量的增加导致相关联的控制电路复杂度的增加。

发明内容

在一个实施例中，提供了一种超声探头。超声探头包括多个换能器元件和与多个换能器元件耦合的专用集成电路(ASIC)。ASIC也包括多个延迟单元和多个波形发生器，每个波形发生器配置成生成并发送具有不同参数的波形到多个延迟单元中的至少一个。多个延迟单元中的每一个从波形发生器或邻近延迟单元接收波形，对波形施加附加的延迟，并使延迟波形对邻近延迟单元、多个换能器元件中的一个或多个、或上述两者可用。

在另一实施例中，提供了一种超声探头。超声探头包括多个换能器元件和多个电耦合的延迟单元。多个延迟单元的每一个配置成接收波形信号并输出波形信号至多个换能器元件中的一个或多个以及多个延迟单元的邻近单元。超声探头也包括多个波形发生器，其配置成传送波形信号至多个延迟单元的子集。

在另一实施例中，提供了一种系统。系统包括与超声系统一起使用的探头，和通过双向导管与探头在通信上耦合的成像系统。探头包括换能器元件阵列以及一个或多个被配置成生成多个延迟差分波形的波形发生器。此外，探头包括多个延迟单元，其配置成接收多个延迟差分波形中的一个，增加可选增量延迟，并使得到的延迟波形对邻近延迟单元和换能器元件阵列可用。

附图说明

当参照附图阅读以下的详细描述时，其中附图的相似特征通篇表示相似部件，本公开的这些和其它特征、方面和优点将变得更好理解，其中：

图1示出根据本公开的实施例的超声成像系统；

图2示出根据本公开的实施例的超声成像系统探头的电路；

图3示出根据本公开的实施例的超声成像系统的探头的波形延迟电路；

图4示出根据本公开的实施例的波形延迟电路的d_y延迟单元；

图5示出根据本公开的实施例的波形延迟电路的d_x延迟单元；

图6示出根据本公开的实施例的波形延迟电路的d_x延迟单元；

图7示出根据本公开的实施例的具有全局波形输入线的一系列d_x延迟单元；

图8示出根据本公开的实施例的延迟曲线图，其可允许在专用集成电路上通过脉冲发生器产生的超声脉冲的波束成形；

图9示出根据本公开的实施例的延迟曲线图，其可允许通过超声成像系统产生的超声脉冲的波束成形并且对应形成延迟曲线的大量延迟和精细延迟；

图10示出根据本公开的实施例的延迟曲线图，其可允许通过超声成像系统产生的超声脉冲的波束成形并且对应形成延迟曲线的大量延迟和精细延迟；

图11示出根据本公开的实施例的延迟曲线图，其可允许通过超声成像系统产生的超声脉冲的波束成形并且对应形成延迟曲线的大量延迟和精细延迟；并且

图12示出根据本公开的实施例的延迟曲线图，其可允许通过超声成像系统产生的超声脉冲的波束成形并且对应形成延迟曲线的大量延迟和精细延迟。

具体实施方式

如下面进一步详细描述的，提供了与成像系统在通信上耦合的超声探头的各种实施例，其关于靠近超声探头的波形生成。在一个实施例中，超声探头是电子的，可重用的，能够用于多个独立换能器元件的精确波形计时和复杂波形整形，并能够传送模拟或数字数据至成像系统。公开的实施例包括各种探头，其容纳专用集成电路(ASIC)上的一个或多个波形发生器。上述特征，除其它以外，还可具有减少与超声阵列结合使用的ASIC的尺寸、复杂度和功耗的效果。确定大小并配置ASIC以在相对低的功耗下在小的空间中工作。然而，用于超声阵列的激励序列和用于操纵和/或聚焦超声波束的信号处理负载相对较高。

在具体的实施例中，超声阵列和其关联的发送和接收处理电路(即关联的ASIC)可大小上接近一比一实现，使得用在ASIC上的每个元件互连的发送/接收电路的阵列可与阵列本身直接耦合。随着阵列元件数量的增加，关联的ASIC的复杂度也增加。然而，可实现超声探头，其中为超声阵列中的每个阵列元件包含专用波形发生器，这样的设置导致每个元件的大量电路，以及来自专用波形发生器信号从ASIC外设至阵列核心的信号的可能复杂路由。此外，这种布置可以是功率密集和空间限定的。

在此提供超声探头和关联的ASIC，其使用德尔塔延迟(delta delay、Δdelay)技术以解决一些或全部上述问题。例如，在提供的ASIC中，德尔塔延迟电路块接收数字编码波形并使此波形对邻近德尔塔延迟块可用。在某些实施例中，每一德尔塔延迟块在传送波形至邻近块之前可增加可选延迟。这种德尔塔延迟块可每个元件提供一个，或在ASIC上存在的元件组提供一个。以这种方式，ASIC可产生确定超声阵列中子元件的激励序列的信号。利用激励序列，ASIC可操纵和聚焦超声束以产生期望的波束成形形状。在此公开的技术使用德尔塔延迟块，利用减少数量的波形发生器传送波形信号至超声阵列的子元件。波形发生器数量的减少使得ASIC功率敏感性较小并使得所需电路占据较小的空间。

如图1所示，超声成像系统10可包括各种组件，其包括在超声检查期间接触病人的手持探头12。在描绘的实施例中，手持探头12通过诸如有线或无线通信链路与超声系统或站14通信，其中超声系统或站14控制探头12的操作和/或处理通过探头12获取的数据。

在一个实施例中，探头12包括朝向或接触病人表面，其包括具有多个换能器元件18的换能器阵列16，当通过探头12中ASIC的波形发生器产生的脉冲式波形激励时，换能器元件中的每一个都能产生声学能量。例如从病人的组织反射回换能器阵列16的声学能量，通过阵列16的换能器元件18转换成电信号，并且电信号传送至站14的接收电路22用于进一步处理以产生一个或多个超声图像。如将理解的，在此使用的术语“电路”可描述硬件、软件、固件或这些的某个组合，其配置或设计成提供所述功能，诸如发送波束成形、接收波束成形和/或扫描转换。

接收电路22在控制器28的控制下操作，其可响应从操作人员如通过一个或多个用户输入设备30(如键盘、触摸屏、鼠标、按钮、开关等等)接收的命令而操作。此外，在一些实施例中，控制器28可发送数字波形或控制信号至探头12中的ASIC。在一个实施例中，控制器28可实施为一个或多个处理器，例如与站14的其它相应电路和/或组件通信的通用或专用处理器。

在操作中，通过使用探头12和站14执行超声扫描以获得响应于传送至病人组织的声学能量产生的一系列回波。在这种扫描中，对换能器元件18供能以传送声学能量。在结构或结构界面反射后，声学能量可产生回波信号。由每个换能器元件18接收的回波信号传送至接收电路22。来自每个换能器元件18的单独回波信号在接收电路22合并成信号，其用于在站14中或与站14通信的显示器34上显示图像中生成线。

在一个实施例中，发送电路20可配置成操作换能器阵列16使得发射的声学能量被引导或操纵为束。例如，探头12中的ASIC可施加相应时间延迟以产生施加于相应换能器元件18的暂时偏移脉冲式波形。这些暂时偏移导致相应换能器元件18的激励时间不同，使得由换能器阵列16发射的声学能量的波前在相对于换能器阵列16表面的特定方向上有效地操纵或引导。因此，通过调整与对相应传感器元件18供能的脉冲式波形相关的时间延迟，超声束可被引导朝向或背离与换能器阵列16表面成特定角度(θ)相关的轴并聚焦在距离病人组织固定距离R处。在这种实施中，扇形扫描可通过在连续激励中逐渐改变的时间延迟来执行。因此，逐渐改变角度θ以操纵在连续操纵方向中的发射束。

由声学能量的每个突发产生的回波信号通过结构或结构界面反射，其中结构或结构界面位于沿超声束的连续范围。回波信号通过每个换能器元件18单独感测并且特定时间点的回波信号幅度样本表示特定范围处发生的反射量。然而，由于反射结构和每个换能器元件18之间传播路径的差异，这些回波可能不被同时检测。因此，在一个实施例中，接收电路22放大单独的回波信号，对每一个信号施加合适的时间延迟，并对其求和以产生单个回波信号，其表示从位于范围R的点或结构沿超声束朝向角度θ反射的总声学能量。

为同时合计由每个换能器元件18检测的回波产生的电信号，时间延迟被引入接收电路22中定义的单独通道。在常规超声扫描中，如上所述，用于接收的时间延迟对应于与发送相关的时间延迟，使得接收波束具有与发射波束对应的操纵方向。也就是说，从其中接收声学能量的操纵方向通常对应于声学能量在其中发送的操纵方向。然而，与每个接收通道关联的时间延迟可在回波接收期间调整或改变以在回波信号发射范围R提供一定程度的接收波束的动态聚焦。在本公开的实施例中，如在此描述的，通过接收电路22用于接收的延迟曲线可不同于由探头12中ASIC使用的对应延迟曲线，使得接收电路在与发射声学能量被引导的方向不同的方向上有效地寻找或扫描，即接收波束的操纵方向不同于发射波束的操纵方向。

例如，图像数据的获取，控制器28提供特定延迟给接收电路22以沿对应探头12中ASIC所操纵的波束的方向θ接收回波数据，并在连续范围R中采样回波信号以便提供适当的延迟和相位偏移以在沿着波束的点P处动态聚焦。因此，在检查的图像获取部分期间超声脉冲波形的每个发射和接收导致一系列数据点的获取，该一系列数据点表示从位于沿着超声束的对应一系列点P反射的声音的量。

根据本公开，声学噪声数据也在检查期间获取。在声学噪声信号获取期间，控制器28提供不同的一组延迟至接收电路22以从不同于θ的方向接收回波数据，使得回波数据从不同于发射的超声束方向的方向被接收。因此，在检查的声学噪声测量部分期间超声脉冲波形的每个发射和接收导致一系列数据点的获取，该一系列数据点表示从不同于超声束引导方向的方向反射的声音的量。

变换电路38接收由接收电路22产生的多系列数据点并将数据转换成期望的图像和/或噪声测量。可替代地，控制器28和/或站14的其它基于处理器的组件可处理由接收电路22产生的信号，其对应声学噪声以产生声学噪声测量或其它特征，用于显示或由转换电路38在生成图像时使用。

在一个实施例中，转换电路38将声学图像数据从极坐标(R-θ)扇区格式或笛卡尔坐标线性阵列转换成以适合特定帧速率显示的适当缩放的笛卡尔坐标显示像素数据。此扫描转换声学数据然后提供给显示器34，在一个实施例中，其成像信号包络的时间变化幅度为灰色标度。

图2示出了手持探头12的某些组件的示意图。手持探头12包括朝向病人或接触表面，其包括具有换能器元件18的换能器阵列16，换能器元件18能分别在超声发射中将电能转换成机械能以及在超声接收模式中将机械能转换成电能。在一些实施例中，每个换能器元件18可包括压电陶瓷、匹配层、声吸收器等。此外，换能器元件可以是任意适用于超声诊断的类型，如宽带换能器、谐振换能器等。在某些实施例中，当从病人接收返回的回波时，换能器元件18可以是电压偏置的。也就是说，换能器元件18在从病人接收返回的信号之前，可预充至一定电压(例如1v、2v)，使得所有接收的信号取正值。在某些实施例中，上述特征可具有简化与接收周期关联的电路的效果。

在一些实施例中，每个换能器元件18可与从波形延迟电路52接收信号的相应脉冲发生器50关联。例如，相应脉冲发生器50可在低电压(例如3.3V或5.0V)接收控制信号并产生驱动换能器元件18的高电压(如负100V至正100V)信号。低电压控制信号可以是期望脉冲发生器状态的数字编码表示。此外，具有这样的功能的脉冲发生器50可接收预设量的位的信号并从已接收位中编码的信息产生多个独立信号。例如，两位信号可解码以产生四个用于四个脉冲发生器状态的独立信号(例如，高、低、地、接收)。应当注意的是，任意数量合适的位可编码成信号并且可基于接收位的数量产生任意数量的可能信号。在所示实施例中，解码器54可将来自波形延迟电路52的数字信号转换成用于脉冲发生器50的模拟或数字控制信号。在某些实施例中，每个脉冲发生器50可包括能将数字信号转换成模拟信号的电路。

脉冲发生器50可作为发射器，其提供所需电压以激励换能器元件18中的压电材料(例如陶瓷)。因此，脉冲发生器50通过施加电压的调整控制发送至病人的电力。应当注意的是，在一些实施例中，ADC 54可与脉冲发生器50或包含在手持探头12中的其它元件联合以确定施加电压的幅度。在一些实施例中，如在脉冲回波操作模式中，脉冲发生器50可在数兆赫频率处对它们相应的换能器元件18施加脉冲。

本公开提供ASIC的实现，其具有增加的灵活性但是降低的复杂性，特别是对于元件的2D阵列。因此，本公开的ASIC的实现可需要较少波形发生器和相关发射波束成形电路以实现期望的波束成形。

在某些实施例中，波形延迟电路52提供信号给用于激励换能器元件18的脉冲发生器50。为产生不同超声束形状，在信号输出至脉冲发生器50之前，波形延迟电路可施加一系列延迟至信号。图3示出了包括d_x延迟单元62阵列的波形延迟电路52的示例，其中d_x延迟单元62可包括与脉冲发生器50电耦合并提供信号给脉冲发生器50的电路。此外，d_y延迟单元64的列可与d_x延迟单元62的行电耦合。每个d_x延迟单元62和d_y延迟单元64可接收信号，引入递增延迟或没有延迟，并使延迟信号对邻近块的后续延迟可用，并进一步分配给其它块并最终分配给脉冲发生器50和换能器元件18。在一些实施例中，每个d_x延迟单元62可引入0至3延迟增量的延迟，其中延迟增量是波形延迟电路52的波形发生器的时钟频率的函数。类似地，在一些实施例中，每个d_y延迟单元64可引入0至7延迟增量的延迟。可能延迟时间范围的分辨率或精细度取决于每个延迟单元中配置的电路和操作延迟电路的时钟频率的布置和/或组合。

在图示实施例中，为引入信号，波形延迟电路52可包括四个波形发生器(WG0、WG1、WG2和WG3)66a-d，其可产生可以是正弦和周期性的数字编码的波形的延迟版本。为确定哪个波形施加在每个d_y延迟波形单元64，4至1多路转接器68可从两个波形发生器66和在多路转接器68的任一侧的d_y延迟单元64接收输入信号。每个多路转接器68可包括二位选择器输入，这样控制系统可确定哪个多路转接器输入被传递至对应的d_y延迟单元64。每个d_y延迟单元64施加延迟至信号，并使信号可用于d_x延迟单元62和邻近d_y延迟单元64的对应行。在某些实施例中，波形发生器66a-d沿一个维度(Y)中波形延迟电路52外围的d_y延迟单元64分布波形信号，并且随后将波形信号分布至具有另一维度(X)中的d_x延迟单元62的元件阵列核心。

每个d_x延迟单元62接收延迟信号，施加附加延迟，并输出信号至一个或多个脉冲发生器50和邻近d_x延迟单元62。通过波形延迟电路52延迟和传递传播信号，控制电路可获得由换能器元件18输出的声波的期望形状和强度。

应当注意的是，也可实现不同于图3所示实现的波形延迟电路52的结构。例如，在图3中，波形发生器66配置在波形延迟电路52的外围，但只要每个波形发生器66与至少一个延迟单元电耦合，它们可配置在电路的任何地方。每个波形发生器66不必为每个延迟单元提供波形信号。换句话说，在一些实施例中，只有一部分延迟单元从一个波形发生器接收波形。此外，其它实施例可包含多于或少于四个波形发生器66，其中，波形发生器66的数量与功耗和所需硅面积直接相关(即，存在越多的波形发生器66，则需要越大的功率汲取和更大的硅空间)。设计波形延迟电路52以允许波形发生器66的数量小于延迟单元的数量。例如，波形发生器与延迟单元的比例可以是1∶5或1∶20。因为每个延迟单元与一个或多个换能器元件18连接，因此波形发生器66也比换能器元件18少。在某些实施例中，延迟单元可布置成其它结构而不是阵列。例如，延迟单元可布置成同心圆以形成圆形探头12。在其它实施例中，延迟单元可布置成三维模式以获得更多复杂波束成形特性。

如所提到的，每个d_x延迟单元62和d_y延迟单元64包括电路以确定施加在通过延迟单元传播的信号上的延迟。图4和图5分别示出了每个d_x延迟单元62和d_y延迟单元64的延迟电路。图4中的d_y延迟单元64可包括输入线70以及多个2至1多路转接器68a-c。多路转接器68a-c可接收一位选择信号72a-c以确定多路转接器68是传递通过一系列触发器电路74延迟的波形，还是直接绕过触发器电路没有延迟的波形。应当注意的是，触发器电路74是延迟设备的一个可能实现。在其它实施例中，其它锁存或采样结构可替代触发器电路74。例如，选择信号72可以是数字“0”以选择没有延迟的信号，并且可以是数字“1”以选择通过前述触发器电路74延迟的信号。然而，应当注意的是，即使当选择没有延迟(零延迟)的信号时，每个多路转接器68仍可引入少量延迟(例如2.5纳秒)。这些无意的少量延迟可称之为硬件传播延迟，而故意的延迟可称之为可选择延迟。例如，为形成可选择延迟，每个触发器电路74设计成基于时钟信号76的上升沿或下降沿锁存存在于输入上的值至输出。因此，对比没有穿过触发器74传播的相同信号，穿过触发器电路74传播的波形将会延迟一个时钟周期。如图所示，多个触发器电路74可串联布置以引入超过一个时钟周期的延迟。由于每个触发器电路在时钟信号76的下降沿或上升沿锁存其输入信号至其输出，所以，当波形信号传递穿过触发器74时，如果通过多路转接器68引入的传播延迟相对于时钟信号76的周期较小，则可否定它们。以这种方式，可以允许一定数量的零延迟，直到硬件传播延迟太大，使得波形由下一个时钟采样，导致自该点疏忽的额外延迟。

在操作中，波形可进入输入线70上的延迟单元64并通过第一系列触发器电路74a和对应的平行线82传播。选择信号72a可以是数字“0”，使多路转接器68a无延迟地传递来自平行线82的波形。如之前那样，波形可然后通过第二系列触发器电路74b和对应平行线84传播。选择信号72b可以是数字“1”，使多路转接器68b传递通过该系列触发器电路74b延迟的波形。最后，波形可通过最后的触发器电路74c和对应平行线86传播。选择信号72c可以是数字“0”，不引入进一步的延迟到输出至输出线88的最终波形。以这种方式，例如图4所示实施例的d_y延迟单元64可将波形延迟时间约等于两个触发器电路74的等待时间或两个时钟周期。利用选择信号72的其它配置，图4所示的d_y延迟单元64可对波形进行可配置数量(0到7之间)时钟周期的延迟。应当理解的是，在其它实施例中，可添加附加系列的多路转接器68和触发器电路74以增加d_y延迟单元64的可能最大延迟。

图5的d_x延迟单元62可以以类似于图4所示的d_y延迟单元64的方式操作。如之前那样，d_x延迟单元62可包括具有选择信号72的多路转接器68以通过一个或多个触发器电路74强迫延迟波形或不延迟波形。具有对应选择信号72d的附加多路转接器68d可选择来自邻近d_x延迟单元62的哪个输入线70a、70b将提供波形给延迟单元62。在通过多路转接器68和触发器电路74的系列传播后，波形输出至馈送至两个邻近d_x延迟单元62的输出线78。

应当注意的是，图4的d_y延迟单元64和图5的d_x延迟单元62的其它实施例可具有与图示实施例不同的结构。例如，在图5的d_x延迟单元62中，多路转接器68d包含在d_x延迟单元62中以选择至d_x延迟单元62的输入。而图4所示的d_y延迟单元64不包括输入选择多路转接器，d_y延迟单元64的其它实施例可包括输入选择多路转接器。同样，在其它实施例中，d_x延迟单元62的输入选择多路转接器68d可以在延迟单元电路的外部。图6示出了图5所示d_x延迟单元62的替代性实施例。如之前那样，d_x延迟单元62包括可接收选择信号72e的多路转接器68e，以确定将向d_x延迟单元62提供波形的输入线70c、70d。图6所示的实施例中，波形可由5位表示。在其它实施例中，波形信号可由更多或更少的位表示。更大数量的位可增加波形信号的精度，从而允许脉冲发生器50和换能器元件18更精确的控制。举例而言，5位可提供波形的32个可区分等级。

如图所示，图6的d_x延迟单元62包括多个系列的15个触发器电路74，每一个馈送输出至一系列16至1多路转接器68f，其中有一个多路转接器用于与延迟单元关联的每个脉冲发生器50，并且一个多路转接器用于选择延迟波形以传递至邻近延迟单元。尽管更复杂，但图6的d_x延迟单元62可以更精确控制施加于通过延迟单元的传递的波形的延迟。此外，图6的d_x延迟单元62能够提供具有各种延迟的波形给多个脉冲发生器50和换能器元件18。在操作中，每个16至1多路转接器68f可接收4位选择信号，其可确定哪个触发器电路74输出可通过多路转接器68f传递，有效地确定将施加到通过d_x延迟单元62传播至脉冲发生器50的每个波形的延迟量。例如，到多路转接器68f的选择信号可以是数字“0110”，这意味着第六触发器电路74的输出可通过多路转接器68f传递。在这种情况下，来自多路转接器的输出信号可延迟约等于6个触发器电路74的等待时间或6个时钟周期的值。16个多路转接器68f中的一个可馈送通过本地同步触发器电路90的波形信号，并馈送至与邻近d_x延迟单元62电耦合的输出线76。其它15个多路转接器68f也可通过本地同步触发器电路90馈送它们对应的波形信号至解码器54以将波形信号的数字表现转换成数字或模拟控制信号。数字或模拟控制信号可提供给相应脉冲发生器50以在发送至换能器元件18之前具有放大的电压。本地同步触发器电路90可用于使传播波形彼此同步，因为触发器电路74在时钟信号上升或下降沿锁存存在于它们输入的信号至它们的输出。由于不同的波形可有目的地彼此延迟，本地同步触发器90简单地忽略任何无意延迟(例如电路或多路转接器68等待时间)，确保延迟的波形以正确的量精确地彼此延迟。应当注意的是，图4所示的d_y延迟单元64以及图5和6所示的d_x延迟单元仅是延迟单元的可能的实施例，并且可使用其它实施例。

即使当没有故意延迟时，每个多路转接器68可本质上引入少量延迟至通过多路转接器68传播的波形信号。但是，由于基于时钟信号的上升沿或下降沿，触发器电路74锁存存在于它们输入的信号至输出，所以可取消每次信号通过触发器电路74传播时由多路转接器引起的小延迟。然而，如果波形信号通过足够的多路转接器68传播，而没有通过触发器电路74传递来校正，则累计延迟可实际上足够长以将波形信号延迟一个时钟周期。

图7示出了与全局波形输入线100电耦合的一系列d_x延迟单元62以提供同步波形信号至延迟单元62，防止多路转接器68引起的延迟。数据流线102示出了波形可能的传播路径，如果一系列d_x延迟单元62需要无延迟时移的输出波形信号。在到达本地同步触发器电路90a之前，波形信号必须通过15个多路转接器68传播。在这种情况下，由每个多路转接器68引起的对波形信号的延迟可累计以延迟波形信号至稍后的时钟周期。例如，由每个多路转接器68引起的延迟可能是15纳秒。在15个多路转接器68之后，波形信号可能延迟225纳秒。如果时钟在5MHz运行，则时钟信号的周期是200纳秒，意味着波形信号可延迟一个时钟周期，因为相对于锁存到其它本地同步触发器电路90b-e的输出的信号，其被锁存到本地同步触发器电路90a的输出。

然而，在所示的实施例中，全局波形输入线100可提供同步波形信号以缓解多路转接器68的延迟问题。例如，d_x延迟单元62a-c可从与全局波形输入线100电耦合的附近触发器电路74c接收波形信号。类似地，d_x延迟单元62d-f可从与同样的全局波形输入线100电耦合的附近触发器电路74d接收波形信号。以这种方式，波形信号不会因传播通过足够的多路转接器68而变得不同步。在某些实施例中，全局波形输入线100可从图3所示的d_y延迟单元64延伸以提供同步波形信号至其d_x延迟单元62的对应行。

在此提供的实施例是ASIC实现的示例，其引入延迟至换能器阵列16以确定换能器阵列16的激励序列。应当理解的是，也考虑促进波形产生的德尔塔延迟单元、波形发生器66和多路转接器68的其它布置。激励序列又可确定由换能器阵列16产生的超声束的波束成形特征，例如操纵或聚焦。图8的图示出了波形发生器66、递增延迟和输出至换能器阵列16的每个元件的波形最终延迟之间的关系。图的x轴146是指换能器阵列16的行的元件，y轴148是指最终施加在换能器阵列16的行的给定元件的延迟(以时钟为单位)。

图8的图示出了表示延迟时钟周期数的两个延迟曲线150a-b，其中换能器阵列16的行的给定元件可能需要特定波束成形形状。应当注意的是，图8的图的x轴上的时钟周期值可能是近似的。延迟曲线150a示出了需要特定波束成形形状的理想延迟曲线，而延迟曲线150b示出了量化为单个时间周期的分辨率的可实现的实际延迟，它可以合理地由延迟电路产生。在给定行中延迟单元的数量和延迟时间的范围，每个延迟单元可确定相对于理想延迟曲线150a的量化的延迟曲线150b的精度。也就是说，更大数量的延迟单元和更精细的延迟时间控制可使量化延迟曲线150b相对于理想延迟曲线150a更精确。

如图所示，某些元件可从WG2 66c、行全局波形发生器66e或WG0 66a获得其信号。例如，在所示实施例中示出了60个元件，前10个元件源于WG2 66c，而最右边20个元件源于WG0 66a。中间10-40个元件示出了曲线的某些部分的信号可来源于RGWG 66e的情况。在这样的实施例中，通过直接从RGWG 66e获得每5个元件的信号以避免硬件相关的延迟是有利的，如箭头151所示。箭头151表示阵列中行-全局波形发生器66e的注入点。应当理解的是，在特定实施例中，根据特定实施例的行全局注入点可被不同地分隔，例如可以每3个元件分隔、每7个元件分隔或没有分隔。

如视图详细所示，图片段154中的5个元件被更详细示出。点152a表示的第一个元件可从波形发生器WG2 66c接收波形信号并在输出信号至其对应脉冲发生器50和换能器元件18之前施加1个时钟周期的延迟。点152b表示的第二个元件可然后从第一元件接收延迟的波形并在输出信号至其对应脉冲发生器50和换能器元件18之前不施加延迟。以同样的方式，点152c表示的第三元件可接收延迟波形并延迟额外的1个时间周期，点152d表示的第四元件可接收延迟波形并不施加延迟，最后，点152e表示的第五元件可接收延迟波形并不施加延迟，因为波形已延迟期望的112时钟周期。以这种方式，正确的延迟通过对应于换能器阵列16的元件的延迟单元施加至发送波形输出。应当注意的是，延迟和延迟解析度可描述为特定频率的相位延迟方面而不是时钟周期。例如，在某实施例中，每个时钟周期可等于TX中心频率处的45°相位延迟。

在所示图中，上述点152e的波形信号来源于波形发生器WG2 66c。然而，延迟曲线150的一些点可最终源于不同的波形发生器66，可能通过一个或多个邻近延迟单元。例如，点152f既可以以上述相同方法来源于波形发生器WG2 66c，也可来源于行-全局波形发生器RGWG 66e。如图7所示，行-全局波形发生器66e可与全局波形输入线100电耦合以提供单一延迟波形至给定行中的延迟元件，所以换能器阵列16的行的第15元件(由点125f表示)可直接从全局波形输入线100接收波形信号并施加必要的延迟(在此示例中，3个时钟周期)以输出具有必要延迟的波形信号。

在另一实施例中，通过组合大量延迟和精细延迟可实现元件延迟曲线。图9-12示出了可能需要产生不同波束成形形状的不同延迟曲线150和它们的对应大量和精细延迟。在一些实施例中，大量延迟与通过德尔塔-延迟电路传播的信号关联，并传递至与多个元件对应的邻近延迟单元，而精细延迟在每个元件基础上增加更小延迟。换句话说，多个元件可共享相同大量延迟波形输入，并且每个元件可增加在其上的小的精细的延迟曲线。

例如在图9中，传播箭头160从边缘开始并朝向图中央继续，并且大量延迟相应增加。在图9-12中，延迟单元可施加于多个元件，诸如图6所示。在图9-12所示实施例中，每个延迟单元对应5个元件。在所示实施例中，波形发生器66施加波形至包括元件1-5的第一延迟单元，并且不同的波形发生器66施加波形至包含元件46-50的第十延迟单元。第一延迟单元传递其波形至包含元件6-10的第二元件，并且第十延迟单元传递其波形至包含元件41-45的第九延迟单元，等等。在每个元件，延迟单元可施加可添加至由延迟单元接收的大量延迟的精细延迟以达到期望的最终延迟。

对比图9，图10示出了一种情况，其中单个传播箭头160从左侧穿过图前进入右侧，对应一种情况，其中波形发生器66提供波形至包含元件1-5的第一延迟单元并且第一延迟单元递增地传递波形到随后的包含每个元件6-50的延迟单元。大量延迟的形状与最终延迟曲线150尽可能接近地有意匹配，以允许相对小的精细延迟来匹配期望的总延迟曲线。基于最终延迟曲线150的形状，波形发生器的不同组合可用作延迟单元的源。图11和图12中的图示出了最终延迟曲线和对应大量和中央延迟的其它实施例。

本公开的技术效果包括包含波形发生器的波形延迟电路和延迟单元电路阵列。为产生波束成形信号用于超声系统的操作，每个延迟单元电路从波形发生器或另外的延迟单元电路接收波形信号，添加递增延迟并使此延迟信号可用于邻近块用于随后延迟和进一步分布。在这种方式中，当通过脉冲发生器和换能器元件输出时，信号通过具有适当延迟的延迟单元电路的阵列传播用于产生特定波束成形形状。

此书面描述使用示例以公开本发明方法，包括最佳模式，并也使任何本领域技术人员能实施本发明方法，包括制造和使用任何设备或系统并执行任何结合的方法。本方法的可专利范围由权利要求限定，并且可包括本领域技术人员可想到的其它示例。如果这样的其它示例具有与权利要求字面语言没有差别的结构元件或如果它们包含与权利要求字面语言无实质区别的等同结构元件，则这样的其它示例也旨在包含在权利要求的范围内。

Claims (22)

1.一种超声探头，包括：

多个换能器元件；以及

与所述多个换能器元件耦合的专用集成电路(ASIC)，其中所述ASIC包括：

多个延迟单元；以及

一个或多个波形发生器，被配置成产生具有不同参数的波形并将其发送至所述多个延迟单元中的至少一个，其中所述至少一个延迟单元从所述多个波形发生器中的一个或邻近延迟单元接收波形、施加延迟至波形、并输出经延迟的波形至邻近延迟单元；

多个多路转接器，数量少于所述多个延迟单元，且用于控制波形从波形发生器到多个延迟单元的传递；

其中所述多个延迟单元中的一个或者多个被配置成将波形信号输出到所述多个换能器元件中的一个或者多个。

2.如权利要求1所述的超声探头，其中所述不同参数包括一个或多个波形形状或波形定时延迟。

3.如权利要求1所述的超声探头，其中所述延迟单元利用触发器电路来施加延迟至波形。

4.如权利要求1所述的超声探头，其中所述延迟单元施加可选延迟至波形。

5.如权利要求1所述的超声探头，其中所述延迟单元施加硬件相关的延迟至波形。

6.如权利要求5所述的超声探头，其中延迟单元阵列中的每个延迟单元包括本地同步触发器以从波形移除硬件相关的延迟。

7.如权利要求1所述的超声探头，其中所述多个延迟单元的子集能够从多于一个波形发生器接收波形。

8.如权利要求1所述的超声探头，其中所述多个延迟单元包括ASIC外围的至少一列延迟单元，并且其中每个延迟单元配置成提供波形至延迟单元的对应行。

9.如权利要求1所述的超声探头，其中所述多个波形发生器与ASIC外围的延迟单元的子集直接电耦合。

10.如权利要求1所述的超声探头，其中每个延迟单元在ASIC外围的第一维度分布经延迟的波形并且随后在第二维度分布波形。

11.如权利要求1所述的超声探头，其中全局波形输入线延伸至延迟单元的阵列的一行或多行上、延迟单元阵列的一列或多列上、或其组合上的多个延迟单元。

12.如权利要求1所述的超声探头，其中波形发生器的数量少于延迟单元的数量。

13.如权利要求1所述的超声探头，其中波形发生器与延迟单元的比例小于1:5。

14.如权利要求1所述的超声探头，其中波形发生器与延迟单元的比例小于1:20。

15.如权利要求1所述的超声探头，其中只有一部分延迟单元从所述多个波形发生器中的一个接收经延迟的波形。

16.如权利要求1所述的超声探头，其中所述延迟单元使经延迟的波形可用于所述多个换能器元件中的一个或多个。

17.如权利要求1所述的超声探头，其中多个换能器元件包括2D阵列。

18.一种超声探头，包括：

多个换能器元件；

多个发送电路，耦合到多个换能器元件，以激励多个换能器元件发送声学能量，包括：

多个延迟单元，其中每个延迟单元与所述多个换能器元件中的一个或多个电耦合并且多个延迟单元中的一个或者多个延迟单元被配置成接收波形信号并输出所述波形信号至所述多个换能器元件中的一个或多个并输出至至少一个邻近延迟单元；

多个波形发生器，配置成传送所述波形信号至一个或多个延迟单元；

多个多路转接器，数量少于所述多个延迟单元，且配置成控制波形从波形发生器到多个延迟单元的传递。

19.如权利要求18所述的超声探头，其中所述波形信号包含定义波形形状或波形定时延迟的参数。

20.如权利要求19所述的超声探头，其中所述定时延迟范围从0°到135°。

21.如权利要求19所述的超声探头，其中在波形信号输出至至少一个邻近延迟单元之前，所述多个延迟单元的至少一部分施加可选延迟至所述波形信号。

22.如权利要求21所述的超声探头，其中所述延迟单元利用一个或多个系列的一个或多个触发器电路来施加所述可选延迟至所述波形信号。