CN105280593B - 用于半导体器件封装件的可连接封装延伸件 - Google Patents

用于半导体器件封装件的可连接封装延伸件 Download PDF

Info

Publication number
CN105280593B
CN105280593B CN201510284496.4A CN201510284496A CN105280593B CN 105280593 B CN105280593 B CN 105280593B CN 201510284496 A CN201510284496 A CN 201510284496A CN 105280593 B CN105280593 B CN 105280593B
Authority
CN
China
Prior art keywords
extension
device package
semiconductor device
semiconductor
encapsulation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN201510284496.4A
Other languages
English (en)
Other versions
CN105280593A (zh
Inventor
陈天山
龙登超
吴明凯
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Publication of CN105280593A publication Critical patent/CN105280593A/zh
Application granted granted Critical
Publication of CN105280593B publication Critical patent/CN105280593B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/71—Means for bonding not being attached to, or not being formed on, the surface to be connected
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3672—Foil-like cooling fins or heat sinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4871—Bases, plates or heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4871—Bases, plates or heatsinks
    • H01L21/4882—Assembly of heatsink parts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/52—Mounting semiconductor bodies in containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3675—Cooling facilitated by shape of device characterised by the shape of the housing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/46—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements involving the transfer of heat by flowing fluids
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/49524—Additional leads the additional leads being a tape carrier or flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49562—Geometry of the lead-frame for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49568—Lead-frames or other flat leads specifically adapted to facilitate heat dissipation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L24/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L24/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/90—Methods for connecting semiconductor or solid state bodies using means for bonding not being attached to, or not being formed on, the body surface to be connected, e.g. pressure contacts using springs or clips
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0618—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/06181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L2224/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H01L2224/37001—Core members of the connector
    • H01L2224/37099—Material
    • H01L2224/371—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/37117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/37124—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L2224/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H01L2224/37001—Core members of the connector
    • H01L2224/37099—Material
    • H01L2224/371—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/37138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/37147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/40221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/40245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/46—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements involving the transfer of heat by flowing fluids
    • H01L23/473—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements involving the transfer of heat by flowing fluids by flowing liquids
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

本发明涉及用于半导体器件封装件的可连接封装延伸件。具体地，本发明提供了一种半导体封装系统，包括：半导体器件封装件，具有：半导体芯片，包括两个以上的端子；以及保护结构，密封并且电绝缘所述半导体芯片。两个以上的电导体，延伸至保护结构的外表面，每个电导体电连接至一个端子。第一表面部件位于半导体器件封装件的外部表面。该系统还包括可连接封装延伸件，具有：第二表面部件，被配置为在第一表面部件与第二表面部件配合时与第一表面部件互锁，从而将封装延伸件固定至半导体器件封装件。延伸部邻接第二表面部件，并且当封装延伸件被固定至半导体器件封装件时远离半导体器件封装件的外部表面延伸。

Description

用于半导体器件封装件的可连接封装延伸件
技术领域
本申请总体上涉及半导体器件封装，更具体地，涉及使器件封装散热的延伸部结构。
背景技术
半导体器件封装被广泛提供用于诸如半导体芯片的集成电路。半导体器件封装件与半导体芯片电绝缘并且保护半导体芯片不受环境条件(诸如湿度、微粒等)的影响。此外，半导体器件封装件被配置为使半导体芯片容易地电连接至外部电路装置，诸如印刷电路板。半导体封装件以各种不同的方式配置，定制为不同的应用和不同的半导体芯片。
与半导体器件封装相关联的一个重要的设计考虑是散热。在很多技术领域中，集成电路的每单位面积能耗在持续增加。在例如功率器件(诸如功率晶体管、功率集成电路、IGBT和二极管)的高功率应用中，散热可能是至关重要的。功率器件通常工作的高压和/或高频会使功率晶体管产生可观的热量。半导体芯片所产生的热会引起设备故障，或者会导致降级的电连接，继而降低性能。
热沉被包含在半导体器件封装件中，以避免故障或性能降级的方式使集成电路散热。然而，为实现半导体器件封装件的设计，已知的热沉设计典型地需要大量的附加区域和/或大量的附加成本。
发明内容
根据一个实施例，公开了一种半导体封装系统。半导体封装系统包括半导体器件封装件。半导体器件封装件包括：半导体芯片，具有两个以上的端子；以及保护结构，密封并且电绝缘半导体芯片。半导体器件封装件还包括两个以上的电导体，延伸至保护结构的外表面。每一个电导体电连接至一个端子。第一表面部件被布置在半导体器件封装件的外部表面。半导体器件封装件进一步包括可连接封装延伸件。可连接封装延伸件包括第二表面部件，其被配置为在第一表面部件与第二表面部件配合时与第一表面部件互锁，从而将封装延伸件固定至半导体器件封装件。可连接封装延伸件还包括延伸部，邻接第二表面部件，并且在封装延伸件被固定至半导体器件封装件时远离半导体器件封装件的外部表面延伸。
根据另一实施例，公开了一种半导体器件封装件。半导体器件封装件包括：半导体芯片，具有两个以上的端子；以及保护结构，密封并且电绝缘半导体芯片。半导体器件封装件还包括两个以上的电导体。每一个电导体电连接至一个端子以及表面部件位于封装件的外部表面上。表面部件被配置为与可连接封装延伸件的表面部件互锁，从而将封装延伸件固定至半导体器件封装件。
根据另一实施例，公开了一种封装包含两个以上的端子的半导体芯片的方法。该方法包括：提供半导体器件封装件，包括：形成密封并且电绝缘半导体芯片的保护结构；形成延伸至保护结构的外表面的两个以上的电导体；将电导体中的每一个均电连接至端子中的一个；以及在半导体器件封装件的外部表面上形成第一表面部件。该方法还包括提供可连接封装延伸件，包括：形成第二表面部件，第二表面部件被配置为在第一表面部件与第二表面部件配合时与第一表面部件互锁，从而将封装延伸件固定至半导体器件封装件；以及形成延伸部，延伸部邻接第二表面部件，并且当封装延伸件被固定至半导体器件封装件时远离半导体器件封装件的外部表面延伸。
本领域技术人员在阅读下文详细描述和附图之后会了解更多的特征和优点。
附图说明
附图中的元件不必按照彼此对应的比例绘制。相似的参考标号对应于相似的部件。各种示例性实施例的部件可以被结合，除非他们彼此排除。实施例在附图中示出并且在随后的描述中更为详细的阐释。
图1示出了根据实施例的包含半导体器件封装件和固定至半导体器件封装件的可连接封装延伸件的半导体封装系统的侧视图。
图2示出了根据实施例的半导体器件封装件的第一表面部件与可连接封装延伸件的第二表面部件之间的连接接口的放大图。
包括图3A和图3B的图3示出了根据另一实施例的半导体器件封装件的第一表面部件与可连接封装延伸件的第二表面部件之间的连接接口的放大图。
包括图4A和图4B的图4示出了根据另一实施例的半导体器件封装件的第一表面部件与可连接封装延伸件的第二表面部件之间的连接接口的放大图。
包括图5A、图5B和图5C的图5示出了根据实施例的可以在具有可连接封装延伸件的半导体封装系统中使用的半导体器件封装件。
包括图6A、图6B和图6C的图6示出了根据三个不同的实施例的配置为固定至半导体器件封装件的可连接封装延伸件。
包括图7A-图7F的图7示出了固定至图5的半导体器件封装件的图6的可连接封装延伸件的俯视和侧视透视图。
包括图8A和图8B的图8示出了根据另一实施例的具有半导体器件封装件和可连接封装延伸件的半导体封装系统。
包括图9A和图9B的图9示出了根据两个不同实施例的配置为固定至图8的半导体器件封装件的可连接封装延伸件。
具体实施方式
本文描述的实施例提供了具有半导体器件封装件和可经由互锁表面部件固定至半导体器件封装件的电连接封装延伸件的半导体封装系统。半导体器件封装件的表面部件被确定大小为与可连接封装延伸件的表面部件互补从而实现两者之间的配合。半导体器件封装件的表面部件可以是突起，以及电连接封装延伸件的表面部件可以是凹部。可选地，半导体器件封装件的表面部件可以是凹部，以及电连接封装延伸件的表面部件可以是突起。可连接封装延伸件包括延伸部，该延伸部邻接第二表面部件，并且当封装延伸件被固定至半导体器件封装件时远离半导体器件封装件的外部表面延伸。封装延伸件可以被配置为在封装延伸件被固定至半导体器件封装件时使半导体器件封装件散热。例如，封装延伸件可以由热传导材料形成。可选地，封装延伸件可以由热绝缘材料形成，以减少电磁干扰(EMI)。
有利地，描述的实施例以最小化的成本和面积占用为半导体器件封装件提供了散热或EMI降低。由于可连接封装延伸件是与半导体器件封装件分离的部件，封装延伸件可以根据给定应用的需求进行定制。因而，整体的封装设计可以以最小化成本为各种应用产生。因而，可以通过定制封装延伸件的尺寸和结构来达到这些应用的不同的散热和EMI需求。即，半导体封装设计考虑与可连接封装延伸件设计考虑不相关。该系统可以用于各种封装设计，诸如表面贴装和晶体管外壳封装。
图1示出了包含半导体器件封装件102和可连接封装延伸件104的示例性半导体封装系统100的侧视图。图1是引线框封装设计的概念图示。然而，系统100可以以多种封装设计来实现，并且在下文中将更为详细的描述这些特定的实例。半导体器件封装件102包括半导体芯片106。半导体芯片106可以是任何集成电路，诸如微处理器、放大器、传感器、二极管、三极管等。半导体芯片106具有两个以上的导电端子108。导电端子108可以是例如半导体芯片106的顶部表面或底部表面上的接合焊盘。
半导体器件封装件102进一步包括密封并且电绝缘半导体芯片106的保护结构110。保护结构110可以由任何众所周知的密封材料制成，例如，模制环氧树脂、塑料或陶瓷。保护结构110可以是全部包围半导体芯片106的固体结构或者可选地可以被配置为在腔体内部包含半导体芯片106，其中腔体上放置有盖子。
半导体器件封装件102进一步包括延伸至保护结构110的外表面114的两个以上的电导体112。电导体112在半导体芯片106和诸如印刷电路板的外部器件之间提供电连接。例如，电导体112可以是远离保护结构110(其被配置为插入通孔)延伸的外部引线。可选地，封装件可以是无引线封装件，其中电导体112是不延伸超过保护结构的外表面的金属焊盘。
第一表面部件116被布置在半导体器件封装件102的外部表面118上。外部表面118可以是半导体器件封装件102的任何外表面，诸如电导体112的表面或者保护结构110的表面。第一表面部件116远离外部表面118延伸。例如，第一表面部件116可以是外部表面118的突起或者凹部。第一表面部件116形成连接接口的使半导体器件封装件102能够固定至可连接封装延伸件104的部分。可连接封装延伸件104包括第二表面部件120，被配置为在第一表面部件116与第二表面部件120配合时与第一表面部件116互锁。该互锁动作将封装延伸件104固定至半导体器件封装件102。第二表面部件120远离可连接封装延伸件104的表面延伸。例如，第二表面部件120可以是可连接封装延伸件104的突起或者凹部。
第一表面部件116被确定大小为与第二表面部件120互补从而实现两个表面部件116、120之间的配合。例如，在第一表面部件116是外部表面118中的凹部的情况下，第二表面部件120是远离可连接封装延伸件104延伸的突起，其被确定大小为插入凹部。可选地，如果第一表面部件116是突起，则第二表面部件120是可连接封装延伸件104中的凹部，其被确定大小为容纳突起。
第一表面部件116的尺寸对应于第二表面部件120的尺寸。例如，在第一表面部件116为凹部的情况下，凹部的宽度等于或接近第二表面部件120的突起的宽度，以产生充分的互锁动作，从而将可连接封装延伸件104固定至半导体器件封装件102。在某些应用中可以在操作期间对半导体封装系统100运用足够大的力。第一和第二表面部件116、120的尺寸可以被选择为使得封装延伸件104在正常操作期间保持固定至半导体器件封装件102。即，第一和第二表面部件116、120可以确定大小为产生足够的互锁力来承受与变化应用相关联的力。此外，热胶可以施加至第一和第二表面部件116、120之间以在两者之间提供更好的热传递。
可连接封装延伸件104包括邻接第二表面部件120并且远离第二表面部件120延伸的延伸部122。当可连接封装延伸件104被固定至半导体器件封装件102时，延伸部122远离半导体器件封装件102的外部表面118延伸，其上布置有第一表面部件116。延伸部122被配置为当封装延伸件104被固定至半导体器件封装件102时使半导体器件封装件102散热。即，延伸部122可以被配置为提供热传导路径，以缓解由半导体芯片106工作产生的半导体器件封装件102中热的集中。例如，延伸部122可以由热传导材料形成并且包括将传导的热散发至环境空气的平面鳍。此外，延伸部122可以包括内部沟道，被配置为在封装延伸件104被固定至半导体器件封装件102时经由流体(例如，气体或液体)远离半导体器件封装件102散热。可选地，延伸部122可以由热绝缘材料形成，以减少与半导体芯片106的电磁干扰。
图2-图4示出了半导体器件封装件102的第一表面部件116和可连接延伸部的对应形状的第二表面部件120的示例性实施例。参照图2，第一表面部件116是外部表面118中的沟槽，以及第二表面部件120是被确定大小为插入沟槽中的突起。该沟槽可以位于半导体器件封装件102的任何外部表面118上，例如保护结构110的外表面114或者金属结构的表面，该引线或热沉远离保护结构110延伸。
图2中的沟槽被配置为U形槽。U形槽具有远离外部表面118延伸的相对侧壁124以及在相对侧壁之间延伸的底部表面126。根据实施例，相对侧壁124彼此平行并且以垂直角度远离外部表面118延伸。底部表面126可以沿平行于外部表面118的面在相对侧壁124之间延伸。可选地，相对侧壁124可以关于外部表面118不垂直并且可以关于底部表面126不垂直。第二表面部件120被确定大小为与U形槽对应的外形。即，第二表面部件120包括具有间隔的侧壁128的突起，该间隔的距离等于或接近于分隔U形槽的相对侧壁124的距离。即，在第二表面部件120经由第一和第二表面部件116、120之间作用的摩擦力插入U形槽时，封装延伸件104可以被安全地固定在适当位置。封装延伸件104可以通过足够的力与半导体器件封装件102分离，但在与半导体芯片106的工作相关联的正常力下基本不移动。
参照图3，沟槽被配置为T形槽。图3A示出了T形槽以及对应尺寸的第二表面部件120的侧视图。图3B示出了T形槽的对角线视图。T形槽具有窄部130和宽部132。窄部130邻接外部表面118并且包括第一相对侧壁134。宽部132与外部表面118间隔并且邻接窄部130。宽部132包括：第二相对侧壁136，比第一相对侧壁134更远地间隔。宽部132的顶部表面138在第一和第二相对侧壁134、136之间延伸。宽部132的底部表面140在第二相对侧壁136之间延伸。根据实施例，第一和第二侧壁134、136沿垂直于外部表面118的面延伸，并且顶部和底部表面138、140沿垂直于外部表面118的面延伸。T形槽的T形关于外部表面118反转。
有利地，T形槽的配置对在垂直于外部表面118的方向上施加至可连接封装延伸件104的外力提供基本阻抗。即，宽部132和顶部表面138的布置提供了在封装延伸件104插入T形槽时阻止封装延伸件104在垂直于外部表面118的方向上移动的相对平面。相对而言，U形槽不以类似方式提供相对平面，并且依赖于第一表面部件116和第二表面部件120之间的摩擦力来阻止封装延伸件104在垂直于外部表面118的方向上移动。图3的T形槽延伸至半导体器件封装件102的一侧142。该侧142在与外部表面118不同的平面上延伸。例如，该侧142可以垂直于外部表面118。因此，可连接封装延伸件104可以通过在平行于外部表面118的方向上横向滑动T形槽中的第二表面部件120而固定至半导体器件封装件102。
参照图4，第一表面部件116被配置为远离外部表面118延伸的圆形突起。从图4A的侧视图中以及图4B的顶视图中可见圆形突起。第二表面部件120是封装延伸件104中的圆形凹口，大小确定为容纳圆形突起。即，可连接封装延伸件104包括圆形凹部，圆形凹部的直径对应于圆形突起的直径。因此，封装延伸件104可以通过将凹口安装在突起周围来固定至半导体器件封装件102。圆形凹部的直径可以等于或基本接近源极突起的直径，使得凹口与突起之间存在足够的摩擦力，以便产生互锁并以上述方式固定可连接封装延伸件104。
图5示出了可配置为与可连接热延伸件104互锁的示例性半导体器件封装件101。图5A是前视图，图5B是侧视图，以及图5C是顶视图。半导体器件封装件101包括远离保护结构110延伸的金属连接部(metal tab)144。根据实施例，金属连接部144远离保护结构110的顶部表面146延伸。半导体器件封装件101包括在与金属连接部144相对的方向上远离保护结构110的底部表面150延伸的引线148。半导体芯片106由包含结构110密封并且具有电连接至引线148的端子。例如，半导体芯片106可以是具有栅极、源极和漏极端子并且电连接至引线148的功率晶体管。半导体器件封装件101可以根据任何众所周知的晶体管外壳(TO)封装设计进行配置。根据实施例，半导体器件封装件101是TO-220封装结构。
第一表面部件116可以形成在金属连接部144。根据例如图2-图4中所示的任何示例性实施例的第一表面部件116。图5中所示的第一表面部件116被配置为与图3所示的T形槽类似，其中第一表面部件116包括具有被配置为与封装延伸件104互锁的相对侧壁的内部部分。
图6示出了可以与图5的半导体器件封装件101互锁的封装延伸件104的三个实例。封装延伸件104被配置为使得在封装延伸件104被固定至半导体器件封装件101时延伸部122接触保护结构110的背部表面152(图5中所示)。根据实施例，延伸部122接触顶部和底部表面146、150之间的保护结构110的整个背部表面152。因此，封装延伸件104可以以背包结构固定至保护结构110。延伸部122可以被配置为热沉，从而从背部表面152吸热。有利地，这使得用户可以选择是否包括具有封装件101的封装延伸件104，并且如果包括，用户可以从各种不同尺寸的延伸部122中选择。因此，与热沉是封装件组成部分的半导体封装件相比，系统100基于区域和散热需求提供可选的定制。
图6A的封装延伸件104由诸如铜、铝或适当化合物的热传导材料形成。图6A的封装延伸件104包括当封装延伸件104固定至半导体器件封装件101时远离保护结构110的背部表面152延伸的延伸部122上的平面鳍154。图6A的封装延伸件的平面鳍154跨宽阔的表面区域与环境空气互换传导的热。
图6B的封装延伸件104由热传导材料形成并且包括接触保护结构110的背部表面的内部沟道156。内部沟道156被配置为经由流体(例如，液体或气体)远离半导体器件封装件102散热。即，图6B的封装延伸件104使用对流效应互换保护结构110和环境空气之间的热量。图6A和图6B的封装延伸件104可以是优选的，例如在需要最大散热的情况下。
图6C的封装延伸件104由热隔离材料形成，诸如塑料或陶瓷。图6C的封装延伸件104可以是优选的，例如在需要半导体芯片106和对应电连接的最大电绝缘的情况下。
包括图7A-图7F的图7示出了经由第一和第二表面部件116、120固定至图5的半导体器件封装件101的图6的封装延伸件104。
图8A示出了可以用于目前公开的系统100的半导体器件封装件102的可选实施例。图8B示出了经由第一和第二表面部件116、120固定至封装件102的具有封装延伸件104的图8A的半导体器件封装件102。半导体器件封装件102包括具有顶部和底部表面158、160的保护结构110。保护结构110可以由例如模制环氧树脂形成。半导体器件封装件102可以具有布置在保护结构110的底部表面160上的导电引线161、162，该底部表面在平行于底部表面160的方向上远离保护结构110。通过保护结构110密封半导体芯片106。半导体芯片106具有布置在半导体芯片106的顶部和底部侧上的源极和漏极端子164、166，从而跨芯片的垂直方向彼此间隔。即，半导体芯片106可以配置为垂直器件。半导体芯片106的源极和漏极端子164、166可以电连接至在平行于保护结构110的底部表面160的方向上彼此远离延伸的第一和第二引线161、162。半导体器件封装件102可以例如根据众所周知的表面贴装封装设计进行配置。根据实施例，半导体器件封装件102被配置为八管脚缩小外壳封装件(SS08)。
在图8的实施例中，第一表面部件116被布置在引线中的一个上，并且可连接封装延伸件104以上述方式经由第一表面部件116被固定至半导体器件封装件。可以例如根据图2-图4的任意实施例配置第一表面部件116。如所示，第一表面部件116被布置在引线161、162上，从而在封装延伸件104固定至半导体器件封装件102时使封装延伸件104与保护结构110间隔。即，封装延伸件104不接触保护结构110。
多余一个的引线161、162可以包括一个第一表面部件116，使得多余一个的热延伸件104可以固定至器件封装件102。例如如果半导体器件封装件102被配置为使得功率晶体管的源极和漏极端子164、166电连接至第一和第二引线161、162，第一表面部件116可以配置在第一和第二引线161、162的每一个上。在该功率晶体管结构中，大量的热可以由功率晶体管在工作过程中产生并且可以特别地在源极和漏极端子164、166处产生。有利地，可连接封装延伸件104在每个第一和第二引线161、162上的布置提供一机制使热量远离源极和漏极端子164、166传导。该结构减少了第一和第二引线161、162与封装件102所连接的器件(例如印刷电路板)之间的热传递。由可连接延伸部122扩散的热不会在引线161、162以及印刷电路板之间传递。因此，提升了印刷电路板和引线161、162之间的电连接的可靠性和性能，并且减少了印刷电路板与引线之间的热机械应力。
图9示出了可以经由第一和第二表面部件116、120与图8的半导体器件封装件102互锁的可连接封装延伸件104的示例性实施例。图9的可连接热延伸件104可以由诸如铜或铝的热传导材料形成。在图9A的实施例中，延伸部122包括长构件168，邻接并在第一方向(D)上远离第二表面部件120延伸。第一方向(D)可以垂直于封装延伸件104的基底，从而形成可以插入之前讨论的T形槽的T形。因此，当可连接封装延伸件104被固定至半导体器件封装件102时，长构件168沿垂直于布置有第一表面部件116的外部表面118的平面延伸。延伸部122进一步包括平面鳍170，邻接并在基本垂直于第一方向(D)的方向上远离长构件168延伸。平面鳍170提供将由封装延伸件104传导的热传递至环境空气的宽阔表面。
在图9B的实施例中，延伸部122包括在第一方向(D)上远离第二表面部件120延伸的多个长构件168。所有长部件168由在第一方向(D)上延伸的空隙172彼此间隔。长构件168之间的空隙172的结构提供了由封装延伸件104将传导的热传输至环境空气的宽阔表面区域。此外，图9B的结构需要比其他延伸部设计更少的区域，诸如图9A的平面鳍结构。可以根据应用需求调节图9中示出的热延伸件104的尺寸。例如，长构件168可以被加长或缩短，平面鳍170的数量可以增加或减少，以及可以根据需要的可得的空间和散热量来调节垂直于第一方向(D)的方向的平面鳍170的长度。
图1-图9的实施例可以使用在封装半导体芯片106的方法中。根据方法，提供半导体器件封装件102。通过形成密封并且电绝缘半导体芯片106的保护结构110可以提供半导体器件封装件102。可以例如通过注入热塑料或热固塑料进入模制空腔来形成保护结构110。形成延伸至保护结构110的外表面的两个以上的电导体112。电导体112使用众所周知的技术(诸如导线接合和/或焊接)电连接至端子108中的一个。
第一表面部件116形成在半导体器件封装件102的外部表面118。第一表面部件116可以是例如图2-图4的实施例中的第一表面部件116中的任一个。即，第一表面部件116可以是U形槽、T形槽，或者可以是从半导体器件封装件102的外部表面118延伸的突起。可以通过蚀刻、冲压、或任意其他众所周知的制造技术来形成第一表面部件116。在由注入模制形成保护结构110以及在保护结构110上布置第一表面部件116的情况下，可以以对应方式通过配置模制空腔形成第一表面部件116。
该方法还包括提供可连接封装延伸件104。可连接封装延伸件104可以是前述的任意封装延伸件104。第二表面部件120被配置为在第一表面部件116与第二表面部件120配合时与第一表面部件116互锁，从而将封装延伸件104固定至形成的半导体器件封装件102。可以通过蚀刻、冲压、或任意其他众所周知的制造技术来形成第二表面部件120。
提供可连接封装延伸件104进一步包括形成延伸部122，该延伸部122邻接第二表面部件120，并且在封装延伸件104被固定至半导体器件封装件102时远离半导体器件封装件102的外部表面118延伸。延伸部122可以是前述任何结构。
根据实施例，该方法包括通过使第二表面部件120与第一表面部件116对准将封装延伸件104固定至半导体器件封装件102。例如，在第一表面部件116是槽的情况下，根据上文参照图3和图4的描述，可以通过将第二表面部件120插入槽而将封装延伸件104固定至半导体器件封装件102。
根据实施例，该方法包括形成由热传导材料制成的可连接封装延伸件104。如此，可连接封装延伸件104可以用作热沉，以在可连接封装延伸件104固定至半导体器件封装件102时从半导体器件封装件102散热。
空间相关术语比如“下(under、below、lower)”、“上(over、upper)”等被用于简化描述，以解释一个元件相对于第二元件的定位。这些术语旨在涵盖除了那些在附图中所示出的不同方位之外的器件的不同方位。此外，术语比如“第一(first)”、“第二(second)”等，也被用于描述各元件、区域、部分等，并且也并非意在限制。贯穿整个具体实施方式，同样的术语指同样的元件。
如本文所用，术语“具有(having)”、“包括(containing、including、comprising)”等是开放式术语，表示所陈述的元件或特征的存在，但并不排除其它的元件或特征。冠词“一(a或an)”和“该(the)”旨在包括复数形式以及单数形式，除非上下文另有明确说明。
应当理解的是，本文所描述的各种实施例的特征可彼此结合，除非另有特别说明。
虽然本文中举例说明和描述了特定的实施例，但在不脱离本发明的范围情况下，本领域的普通技术人员将可领会可替代所示和所描述的特定的实施例的各种替代的和/或等效的实现方式。本申请旨在涵盖本文所讨论的特定实施例的任何改编或者变化。因此，本发明旨在仅由权利要求及其等同物限制。

Claims (20)

1.一种半导体封装系统，包括：
半导体器件封装件，包括：
半导体芯片，包含两个以上的端子；
保护结构，密封并且电绝缘所述半导体芯片；
两个以上的电导体，延伸至所述保护结构的外表面，所述电导体中的每一个电导体均电连接至所述端子中的一个端子，其中所述电导体中的至少一个是远离所述保护结构延伸的导电引线；以及
第一表面部件，形成在所述导电引线的外部表面上；以及
可连接封装延伸件，包括：
第二表面部件，被配置为在所述第一表面部件与所述第二表面部件配合时与所述第一表面部件互锁，从而将所述封装延伸件固定至所述半导体器件封装件；
延伸部，邻接所述第二表面部件，并且当所述封装延伸件被固定至所述半导体器件封装件时远离所述导电引线延伸。
2.根据权利要求1所述的半导体封装系统，其中所述延伸部被配置为当所述封装延伸件被固定至所述半导体器件封装件时使所述半导体器件封装件散热。
3.根据权利要求1所述的半导体封装系统，其中所述第一表面部件是所述外部表面中的沟槽，以及其中所述第二表面部件是被确定大小为插入沟槽中的突起。
4.根据权利要求3所述的半导体封装系统，其中所述沟槽是U形槽，包括相对的侧壁和在所述相对的侧壁之间延伸的底部表面。
5.根据权利要求3所述的半导体封装系统，其中所述沟槽是T形槽，包括：
窄部，邻接所述外部表面，包括垂直于所述外部表面延伸的第一相对侧壁；以及
宽部，与所述外部表面间隔并且邻接所述窄部，所述宽部包括：第二相对侧壁，垂直于所述外部表面延伸并且比所述第一相对侧壁更远地间隔；顶部表面，平行于所述外部表面在所述第一相对侧壁和所述第二相对侧壁之间延伸；以及底部表面，平行于所述外部表面在所述第二相对侧壁之间延伸。
6.根据权利要求1所述的半导体封装系统，其中所述第一表面部件是远离所述外部表面延伸的圆形突起，以及其中所述第二表面部件是被确定大小以接收所述圆形突起的圆形凹口。
7.根据权利要求1所述的半导体封装系统，其中所述半导体器件封装件进一步包括金属连接部，所述金属连接部远离所述保护结构延伸，以及其中所述第一表面部件形成在所述金属连接部上。
8.根据权利要求7所述的半导体封装系统，其中所述金属连接部远离所述保护结构的顶部表面延伸，其中所述电导体包括在与所述金属连接部相对的方向上远离所述保护结构的底部表面延伸的引线，以及其中所述封装延伸件被配置为使得所述延伸部在所述封装延伸件被固定至所述半导体器件封装件时接触所述顶部表面和所述底部表面之间的所述保护结构的背部表面。
9.根据权利要求8所述的半导体封装系统，其中所述封装延伸件由热传导材料形成并且包括所述延伸部上的平面鳍，所述平面鳍在所述封装延伸件被固定至所述半导体器件封装件时远离所述保护结构的所述背部表面延伸。
10.根据权利要求8所述的半导体封装系统，其中所述封装延伸件由热传导材料形成并且包括内部沟道，所述内部沟道接触所述保护结构的所述背部表面并且被配置为在所述封装延伸件被固定至所述半导体器件封装件时经由流体使所述半导体器件封装件散热。
11.根据权利要求8所述的半导体封装系统，其中所述封装延伸件由热绝缘材料形成。
12.根据权利要求1所述的半导体封装系统，其中所述电导体包括引线，所述引线布置在所述保护结构的底部表面上并且在平行于所述底部表面的方向上远离所述保护结构延伸，以及其中所述第一表面部件被布置在所述引线中的一个上，以便在所述封装延伸件被固定至所述半导体器件封装件时使所述封装延伸件与所述保护结构间隔。
13.根据权利要求12所述的半导体封装系统，其中所述半导体芯片是功率晶体管，包括位于所述半导体芯片的顶部侧和底部侧上的源极端子和漏极端子，其中所述电导体包括在相对方向上彼此远离延伸的第一引线和第二引线，其中所述源极端子和所述漏极端子电连接至所述第一引线和所述第二引线，以及其中所述第一引线和所述第二引线中的每一个引线均包括所述第一表面部件。
14.根据权利要求1所述的半导体封装系统，其中所述封装延伸件包括：长构件，邻接所述第二表面部件并且在第一方向上远离所述第二表面部件延伸；以及平面鳍，邻接所述长构件并且在基本垂直于所述第一方向的方向上远离所述长构件延伸。
15.根据权利要求1所述的半导体封装系统，其中所述封装延伸件包括在第一方向上远离所述第二表面部件延伸的多个长构件，所述多个长构件由在所述第一方向上延伸的空隙彼此间隔。
16.一种半导体器件封装件，包括：
半导体芯片，包括两个以上的端子；
保护结构，密封并且电绝缘所述半导体芯片；
两个以上的电导体，所述电导体中的每一个电导体均电连接至所述端子中的一个端子，其中所述电导体中的至少一个是远离所述保护结构延伸的导电引线；以及
表面部件，形成在所述导电引线的外部表面上，
其中所述表面部件被配置为与可连接封装延伸件的表面部件互锁，从而将所述封装延伸件固定至所述半导体器件封装件。
17.根据权利要求16所述的半导体器件封装件，其中所述半导体芯片是功率晶体管，包括位于所述半导体芯片的顶部侧和底部侧上的源极端子和漏极端子，其中两个以上的电导体包括在平行于所述顶部侧和所述底部侧的方向上彼此远离延伸的第一引线和第二引线，其中所述源极端子和所述漏极端子电连接至所述第一引线和所述第二引线，以及其中所述第一引线和所述第二引线的每一个引线均包括所述表面部件。
18.根据权利要求16所述的半导体器件封装件，其中所述表面部件是T形槽，所述T形槽包括：
窄部，邻接所述外部表面，包括垂直于所述外部表面延伸的第一相对侧壁；
宽部，位于所述外部表面之下，并且邻接所述窄部，所述宽部包括：第二相对侧壁，垂直于所述外部表面延伸并且比所述第一相对侧壁更远地间隔；顶部表面，平行于所述外部表面在所述第一相对侧壁和所述第二相对侧壁之间延伸；以及底部表面，平行于所述外部表面在所述第二相对侧壁之间延伸。
19.一种封装包含两个以上的端子的半导体芯片的方法，所述方法包括：
提供半导体器件封装件，包括：
形成密封并且电绝缘所述半导体芯片的保护结构；
形成延伸至所述保护结构的外表面的两个以上的电导体；
将所述电导体中的每一个电导体均电连接至所述端子中的一个端子，其中所述电导体中的至少一个是远离所述保护结构延伸的导电引线；以及
在所述导电引线的外部表面上形成第一表面部件；以及
提供可连接封装延伸件，包括：
形成第二表面部件，所述第二表面部件被配置为在所述第一表面部件与所述第二表面部件配合时与所述第一表面部件互锁，从而将所述封装延伸件固定至所述半导体器件封装件，以及
形成延伸部，所述延伸部邻接所述第二表面部件，并且当所述封装延伸件被固定至所述半导体器件封装件时远离所述导电引线的外部表面延伸。
20.根据权利要求19所述的封装包含两个以上的端子的半导体芯片的方法，进一步包括：
通过使所述第二表面部件与所述第一表面部件对准将所述封装延伸件固定至所述半导体器件封装件。
CN201510284496.4A 2014-05-29 2015-05-28 用于半导体器件封装件的可连接封装延伸件 Expired - Fee Related CN105280593B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US14/290,046 2014-05-29
US14/290,046 US9892991B2 (en) 2014-05-29 2014-05-29 Connectable package extender for semiconductor device package

Publications (2)

Publication Number Publication Date
CN105280593A CN105280593A (zh) 2016-01-27
CN105280593B true CN105280593B (zh) 2018-04-13

Family

ID=54481665

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510284496.4A Expired - Fee Related CN105280593B (zh) 2014-05-29 2015-05-28 用于半导体器件封装件的可连接封装延伸件

Country Status (3)

Country Link
US (2) US9892991B2 (zh)
CN (1) CN105280593B (zh)
DE (1) DE102015108479A1 (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102018117166A1 (de) * 2018-07-16 2020-01-16 Endress+Hauser SE+Co. KG Hochfrequenzbaustein
DE102020102653A1 (de) * 2020-02-03 2021-08-19 Infineon Technologies Ag Halbleitervorrichtung mit einem Erweiterungselement zur Luftkühlung

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3414775A (en) * 1967-03-03 1968-12-03 Ibm Heat dissipating module assembly and method
US6190945B1 (en) 1998-05-21 2001-02-20 Micron Technology, Inc. Integrated heat sink
JP3722209B2 (ja) * 2000-09-05 2005-11-30 セイコーエプソン株式会社 半導体装置
JP3563387B2 (ja) * 2001-01-23 2004-09-08 Ｎｅｃエレクトロニクス株式会社 半導体装置用導電性硬化樹脂及び半導体装置
US6552267B2 (en) 2001-08-13 2003-04-22 Taiwan Semiconductor Manufacturing Co., Ltd. Microelectronic assembly with stiffening member
TW511450B (en) 2001-08-16 2002-11-21 Orient Semiconductor Elect Ltd Heat dissipation plate with inlay pin and its assembly components
CN100379045C (zh) 2004-01-18 2008-04-02 财团法人工业技术研究院 微型热电冷却装置的结构及制造方法
JP2005302951A (ja) * 2004-04-09 2005-10-27 Toshiba Corp 電力用半導体装置パッケージ
US7566963B2 (en) * 2007-11-21 2009-07-28 Powertech Technology Inc. Stacked assembly of semiconductor packages with fastening lead-cut ends of leadframe
JP5155890B2 (ja) * 2008-06-12 2013-03-06 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
JP5556072B2 (ja) * 2009-01-07 2014-07-23 ソニー株式会社 半導体装置、その製造方法、ミリ波誘電体内伝送装置
CN202034361U (zh) 2010-09-15 2011-11-09 晶诚（郑州）科技有限公司 一种半导体封装结构

Also Published As

Publication number Publication date
CN105280593A (zh) 2016-01-27
DE102015108479A1 (de) 2015-12-03
US20150348864A1 (en) 2015-12-03
US20180102300A1 (en) 2018-04-12
US9892991B2 (en) 2018-02-13

Similar Documents

Publication Publication Date Title
US6723582B2 (en) Method of making a semiconductor package having exposed metal strap
US8723304B2 (en) Semiconductor package and methods of fabricating the same
US8018072B1 (en) Semiconductor package having a heat spreader with an exposed exterion surface and a top mold gate
US9171772B2 (en) Semiconductor device
CN104620372B (zh) 半导体装置
CN101548377A (zh) 具有增强散热功能的封装集成电路
JPH02138761A (ja) 半導体装置
US9412626B2 (en) Method for manufacturing a chip arrangement
CN102576702A (zh) 具有嵌入式衬底及引线框的模块封装
CN103915405B (zh) 半导体器件和制造半导体器件的方法
JP2019071412A (ja) チップパッケージ
TW201740526A (zh) 用於封裝上元件之電路之機械相容的以及導電及導熱的引線架
JP2004006603A (ja) 半導体パワーデバイス
US20140353766A1 (en) Small Footprint Semiconductor Package
CN105280593B (zh) 用于半导体器件封装件的可连接封装延伸件
CN115377024A (zh) 半导体封装结构
TWI392065B (zh) 電子元件封裝模組
US20140374891A1 (en) Semiconductor device with heat spreader and thermal sheet
US9099451B2 (en) Power module package and method of manufacturing the same
US9484320B2 (en) Vertically packaged integrated circuit
CN107749408B (zh) 一种弹性导热件露出封装结构
JP2017069351A (ja) 半導体装置
CN219286398U (zh) 功率半导体封装结构
CN215578514U (zh) 具有顶面散热的封装结构的电子装置
CN211150559U (zh) 多芯片封装模组

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20180413

CF01 Termination of patent right due to non-payment of annual fee