CN105247827B - 低功率均衡器及其训练 - Google Patents

低功率均衡器及其训练 Download PDF

Info

Publication number
CN105247827B
CN105247827B CN201380076999.1A CN201380076999A CN105247827B CN 105247827 B CN105247827 B CN 105247827B CN 201380076999 A CN201380076999 A CN 201380076999A CN 105247827 B CN105247827 B CN 105247827B
Authority
CN
China
Prior art keywords
offset
input signal
training
logic
sampler
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201380076999.1A
Other languages
English (en)
Other versions
CN105247827A (zh
Inventor
L·A·约翰逊
S·保-斯雷曼
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intel Corp
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Publication of CN105247827A publication Critical patent/CN105247827A/zh
Application granted granted Critical
Publication of CN105247827B publication Critical patent/CN105247827B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/03—Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
    • H04L25/03006—Arrangements for removing intersymbol interference
    • H04L25/03012—Arrangements for removing intersymbol interference operating in the time domain
    • H04L25/03019—Arrangements for removing intersymbol interference operating in the time domain adaptive, i.e. capable of adjustment during data reception
    • H04L25/03057—Arrangements for removing intersymbol interference operating in the time domain adaptive, i.e. capable of adjustment during data reception with a recursive structure
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/03—Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
    • H04L25/03878—Line equalisers; line build-out devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)
  • Digital Transmission Methods That Use Modulated Carrier Waves (AREA)

Abstract

描述了包括以下的装置：可操作用于执行线性均衡训练和执行展开的决策反馈均衡器(DFE)的功能的取样器、用于当输入信号的两个相邻位相同时从取样器中选择偏移取样器的输出的逻辑。描述了包括可操作用于对于输入信号的非孤位转换将第一后达残留ISI抽头匹配到第一前达残留ISI抽头的线性均衡器(LE)的均衡方案。

Description

低功率均衡器及其训练
背景技术
对于高速串行输入/输出(I/O)(例如通用串行总线(USB))而言，为了能够处理在奈奎斯特(Nyquist)频率处有超过20dB损失的信道，决策反馈均衡(DFE)被加入I/O接收器中以校正由I/O接收的模拟输入信号上的码元间干扰(ISI)。DFE通常使用数据路径中的求和器来实现，该求和器将偏移作为“n”个先前样本的函数添加到模拟输入信号上。DFE具有创建从最近取样位d[n]开始的快速路径以影响紧随y[n+1]的位的缺点，其中y[n+1]是由DFE的求和器生成的。
DFE的替换是循环展开的DFE(uDFE)，其中在两个或多个应用的偏移处取了多个样本且使用哪个值的决策被推迟到流水线中的后续。uDFE消除了传统DFE观察到的快速路径，因为再也不需要在对下一样本取样之前知道上一数据样本解析到什么。然而，由于远超过1位的反馈，实现uDFE非常不实际，因为“n”位(也称作“n”个抽头)的反馈要求2n个取样器。例如，在循环展开的方式中4个抽头的uDFE可要求16个取样器来实现，这急剧地增加了I/O设计的功率和面积。DFE和uDFE的另一个缺点是他们不解决前达(pre-cursor)ISI，而前达ISI是误差的主要来源。
总体上当数据速率上升时，要恢复数据所要求的均衡越来越多。这是以功率和面积成本为代价的，与手持片上系统(SoC)设备激进的功率和面积预算冲突。
附图说明
从下面给出的详细描述和从本公开的各种实施例的附图将更完整地理解本公开的实施例，然而本公开的各种实施例的附图不应被理解为将本公开限制于具体实施例，而仅是出于解释和理解的目的。
图1A是根据本公开的一个实施例的带较低功率均衡器的接收器的一部分。
图1B示出误差和数据取样器阈值。
图2是闭合的孤位转换。
图3是闭合的非孤位转换。
图4根据本公开的一个实施例示出对于输入信号的非孤位转换将第一后达(post-cursor)残留码元间干扰(ISI)抽头匹配到第一前达残留ISI抽头并且在应用了展开的决策反馈均衡(uDFE)之后的均衡器的脉冲响应。
图5是根据一个实施例示出了完成线性均衡器(LE)训练之后的眼高度的目标信号幅度(TSM)周围的数据样本幅度的分布。
图6是根据一个实施例包括在完成跟随LE训练的uDFE抽头训练之后的眼宽度和高度的TSM周围的位分布。
图7是根据一个实施例在完成LE和uDFE之前和之后的包括眼高度的TSM周围的位分布的并排对比图。
图8是根据本公开的一个实施例的带均衡器的智能设备或计算机系统或片上系统(SoC)1600。
具体实施方式
各实施例描述了执行均衡而不造成在背景章节中讨论的传统方案产生的功率和面积影响的均衡方案。不是增加完整的4抽头的决策反馈均衡(DFE)来直接校正后达信道损失，各实施例而是使用输入/输出(I/O)接收器和线性均衡器(LE)中现有的误差取样器来有效地校正最大的三个抽头。
不像传统的展开的DFE解决方案，各实施例在前达抽头和后达之间平衡，该前达抽头和后达抽头是最大的两个抽头(即误差来源)，因此他们对于非孤位转换互相抵消。在此情况中，N+2抽头也基本被消除了。在一个实施例中，以经修改的展开的DFE(uDFE)方式利用现有的误差取样器解决在接收的输入信号中的孤位转换。
高速IO信道(例如，USB3、高速外围组件互连(PCIe)、串行ATA(SATA)等)的已有解决方案使用4抽头DFE来将N+2、N+3、和N+4抽头带到零并对于N+1依赖一些线性均衡形式。N+1、N+2、N+3、和N+4抽头是后达抽头。在传统DFE中使用了求和器来将N+2、N+3、和N+4抽头带到零。求和器框难以开发并难以增加IO设计的功率和面积。而且，传统DFE没有有效地解决是信道中第二大误差来源的N-1前达抽头。各实施例有效地消除此N-1前达抽头及N+1和N+2后达抽头(最大的三个误差来源)，产生了比传统均衡方案更好的性能同时比仅关注后达ISI校正的典型设计消耗更低的功率和面积。
在以下描述中，讨论了许多细节以提供对本公开的各实施例更全面的解释。然而对于本领域技术人员显然的是，没有这些具体细节也可实践本公开的各实施例。在其他情况下，以框图形式而不是详细地示出了各个已知的结构和设备以避免模糊本公开的各实施例。
注意，在各实施例的相应附图中信号是用线表示的。一些线较粗以指示更多的组分信号路径，和/或一些线在一个或多个端有箭头以指示主信息流方向。这样的指示不意在限制。相反，使用这样的线结合一个和多个示例性实施例来促进对电路或逻辑单元更容易的理解。任何如按设计需要或偏好所规定的经表示的信号可实际包括可按任一方向移动并可用任何适合类型的信号方案实现的一个或多个信号。
贯穿本说明书和在权利要求书中，术语“连接”意指在经连接的事物之间的直接电子连接，没有任何中间设备。术语“耦合”意指在经连接的事物之间的直接电子连接或者通过一个或多个被动或主动中间设备的间接连接。术语“电路”意指受安排互相合作以提供所需功能的一个或多个被动和/或主动组件。术语“信号”意指至少一个电流信号、电压信号或数据/时钟信号。“一”、“一种”和“所述”的含义包括复数引用。“在……中”的含义包括“在……中”和“在……上”。
术语“缩放”一般指将设计(方案和布局)从一个工艺技术转换到另一个工艺技术。术语“缩放”一般也指在同一技术节点中减小布局和设备的规模。术语“缩放”也可指调整(例如，放慢)关于另一参数(例如功率供应水平)的信号频率。术语“基本”、“接近”、“大概”、“近”和“大约”一般指在目标值的+/-20％以内。
除非另外地说明，使用序数形容词“第一”、“第二”和“第三”等描述普通对象只是指示指类似对象的不同实例，而不旨在暗示所述对象必须或者时间地、空间地、排序地或者以其他方式按照给定顺序。
出于各实施例的目的，晶体管是金属氧化物半导体(MOS)晶体管，包括漏端、源端、栅端和体端。晶体管也包括三栅和鳍式场效晶体管、圆柱体全包围栅晶体管或如碳纳米管或自旋电子设备之类的实现晶体管功能的其他设备。源端和漏端可以是相同的端并在本文中可互换地使用。本领域技术人员将理解，可使用其他晶体管(例如，双极性结型晶体管——BJT PNP/NPN、BiCMOS、CMOS、eFET等)而不偏离本公开的范围。术语“MN”指示n型晶体管(例如，NMOS、NPN BJT等)，且术语“MP”指p型晶体管(例如，PMOS、PNP BJT等)。
图1A是根据本公开的一个实施例的带较低功率均衡器的接收器100的一部分。接收器100示出了与各实施例相关联的逻辑单元。为了不模糊各实施例，未示出接收器100的所有逻辑单元。例如，未示出相位内插器(PI)、时钟数据恢复(CDR)单元等。在一个实施例中，接收器100包括接收片(pad)(未示出)、静电放电(ESD)单元101、放大器102、LE 103、数据取样器104、及相对应的误差取样器105和106、顺序单元(例如触发器(FF))109、110、111、第一复用器112、顺序单元113和114、第二复用器115(可为可选)、DFE逻辑116和训练逻辑117。
在一个实施例中，接收片通过信道接收输入信号数据。在一个实施例中，ESD单元101保护接收器电路免受导致输入数据信号中的过度上冲或下冲的任何ESD事件影响。在一个实施例中，放大器102放大接收的输入信号以供由线性均衡器(LE)103处理。在一个实施例中，可以移除放大器102且输入信号可以由LE 103直接接收。在一个实施例中，LE 103的输出由取样器取样。在一个实施例中，取样器包括偏移和非偏移取样器。
在一个实施例中，误差取样器105和106是偏移取样器，且数据取样器104是非偏移取样器。偏移取样器105和106允许通过从参考电压加上或减去偏移电压来对取样器105和106的参考电压进行调整。在此实施例中，误差取样器105具有正偏移(在此示例中有利于低输出)而误差取样器106具有负偏移(在此示例中有利于高输出)，即，误差取样器105和106具有相反的偏移，dp和dn是误差取样器的数字输出，dp和dn首先用来传递信号高度信息通过e[n]，用于训练目的，然后稍晚用作DFE样本。在一个实施例中，经取样的数据(即，dp[n+1]、d[n+1]和dn[n+1])分别是由顺序单元109、110和111取样的，生成dp[n]、d[n]和dn[n]样本。
在一个实施例中，顺序单元109、110和111的输出(即，dp[n]、d[n]和dn[n])是由第一复用器112接收的，该第一复用器112向顺序单元113提供d'[n]。在一个实施例中，第一复用器112可由第二复用器115的输出生成的选择信号sel所控制。在一个实施例中，顺序单元113的输出d[n-1]由顺序单元114取样以生成d[n-2]。在一个实施例中，逻辑116接收来自非偏移数据取样器104的输出d[n+1]和来自顺序单元113的输出d[n-1]，以生成第二复用器115的输入。在一个实施例中，第二复用器115也接收输入d[n-1]和d[n-2]
在一个实施例中，第二复用器115可由模式信号控制来选择所需的uDFE模式。在此示例性实施例中，如果模式是0(即00)，则执行第一后达DFE并提供d[n-1]作为选择信号sel；如果模式是1(即01)，则执行第二后达DFE并提供d[n-2]作为选择信号sel；如果模块是2(即10)，则执行孤位DFE且提供信号LB作为选择信号sel；以及如果模式是3(即11)，则执行第一前达DFE并提供d'[n+1]作为选择信号sel。在一个实施例中，选择了模式2(即，孤位DFE)。在一个实施例中，模式0、1和3是启用传统uDFE选项的配置。在一个实施例中，移除了第二复用器115且选择信号sel直接连接到逻辑116。例如，使用来自逻辑116的LB信号作为选择信号sel。
在一个实施例中，使用训练逻辑117来训练LE 103、VGA 102和uDFE。在一个实施例中，电流误差e[n]由从第一FF 110接收输入d[n]、从FF 111接收输入dn[n]和从FF 109接收输入dp[n]的异或门(示出二个)所生成的。在一个实施例中，Vrefp和Vrefn由训练逻辑117生成，以分别设置误差取样器105、106的阈值水平。在一个实施例中，训练逻辑117设置Vrefp和Vrefn以设置训练LE 103和放大器102的TSM水平。在一个实施例中，在训练LE 103和放大器102之后，训练逻辑117调整Vrefp和Vrefn用于uDFE训练以便计算ISI。在一个实施例中，在uDFE训练完成之后，将Vrefp和Vrefn设置在所需的ISI校正电压电平。
大多数高速IO接收器采用某个线性均衡量。此线性均衡以N+1 ISI抽头为目标。随后可以采用DFE来将剩余的后达抽头带回零。然而，DFE之前的传统线性均衡方案未校正前达(N-1)抽头。即使传统线性均衡对前达抽头有小调整，在前达抽头中仍保留大量误差。图1的实施例是通过修改经典展开DFE方案以减少所有这些主要抽头(N-1、N+1和N+2)的误差来实现的。
在一个实施例中，没有添加附加定制电路来实现经修改的经典展开DFE方案，而是相反，在线性均衡(LE)训练之后将误差取样器105和106重新赋予目的。在一个实施例中，新颖的最小均方(LMS)训练和DFE选择算法由图1的逻辑框实现以最小化这三个抽头(N-1、N+1和N+2)的影响。
在一个实施例中，图1的框应用以下公式来将前达和后达抽头驱动至几乎为零。
d'[n]＝(d[n-l]＝＝d[n+l])？(d[n-l]？dn[n]:dp[n]):d[n]
在一个实施例中，DFE逻辑116框执行此选择计算并控制选择信号sel进复用器112中以将d'[n]设置为到复用器112的输入(即，d[n]、dp[n]、或dn[n])中的一个。
在一个实施例中，在经典LMS训练算法中利用数据取样器104及误差取样器105和106以建立放大器102和LE 03的最优设置。在一个实施例中，一旦此训练完成了，就关闭误差取样器105和106以节省功率。在一个实施例中，将误差取样器105和106重新赋予目的以启用带各种选项的uDFE，各种选项包括通过第二复用器115选择的N-1、N+1和/或N+2抽头的组合。
在一个实施例中，使用逻辑116来在输入信号(即d[n])的当前样本的两个相邻位(即，d[n-1]和d[n+1])相同时，通过孤位(LB)信号选择偏移取样器105和106的输出。在一个实施例中，接收器100还包括用来在输入信号的两个相邻位不同时也通过LB信号选择非偏移取样器104的输出的逻辑(例如，逻辑116)。在一个实施例中，LB信号包括用来控制复用器112的两个逻辑信号的总线。在一个实施例中，接收器100还包括用来将偏移取样器105和106的偏移(经由参考信号Vrefp和Vrefn)设置成第一后达残留ISI抽头和第一前达残留ISI抽头之和的逻辑117。在一个实施例中，接收器100还包括用来调谐偏移取样器的偏移以最大化接收的输入信号的信号完整性的逻辑。
图1B示出相关于输入数据信号的数据取样器104和误差取样器105和106的参考水平(或阈值水平)。应指出，图1B那些具有与任何其他图的元素相同的附图标记(或名字)的元素可以用类似于所述任何其他图的元素的任何方式操作或工作，但不限于此。误差取样器105的参考是Vref，误差取样器106的参考是-Vref，且数据取样器104的参考是0(也是＝Vref-TSM)。这些参考水平也称为限幅器(slicer)。
图2和3分别示出输入数据的闭合孤位转换和闭合非孤位转换，以描述图1的实施例的操作。应指出，图2和3那些具有与任何其他图的元素相同的附图标记(或名字)的元素可以以用类似于所述任何其他图的元素的任何方式操作或工作，但不限于此。
图2示出了有单个孤位(010)模式201的示图200。x-轴是时间，y-轴是电压。在本公开的上下文中，孤位模式在输入信号的相邻位相同(或相等)但不等于当前位时发生。另一个孤位模式是101。在图200中，前达干扰是202，202在将信号拉低，而且后达干扰是203，也在将信号拉低。信号204是来自那两个加性(additive)误差源所产生的孤位(LB)。
三个水平虚线从上至下分别指示误差取样器105、数据取样器104和误差取样器106的阈值(参考电压)。根据一个实施例，误差取样器105和106被重新赋予目的，作为uDFE偏移取样器。
图3示出了输入数据的闭合非孤位转换的示图300。在图300中，N+1位与N-1位的符号是相反的，非孤位模式的示例包括0x1、1x0，其中x是0或者1。在此图中，非孤位转换由301示出，前达ISI是302，后达ISI是303，且304是当如参考各实施例所述的后达ISI被强制与前置ISI相等并相反时产生的信号。
在此示例中，非孤位从0转换到“x”到1，其中转换非常接近眼的中心(即闭合的眼)。在此示例中，前一位是0，后一位是1，且中间位在由上和下偏移取样器偏移定义的中间区域，从而dp[n]求解为0，dn[n]求解为1，且d[n]未知或者是“x”。图1A的装置决定此中间位假设为0或1。如果存在残留后达ISI 303，则假定当前位正试图从0移开并偏向1可能是合理的。然而，如果存在残留前达ISI 302，则假定下一个1正阻止对0的良好接收开并偏向0可能是合理的。图1A的实施例使残留前达ISI等于残留后达ISI。在此情况中前达和后达ISI互相抵消。在此实施例中，零偏移取样器104用来决定既不偏向0也不偏向1的位状态。
在一个实施例中，通过向LE 103应用合适的线性均衡量，建立了其中N+1(后达)和N-1(前达)的残留抽头系数在幅度上基本相等的情况。在此情况中，前达误差抵消了非孤位转换的后达误差且这些抽头可不再需要进一步均衡。而且，在此情况中，N+2抽头也急剧降低而消除了该抽头对任何目标DFE的需要。
图4是根据本公开的一个实施例的在对于输入信号的非孤位转换将第一后达ISI抽头匹配到第一前达ISI抽头之前或之后并且在应用了uDFE之后的图1的均衡器的脉冲响应400。应指出，图4那些具有与任何其他图的元素相同的附图标记(或名字)的元素可以用类似于所述任何其他图的元素的任何方式操作或工作，但不限于此。
x-轴是时间，y-轴是电压。有阴影的圆是包括N-1抽头(前达抽头)及后达抽头N+1和N+2的抽头点。灰色虚曲线401是当没有应用LE和DFE时的信道脉冲响应。在此情况中，前达和后达抽头是导致最坏情况ISI的非零。
在一个实施例中，可使用简单逻辑函数(逻辑116内部)来标识孤位以便查看前一位(偶然地等于孤位的后一位)并以uDFE方式选择偏移误差取样器105和106中的一个。在此实施例中，修改了uDFE函数以仅针对孤位(即，当d[n-1]＝＝d[n+1]时)选择偏移取样器105和106，和否则(即，针对非孤位转换)选择零偏移取样器104。在一个实施例中，偏移取样器(105和/或106)的偏移随后可设为等于残留前达和后达抽头之和。此实施例的一个技术性效果是可对信道上的所有流量将N+1和N-1抽头驱动到零(或基本为零)且N+2驱动到近零。
实曲线402是当LE 102被优化到使得对于输入信号的非孤位转换第一后达残留ISI抽头(即N+1抽头)匹配到第一前达残留ISI抽头(即N-1抽头)的设置时的脉冲响应。水平线404示出了N-1抽头和N+1抽头的匹配。在匹配了N-1抽头和N+1抽头之后，其他后达抽头变得基本接近零。另一虚曲线403是在应用了经修改(仅孤位)的DFE之后的脉冲响应。虚曲线403的脉冲响应示出了前达和后达抽头现在基本是零。
以下实施例描述了自动选择图1的实施例的最优线性均衡设置的训练LE103的方案。在一个实施例中，图1的接收器100在仅针对孤位的经修改的uDFE配置中利用(在任何接收器中)先前已有的误差取样器。在一个实施例中，线性均衡设置经由经修改的最小均方(LMS)误差函数而优化，从而使得对于非孤位模式，N-1、N+1和N+2抽头都最小化。此实施例在有较低功率和面积的线性均衡拓扑的完整4抽头上卓越地执行。图5是根据一个实施例在完成LE103的训练之后围绕包括眼高度开口502的经训练的信号幅度(TSM)周围的数据样本的示例性分布500。应指出，图5那些具有与任何其他图的元素相同的附图标记(或名字)的元素可以用类似于所述任何其他图的元素的任何方式操作或工作，但不限于此。
在一个实施例中，uDFE在LE训练完成之后被训练。在LE训练完成之后，观察到类似于分布500的分布。在此示例中，由于孤位(010或101)和长连续位(000与111)被忽略(即，孤位和长连续位在LE训练中都被忽略)，转换位被移至TSM。在一个实施例中，TSM是由应用到误差取样器105和106的偏移建立的目标眼开口。在此实施例中，放大器102和LE 103的增益被调整，使得转换位以TSM为中心。X-轴是样本幅度且y-轴是样本的数量。
在此图中，垂直虚线是TSM的阈值，浅阴影区是忽略的孤位501和忽略的长连续位503。中心的间隙(502)是眼高度。在一个实施例中，TSM是+/-125mV。在其他实施例中，其他阈值级别可用于TSM。
在一个实施例中，LMS训练算法由LE 103用来满足N+1＝＝N-1的要求。在一个实施例中，通过从LMS引擎省略孤位和长连续数据，使得LE 103满足N+1＝＝N-1的要求。在这样的实施例中，仅观察其中前一位与后一位相反的数据(即转换位)从而LE 103的最优设置位于N+1等于N-1处从而他们互相抵消。
在一个实施例中，如应用于接收器100的经修改的训练例程在其核心处有符号-符号LMS引擎。在此实施例中，由LE 103使用的LMS引擎不同于传统LMS方案之处在于误差函数不同。在一个实施例中，仅转换位(即，1X0和0X1)被LSM算法考虑，而孤位(即，010和101)和长连续(即，111和000)模式被忽略。在一个实施例中，放大器102的训练目标在于将平均样本高度设置成定义为误差取样器105和106的偏移参考的预定目标。在一个实施例中，用来训练放大器102的误差函数是d[n]×e[n]，从而在限幅器水平中创建两个误差区：大于或小于独立于任何先前或随后样本的当前样本的TSM。在一个实施例中，放大器102的增益和LE103的均衡收敛至提供等于TSM的平均样本高度的设置。
在一个实施例中，用来训练LE 103的误差函数是d[n-1]×e[n](当d[n-1]不等于d[n+1]时)，从而在限幅器水平中创建大于或小于转换位的TSM的两个误差区。在一个实施例中，经修改的误差通过将有效观察窗口限制于仅其中当前位的任何一边上的临近位都不相同的那些转换位(即，转换位d[n]，其中d[n+1]≠d[n-1])，来提供最优脉冲响应行为。在此实施例中，这样的位上的误差在其他前达/后达附近，具有相反的前达和第一后达贡献。在此实施例中，LMS引擎(现在处理经修改的误差函数项并试图降低均值误差)收敛至提供类似的前达和后达幅度的均衡设置。
在一个实施例中，接收器100包括通过修改LE 103的误差函数以在输入信号的两个临近位相同时忽略数据(包括孤位和长连续位)来训练LE 103的逻辑117。在一个实施例中，训练LE 103的逻辑在调谐偏移取样器的偏移之前训练LE 103。在一个实施例中，训练LE103的逻辑在调谐偏移取样器的偏移同时训练LE 103。
在一个实施例中，在用目标信号幅度(即TSM)处的误差取样器参考训练放大器102和LE 103之后，响应于仅包括孤位的经筛选的数据模式，改变误差取样器105和106的参考。对于经筛选的数据模式，初始时所有样本可能示出误差低于参考。随后降低误差取样器105和106的参考直到参考在孤位样本的平均幅度上收敛。在此水平，参考由N+1和N-1的组合ISI从原始TSM偏移并停止在孤位样本分布的平均幅度VLB。在一个实施例中，N+1或N-1抽头系数的每一个大致是(TSM-VLB)/2，通过LE训练使得前达和后达相等。为了校正组合的影响，于是将要由经修改的uDFE使用的参考偏移设置在(TSM-VLB)。
图6是根据一个实施例的包括在完成跟随LE和uDFE训练之后的眼宽度和高度的TSM周围的位分布600。x-轴是样本幅度且y-轴是样本的数量。在此图中，垂直虚线是TSM的阈值，浅阴影区是忽略的区域601，点虚线表示uDFE训练之后的经训练的参考值(即VLB)，且中间的间隔(602)是DFE训练期间的眼高度开口。
在一个实施例中，首先执行LE训练，其给出图5的分布，随后uDFE抽头训练开始，将参考偏移移向孤位。在一个实施例中，为了训练uDFE，所有的位601都被忽略从而留下孤位。在这样的实施例中，LMS引擎用来将误差取样器105和106的可编程偏移驱动至孤位分布的中心，表示为VLB。在一个实施例中，使得误差取样器的参考水平(原本针对VGA和LE训练设置在TSM)等于(TSM-VLB)。VLB是孤位分布的中心。在一个实施例中，当用此偏移启用uDFE时，孤位被推出到TSM，且长连续位被向TSM推进。
图7是示出根据一个实施例的在完成经修改的uDFE之前和之后包括眼高度的TSM周围的位分布的并排对比图700。应指出，图7那些具有与任何其他图的元素相同的附图标记(或名字)的元素可以用类似于所述任何其他图的元素的任何方式操作或工作，但不限于此。
在图700中，孤位切换(toggle)模式看见负ISI且如702所示小于TSM。长连续位看见正ISI并如701所示大于TSM。在此实施例的uDFE之后，所有样本都被推向TSM(见722)，因此提供比以前(见703)大的眼高度开口(见723)。
图8是根据本公开的一个实施例的带均衡器的智能设备或计算机系统或片上系统(SoC)1600。应指出，图8那些具有与任何其他图的元素相同的附图标记(或名字)的元素可以用类似于所述任何其他图的元素的任何方式操作或工作，但不限于此。
图8示出其中可以使用平表面接口连接器的移动设备的实施例的框图。在一个实施例中，计算设备1600表示移动计算设备，诸如计算平板机、移动电话或智能电话、无线启用的电子阅读器、或其他无线移动设备。应理解，某些组件是一般示出的，且不是这样的设备的所有组件都在设备1600中示出。
在一个实施例中，根据所讨论的实施例计算设备1600包括带均衡器的第一处理器1610。计算设备1600的其他框也可包括在各实施例中讨论的均衡器。本公开的各种实施例也可包括1670内的网络接口，诸如无线接口，使得系统实施例可合并到无线设备(例如，蜂窝电话或个人数字助理)中。
在一个实施例中，处理器1610(和处理器1690)可以包括一个或多个物理设备，诸如微处理器、应用处理器、微控制器、可编程逻辑设备、或其他处理装置。由处理器1610执行的处理操作包括应用和/或设备功能执行于其上的操作平台或操作系统的执行。处理操作包括关于与人类用户或与其他设备的输入/输出(I/O)的操作、关于电源管理的操作、和/或关于将计算设备1600连接至另一设备的操作。处理操作也可包括关于音频I/O或显示I/O的操作。
在一个实施例中，计算设备1600包括音频子系统1620，该音频子系统1620表示与向计算设备提供音频功能相关联的硬件(例如，音频硬件和音频电路)和软件(例如，驱动器、编解码器)。音频功能可以包括扬声器和/或耳机输出，以及麦克风输入。用于这类功能的设备可以集成进计算设备1600中或者连接至计算设备1600。在一个实施例中，用户通过提供由处理器1610接收和处理的音频命令来与计算设备1600交互。
显示子系统1630表示提供视觉和/或触觉显示供用户与计算设备1600交互的硬件(例如，显示设备)和软件(例如，驱动器)组件。显示子系统1630包括显示接口1632，该显示接口1632包括用来向用户提供显示的特定屏幕或硬件设备。在一个实施例中，显示接口1632包括与处理器1610分开、以至少执行一些关于显示的处理的逻辑。在一个实施例中，显示子系统1630包括向用户提供输出和输入二者的触摸屏(或触摸板)设备。
I/O控制器1640表示关于与用户交互的硬件设备和软件组件。I/O控制器1640可操作以管理是音频子系统1620和/或显示子系统1630的一部分的硬件。此外，I/O控制器1640示出用于连接到计算设备1600的附加设备的连接点，用户可能通过该附加设备与系统交互。例如，可以附连到计算设备1600的设备可能包括麦克风设备、扬声器或立体声系统、视频系统或其他显示设备、键盘或小键盘设备、或用于与诸如读卡器或其他设备的特定应用一起使用的其他I/O设备。
如上述及，I/O控制器1640可以与音频子系统1620和/或显示子系统1630交互。例如，通过麦克风或其他音频设备的输入可以为计算设备1600的一个或多个应用或功能提供输入或命令。此外，可以替代显示输出或作为其附加，提供音频输出。在另一示例中，如果显示子系统1630包括触摸屏，则显示设备也充当输入设备，该输入设备可能至少部分地由I/O控制器1640管理。计算设备1600上也可以有附加的按钮或开关以提供由I/O控制器1640管理的I/O功能。
在一个实施例中，I/O控制器1640管理设备诸如加速计、相机、光传感器或其他环境传感器、或可以包括在计算设备1600中的其他硬件。输入可以是直接用户交互，以及向系统提供环境输入以影响其操作(诸如过滤噪音、调整显示用于亮度检测、对相机应用闪光、或其他特征)的一部分。
在一个实施例中，计算设备1600包括管理电源使用、电池充电、和关于功率节省操作的特征的功率管理1650。存储器子系统1660包括用于在计算设备1600中存储信息的存储器设备。存储器可以包括非易失性(如果存储器设备的电源被中断则状态不改变)和/或易失性(如果存储器设备的电源被中断则状态不确定)存储器设备。存储器子系统1660可以存储应用数据、用户数据、音乐、照片、文档、或其他数据，以及关于计算设备1600的应用和功能的执行的系统数据(无论是长期或暂时)。
也将各实施例的元素提供为用于存储计算机可执行指令(例如，实现本文讨论的任何其他过程的指令)的机器可读介质(例如，存储1660)。机器可读介质(例如，存储器1660)可包括但不限于：闪存、光盘、CD-ROM、DVD ROM、RAM、EPROM、EEPROM、磁或光卡、相变存储器(PCM)、或适于存储电子或计算机可执行指令的其他类型的机器可读介质。例如，本公开的各实施例可下载为可经由通信链路(例如调制解调器或网络连接)通过数据信号的方式从远程计算机(例如，服务器)传输到请求计算机(例如，客户端)的计算机程序。
连接1670包括使计算设备1600能与外部设备通信的硬件设备(例如，无线和/或有线的连接器和通信硬件)和软件组件(例如，驱动器、协议堆栈)。计算设备1600可以是分立的设备，诸如其他计算设备、无线接入点或基站、以及外设(诸如头戴式耳机、打印机、或其他设备)。
连接1670可以包括多个不同类型的连接性。为了一般化，用蜂窝连接1672和无线连接1674示出计算设备1600。蜂窝连接1672一般指由无线载波提供的蜂窝网络连接性，诸如经由用于全球移动通信系统(GSM)或变体或衍生物、码分多址(CDMA)或变体或衍生物、时分复用(TDM)或变体或衍生物、或其他蜂窝服务标准提供的。无线连接1674(或无线接口)指不是蜂窝并可以包括个人区域网(诸如蓝牙、近场等)、局域网(诸如WiFi)、和/或广域网(诸如WiMax)、或其他无线通信的无线连接。
外设连接1680包括硬件接口和连接器，以及进行外设连接的软件组件(例如，驱动器、协议堆栈)。应理解，计算设备1600可以既是对其他计算设备的外设设备(到1682)，也具有连接到它的外设设备(从1684)。计算设备1600通常具有出于诸如管理(例如，下载和/或上载、改变、同步)计算设备1600上的内容的目的而连接到其他计算设备的“对接(docking)”连接器。此外，对接连接器可以允许计算设备1600连接到允许计算设备1600控制到例如视听或其他系统的内容输出的某些外设。
除了专有对接连接器或其他专有连接硬件之外，计算设备1600还可以经由公共的或基于标准的连接器来进行外设连接1680。公共类型可以包括通用串行总线(USB)连接器(可以包括多个不同硬件接口中的任何一个)、包括MiniDisplayPort(MDP)的DisplayPort、高清晰度多媒体接口(HDMI)、火线、或其他类型。
说明书中对“实施例”、“一个实施例”、“一些实施例”、或“其它实施例”的引用意味着结合实施例描述的特定特征、结构或特性包括在本发明的至少一些实施例但不必是全部实施例中。“实施例”、“一个实施例”或“一些实施例”的各种出现不必都指相同的实施例。如果说明书陈述组件、特征、结构或特性“可以”、“可”、“能够”、“能”被包括，则该特定组件、特征、结构或特性不要求被包括。如果说明书或权利要求书引用“一”或“一个”元素，这不意味着仅存在一个元素。如果说明书或权利要求书引用“附加”元素，这并不排除存在多于一个附加元素。
而且，在一个或多个实施例中，可以用任何合适的方式组合特定特征、结构、功能或特性。例如，第一实施例可与第二实施例组合，只要与两个实施例相关联的具体特征、结构、功能、或特性不是互斥的。
尽管结合其特定实施例描述了本公开，但鉴于前述描述此类实施例的许多替换方案、修改和变体等于本领域普通技术人员将是显而易见的。例如，其他存储器结构(例如，动态RAM(DRAM))可使用所讨论的实施例。本公开的各实施例旨在涵盖只要落入所附权利要求书的宽泛范围内的所有此类替换方案、修改和变体。
此外，出于简化说明和讨论和为了不模糊本公开，周知的到集成电路(IC)芯片的电源/接地连接和其它组件可以在或不在所呈现的图中示出。而且，安排可以用框图的形式示出以避免模糊本公开，同时也揭示相关于实现这样的框图安排的细节高度依赖于实本公开将被实现于其中的平台的事实(即这样的细节应在本领域技术人员的应知范围之内)。尽管阐述了具体细节(例如电路)以便描述本公开的示例实施例，对本领域技术人员应显而易见的是，本公开可以不需要这些具体细节或用其变体而实践。因此描述应被认为是说明性的而不是限制性的。
以下示例涉及进一步的实施例。示例中的规定可用在一个或多个实施例中任意处。本文所述装置的所有可选特征也可关于方法或过程而实现。
例如，在一个实施例中，装置包括用于接收输入信号的接收片、耦合至接收片的静电放电(ESD)单元、和可操作用于对于输入信号的非孤位转换将第一后达残留ISI抽头匹配到第一前达残留ISI抽头的线性均衡器(LE)。在一个实施例中，装置还包括：耦合至LE、可操作用于执行LE均衡训练和展开的决策反馈均衡器(DFE)功能的取样器。
在一个实施例中，取样器包括：偏移取样器和非偏移取样器。在一个实施例中，装置还包括用于当输入信号的两个相邻位相同时选择偏移取样器的输出的逻辑。在一个实施例中，装置还包括用于当输入信号的两个相邻位不同时选择非偏移取样器的输出的逻辑。在一个实施例中，装置还包括用于将偏移取样器的偏移设置成第一后达残留ISI抽头和第一前达残留ISI抽头之和的逻辑。
在一个实施例中，装置还包括用于调谐偏移取样器的偏移以最大化接收的输入信号的信号完整性的逻辑。在一个实施例中，装置还包括用于训练LE的逻辑。在一个实施例中，该逻辑用于通过修改LE的误差函数以在输入信号的两个相邻位相同时忽略数据来训练LE。在一个实施例中，该逻辑用于在调谐偏移取样器的偏移之前训练LE。在一个实施例中，该逻辑用于在调谐偏移取样器的偏移的同时训练LE。
在另一示例中，装置包括：可操作用于执行线性均衡训练和执行展开的决策反馈均衡器(DFE)的功能的取样器、用于当输入信号的两个相邻位相同时从取样器中选择偏移取样器的输出的逻辑。在一个实施例中，装置还包括：可操作用于对于输入信号的非孤位转换将第一后达残留ISI抽头匹配到第一前达残留ISI抽头的线性均衡器(LE)。
在一个实施例中，装置还包括用于训练LE的逻辑。在一个实施例中，该逻辑用于在调谐偏移取样器的偏移之前训练LE，其中偏移取样器是部分取样器。在一个实施例中，该逻辑用于在调谐偏移取样器的偏移的同时训练LE。在一个实施例中，还包括用于当输入信号的两个相邻位不同时从取样器中选择非偏移取样器的输出的逻辑。
在另一示例中，在一个实施例中，系统包括：存储器单元；耦合至存储器单元的处理器，该处理器包括接收器，该处理器包括：用于接收输入信号的接收片、耦合至接收片的静电放电(ESD)单元、和可操作用于对于输入信号的非孤位转换将第一后达残留ISI抽头匹配到第一前达残留ISI抽头的线性均衡器(LE)；和用于允许处理器与另一设备通信的无线接口。
在一个实施例中，系统还包括显示单元。在一个实施例中，取样器耦合至LE、可操作用于执行LE均衡训练和展开的决策反馈均衡器(DFE)的功能，其中取样器包括：偏移取样器、和非偏移取样器、用于当输入信号的两个相邻位相同时选择偏移取样器的输出的第一逻辑、和用于当输入信号的两个相邻位不同时选择非偏移取样器的输出的第二逻辑。在一个实施例中，系统包括在各种实施例中讨论的装置。
提供了将允许读者查明技术性公开的本质和主旨的摘要。应当理解，摘要将不用于限制权利要求书的范围或含义。据此将所附权利要求结合进“具体实施方式”中，其中每个权利要求独立地代表一个单独的实施例。

Claims (19)

1.一种用于均衡的装置，所述装置包括：
用于接收输入信号的接收片；
耦合至接收片的静电放电(ESD)单元；以及
可操作用于对于所述输入信号的非孤位转换将第一后达残留ISI抽头匹配到第一前达残留ISI抽头的线性均衡器LE，其中所述线性均衡器LE被耦合至用于在与参考电压无偏移的情况下取样所述输入信号的非偏移取样器，以及用于在与所述参考电压有相应的电压偏移的情况下取样所述输入信号的第一偏移取样器和第二偏移取样器。
2.如权利要求1所述的装置，其特征在于，还包括：
耦合至所述LE、可操作用于执行LE均衡训练和展开的决策反馈均衡器(DFE)功能的取样器。
3.如权利要求2所述的装置，其特征在于，还包括用于当所述输入信号的两个相邻位相同时选择所述偏移取样器的输出的逻辑。
4.如权利要求2所述的装置，其特征在于，还包括用于当所述输入信号的两个相邻位不同时选择所述非偏移取样器或多个非偏移取样器的输出的逻辑。
5.如权利要求2所述的装置，其特征在于，还包括用于将偏移取样器的偏移设置成所述第一后达残留ISI抽头和所述第一前达残留ISI抽头之和的逻辑。
6.如权利要求2所述的装置，其特征在于，还包括用于调谐所述偏移取样器的偏移以最大化所述接收的输入信号的信号完整性的逻辑。
7.如权利要求1所述的装置，其特征在于，还包括用于训练所述LE的逻辑。
8.如权利要求7所述的装置，其特征在于，所述用于训练LE的逻辑用于通过修改所述LE的误差函数以在所述输入信号的两个相邻位相同时忽略数据来训练LE。
9.如权利要求7所述的装置，其特征在于，所述用于训练LE的逻辑用于在调谐偏移取样器的偏移之前训练所述LE。
10.如权利要求7所述的装置，其特征在于，所述用于训练LE的逻辑用于在调谐偏移取样器的偏移的同时训练所述LE。
11.一种用于均衡的装置，所述装置包括：
可操作用于执行线性均衡训练和执行展开的决策反馈均衡器(DFE)的功能的取样器，其中取样器包括用于在与参考电压无偏移的情况下取样输入信号的非偏移取样器，以及用于在与所述参考电压有相应的电压偏移的情况下取样所述输入信号的第一偏移取样器和第二偏移取样器；以及
用于在所述输入信号的两个相邻位相同时从所述取样器中选择偏移取样器的输出的逻辑。
12.如权利要求11所述的装置，其特征在于，还包括：
可操作用于对于所述输入信号的非孤位转换将第一后达残留ISI抽头匹配到第一前达残留ISI抽头的线性均衡器LE。
13.如权利要求12所述的装置，其特征在于，还包括用于训练所述LE的逻辑。
14.如权利要求13所述的装置，其特征在于，所述用于训练LE的逻辑用于在调谐偏移取样器的偏移之前训练所述LE，其中所述偏移取样器是部分取样器。
15.如权利要求14所述的装置，其特征在于，所述用于训练LE的逻辑用于在调谐偏移取样器的偏移的同时训练所述LE。
16.如权利要求11所述的装置，其特征在于，还包括用于当所述输入信号的两个相邻位不同时从所述取样器中选择非偏移取样器的输出的逻辑。
17.一种用于均衡的系统，所述系统包括：
存储器单元；
耦合至所述存储器单元的处理器，所述处理器包括如装置权利要求11到16中任一项所述的装置；以及
用于允许所述处理器与另一设备通信的无线接口。
18.一种用于均衡的系统，所述系统包括：
存储器单元；
耦合到所述存储器的处理器，所述处理器包括接收器，所述接收器包括：
用于接收输入信号的接收片；
耦合至接收片的静电放电(ESD)单元；以及
可操作用于对于所述输入信号的非孤位转换将第一后达残留ISI抽头匹配到第一前达残留ISI抽头的线性均衡器LE，其中所述线性均衡器LE被耦合至用于在与参考电压无偏移的情况下取样所述输入信号的非偏移取样器，以及用于在与所述参考电压有相应的电压偏移的情况下取样所述输入信号的第一偏移取样器和第二偏移取样器；以及
用于允许所述处理器与另一设备通信的无线接口。
19.如权利要求18所述的系统，其中所述接收器根据装置权利要求2到10中的任一项。
CN201380076999.1A 2013-06-27 2013-06-27 低功率均衡器及其训练 Active CN105247827B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/US2013/048284 WO2014209326A1 (en) 2013-06-27 2013-06-27 Low power equalizer and its training

Publications (2)

Publication Number Publication Date
CN105247827A CN105247827A (zh) 2016-01-13
CN105247827B true CN105247827B (zh) 2019-06-25

Family

ID=52142459

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201380076999.1A Active CN105247827B (zh) 2013-06-27 2013-06-27 低功率均衡器及其训练

Country Status (3)

Country Link
US (2) US9660842B2 (zh)
CN (1) CN105247827B (zh)
WO (1) WO2014209326A1 (zh)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9660842B2 (en) * 2013-06-27 2017-05-23 Intel Corporation Low power equalizer and its training
US9596108B2 (en) * 2014-05-30 2017-03-14 Intel Corporation Method and apparatus for baud-rate timing recovery
US10341145B2 (en) * 2015-03-03 2019-07-02 Intel Corporation Low power high speed receiver with reduced decision feedback equalizer samplers
US9787408B2 (en) 2015-10-06 2017-10-10 Huawei Technologies Co., Ltd. Apparatus and method for unified mitigation of correlative additive and multiplicative noise
US10148469B2 (en) * 2017-05-01 2018-12-04 Intel Corporation Apparatus and method for cancelling pre-cursor inter-symbol-interference
TWI670944B (zh) * 2017-08-28 2019-09-01 瑞昱半導體股份有限公司 通訊裝置及通訊方法
KR102438991B1 (ko) * 2017-11-28 2022-09-02 삼성전자주식회사 메모리 장치 및 그것의 동작 방법
US10637696B2 (en) * 2018-07-02 2020-04-28 Rambus Inc. Symbol-rate phase detector for multi-PAM receiver
US10230552B1 (en) * 2018-07-26 2019-03-12 Microsemi Storage Solutions, Inc. System and method for decision feedback equalizer (DFE) adaptation
US11398931B2 (en) 2020-01-10 2022-07-26 Marvell Asia Pte Ltd Interference mitigation in high speed ethernet communication networks
US10972249B1 (en) 2020-04-20 2021-04-06 Microchip Technology Inc. System and method for data sampler drift compensation
CN112468139B (zh) * 2020-11-05 2023-08-29 深圳市紫光同创电子有限公司 时钟数据恢复电路、方法及装置
DE112022001547T5 (de) 2021-06-01 2024-01-11 Microchip Technology Inc. Speicheradressenschutz
WO2023055676A1 (en) 2021-09-28 2023-04-06 Microchip Technology Inc. Ldpc decoding with trapped-block management

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6570917B1 (en) * 1999-03-10 2003-05-27 Agere Systems Inc. Equalizer training in the presence of network impairment
CN101499983A (zh) * 2002-07-18 2009-08-05 高通股份有限公司 用于混合判决反馈均衡的方法和装置

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6208181B1 (en) 1998-01-14 2001-03-27 Intel Corporation Self-compensating phase detector
US6075476A (en) 1998-11-12 2000-06-13 Intel Corporation Method and circuit for data dependent voltage bias level
US6184732B1 (en) 1999-08-06 2001-02-06 Intel Corporation Setting the common mode level of a differential charge pump output
EP2254293A3 (en) * 2002-07-18 2010-12-08 Qualcomm Incorporated Method and apparatus for decision feedback equalization
US7302246B2 (en) 2002-12-23 2007-11-27 Intel Corporation Programmable gain amplifier with self-adjusting offset correction
US7280456B2 (en) 2003-07-28 2007-10-09 Intel Corporation Methods and apparatus for determining the state of a variable resistive layer in a material stack
US7656226B2 (en) 2006-03-31 2010-02-02 Intel Corporation Switched capacitor equalizer with offset voltage cancelling
US9014252B2 (en) 2006-09-15 2015-04-21 Lsi Corporation Band-pass high-order analog filter backed hybrid receiver equalization
US7501863B2 (en) 2007-03-14 2009-03-10 Intel Corporation Voltage margining with a low power, high speed, input offset cancelling equalizer
US8379711B2 (en) * 2009-06-30 2013-02-19 Lsi Corporation Methods and apparatus for decision-feedback equalization with oversampled phase detector
US8649476B2 (en) * 2011-04-07 2014-02-11 Lsi Corporation Adjusting sampling phase in a baud-rate CDR using timing skew
WO2013085811A1 (en) * 2011-12-06 2013-06-13 Rambus Inc. Receiver with enhanced isi mitigation
WO2013137911A1 (en) * 2012-03-16 2013-09-19 Song Sanquan Apparatus and system for switching equalization
CN107257236B (zh) 2012-03-22 2021-02-09 英特尔公司 用于电压电平转换的装置、系统和方法
US9660842B2 (en) * 2013-06-27 2017-05-23 Intel Corporation Low power equalizer and its training

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6570917B1 (en) * 1999-03-10 2003-05-27 Agere Systems Inc. Equalizer training in the presence of network impairment
CN101499983A (zh) * 2002-07-18 2009-08-05 高通股份有限公司 用于混合判决反馈均衡的方法和装置

Also Published As

Publication number Publication date
WO2014209326A1 (en) 2014-12-31
US20160127155A1 (en) 2016-05-05
US20180006848A1 (en) 2018-01-04
US9660842B2 (en) 2017-05-23
CN105247827A (zh) 2016-01-13
US10069657B2 (en) 2018-09-04

Similar Documents

Publication Publication Date Title
CN105247827B (zh) 低功率均衡器及其训练
CN105281870B (zh) 用于波特率定时恢复的方法和装置
TWI698105B (zh) 具有降低決策回饋等化器取樣器之低功率高速接收器
CN105794144B (zh) 用于恢复时钟信号的装置和系统
CN204810255U (zh) 偏斜容许时钟恢复架构及其系统
CN104734697B (zh) 使用异步数字采样的时钟校准
CN103259508A (zh) 具有可调有峰函数的模拟信号电流积分器
Zheng et al. A 40-Gb/s quarter-rate SerDes transmitter and receiver chipset in 65-nm CMOS
WO2011133333A3 (en) Partial response decision feedback equalizer with distributed control
CN104365023B (zh) 用于开关均衡的装置和系统
CN104798412A (zh) 改进的音频同步技术
CN106575964A (zh) 用于适应性共模噪声分解和调谐的装置以及方法
Jeong et al. A 0.64-pJ/bit 28-Gb/s/pin high-linearity single-ended PAM-4 transmitter with an impedance-matched driver and three-point ZQ calibration for memory interface
US9735813B2 (en) Method and apparatus for signal edge boosting
CN105247436B (zh) 具有前馈和反馈控制的电压调节器
Kim et al. A 5.2-Gb/s low-swing voltage-mode transmitter with an AC-/DC-coupled equalizer and a voltage offset generator
CN106716942A (zh) 用于数字地消除串扰的装置和方法
CN109643998A (zh) 具有自适应终端阻抗的高速驱动器
CN203445862U (zh) 推挽式源极串联端接发射机设备和系统
CN101997535B (zh) 双输入均衡器
Ma Fpga implementation of high-throughput complex adaptive equalizer for qam receiver
CN102215190A (zh) 均衡器及其相关的讯号接收器
CN105635911B (zh) 一种音量输出的控制方法及装置
Takeya et al. Symbol-rate clock recovery for integrating DFE receivers
CN104635898A (zh) 电源整合装置及其电源控制方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant