CN1052355C - 滑动相关器 - Google Patents

Abstract

一种能实现高速同步的滑动相关器。接收的信号被存储在存储电路中。以高于接收信号存储速率的频率从存储电路中被读出。通过乘法器与一个扩频码序列的复制品相乘，并且该乘法器的输出信号在一个预定时间周期中由累加器进行累加。其输出由阈值检测器判断。当阈值检测器的输出低于一阈值时，该扩频码序列的相位被相移，并重复该检测过程。该相关器能够快速建立初始同步。

Description

滑动相关器

本发明涉及一种滑动相关器，该滑动相关器用于在移动通信中利用扩频技术执行多址连接的CDMA系统无线装置中的接收部分，该滑动相关器用于建立初始同步，以去扩频所接收的扩频信号成为一个窄带信号。

CDMA系统可以粗略地分为直接序列(DS)系统和跳频系统(FH)。在FH系统中，每个符号必须被分解为称为时片(chip)的小的单元，这些时片的中心频率必须以一个高的速率变化以产生一个信号。这使得FH系统的实现产生困难，因此，一般使用DS系统。与SCPC/FDMA(每载波一个信道/频分多址)无线装置或TDMA(时分多址)无线装置相比，扩频(SS)无线装置在发射机侧在公共调制以后利用一种扩频码序列进行二次调制，从而发送一个宽带扩频信号。另一方面，在接收机侧，接收的宽带信号被去扩频以恢复原来的窄带信号，接着进行常规的解调。在接收机侧的这个去扩频过程期间，接收的信号中的扩频码序列必须与接收机侧产生的复制的扩频码序列相同步。

利用接收信号中的扩频码序列在接收机侧的扩频码序列的复制品的这种同步是被分为称为初始捕获阶段和跟踪阶段二个不同的阶段进行的。因为扩频码序列的自动相关仅能在±1时间片范围内得到，所以初始捕获阶段必须在时间片间隔±TC的很小一部分时间范围内捕捉到扩频码序列与其参考复制品之间的相位差。然后，跟踪阶段将该码序列保持在这个范围内。本发明特别涉及初始同步，因此，在下面将描述一种常规的同步方法。

扩频码序列的初始同步粗略地分为相干的和非相干的两种。在相干同步中，必须事先已知接收信号的载波相位。一般来讲，在去扩频以前获得载波相位是困难的，因为在接收端的载波与发送端的载波是不同步的。因此，通常利用非相干同步，在非相干同步中接收信号在接收端由扩频码序列的复制品去扩频，接着在频带限制以后利用平方律幅度检测进行检测，和然后进行阈值检测。

公共扩频码序列的非相干初始同步是通过使接收信号的扩频码序列与接收端的扩频码序列的复制品进行相乘实现的，从而取这两个码序列之间的相关值。然后，检测该相关输出和通过测试是否该检测输出超过一个阈值来检测同步的建立。如果尚未实现同步，则改变扩频码序列复制品的相位，并再次测试同步的检测。执行这种步骤，直至建立同步。这种方法称为滑动相关。

根据对一个相关信号进行积分的时间间隔(停留时间(dwelltime))τ_d是固定的，还是可变的，利用滑动相关的初始同步可分为若干类。固定积分时间方法可以再分为单停留(single dwell)型和多停留(multiple dwell)型。这些类型对应于来自检测器的输出信号的检测是由单一时间积分实现的，还是由多个时间积分实现的。为了改善初始同步的检测精度，要求增加停留时间。

首先，将解释利用单一停留型滑动相关的初始同步。

图1表示利用滑动相关的常规单一停留同步系统的框图。在非相干检测中，去扩频过程不提供关于载波的相位信息。来自输入端11包括各噪声分量的接收信号通过乘法器13与从扩频码序列复制品发生器12馈送的扩频码序列的复制品相乘，并因此计算出相关量。乘法器13的输出通过带通滤波器14被传送，和由平方幅度检测器(平方律检测器)15进行幅度检测。检测的输出在一个停留时间τ_d内由积分累积电路16积分。积分的输出经受由阈值检测器17的阈值检测，和如果积分输出低于一个阈值，则压控时钟发生器18受到控制。因此，复制品发生器12的工作速率是由来自压控时钟发生器18控制的。

图2是利用滑动相关的低通单停留同步系统的等效表示框图。接收的输入信号经受正交检测，以产生I信道信号和Q信道信号。I和Q信道信号通过低通滤波器22和23，而后分别由A/D变换器24和25变换为数字信号。虽然正交检测的输出受到扩频码序列的直接调制，但扩频码序列的相位是未知的。正交检测的输出被送到乘法器13I和13Q，和被从扩频码序列复制品发生器12馈送的复制品相乘。去扩频的I和Q信道信号通过低通滤波器26和27，并由平方律幅度检测器15I和15Q进行平方律幅度检测。幅度检测的信号由加法器28进行幅度相加，由积分累积电路16积分，并由阈值检测器17与阈值比较。

图3表示多停留同步系统的框图。来自输入端11的接收信号利用乘法器13与从扩频码序列复制品发生器12馈送的扩频码序列的复制品相乘。乘法器13的输出由平方律幅度检测器15进行幅度检测，而且其输出被送到N个积分累积电路16₁-16_N。分别由τ_d1-τ_dN表示积分累积电路16₁-16_N的停留时间，假设N个积分累积电路16₁-16_N的各停留时间的关系按如下表示：

τ_d1≤τ_d2≤τ_d3≤……≤τ_dN每个输出信号Zi超过它的阈值的概率取决于以前相应输出Zk(K：1，i-1)超过它自己的阈值的概率。从这一观点来看，仅当前次的积分累积电路16₁-16_i-1输出信号的电平超过它们的阈值时，第i个积分累积电路16i将其输出信号与它的阈值比较。如果至少一个前次积分累积电路16k的输出低于其阈值，则重新扩频码序列的复制品相位，而所有积分累积电路16被复位，继续到下一次搜索。

为了完成用于检测同步的搜索，需要从第一个积分累积电路16₁开始测试，和连续地持续测试，直至第N个积分累积电路16_N的输出测试已经完成为止。

简言之，同步检测器(相干检测器)32按照以下算法检测同步。

(1)当检测N个积分累积电路16₁-16_N的所有输出信号Z₁-Z_N都超过其自己的阈值时，则判定同步被建立和完成搜索。

(2)如果检测到一个检测器输出Zi未通过该阈值测试，则判断当前相位状态不正确，并继续这种搜索。在这种情况下，将从扩频码序列复制品发生器12产生的扩频码序列的复制品的相位延迟预定量值。

在利用图3安排的多停留同步系统中，用于检测一个特定相位的扩频码序列是否建立同步的最大时间是τ_dN，最小时间是τ_d1。因此，在停留时间τ_dk(k＜N)的测试周期中，几乎所有的扩频码序列的复制品的相位的其同步都可以被检测。另一方面在单一停留同步系统中，在所有单元中，测试周期都等于τ_dN。因此，与单一停留同步系统相比，多停留同步系统能够缩短初始同步时间。

在多停留同步系统中，各个积分累积电路16₁-16_N的积分时间段彼此相重叠。因此，实际电路可以由一个单一积分器实现，而不用N个并连的积分累积电路16₁-16_N。该单一积分器在时间t＝τ_d1、τ_d2、…τ_dN上输出各中间值，和该输出的积分值被连续地与其阈值比较。当同步未被检测到时，该积分器被复位，从而，必须开始下一个扩频码序列相位的搜索。

因为滑动相关器通过时间积分获得在接收信号中的扩频码序列与在接收端产生的扩频码序列的复制品之间的相关，所以它们可以被设计为适合构成为LST电路的相当小的电路。然而，由于如上所述的时间积分，该滑动积分器需用一段长的时间建立初始同步。

因此，本发明的目的是提供一种能够快速建立同步的滑动相关器。

根据本发明的一种滑动相关器，具有：用于存储接收信号的存储器电路；一个时钟发生器，用于产生时钟信号；其特征在于还包括：一个扩频码序列复制品发生器，用于产生扩频码序列的复制器；一个乘法器，用于将读出的接收信号与所述扩频码序列的复制品相乘；一个累加器，用于在一个预定时间周期内累加所述乘法器的输出信号；一个阈值检测器，用于检测所述累加器的输出信号是否超过一个预定阈值；一个定时发生器，用于产生一个读定时信号，用于以高于接收信号的存储速率的频率读出存储在存储电路中的接收信号；所述的时钟发生器控制所述的扩频码序列复制品发生器以下述方式产生扩频码序列的复制品，当阈值检测器检测所述累加器的输出信号小于所述的预定阈值时，所述的时钟发生器改变扩频序列的复制品的相位，并且所述的扩频码序列的复制品与所述的读定时速率相同的速率产生。

按照本发明的滑动相关器例如可以应用于利用扩频在移动通信系统中实现多址连接的CDMA系统的接收机，和能够快速建立初始同步，以便去扩频接收信号为一个窄带信号。

图1是表示一种常规的单停留同步系统的框图；

图2是表示一种常规的正交检测滑动相关器的框图；

图3是表示一种常规的多停留同步系统的框图；

图4是表示按照本发明的滑动相关器的一个实施例的框图；

图5是说明如图4所示的滑动相关器的操作的图；

图6是表示按照本发明的滑动相关器的另外一个实施例的框图；

图7是说明图6所示的滑动相关器的操作的图。

现将参照各附图描述本发明的各实施例。

图4是按照本发明的滑动相关器的基本实施例的框图。在图4中，标号43表示用于存储对应于一个停留时间τ_d加一个预定量α的经A/D变换的接收信号的存储电路。标号42表示定时发生器，在控制电路41的控制下产生写定时信号和读定时信号，这些信号被送到存储电路43。读定时信号的速率比写定时信号高K倍。标号45表示一个乘法器，它将从存储电路中读出的接收信号与从扩频码序列复制品发生器44馈送的扩频码序列进行相乘。标号46表示一个累加器，它在停留时间τ_d范围内累加该复制品与接收信号的扩频码序列。标号47表示一个阈值检测器，该检测器检测初始同步是否在停留时间τ_d范围内根据该复制品与接收信号的扩频码序列的积的累加值而建立。标号48表示一个压控时钟发生器，用于响应阈值检测器47的输出，产生一个馈送到扩步码序列复制品发生器44的时钟信号。阈值检测器47的输出也输入到定时发生器42，以控制馈送到存储电路的读定时信号。标号53表示一个平方幅度累加器，其在初始同步已经建立以后，该累加器在一个符号期间累加乘以扩频码序列的复制品的接收信号。标号54表示由DPLL(数字锁相环)组成的符号定时发生器，该发生器根据来自平方幅度累加器53的输出和来自定时发生器42的输出产生符号定时。

图5是说明具有如图4所示的安排的实施例的初始同步操作的图。该实施例对于初始同步的滑动相关操作将参照图4和5予以描述。

在下面的说明中，我们假设以下几点：在这个实施例中使停留时间τ_d等于一个符号间隔，因为停留时间通常设置于该值。存储电路43具有能够存储对应于1个符号加α的接收信号的容量。另外，由定时发生器42产生的写定时信号与读定时信号的频率分别被设置为1/TC和K/TC，其中TC是一个时片的时间。因此，通过累加获得M个相关值(相乘)，其中M＝1个符号周期/TC。这些累加可以任意地改变。

定时发生器响应于来自控制电路41的开始信号输出写定时信号，和经A/D变换的接收信号被存入存储电路43(见图5(A))。当接收信号被存储对应于停留时间τ_d的量时(即，在这种情况下，对应于一个符号的量)，其频率为写定时信号的K倍的读定时信号从定时发生器42中输出。因此，接收的信号以高于写速率K倍的速率从存储电路43读出(见图5(B))。读出的接收信号和扩频码序列的复制品(见图5(C))由乘法器45进行相乘，由扩频码序列复制品发生器44以与读定时信号相同的频率产生复制器，和其乘积由累加器在停留时间τ_d(在这种情况下是一个符号周期)范围内进行累加。阈值检测器47接收累加器46的输出，检测是否建立初始同步。

如果未建立同步，压控时钟发生器48按照阈值检测器47的输出控制扩频码序列复制品发生器44，以使扩频码序列复制品的相位延迟一个时片时间间隔。此外，同样的接收信号由从定时发生器42输出的读定时信号再次被读出以响应阈值检测器47的输出。而后，再次执行相乘和累加，和其结果输入阈值检测器47。上述操作重复进行直至阈值检测器47检测到初始同步已经建立。

当阈值检测器47检测到初始同步建立时，其输出送到定时发生器42和压控时钟发生器48，从而停止对初始同步的滑动操作。接下来，定时发生器42和压控时钟发生器48输出一个时片周期的或类似的非K倍正常速率的定时信号。

因为本发明在高于时片频率K倍的速率下执行相关检测操作，与常规的滑动相关相比，建立初始同步要求的时间被缩短了系数K，所以能够高速同步。

同步接收信号的符号的定时信号由平方幅度累加器53进行幅度平方，和在一个符号期间进行累加，以便其结果被送到符号定时发生器54，并形成符号定时。

存储电路具有这样一个容量，即具有可以存储对应于停留时间τ_d的接收信号的容量，在该停留时间τ_d期间接收信号被重复地读出(在这个情况下，对应于在一个符号期间的接收信号的量)加上在最坏情况下能够存储建立初始同步的接收信号的容量是足够了。

对于要用于CDMA移动通信的滑动相关器来说，高速同步的建立是需要的。特别是，在进入通信之前在控制信道的建立中，基站要求从最开始就正确地接收来自移动站的反向控制信道信号。在这种情况下，在基站的控制信道信号的接收定时可以根据从基站到移动站控制信道信号的传输时间粗略地估算。控制电路41控制定时发生器42，以便在那个时刻开始写入存储电路43。

虽然图4的滑动相关器是单停留型的，本发明也可以应用到多停留型。在这种情况下，图4的安排可以修改为包括多个累加器46，所设置的每一个是为了在不同的停留时间上进行累加，和各累加器的输出被并行输入到阈值检测器，以便依照每个输入端进行检测。另一种方案，可构造累加器46使其产生被用于检测的中间值。虽然假设A/D变换和写入存储电路是在一个时片周期执行的，显而易见这些操作可以以一个更高的速率进行。

另外，可以在图4所示的滑动相关器中由多个乘法器和累加器取代乘法器45和累加器46通过执行并行运算在更高的速率上建立初始同步。图6表示这种情况的一个例子。

在图6中，标号11表示输入端，21表示正交检测器，22和23表示低通滤波器，和24和25表示A/D变换器。标号43表示存储电路，56表示N个复数乘法器(complex multipliers)，57表示N个可以执行并行操作的累加器。标号58表示并行检测来自多个累加器的累加值的阈值的阈值检测器。标号51表示平方幅度检测器，52表示环路滤波器，48表示压控时钟发生器，标号51、52、48所有这些单元用于完成跟踪。压控时钟发生器48同样也用于建立初始同步。标号55表示扩频码序列复制品发生器，该发生器能够对应于扩频码序列的多个相位并行产生复制品。控制电路41、定时发生器42、平方幅度累加器53、和符号定时发生器54与图4所示的那些单元是一样的。

如图6所示并行操作的滑动相关器的初始同步建立操作将参照图7予以描述。在这种情况下，假设与图4和5有关的部分的情况是相同的。

来自输入端11的接收信号由正交检测器21通过正交检测被变换为基带信号。该基带信号通过低通滤波器22和23后，由A/D变换器24和25变换为数字信号，该数字信号被输入存储电路43(见图7的A)。与图4所示的存储电路一样，存储电路43按照由控制电路41控制来自定时发生器42的写定时信号和读定时信号执行写与读操作。读定时信号的速率高于写定时信号K倍(在这个例子中，写定时信号的周期等于时片周期TC)。相同的接收信号被从存储电路43提供到N个复数乘法器56。扩频码序列复制品产生部分55向各个乘法器56提供具有不同相位但对应于同一扩频码序列的码。乘法器56的每个输出在停留时间τ_d期间由各累加器57分别累加。然后，阈值检测器47根据各个累加的信号检测同步。扩频码序列发生器55，复数乘法器56，和累加器57的输出，和阈值检测58的输入都是并行的，从而形成N个通路。

并行地向各个复数乘法器56提供来自存储电路43的相同的接收信号，这信号是由K倍于时片速率的读定时信号读出的(见图7B)。此外，从扩频码序列复制品发生器55向N个复数乘法器56提供具有不同相位但对应于相同扩频码序列的复制品，该复制品是由与该定时信号相同的频率产生的。例如，从扩频码序列复制品发生器55向第一复数乘法器提供一个没有相位差的扩频码序列的复制品(见图7(C-1))。向第二复数乘法器提供有一个具有M/N时片相位差的扩频码序列的复制品(见图7的(C-2))。最后，向第N复数乘法器提供一个具有(N-1)M/N时片相位差的扩频码序列复制品(见图7的(C-2))。每个复数乘法器56逐个时片地执行复数乘法，和累加器57分别累加这些积。然后，阈值检测器58根据各个累加(即，复数乘法以后的各个通路和已经在停留时间τ_d执行的累加)检测是否建立初始同步。

当阈值检测器58检测到在任何通路中未建立初始同步时，则控制压控时钟发生器48的输出，从而将所有扩频码序列的复制器的相位改变一个时片，该复制器由扩频码序列发生器55产生。阈值检测器58的输出也施加到定时发生器42，以重新启动从存储电路43的接收信号的读出。该操作被持续进行直至检测到初始同步建立。因为该电路通过N个通路并行地执行计算，所以在这种电路中，建立初始同步的时间可以缩短一个系数N。

当阈值检测器58在任何一个通路中检测到初始同步建立，其控制压控时钟发生器48，从而采用已经建立同步的通路的相位作为以现在开始用于去扩频的扩频码序列复制品的相位。因此，初始同步的滑动操作已经完成。此外，执行在时片TC期间的存储器43的读出和扩频码序列复制品的产生。

当完成建立初始同步的滑动时，则开始跟踪操作。跟踪是借助于扩频码序列复制品发生器55，通过产生一个具有相位相对于初始同步已经建立的扩频码序列复制品超前一个时片的码和具有相位相对于相同复制品滞后一个时片的码实现的，而后检测这两个码之间的相关性。在初始同步已经建立以后，复数乘法器56将接收信号分别与具有相位相对于扩频码序列复制品超前一个时片的码和具有相位滞后一个时片的码相乘。各个积由累加器57在一个符号期间被累加，以便获得相位差。具有相位差的两个信号每个由平方幅度检测器51进行幅度平方，去掉传输信息分量，然后进行相加。这使利用S曲线特性跟踪成为可能。平方幅度检测器51的输出由环路滤波器52在若干符号期间内进行平均，从而获得相位误差信号。而后将该相位误差信号输入压控时钟发生器48，按照该相位误差信号将该复制品移相一个时片而实现跟踪。

如上所述，例如按照本发明的滑动相关器被利用在CDMA系统的接收机部分，该CDMA系统通过利用扩频技术在移动通信中执行多址连接，和可以快速地建立初始同步，以便利用去扩频恢复窄带信号。

Claims (3)

1.一种滑动相关器，具有：

用于存储接收信号的存储器电路；

一个定时发生器，用于产生一个读定时信号，用于读出存储在存储电路中的接收信号；

一个扩频码序列复制品发生器，用于产生扩频码序列的复制品；

一个乘法器，用于将读出的接收信号与所述扩频码序列的复制品相乘；

一个累加器，用于在一个预定时间周期内累加所述乘法器的输出信号；

一个阈值检测器，用于检测所述累加器的输出信号是否超过一个预定阈值；

一个时钟发生器，用于产生时钟信号；所述的时钟发生器控制所述的扩频码序列复制品发生器以下述方式产生扩频码序列的复制品，当阈值检测器检测所述累加器的输出信号小于所述的预定阈值时，所述的时钟发生器改变扩频码序列的复制品的相位，其特征在于

所述的定时发生器以高于接收信号的存储速率的频率产生所述的读定时信号，以及

所述的时钟发生器以所述的扩频码序列的复制品与所述的读定时速率相同的速率产生的方式产生所述的时钟信号。

2.根据权利要求1所述的滑动相关器，其特征在于所述的滑动相关器包括多个所述的乘法器，每个乘法器具有不同的停留时间。

3.根据权利要求1的滑动相关器，其特征在于所述的扩频码序列复制品发生器具有多个扩频码序列复制品产生部分，用于产生扩频码序列的多个复制品；

所述的乘法器具有多个乘法电路，每个乘法电路将接收的信号与所述的扩频码序列的复制品中一个相乘，所述的乘法器电路的个数与所述的扩频码序列复制品产生部分的数目相同；以及

所述的累加器具有多个累加电路，每个累加电路在预定时间内对每个所述的乘法电路的输出信号累加，所述的累加电路与所述的乘法电路分别相对应；

所述的阈值检测电路被连接到所述的多个累加电路，用于检测所述的累加电路的输出信号中任何一个是否超过预定值；

所述的时钟发生电路控制所述的扩频码序列复制品产生部分，并且以下述方式控制，当所述的多个累加电路的所有输出小于所述的预定值时，所述的扩频码序列的所述的复制品的相位是通过利用所述的阈值检测电路的输出来改变的；

所述的定时发生电路用于产生一个第一定时信号和一个第二定时信号，每个具有不同的速率；所述的滑动相关器还包括：

一个存储器，用于以来自所述的定时发生电路的低速率的第一定时信号的定时写入接收的信号，用于以高速率的第二定时信号的定时读取被写入的接收的信号，并将该读信号提供到所述的多个累加电路；以及

所述的时钟发生电路控制所述的扩频码序列复制品产生部分，使得所述的扩频码序列复制品以所述的第二定时信号相同的速率被产生。

Images