CN105210185A - 半导体装置及其制造方法、以及电子设备 - Google Patents

半导体装置及其制造方法、以及电子设备 Download PDF

Info

Publication number
CN105210185A
CN105210185A CN201480027129.XA CN201480027129A CN105210185A CN 105210185 A CN105210185 A CN 105210185A CN 201480027129 A CN201480027129 A CN 201480027129A CN 105210185 A CN105210185 A CN 105210185A
Authority
CN
China
Prior art keywords
substrate
semiconductor element
cavity
semiconductor device
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201480027129.XA
Other languages
English (en)
Inventor
谷口淳
盐贺健司
水野义博
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Publication of CN105210185A publication Critical patent/CN105210185A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/46—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements involving the transfer of heat by flowing fluids
    • H01L23/473—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements involving the transfer of heat by flowing fluids by flowing liquids
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30625—With simultaneous mechanical treatment, e.g. mechanico-chemical polishing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3081—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their composition, e.g. multilayer masks, materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/322—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
    • H01L21/3221—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering
    • H01L21/3223—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering using cavities formed by hydrogen or noble gas ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4871—Bases, plates or heatsinks
    • H01L21/4882—Assembly of heatsink parts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/54—Providing fillings in containers, e.g. gas fillings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3677—Wire-like or pin-like cooling fins or heat sinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H01L23/427—Cooling by change of state, e.g. use of heat pipes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06517—Bump or bump-like direct electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06541—Conductive via connections through the device, e.g. vertical interconnects, through silicon via [TSV]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06548—Conductive via connections through the substrate, container, or encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06572—Auxiliary carrier between devices, the carrier having an electrical connection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06589—Thermal management, e.g. cooling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/10—Containers; Seals characterised by the material or arrangement of seals between parts, e.g. between cap and base of the container or between leads and walls of the container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/40—Mountings or securing means for detachable cooling or heating arrangements ; fixed by friction, plugs or springs
    • H01L23/4006—Mountings or securing means for detachable cooling or heating arrangements ; fixed by friction, plugs or springs with bolts or screws
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Cooling Or The Like Of Electrical Apparatus (AREA)

Abstract

在本发明的半导体装置及其制造方法、以及电子设备中，能够利用制冷剂冷却多个半导体元件。半导体装置具有：第一半导体元件(22)；第一基板(25)，其设置于第一半导体元件(22)的上方，并具备被减压的空洞(S)；制冷剂(C)，其收容于空洞(S)的内部；第二半导体元件(23)，其设置于第一基板(25)的上方；以及散热部件(30)，其与第一基板(25)热连接，并设置有与空洞(S)连接的孔(30x)。

Description

半导体装置及其制造方法、以及电子设备
技术领域
本发明涉及半导体装置及其制造方法、以及电子设备。
背景技术
伴随着服务器等电子设备的高功能化，作为搭载于电子设备的半导体装置的安装技术，正在注目三维安装技术。三维安装技术为在一个半导体装置内层叠多个半导体元件的技术，从而能够实现半导体装置的高功能化。
在使用了三维安装技术的半导体装置中，优选设置用于使在多个半导体元件产生的热向外部迅速地散逸的散热机构。在该散热机构中存在利用外部空气冷却半导体装置的空冷方式与利用水等制冷剂冷却半导体装置的液冷方式。
其中，在液冷方式中，也提出了在被层叠的半导体元件之间配置对硅基板进行微细加工而形成的流路从而高效地冷却的方式，但由于技术上的困难，至今无法满足产品级别。
专利文献1：日本特表2012-520575号公报
专利文献2：日本特开2008-153423号公报
专利文献3：日本特开2005-180871号公报
发明内容
本发明提供一种半导体装置及其制造方法、以及电子设备，其目的在于利用制冷剂冷却多个半导体元件。
根据以下公开的一观点，提供一种半导体装置，其特征在于，具有：第一半导体元件；第一基板，其设置于上述第一半导体元件的上方，并具备被减压的空洞；制冷剂，其收容于上述空洞的内部；第二半导体元件，其设置于上述第一基板的上方；以及散热部件，其与上述第一基板热连接，并设置有与上述空洞连接的孔。
另外，根据该公开的其他观点，提供一种电子设备，其特征在于，具备半导体装置，该半导体装置具有：第一半导体元件；基板，其设置于上述第一半导体元件的上方，并具备被减压的空洞；制冷剂，其收容于上述空洞的内部；第二半导体元件，其设置于上述基板的上方；以及散热部件，其与上述基板热连接，并设置有与上述空洞连接的孔。
另外，根据该公开的其他观点，提供一种半导体装置的制造方法，其特征在于，具有：在第一半导体元件的上方固定在内部具备空洞的基板的工序、在上述基板的上方固定第二半导体元件的工序、在上述基板热连接设置有与上述空洞连接的孔的散热部件的工序、从上述孔向上述空洞供给制冷剂的工序、在供给上述制冷剂后由上述孔对上述空洞减压的工序以及在对上述空洞减压后闭塞上述孔的工序。
根据以下的公开，在散热部件设置孔，从而经由该孔向第一基板的空洞供给制冷剂、对该空洞进行减压变得容易，进而能够简单地实现利用制冷剂的潜热冷却多个半导体元件的第一基板。
附图说明
图1是本申请发明人研究使用的半导体装置的剖视图。
图2是示意性地表示半导体装置的高温化的图。
图3是第一实施方式所涉及的半导体装置的剖视图。
图4是沿着图3的I-I线对第一实施方式所涉及的第一基板进行剖切时的俯视图。
图5是沿着图3的II-II线对第一实施方式所涉及的第二基板进行剖切时的俯视图。
图6(a)是第一实施方式所涉及的第一基板的示意俯视图，图6(b)是沿着图6(a)的III-III线的剖视图。
图7(a)、图7(b)是第一实施方式所涉及的第一基板的制造中途的剖视图(其1)。
图8(a)、图8(b)是第一实施方式所涉及的第一基板的制造中途的剖视图(其2)。
图9(a)、图9(b)是第一实施方式所涉及的第一基板的制造中途的剖视图(其3)。
图10(a)、图10(b)是第一实施方式所涉及的第一基板的制造中途的剖视图(其4)。
图11是第一实施方式所涉及的第一基板的制造中途的剖视图(其5)。
图12是第一实施方式所涉及的半导体装置的制造中途的剖视图(其1)。
图13是第一实施方式所涉及的半导体装置的制造中途的剖视图(其2)。
图14是第一实施方式所涉及的半导体装置的制造中途的剖视图(其3)。
图15是第一实施方式所涉及的半导体装置的制造中途的剖视图(其4)。
图16是第二实施方式所涉及的半导体装置的剖视图。
图17是沿着图16的IV-IV线对第二实施方式所涉及的第一基板进行剖切时的俯视图。
图18是沿着图16的V-V线对第二实施方式所涉及的第二基板进行剖切时的俯视图。
图19是第三实施方式所涉及的半导体装置的剖视图。
图20是沿着图19的V-V线对第三实施方式所涉及的第一基板进行剖切时的俯视图。
图21是沿着图20的VII-VII线的第三实施方式所涉及的半导体装置的剖视图。
图22是沿着图19的VIII-VIII线对第三实施方式所涉及的第二基板进行剖切时的俯视图。
图23是第四实施方式所涉及的电子设备的剖视图。
图24(a)是在向空洞供给制冷剂时，制冷剂在空洞堆满的状态的第一基板的剖视图，图24(b)是沿着图24(a)的IX-IX线对第一基板进行剖切时的俯视图。
图25是第五实施方式所涉及的第一基板的剖视图。
图26(a)是在第五实施方式的调查中使用的第一基板的剖视图，图26(b)是沿着图26(a)的X-X线对第一基板进行剖切时的俯视图。
图27(a)是基于通过玻璃基板从上方观察的比较例所涉及的第一基板的内部的图像描绘的俯视图，图27(b)是基于通过玻璃基板从上方观察的第五实施方式所涉及的第一基板的内部的图像描绘的俯视图。
图28是针对比较例与第五实施方式分别计算第一基板的热阻而获得的图表。
图29(a)是基于为了调查比较例的水的接触角而取得的观察像描绘的图，图29(b)是基于为了调查第五实施方式的水的接触角而取得的观察像描绘的图。
图30是将比较例与第五实施方式的各自的水的接触角图表化的图。
图31(a)、图31(b)是第五实施方式的第一例所涉及的第一基板的制造中途的剖视图(其1)。
图32是第五实施方式的第一例所涉及的第一基板的制造中途的剖视图(其2)。
图33(a)、图33(b)是第五实施方式的第一例所涉及的第一基板的制造中途的剖视图(其3)。
图34(a)、图34(b)是第五实施方式的第一例所涉及的第一基板的制造中途的剖视图(其4)。
图35(a)、图35(b)是第五实施方式的第一例所涉及的第一基板的制造中途的剖视图(其5)。
图36(a)、图36(b)是第五实施方式的第二例所涉及的第一基板的制造中途的剖视图(其1)。
图37(a)、图37(b)是第五实施方式的第二例所涉及的第一基板的制造中途的剖视图(其2)。
图38(a)、图38(b)是第五实施方式的第二例所涉及的第一基板的制造中途的剖视图(其3)。
图39(a)、图39(b)是第五实施方式的第二例所涉及的第一基板的制造中途的剖视图(其4)。
图40(a)、图40(b)是第五实施方式的第三例所涉及的第一基板的制造中途的剖视图(其1)。
图41(a)、图41(b)是第五实施方式的第三例所涉及的第一基板的制造中途的剖视图(其2)。
图42(a)、图42(b)是第五实施方式的第三例所涉及的第一基板的制造中途的剖视图(其3)。
图43是第五实施方式的第三例所涉及的第一基板的制造中途的剖视图(其4)。
图44(a)、图44(b)是第五实施方式的第四例所涉及的第一基板的制造中途的剖视图(其1)。
图45是第五实施方式的第四例所涉及的第一基板的制造中途的剖视图(其2)。
图46是用于对第五实施方式的第五例所涉及的疏水层的形成方法进行说明的剖视图。
图47(a)、图47(b)是第五实施方式的第六例所涉及的第一基板的制造中途的剖视图(其1)。
图48是第五实施方式的第六例所涉及的第一基板的制造中途的剖视图(其2)。
图49是第五实施方式的第六例所涉及的第一基板具备的凸部51y及其周围的放大剖视图。
具体实施方式
基于本实施方式的说明，对本申请发明人的研究结果进行说明。
图1是本申请发明人研究使用的半导体装置的剖视图。
该半导体装置1构成为通过三维安装技术在电路基板2的上方按顺序层叠第一半导体元件4～第三半导体元件6。
电路基板2例如为多层布线基板，在其一方的主面侧设置有多个焊接凸点作为外部连接端子3。
另一方面，第一半导体元件4～第三半导体元件6经由焊接凸点等端子9被相互电连接，通过设置于各半导体元件4～6之间的底部填充树脂10，能够提高各半导体元件4～6彼此的连接强度。
此外，在第一半导体元件4～第三半导体元件6中的下两层的第一半导体元件4以及第二半导体元件5分别设置有第一导体柱塞7以及第二导体柱塞8。这些导体柱塞7、8贯通各半导体元件4、5，而与上述的端子9接合。如上贯通半导体元件的导体柱塞7、8也被称为TSV(ThroughSiliconVia硅通孔)。
此处，第一半导体元件4～第三半导体元件6在动作过程中发热，但各个半导体元件4～6的每一个的发热的部分P往往局部地集中。如上发热集中的部分P也被称为热点，若上下的半导体元件的热点P彼此重叠，则半导体装置1的温度局部成为特别高温。
图2是示意性地表示上述的半导体装置1的高温化的图，图2中的曲线图A～C分别表示第一半导体元件4～第三半导体元件6的温度。此外，各曲线图A～C的横轴表示从任意的原点向基板横向测量的各半导体元件4～6内的位置。
如图2所示，各半导体元件4～6的热点彼此重叠，从而导致各半导体元件4～6的温度局部成为特别高温。
如上，若各半导体元件4～6成为高温，则存在漏电电流在这些半导体元件4～6内增大、破坏各半导体元件4～6的担忧。
因此，在使用三维安装技术被制成的半导体装置1中，优选设置用于防止如上述那样发热在各半导体元件4～6局部地集中的冷却机构。
以下，对使用了上述的冷却机构的各实施方式进行说明。
(第一实施方式)
在本实施方式中，通过三维安装技术层叠多个半导体元件，并且通过以下那样利用了潜热的二相流冷却各半导体元件。
图3是本实施方式所涉及的半导体装置20的剖视图。
该半导体装置20具有：电路基板21、第一半导体元件22～第三半导体元件24、第一基板25、第二基板26以及散热部件30。
其中，第一半导体元件22～第三半导体元件24分别通过半导体工艺在硅基板形成电路，从而被制成。另外，如在虚线圆内表示的那样，在第一半导体元件22以及第二半导体元件23设置有第一导体柱塞31，作为贯通这些半导体元件的TSV。第一导体柱塞31的材料无特别限定，但在该例中，使用导电性优的铜作为第一导体柱塞31的材料。
另一方面，第一基板25以及第二基板26分别与第一半导体元件22～第三半导体元件24相同地，通过对硅基板进行加工而被制成，在这些基板的内部划分有收容水、乙醇等的制冷剂C并形成减压状态的空洞S。
如基板25、26那样，设置于各半导体元件22～24之间的基板也被称为内插器。在本实施方式中，在这些基板25、26保持上述的制冷剂C，从而让各基板25、26具有基于利用了潜热的二相流的冷却功能。
另外，在第一基板25以及第二基板26分别设置有铜柱塞，作为贯通这些基板的第二导体柱塞32。
上述的电路基板21、第一半导体元件22～第三半导体元件24、第一基板25以及第二基板26的连接方式不被特别地限定。
在本实施方式中，在电路基板21与第一半导体元件22之间设置焊接凸点作为端子35，从而经由该端子35将电路基板21与第一半导体元件22电气且机械式地连接。
此外，在电路基板21与第一半导体元件22之间填充有用于提高它们的连接强度的底部填充树脂29。该底部填充树脂29也填充于第一半导体元件22与第一基板25之间和第二半导体元件23与第一基板25之间。
另外，在第二半导体元件23与第二基板26之间、第三半导体元件24与第二基板26之间也填充有底部填充树脂29。
另外，在第一半导体元件22与第一基板25之间也设置有用于将它们连接的端子35。
端子35与第一半导体元件22的第一导体柱塞31和第一基板25的第二导体柱塞32接合，由此，第一半导体元件22与第一基板25被气电且机械式地连接。这在第二半导体元件23与第二基板26的连接方面也相同。
此外，也可以省略端子35，将第一导体柱塞31与第二导体柱塞32直接连接。
而且，在第一电路基板25的第二导体柱塞32接合有端子35，由此，第一电路基板25与第二半导体元件23被相互连接。这在第二电路基板26与第三半导体元件24的连接方面也相同。
这些第一半导体元件22～第三半导体元件24、第一基板25以及第二基板26的平面尺寸不被特别地限定。
在本实施方式中，将第二半导体元件23的平面尺寸形成比第一基板25小，从而第一基板25的上表面25a从第二半导体元件22露出。
相同地，将第三半导体元件24的平面尺寸形成比第二基板26小，从而第二基板26的上表面26a从第三半导体元件24露出。
另一方面，散热部件30具有使在第一半导体元件22～第三半导体元件24的内部产生的热向外部散逸的功能，作为其材料，使用铜等导热性良好的金属。此外，散热部件30也担负作为覆盖第一基板25以及第二基板26、第一半导体元件22～第三半导体元件24的盖的作用。
另外，在散热部件30的内表面设置有高度不同的第一下表面30a～第三下表面30c。
第一下表面30a经由以焊锡、铟等为材料的接合部件39与如上述那样从第二半导体元件23露出的第一基板25的上表面25a热连接。
另一方面，第二下表面30b位于比第一下表面30a高的位置，并经由接合部件39与如上述那样从第三半导体元件24露出的第二基板26的上表面26a热连接。
而且，第三下表面30c位于比第二下表面30b高的位置，并经由接合部件39与第三半导体元件24的上表面24a热连接。
另外，在散热部件30设置有第一孔30x与第二孔30y。在第一孔30x的下方的第一基板25形成有第一开口25x，第一孔30x经由该第一开口25x与第一基板25的空洞S连接。
相同地，在第二孔30y的下方的第二基板26形成有第二开口26x，第二孔30y经由该第二开口26x与第二基板26的空洞S连接。
此外，在这些孔30x、30y的下方的接合部件39设置有第三开口39a。第三开口39a的周围的接合部件39使与散热部件30、各基板25、26的密接性变得良好，因此空洞S内的减压气氛不会经由开口39a的周围的接合部件39向外部泄漏。
而且，在上述的散热部件30的上方设置有与第一孔30x以及第二孔30y分别连接的第一配管41以及第二配管42。作为第一配管41、第二配管42的材料例如能够使用铜等金属。另外，这些配管41、42的终端41a、42a被关闭，因此能够维持第一基板25、第二基板26的空洞S内的气密性。
另外，散热部件30经由金属制造的加强筋(stiffener)45与电路基板21的周缘连接。加强筋45具有防止电路基板21的翘曲的功能，并通过粘合剂46分别粘合于电路基板21与散热部件30。此外，在加强筋45的功能中也具有作为使散热部件30的接触面与各半导体元件22～24的高度对齐的隔离物的功能。
另外，在电路基板21的背面设置有多个焊接凸点作为半导体装置20的外部连接端子48。
图4是沿着图3的I-I线对上述的第一基板25进行剖切时的俯视图。
如图4所示，上述的第二导体柱塞32以俯视时相互隔开间隔的方式设置有多个。
另外，空洞S在俯视时比第一半导体元件22大。为了防止如上因较大的空洞S而导致第一基板25的强度降低，而在空洞S的内侧设置有多个柱25y，通过这些柱25y加强第一基板25的强度。
图5是沿着图3的II-II线对上述的第二基板26进行剖切时的俯视图。
与第一基板25不同，不在图5的第二基板26设置柱，但为了加强第二基板26，也可以在第二基板26的空洞S内设置柱。
接下来，参照图6(a)、图6(b)对上述的第一基板25、第二基板26的动作进行说明。
图6(a)是第一基板25的示意俯视图。此外，在图6(a)中，为了防止附图变得繁琐，而省略柱25y、第二导体柱塞32。
另外，图6(b)是沿着图6(a)的III-III线的剖视图。
如图6(b)所示，在该例中，在空洞S的上表面与下表面分别设置第一液芯(wick)W1与第二液芯W2。这些液芯中的第一液芯W1具有通过表面张力保持液相的制冷剂C的功能，第二液芯W2具有促使气相的制冷剂C凝结的功能。
此外，在即使不存在液芯W1、W2也能够保持制冷剂C、使制冷剂C凝结的情况下，也可以省略这些液芯W1、W2。
此处，若第一基板25的下方的第一半导体元件22(参照图3)发热，则第一基板25的下表面被加热。
第一液芯W1内的制冷剂C因该加热而在空洞S内蒸发，但第一基板25的周缘被散热部件30(参照图3)冷却，因此蒸发的制冷剂C在第一基板25的周缘的第二液芯W2被冷却而液化。
另外，若第一液芯W1如上述那样被加热，则制冷剂C在被加热的部分因制冷剂C的蒸发而不足，因此制冷剂C从该部分的周围流入。
如上，制冷剂C在第一基板25反复被加热与冷却，从而在空洞S内循环，进而第一半导体元件25的热被制冷剂C输送至第一基板25的周缘，由此能够冷却第一半导体元件25。
特别地，在该例中，对空洞S内进行减压，因此制冷剂C因加热而容易蒸发，从而能够促使第一基板25内的制冷剂C循环。
另外，通过第二液芯W2促使制冷剂C凝结，因此也能够使液相的制冷剂C在第二液芯W2传递并迅速地移动至第一基板25的周缘部，由此提高制冷剂C的热输送量。
此外，与第一基板25相同地，制冷剂C在第二基板26内也循环，从而能够冷却第二半导体元件23。
如以上说明的那样，根据本实施方式，向第一半导体元件22～第三半导体元件24之间插入第一基板25、第二基板26，从而能够利用这些基板25、26内的制冷剂C冷却各半导体元件22～24。
因此，即使如图2那样各半导体元件22～24的各自的热点彼此重叠，也能够抑制这些半导体元件22～24局部成为特别高温，从而能够防止各半导体元件22～24因热而被破坏。
并且，第一基板25、第二基板26的材料与第一半导体元件22～第三半导体元件24相同地为硅，因此在各基板25、26与各半导体元件22～24之间难以在热膨胀量产生差。因此，能够抑制热膨胀量的差为原因在各基板25、26与各半导体元件22～24之间产生连接不良，从而能够提高半导体装置20的可靠性。
接下来，对本实施方式所涉及的半导体装置的制造方法进行说明。
首先，参照图7～图11对第一基板25的制成方法进行说明。
图7～图11是本实施方式所涉及的第一基板的制造中途的剖视图。
首先，如图7(a)所示，准备厚度为300μm～500μm左右的第一硅基板51，在其上方形成第一抗蚀膜52。此外，作为第一硅基板51，能够使用不因切割而分片化的晶片状的基板。
然后，将该第一抗蚀膜52设为掩模并且对第一硅基板51进行干式蚀刻，从而在第一硅基板51形成凹部51a。
此外，在第一硅基板51未被蚀刻而残存的部分成为突起51d、上述的柱25y(参照图4)。
另外，在该蚀刻中使用的蚀刻气体不被特别地限定，但在该例中，将SF6气体与C4F8气体的混合气体使用为蚀刻气体。
然后，除去第一抗蚀膜52。
接下来，如图7(b)所示，在与图7(a)上下相反的第一硅基板51的上方形成第二抗蚀膜53。然后，将该第二抗蚀膜53设为掩模并且对第一硅基板51进行干式蚀刻，从而在第一硅基板51形成上述的第一开口25x。
第一开口25x的直径不被特别地限定，但在该例中，将其直径形成约1mm左右。
另外，在该干式蚀刻中，与图7(a)相同，能够将SF6气体与C4F8气体的混合气体使用为蚀刻气体。
然后，除去第二抗蚀膜53。
接着，如图8(a)所示，准备与上述的第一硅基板51不同的第二硅基板55，在该第二硅基板55的上方形成第三抗蚀膜56。此外，与第一硅基板51相同地，作为第二硅基板55能够使用不因切割而分片化的晶片状的基板。
然后，将第三抗蚀膜56设为掩模并且通过将SF6气体与C4F8气体的混合气体设为蚀刻气体的干式蚀刻对第二硅基板55进行蚀刻。
由此，在第二硅基板55形成有多个细小的槽，从而由这些槽形成上述的第一液芯W1。此外，也可以以与上述相同的方法在第一硅基板51(参照图7(b))形成第二液芯W2(参照图6(b))。
然后，除去第三抗蚀膜56。
然后，如图8(b)所示，将第二硅基板55的上表面55b暴露在氮等离子体或者氧等离子体中，而使该上表面55b活性化。
接下来，对直至获得图9(a)所示的剖面构造的工序进行说明。
首先，与图8(b)的工序相同地将第一硅基板51的上表面51b暴露在氮等离子体或者氧等离子体中，而使该上表面51b活性化。
然后，在通过切割将第一硅基板51与第二硅基板55分别分片化后，使通过上述的等离子体处理而活性化的各上表面51b、55b粘在一起。然后，在该状态下，对各硅基板51、55以约300℃左右的温度加热两小时～三小时左右，从而将第一硅基板51与第二硅基板55接合。上述的接合方法也被称为等离子体活性化接合法。
此外，除了等离子体活性化接合法之外，也可以向上述的各上表面51b、55b照射氩离子束，而将这些上表面51b、55b接合。在该情况下，不需要第一硅基板51与第二硅基板55的加热，从而能够在常温下将这些基板彼此接合。
如上，将第一硅基板51与第二硅基板55接合，从而在凹部51a形成有一部分被划分的空洞S。
接下来，如图9(b)所示，在第二硅基板55的上方形成第四抗蚀膜57。然后，将该第四抗蚀膜57设为掩模并且对第一硅基板51与第二硅基板55进行蚀刻，从而在突起51d内形成孔55a。
此外，作为能够在该干式蚀刻中使用的蚀刻气体，例如存在SF6气体与C4F8气体的混合气体。
然后，除去第四抗蚀膜57。
接下来，如图10(a)所示，当在第二硅基板55的上方与孔55a内通过CVD(ChemicalVaporDeposition化学气相沉积)法形成氧化硅膜作为绝缘膜58后，对该绝缘膜58进行蚀刻而仅残留于孔55a的侧面。
然后，通过溅射法在孔55a内形成未图示的铜的种子层(seedlayer)，将该种子层形成供电层而在孔55a内形成电解铜电镀膜作为第二导体柱塞32。
接着，如图10(b)所示，对第一硅基板51的背面51c进行背面研磨，从而使第二导体柱塞32在该背面51c露出。
接下来，如图11所示，在第一基板51的上方形成用于使上述的接合部件39(参照图3)的润湿性变得良好的金属层61。
该金属层例如从下按顺序通过溅射法形成镍膜与钛膜，通过剥离法等将这些层叠膜仅残留于第一基板55的周缘，从而能够形成。
通过至此的工序，完成第一基板25的基本构造。
此外，第二基板26(参照图3)也能够以与第一基板25相同的方法制成。
针对之后的工序，参照图12～图15进行说明。图12～图15是本实施方式所涉及的半导体装置的制造中途的剖视图。
首先，如图12所示，在电路基板21的上方从下面开始依次层叠第一半导体元件22、第一基板25、第二半导体元件23、第二基板26以及第三半导体元件24。
此外，在第一基板25与第二基板26的各自的下表面预先接合焊接凸点等端子35，并在其周围预先设置底部填充树脂29。
然后，使端子35回流焊(Reflow)并熔融，从而经由端子35将电路基板21、各半导体元件22～24、第一基板25以及第二基板26相互固定。
此外，为了提高第一半导体元件22与电路基板21的连接强度，而在第一半导体元件22的下表面预先设置底部填充树脂29。这在第二半导体元件23、第三半导体元件24中也相同。
接下来，如图13所示，在如上述那样层叠有第一半导体元件22～第三半导体元件24的电路基板21的上方配置设置有上述的金属制造的第一配管41以及第二配管42的散热部件30。
该散热部件30如上述那样具有高度不同的第一下表面30a～第三下表面30c，但在主工序前，在这些下表面30a～30c预先设置有上述的金属层61。另外，在第三半导体元件24的上方也预先设置该金属层61。
在主工序中，在第一基板25的金属层61的上方配置接合部件39，对该接合部件39加热而使其熔融，从而经由接合部件39将第一基板25与散热部件30连接。此外，作为接合部件39的材料，如上所述能够采用焊锡、铟。
另外，与此相同，第二基板26与散热部件30也被连接，第三半导体元件24与散热部件30也被连接。
此外，电路基板21与散热部件30如上所述经由粘合剂46与加强筋45被相互连接。
接下来，对图14所示的工序进行说明。
首先，准备三通阀61，将其三个管路中的一个连接于第一配管41。三通阀61的剩余的二个管路分别连接于真空泵62与制冷剂注入部63。
然后，将三通阀61的流路的朝向形成从制冷剂注入部63朝向第一配管41的方向，从而从制冷剂注入部63经由第一孔30x向第一基板25的空洞S供给制冷剂C。
然后，将三通阀61的流路的朝向形成从第一配管41朝向真空泵62的方向。然后，在该状态下，使真空泵62动作，从而经由第一孔30x对空洞S内进行减压。
与此相同，经由第二配管42向第二基板26的空洞S内也供给制冷剂C，并且经由第二配管42也对该空洞S进行减压。
接下来，如图15所示，焊接第一配管41与第二配管42的各自的终端41a、42a，从而分别闭塞第一配管41与第二配管42。由此，能够维持各基板25、26的空洞S内的减压状态，并且在该空洞S内封入有制冷剂C。
然后，在电路基板21接合多个焊接凸点作为外部连接端子48。
以上，完成本实施方式涉及的半导体装置20。
根据上述的半导体装置的制造方法，如图14所示，在散热部件30设置孔30x、30y，从而容易经由各孔30x、30y向各基板25、26的空洞S供给制冷剂C、或对该空洞S减压。其结果，能够简单地实现利用制冷剂C的潜热冷却被三维安装的第一半导体元件22～第三半导体元件24的第一基板25、第二基板26。
(第二实施方式)
在本实施方式中，如以下那样使在各半导体元件产生的热向上方迅速地散逸。
图16是本实施方式所涉及的半导体装置60的剖视图。此外，在图16中，对与在第一实施方式中说明的要素相同的要素标注与第一实施方式的标记相同的附图标记，以下省略该说明。
如图16所示，在本实施方式中，在第一基板25的中央附近形成填埋空洞S的一部分的填充体25z。填充体25z为第一硅基板51(参照图7(a))的一部分，在该填充体25z插通有多个第二导体柱塞32。
在本实施方式中，将该填充体25z设置于第一半导体元件22的上方，从而如箭头A那样使在第一半导体元件22产生的热经由填充体25z向上方迅速地散逸。
另外，在第二基板26也设置填充该空洞S的一部分的填充体26z，从而使在第二半导体元件23产生的热经由填充体26z向上方散逸。
图17是沿着图16的IV-IV线对本实施方式所涉及的第一基板25进行剖切时的俯视图。
如图17所示，上述的填充体25z在俯视时呈矩形状。而且，制冷剂C在填充体25z的附近因第一半导体元件22(参照图16)的热而蒸发，在第一基板25的周缘被冷却而液化并再次返回填充体15z的附近。
图18是沿着图16的V-V线对本实施方式所涉及的第二基板26进行剖切时的俯视图。
如图18所示，第二基板26的填充体26z也在俯视时呈矩形状，制冷剂C在该填充体26z的附近与第二基板26的周缘之间循环。
如以上说明的那样，根据本实施方式，在第一基板25、第二基板26设置填充体25z、26z，从而能够使在各半导体元件22、23产生的热经由各填充体25z、26z向外部迅速地散热。
(第三实施方式)
在本实施方式中，如下使密封于各基板的内部的制冷剂的流速加快。
图19是本实施方式所涉及的半导体装置70的剖视图。此外，在图19中，对与在第一实施方式中说明的要素相同的要素标注与第一实施方式的标记相同的附图标记，以下省略该说明。
另外，图20是沿着图19的V-V线对本实施方式所涉及的第一基板25进行剖切时的俯视图，上述的图19相当于沿着图20的VI-VI线的剖视图。
而且，图21是沿着图20的VII-VII线的半导体装置70的剖视图。
如图20以及图21所示，在本实施方式中，将第一基板25内的空洞S划分成从该第一基板25的中央向周缘延伸的多个沟道25w。
由此，密封于空洞S的制冷剂C的动作被限制在宽度较窄的各沟道25w内，因此与不存在沟道25w的情况相比，制冷剂C的流速加快。其结果，能够利用制冷剂C将在第一半导体元件22产生的热迅速地向第一基板25的周缘输送，从而能够提高第一半导体元件22的冷却效率。
另外，图22是沿着图19的VIII-VIII线对本实施方式所涉及的第二基板26进行剖切时的俯视图。
如图22所示，空洞S在第二基板26也被划分成多个沟道26w。由此，能够与第一基板25相同地使制冷剂C的流速加速，因此制冷剂C的热输送量增加，从而能够利用制冷剂C迅速地冷却第二半导体元件23。
如以上说明的那样，根据本实施方式，将第一基板25、第二基板26的空洞S划分成多个沟道25w、26w，从而能够使制冷剂C的流速加快，进而能够提高各半导体元件22、23的冷却效率。
(第四实施方式)
在本实施方式中，对具备在第一实施方式中说明的半导体装置的电子设备进行说明。
图23是本实施方式所涉及的电子设备的剖视图。
该电子设备80例如为服务器、个人计算机，并具有在第一实施方式中说明的半导体装置20、散热片81、电路基板84。
其中，电路基板84例如为主板，并在该电路基板84的上方经由外部连接端子48搭载有半导体装置20。
在半导体装置20的散热部件30的上方设置有接合部件85。接合部件85构成为使导热性优越的碳、陶瓷的填充物浸入树脂而成，将散热部件30与散热片81热连接。
散热片81由铜等那样导热性优越的材料形成，并具有通过空冷方式使在半导体装置20产生的热向外部迅速地散热的功能。
此外，在本实施方式中，以第一配管41以及第二配管42不与散热片81干涉的方式在散热部件30的侧面设置第一配管41以及第二配管42。另外，除了空冷式的散热片81之外，也可以使用回路热管、水冷式的冷却板等。
在散热片81插通有在周围卷绕弹簧83的螺钉82。螺钉82紧固于配置于电路基板84的背面的金属制造的板86。而且，通过弹簧83的作用力向半导体装置20按压散热部件30，并且向电路基板84按压半导体装置20，从而将两者可靠地电连接。
根据上述的本实施方式，能够提供一种如在第一实施方式中说明的那样，通过第一基板25、第二基板26提高半导体装置20的冷却效率，因此能够抑制半导体装置20的热失控的可靠性较高的电子设备80。
此外，本实施方式不限定于上述。如上所述，在电子设备80搭载第一实施方式所涉及的半导体装置20，但除此以外也可以搭载第二实施方式所涉及的半导体装置60、第三实施方式所涉及的半导体装置70。
(第五实施方式)
在第一实施方式的图14的工序中，向第一基板25的空洞S供给制冷剂C。
在本实施方式中，如下抑制该制冷剂C在空洞S堆满。
图24(a)是在向空洞S供给制冷剂C时，制冷剂C在空洞S堆满的状态的第一基板25的剖视图。另外，图24(b)是沿着图24(a)的IX-IX线对第一基板25进行剖切时的俯视图。
此外，在图24(a)、图24(b)中，对与在第一实施方式～第四实施方式中说明的要素相同的要素标注与这些实施方式的标记相同的附图标记，以下省略该说明。
如在第一实施方式中说明的那样，第一基板25通过将第一硅基板51与第二硅基板55接合而被制成。而且，在第一基板25的内部设置有空洞S、突起51d，并设置有第一导体柱塞32作为贯通该突起51d的TSV。
在从第一开口25x向空洞S供给制冷剂C时，制冷剂C的液面因毛细管力弯曲而成为弯月状，从而存在空洞S的一部分区域R被制冷剂C堵塞的情况。上述的现象在存在多个突起51d从而使空洞S变窄的情况下，特别容易产生。
如上，若一部分区域R被制冷剂C堵塞，则如图24(b)那样，制冷剂C的蒸气的流动在一部分区域R被阻碍，从而导致利用制冷剂C充分地输送热变得困难。
作为制冷剂C的供给方法，也存在在利用制冷剂C充满空洞S后，在未图示的真空腔室内对第一基板25进行加热，从而使过剩的制冷剂C从空洞S内蒸发，进而仅使规定量的制冷剂C残留于空洞S的方法。但是，在该方法中，通过基于加热的蒸发仅将规定量的制冷剂C残留于空洞S较困难。
因此，在本实施方式中，如下抑制制冷剂C在空洞S堆满。
图25是本实施方式所涉及的第一基板25的剖视图。此外，在图25中，对与第一实施方式～第四实施方式的要素相同的要素标注与这些实施方式的标记相同的附图标记，以下省略该说明。
该第一基板25的空洞S的一部分被第一硅基板51的凹部51a划分，积存水等制冷剂C。
另外，空洞S的表面具有靠第一半导体元件22近的底面55c与靠第二半导体元件23近的顶面51e。在底面55c设置有在第一实施方式的图8(a)中说明的第一液芯W1。
另外，在底面55c通过亲水化处理形成有亲水层91，在顶面51e通过疏水化处理形成有疏水层92。例如能够将底面55c暴露在硫酸过氧化氢水溶液中，从而形成亲水层91。另外，例如能够将顶面51e暴露在氟酸中，从而形成疏水层93。
由此，在向空洞S供给制冷剂C时，制冷剂C在亲水性因亲水层91而提高的底面55c良好地润湿扩散。另一方面，制冷剂C在亲水性因疏水层92而降低的顶面51e被排斥。其结果，空洞S难以被制冷剂C堵塞，因此供制冷剂C的蒸气流通的空间在空洞S内被确保，从而通过该蒸气输送第一半导体元件22、第二半导体元件23的热变得容易。
此外，若底面55c的亲水性比顶面51e的亲水性高，则本实施方式不限定于上述。例如，也可以如上述那样不形成亲水层91与疏水层92双方，而仅形成这些层的任意一方。
接下来，为了确认本实施方式的效果，而对本申请发明人进行的调查进行说明。
图26(a)是在该调查中使用的第一基板25的剖视图。另外，图26(b)是沿着图26(a)的X-X线对该第一基板25进行剖切时的俯视图。
如图26(a)所示，在该第一基板25的背面25b固定了用于模拟第一半导体元件22的加热器60。另外，在第一基板25的上表面25a的端部固定了用于冷却制冷剂C的散热片61。
此外，为了能够通过目视观察第一基板25内的制冷剂C的动作，代替第一硅基板51而使用了透明的玻璃基板62。作为该制冷剂C，在该调查中，使用水。
如图26(b)所示，在该第一基板25的中心区域P设置多个突起51d。中心区域P为一边的长度为7mm的正方形的区域。而且，突起51d的直径为150μm，在中心区域P隔开500μm的间隔设置有多个。
准备两个上述的第一基板25，一方使第一液芯W1的表面亲水化，另一方不亲水化。
图27(a)、图27(b)是基于通过透明的玻璃基板62从上方观察的第一基板25的内部的图像描绘的俯视图。其中，图27(a)是对第一液芯W1不进行亲水化的比较例所涉及的图像。而且，图27(b)是通过硫酸过氧化氢水溶液对第一液芯W1进行亲水化的本实施方式所涉及的图像。
如图27(a)所示，在不进行亲水化的比较例中，中心区域P的大致全部被液相的水堵塞。而且，气液界面B位于第一基板25的端部附近，从而仅在该端部附近成为气液二相的状态。
另一方面，如图27(b)所示，在进行了亲水化的本实施方式中，与比较例相比，气液二相的区域扩大。
据此，能够确认：如本实施方式那样，对第一液芯W1亲水化能够有效抑制水在第一基板25内堆满。
图28是针对图27(a)的比较例与图27(b)的本实施方式分别计算第一基板25的热阻而获得的图表。
热阻R根据下式(1)计算。
[式1]
R = T c e m t e r - T b o t t o m Q ... ( 1 )
此外，在式(1)中，Tcenter为在第一基板25的背面25b(参照图26(a))固定有加热器60的部分的温度。另外，Tbottom为第一基板25的背面25b的周缘部的温度。
如图28所示，在进行了亲水化的本实施方式中，与不进行亲水化的比较例相比，热阻降低了约15％。这被考虑为是因为在本实施方式中如上述那样抑制水在第一基板25内堆满，由此能够提高利用气相的水输送热的效率。
图29(a)是基于为了调查图27(a)的比较例的水的接触角θ而取得的观察像描绘的图。另外，图29(b)是基于为了调查图27(b)的本实施方式的水的接触角θ而取得的观察像描绘的图。
此外，在图29(a)、图29(b)的调查中，向表面构造不同的硅基板64的表面滴下水滴，从基板横向观察该水滴。
在比较例(图29(a))中，不对硅基板64的表面进行处理。
另一方面，在本实施方式(图29(b))中，在硅基板64的表面设置液芯，进一步利用硫酸过氧化氢水溶液对该表面进行亲水化。
将该调查结果图表化的结果示于图30。
如图30所示，不进行亲水化的比较例的接触角为66°左右，进行了亲水化的本实施方式的接触角为17°左右，两者的差为49°左右。
因此，与不进行亲水化的情况相比，若以接触角增加50°以上的方式进行亲水化，则能够期待预计在图28中说明的热阻的减少的效果。
接下来，对本实施方式所涉及的第一基板25的制造方法进行说明。在该制造方法中存在下述的第一例～第六例。
(第一例)
图31～图35是第一例所涉及的第一基板25的制造中途的剖视图。
首先，如图31(a)所示，通过进行第一实施方式的图7(a)的工序，在第一硅基板51的上表面51b形成凹部51a与突起51d。
接下来，如图31(b)所示，将凹部51a的表面暴露在氟酸中，从而在该表面形成疏水层92。此外，也可以在凹部51a的表面涂覆氟类的涂膜材料，对其加热而使其固化，从而形成疏水层92。作为上述的涂膜材料，例如，存在旭化成株式会社制的CYTOP。这在后述的各例子也相同。
另外，若在凹部51a存在蚀刻残余等杂质，则难以形成疏水层92，因此优选在疏水层92的形成前预先清洗凹部51a。
接下来，如图32所示，与第一实施方式的图7(b)的工序相同地在第一硅基板51形成第一开口25x。
接着，如图33(a)所示，进行第一实施方式的图8(a)的工序，从而在第二硅基板55的上表面55b形成第一液芯W1。
然后，如图33(b)所示，在上表面55b形成亲水层91。亲水层91的形成方法无特别限定。例如，能够通过将上表面55b暴露在硫酸过氧化氢水溶液中而形成亲水层91。
另外，与形成疏水层92的情况相同，为了使亲水层91的形成变得容易，而优选通过清洗从上表面55b预先除去蚀刻残余等杂质。
接下来，如图34(a)所示，经由亲水层91将第二硅基板55的上表面55b暴露在氮等离子体或者氧等离子体中，从而使该上表面55b活性化。
然后，与此相同地，如图34(b)所示，经由疏水层92将第一硅基板51的上表面51b暴露在氮等离子体或者氧等离子体中，从而使该上表面51b活性化。
接下来，对直至获得图35(a)所示的剖面构造的工序进行说明。
首先，通过切割使第一硅基板51与第二硅基板55的每一个分片化。
然后，通过等离子体活性化接合法，将这些硅基板51、52的各上表面51b、55b彼此接合。该接合条件不被特别地限定。在本实施方式中，对各硅基板51、55以约300℃左右的温度加热两小时～三小时左右，从而将第一硅基板51与第二硅基板55接合。
通过至此的工序，在凹部51a形成一部分被划分的空洞S。
之后，进行在第一实施方式中说明的图9(b)～图10(b)所示的工序，从而获得图35(b)所示的第一基板25的基本构造。
在该第一基板25的空洞S经由第一开口25x供给有水等制冷剂C。
(第二例)
图36～图39是第二例所涉及的第一基板25的制造中途的剖视图。
在本例中，如下从硅基板的上表面除去疏水层92。
首先，如图36(a)所示，在第一硅基板51的上表面51b，作为硬掩模65而将氧化硅膜形成为1μm左右的厚度。该氧化硅膜也可以通过对上表面51b进行热氧化而形成，也可以通过CVD法而形成。
然后，通过将未图示的抗蚀膜设为掩模的干式蚀刻将硬掩模65图案形成为规定的形状。
然后，将SF6气体与C4F8气体的混合气体使用为蚀刻气体，并且对未被硬掩模65覆盖的部分的第一硅基板51进行干式蚀刻从而形成多个凹部51a。此外，邻接的凹部51a之间的第一硅基板51成为上述的突起51d。
接下来，如图36(b)所示，将凹部51a与硬掩模65的每一个的表面暴露在氟酸中，从而在这些表面形成疏水层92。
接下来，如图37(a)所示，向化学机械研磨(CMP:ChemicalMechanicalPolishing)装置的研磨垫67的上方供给浆液，并且使疏水层92与研磨垫67滑动接触。
然后，通过化学机械研磨法对硬掩模65进行研磨，从而如图37(b)所示，除去硬掩模65与疏水层92而使第一硅基板51的上表面51b露出。
作为在该化学机械研磨法中使用的浆液，在该例中使用硬掩模65的蚀刻速率比第一硅基板51的蚀刻速率快的浆液。作为上述的浆液，例如，存在日立化成株式会社制的HS-S100。
由此，第一硅基板51的上表面51b成为研磨限位器，从而能够在该上表面51b停止研磨。
另外，作为该浆液，也可以使用仅由不包含磨粒的药液构成的浆液，从而防止因磨粒在上表面51b产生微细的伤。由此，在之后的工序中，通过等离子体活性化接合法在上表面51b接合第二硅基板55时，能够抑制上表面51b的伤成为原因而降低接合强度。
特别地，若上表面51a的表面粗糙度超过1nm，则与第二硅基板55的接合强度容易降低，因此优选如上述那样使用不包含磨粒的浆液，从而将上表面51a的表面粗糙度保持在1nm以下。
接下来，如图38(a)所示，将第一硅基板51的上表面51b暴露在氮等离子体或者氧等离子体中，从而使该上表面51b活性化。
此时，在本实施方式中，从上表面51b除去疏水层92，因此能够防止上表面51b的活性化被疏水层92阻碍。
然后，与此相同，如图38(b)所示，经由亲水层91将第二硅基板55的上表面55b暴露在氮等离子体或者氧等离子体中，从而使该上表面55b活性化。
接下来，对直至获得图39(a)所示的剖面构造的工序进行说明。
首先，通过切割将第一硅基板51与第二硅基板55的每一个分片化。
然后，通过等离子体活性化接合法，将这些硅基板51、52的各上表面51b、55b彼此接合。在该等离子体活性化接合法中，例如，对各硅基板51、55以约300℃左右的温度加热两小时～三小时左右，从而将第一硅基板51与第二硅基板55接合。
此时，在本实施方式中，从第一硅基板51的上表面51b预先除去疏水层92，因此能够防止疏水层92成为原因而降低各硅基板51、55的接合强度。
之后，进行在第一实施方式中说明的图9(b)～图10(b)所示的工序，从而获得图39(b)所示的第一基板25的基本构造。
在该第一基板25的空洞S经由第一开口25x供给有水等制冷剂C。
(第三例)
图40～图43是第三例所涉及的第一基板25的制造中途的剖视图。
即使在本例中，也与第二例相同地，通过CMP法使第一硅基板51的上表面51b露出。
首先，如图40(a)所示，与第二例(参照图36(b))相同地，在硬掩模65与凹部51a的每一个的表面形成疏水层92。
接下来，如图40(b)所示，在疏水层92的上方形成抗蚀膜68，从而利用抗蚀膜68覆盖凹部51a与硬掩模65。
接着，如图41(a)所示，向化学机械研磨(CMP)装置的研磨垫67的上方供给浆液，并且使抗蚀膜68与研磨垫67滑动接触。
而且，通过化学机械研磨法对抗蚀膜68进行研磨，从而如图41(b)所示，使硬掩模65露出。
在最终工序中使用的浆液不被特别地限定。但是，优选使用抗蚀膜68的蚀刻速率比硬掩模65快的浆液，从而在硬掩模65的上方使研磨停止，从而因研磨带来的损伤不会波及第一硅基板51的上表面51b。作为上述的浆液，例如存在日立化成株式会社制的HS-J700-1。
接下来，如图42(a)所示，通过湿式蚀刻除去硬掩模65，从而使第一硅基板51的上表面51b露出。此外，作为在该湿式蚀刻中使用的蚀刻液，例如存在氟酸。
在本例中，如上通过湿式蚀刻除去硬掩模65，因此在除去硬掩模65时，在上表面51b不会产生机械式的损伤，从而能够防止因该损伤而引起上表面51b粗糙。
然后，如图42(b)所示，除去抗蚀膜68。
之后，进行在第二例中说明的图38(a)～图39(b)的工序，完成图43所示的第一基板25的基本构造。
各硅基板51、55通过等离子体活性化接合法被接合，但在本例中，如上所述，上表面51b不会产生机械式的损伤，因此能够将各硅基板51、55良好地接合。
(第四例)
在本例中，以下使第一硅基板51的上表面51b选择性地活性化。
图44～图45是本例所涉及的第一基板25的制造中途的剖视图。
首先，如图44(a)所示，进行在第一例中说明的图31(a)～图31(b)的工序，从而制成在第一硅基板51的凹部51a与上表面51b分别形成疏水层92的构造。
接下来，如图44(b)所示，利用硅基板等的掩模70覆盖凹部51a。然后，仅将未被掩模70覆盖的部分的上表面51b选择性地暴露在氮等离子体或者氧等离子体中，从而从上表面51b除去疏水层92，并且使该上表面55b活性化。
由此，防止凹部51a内的疏水层92因等离子体而劣化，并且能够仅使第一硅基板51的上表面51b选择性地活性化。
此外，代替上述的氮等离子体、氧等离子体，也可以使上表面55b暴露在氩等离子束中，从而使该上表面51b活性化。
然后，进行在第二例中说明的图38(b)～图39(b)所示的工序，从而完成图45所示的第一基板25的基本构造。
(第五例)
在第一例中，如参照图31(b)说明的那样，使用氟酸、氟类的涂膜材料在凹部51a的表面形成疏水层92。代替上述的化学处理，在本例中物理地形成疏水层92。
图46是用于对本例所涉及的疏水层的形成方法进行说明的剖视图。
如图46所示，在本例中，在凹部51a的表面形成微细的多个槽51x，将这些槽51x设为疏水层92。
槽51x的宽度D1为约1nm～20nm左右，邻接的槽51x的间隔D2为约500nm～1000nm左右。另外，槽51x的深度D3为约500nm～1000nm左右。
这样微细的槽51x的图案也被称为纳米图案，将未图示的抗蚀掩模设为掩模而对凹部51a的表面进行干式蚀刻，从而能够形成。
据此，不需要为了使凹部51a的表面疏水化而将该表面暴露在氟酸中的工序。
(第六例)
在本例中，如下进一步有效地防止空间S被制冷剂C堆满。
图47～图48是本例所涉及的第一基板25的制造中途的剖视图。
首先，进行第二例的图36(a)～图37(b)的工序，从而如图47(a)所示，获得在第一硅基板51的凹部51a的表面形成疏水层92的构造。此外，在该阶段，只要在凹部51a的表面形成有疏水层92即可，也可以使用上述的第一例、第三例～第四例的任意的方法在凹部51a的表面形成疏水层92。
接下来，如图47(b)所示，形成各突起51d的上表面51b的周缘露出的抗蚀膜71。然后，将该抗蚀膜71设为掩模并对各突起51d的上表面51b的周缘进行干式蚀刻，从而在上表面51b形成凸部51y。作为能够在该干式蚀刻中使用的气体，例如，存在SF6气体与C4F8气体的混合气体。
然后，除去抗蚀膜71。
然后，进行在第二例中说明的图38(a)～图39(b)的工序，从而完成图48所示的第一基板25的基本构造。
在该第一基板25中，凸部51y的上表面51b与第二硅基板55的上表面55b通过等离子体活性化接合法被接合。然后，以贯通凸部51y的方式设置有第二导体柱塞32。
图49是凸部51y及其周围的放大剖视图。
如图49所示，设置凸部51y，从而在凸部51y的横向产生间隙K。因此，即使制冷剂C欲爬上空洞S的上方，制冷剂C也被间隙K捕获，从而能够有效地抑制空洞S被制冷剂C堆满。
并且，与第二硅基板55的上表面55b的宽度D5比较，凸部51y的上表面51b的宽度D4较窄，因此即使各硅基板51、55错位，凸部51y也难以从第二硅基板55的上表面55b突出。其结果，容易使第二导体柱塞32贯通凸部51y与上表面55b进行接合的部分，从而能够缓和各硅基板51、55的对位精度。

Claims (23)

1.一种半导体装置，其特征在于，具有：
第一半导体元件；
第一基板，其设置于所述第一半导体元件的上方，并具备被减压的空洞；
制冷剂，其收容于所述空洞的内部；
第二半导体元件，其设置于所述第一基板的上方；以及
散热部件，其与所述第一基板热连接，并设置有与所述空洞连接的孔。
2.根据权利要求1所述的半导体装置，其特征在于，
所述第一基板具有从所述第二半导体元件突出的上表面，
所述散热部件具有连接于从所述第二半导体元件突出的部分的所述上表面的第一下表面。
3.根据权利要求2所述的半导体装置，其特征在于，
所述散热部件在比所述第一下表面高的位置具有第二下表面，
在所述第二下表面连接有所述第二半导体元件的上表面。
4.根据权利要求1～3中任一项所述的半导体装置，其特征在于，
在所述散热部件设置有与所述孔连接的配管。
5.根据权利要求1～3中任一项所述的半导体元件，其特征在于，
进一步具有设置于所述第二半导体元件的上方的第二基板。
6.根据权利要求1～5中任一项所述的半导体装置，其特征在于，
所述第一基板在所述空洞的内表面具有保持所述制冷剂的液芯。
7.根据权利要求1～6中任一项所述的半导体装置，其特征在于，
所述空洞被划分成从所述第一基板的中央向周缘延伸的多个沟道。
8.根据权利要求1～7中任一项所述的半导体装置，其特征在于，
所述第一基板在所述空洞的内侧具有柱。
9.根据权利要求1～8中任一项所述的半导体装置，其特征在于，
进一步具有贯通所述第一基板的导体柱塞，
所述第一半导体元件与所述第二半导体元件经由所述导体柱塞被电连接。
10.根据权利要求9所述的半导体装置，其特征在于，
多个所述导体柱塞设置为俯视时相互隔开间隔，
在所述第一半导体元件的上方的所述空洞内，设置有填充该空洞的一部分，并且供多个所述导体柱塞通过的填充体。
11.根据权利要求1～9中任一项所述的半导体装置，其特征在于，
所述空洞在俯视时比所述第一半导体元件大。
12.根据权利要求1～11中任一项所述的半导体装置，其特征在于，
所述空洞的表面具有靠所述第一半导体元件近的底面和靠所述第二半导体元件近的顶面，
所述底面的亲水性比所述顶面的亲水性高。
13.一种电子设备，具备半导体装置，其中，所述半导体装置具有：
第一半导体元件；
基板，其设置于所述第一半导体元件的上方，并具备被减压的空洞；
制冷剂，其收容于所述空洞的内部；
第二半导体元件，其设置于所述基板的上方；以及
散热部件，其与所述基板热连接，并设置有与所述空洞连接的孔。
14.根据权利要求13所述的电子设备，其特征在于，
所述空洞的表面具有靠所述第一半导体元件近的底面和靠所述第二半导体元件近的顶面，
所述底面的亲水性比所述顶面的亲水性高。
15.一种半导体装置的制造方法，具有：
在第一半导体元件的上方固定在内部具备空洞的基板的工序；
在所述基板的上方固定第二半导体元件的工序；
在所述基板热连接设置有与所述空洞连接的孔的散热部件的工序；
从所述孔向所述空洞供给制冷剂的工序；
在供给所述制冷剂后，经所述孔对所述空洞减压的工序；以及
在对所述空洞减压后闭塞所述孔的工序。
16.根据权利要求15所述的半导体装置的制造方法，其特征在于，
所述空洞的表面具有靠所述第一半导体元件近的底面和靠所述第二半导体元件近的顶面，
进一步具有使所述底面的亲水性比所述顶面的亲水性高的工序。
17.根据权利要求16所述的半导体装置的制造方法，其特征在于，进一步具有：
在第一硅基板的第一上表面形成具备所述空洞的所述顶面的凹部的工序；以及
将所述第一硅基板的所述第一上表面与第二硅基板的第二上表面接合，从而制成在内部具备所述空洞的所述基板的工序，
使所述底面的亲水性比所述顶面的亲水性高的工序通过使所述凹部的表面疏水化而进行。
18.根据权利要求17所述的半导体装置的制造方法，其特征在于，
形成所述凹部的工序具有：
在所述第一上表面形成硬掩模的工序；
对未被所述硬掩模覆盖的部分的所述第一上表面进行蚀刻，从而形成所述凹部的工序；以及
在所述疏水化后除去所述硬掩模的工序。
19.根据权利要求18所述的半导体装置的制造方法，其特征在于，
除去所述硬掩模的工序，使用所述硬掩模的蚀刻速率比所述第一硅基板的蚀刻速率快的浆液，并通过化学机械研磨法除去所述硬掩模来进行。
20.根据权利要求19所述的半导体装置的制造方法，其特征在于，
所述浆液由不包含磨粒的药液构成。
21.根据权利要求18所述的半导体装置的制造方法，其特征在于，
除去所述硬掩模的工序进一步具有：
用抗蚀膜覆盖所述凹部与所述硬掩模的工序；
在用所述抗蚀膜覆盖后，通过化学机械研磨法研磨所述抗蚀膜，使所述硬掩模露出的工序；以及
在使所述硬掩模露出后，用所述抗蚀膜覆盖所述凹部，并且蚀刻而除去所述硬掩模的工序。
22.根据权利要求17所述的半导体装置的制造方法，其特征在于，
使所述底面的亲水性比所述顶面的亲水性高的工序通过使所述凹部的所述表面与所述第一上表面疏水化而进行，
进一步具有在所述疏水化后，用掩模覆盖所述凹部，并且将未被所述掩模覆盖的部分的所述第一上表面暴露在等离子体或者离子束中的工序。
23.根据权利要求17所述的半导体装置的制造方法，其特征在于，
进一步具有在所述第一上表面形成凸部的工序，
在将所述第一上表面与所述第二上表面接合的工序中，将所述凸部的上表面与所述第二上表面接合。
CN201480027129.XA 2013-05-17 2014-01-24 半导体装置及其制造方法、以及电子设备 Pending CN105210185A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2013104824 2013-05-17
JP2013-104824 2013-05-17
PCT/JP2014/051524 WO2014185088A1 (ja) 2013-05-17 2014-01-24 半導体装置とその製造方法、及び電子機器

Publications (1)

Publication Number Publication Date
CN105210185A true CN105210185A (zh) 2015-12-30

Family

ID=51898076

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201480027129.XA Pending CN105210185A (zh) 2013-05-17 2014-01-24 半导体装置及其制造方法、以及电子设备

Country Status (4)

Country Link
US (1) US9711433B2 (zh)
JP (1) JPWO2014185088A1 (zh)
CN (1) CN105210185A (zh)
WO (1) WO2014185088A1 (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107863333A (zh) * 2017-11-15 2018-03-30 贵州贵芯半导体有限公司 高散热等线距堆栈芯片封装结构及其封装方法
CN108172324A (zh) * 2017-12-25 2018-06-15 北京天诚同创电气有限公司 自冷导电体及电力设备
TWI653919B (zh) 2017-08-10 2019-03-11 晶巧股份有限公司 高散熱等線距堆疊晶片封裝結構和方法
CN113257762A (zh) * 2021-03-03 2021-08-13 中国科学院微电子研究所 热管理监控模块

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10867887B2 (en) * 2014-07-29 2020-12-15 Massachusetts Institute Of Technology Enhanced flow boiling heat transfer in microchannels with structured surfaces
US9818726B2 (en) * 2015-12-28 2017-11-14 International Business Machines Corporation Chip stack cooling structure
TWI598766B (zh) * 2016-03-14 2017-09-11 神雲科技股份有限公司 防竄改系統及其防竄改電路
US9960150B2 (en) * 2016-06-13 2018-05-01 Micron Technology, Inc. Semiconductor device assembly with through-mold cooling channel formed in encapsulant
US9773741B1 (en) 2016-08-17 2017-09-26 Qualcomm Incorporated Bondable device including a hydrophilic layer
US10607963B2 (en) * 2016-09-15 2020-03-31 International Business Machines Corporation Chip package for two-phase cooling and assembly process thereof
US10159165B2 (en) * 2017-02-02 2018-12-18 Qualcomm Incorporated Evaporative cooling solution for handheld electronic devices
CN107331787B (zh) * 2017-06-26 2019-06-21 京东方科技集团股份有限公司 封装盖板、有机发光显示器及其制备方法
US11688665B2 (en) 2018-06-13 2023-06-27 Intel Corporation Thermal management solutions for stacked integrated circuit devices
US11482472B2 (en) 2018-06-13 2022-10-25 Intel Corporation Thermal management solutions for stacked integrated circuit devices
US10872835B1 (en) * 2019-07-03 2020-12-22 Micron Technology, Inc. Semiconductor assemblies including vertically integrated circuits and methods of manufacturing the same
CN215935363U (zh) * 2020-09-02 2022-03-01 春鸿电子科技(重庆)有限公司 液冷头
FR3128822A1 (fr) * 2021-11-04 2023-05-05 Commissariat A L'energie Atomique Et Aux Energies Alternatives Chambre à vapeur
US20230341910A1 (en) * 2022-04-20 2023-10-26 Microsoft Technology Licensing, Llc 3-d structured two-phase microfluidic cooling with nano structured boiling enhancement coating

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012089642A (ja) * 2010-10-19 2012-05-10 Fujitsu Ltd 電子装置、半導体装置、サーマルインターポーザ及びその製造方法
CN202632192U (zh) * 2011-04-25 2012-12-26 谷歌公司 用于电子设备的热虹吸管系统和服务器支架分总成
JP3181382U (ja) * 2012-11-22 2013-01-31 奇▲こう▼科技股▲ふん▼有限公司 放熱装置
CN202889855U (zh) * 2010-01-18 2013-04-17 日本莫仕股份有限公司 热传输单元和电子设备

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2598129B2 (ja) * 1989-05-18 1997-04-09 三菱電機株式会社 半導体装置
JP3181382B2 (ja) 1992-07-15 2001-07-03 株式会社アマダ 折曲げ加工機のワーク位置決め装置
US5458716A (en) * 1994-05-25 1995-10-17 Texas Instruments Incorporated Methods for manufacturing a thermally enhanced molded cavity package having a parallel lid
JP3471111B2 (ja) * 1995-03-20 2003-11-25 三菱電機株式会社 半導体装置
US6890798B2 (en) * 1999-06-08 2005-05-10 Intel Corporation Stacked chip packaging
US6414867B2 (en) * 2000-02-16 2002-07-02 Hitachi, Ltd. Power inverter
US20050168947A1 (en) * 2003-12-11 2005-08-04 Mok Lawrence S. Chip packaging module with active cooling mechanisms
JP4354270B2 (ja) 2003-12-22 2009-10-28 株式会社フジクラ ベーパーチャンバー
US7411281B2 (en) * 2004-06-21 2008-08-12 Broadcom Corporation Integrated circuit device package having both wire bond and flip-chip interconnections and method of making the same
US7196411B2 (en) * 2004-09-17 2007-03-27 Taiwan Semiconductor Manufacturing Company, Ltd. Heat dissipation for chip-on-chip IC packages
CN100543975C (zh) * 2005-04-21 2009-09-23 日本轻金属株式会社 液冷套
SG175551A1 (en) * 2006-09-21 2011-11-28 Agency Science Tech & Res Electronic package and method of assembling the same
JP2008153423A (ja) 2006-12-18 2008-07-03 Yaskawa Electric Corp ベーパチャンバおよびそれを用いた電子装置
JP5024600B2 (ja) * 2007-01-11 2012-09-12 アイシン・エィ・ダブリュ株式会社 発熱体冷却構造及びその構造を備えた駆動装置
JP5120605B2 (ja) * 2007-05-22 2013-01-16 アイシン・エィ・ダブリュ株式会社 半導体モジュール及びインバータ装置
US7592697B2 (en) * 2007-08-27 2009-09-22 Intel Corporation Microelectronic package and method of cooling same
JP5061065B2 (ja) * 2008-08-26 2012-10-31 株式会社豊田自動織機 液冷式冷却装置
JP5449801B2 (ja) * 2008-09-04 2014-03-19 日本モレックス株式会社 熱輸送ユニットおよび電子機器
US7964951B2 (en) 2009-03-16 2011-06-21 Ati Technologies Ulc Multi-die semiconductor package with heat spreader
JP5447080B2 (ja) * 2010-03-26 2014-03-19 富士通株式会社 半導体パッケージ及び半導体装置
JP5790039B2 (ja) * 2010-07-23 2015-10-07 富士電機株式会社 半導体装置
US20130069218A1 (en) * 2011-09-20 2013-03-21 Stmicroelectronics Asia Pacific Pte Ltd. High density package interconnect with copper heat spreader and method of making the same
US8987893B1 (en) * 2011-10-18 2015-03-24 Marvell International Ltd. Heat dissipating interposers
KR102167599B1 (ko) * 2014-03-04 2020-10-19 에스케이하이닉스 주식회사 칩 스택 임베디드 패키지

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN202889855U (zh) * 2010-01-18 2013-04-17 日本莫仕股份有限公司 热传输单元和电子设备
JP2012089642A (ja) * 2010-10-19 2012-05-10 Fujitsu Ltd 電子装置、半導体装置、サーマルインターポーザ及びその製造方法
CN202632192U (zh) * 2011-04-25 2012-12-26 谷歌公司 用于电子设备的热虹吸管系统和服务器支架分总成
JP3181382U (ja) * 2012-11-22 2013-01-31 奇▲こう▼科技股▲ふん▼有限公司 放熱装置

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI653919B (zh) 2017-08-10 2019-03-11 晶巧股份有限公司 高散熱等線距堆疊晶片封裝結構和方法
CN107863333A (zh) * 2017-11-15 2018-03-30 贵州贵芯半导体有限公司 高散热等线距堆栈芯片封装结构及其封装方法
CN108172324A (zh) * 2017-12-25 2018-06-15 北京天诚同创电气有限公司 自冷导电体及电力设备
CN108172324B (zh) * 2017-12-25 2020-02-07 北京天诚同创电气有限公司 自冷导电体及电力设备
CN113257762A (zh) * 2021-03-03 2021-08-13 中国科学院微电子研究所 热管理监控模块
CN113257762B (zh) * 2021-03-03 2022-07-22 中国科学院微电子研究所 热管理监控模块

Also Published As

Publication number Publication date
US20160056089A1 (en) 2016-02-25
US9711433B2 (en) 2017-07-18
WO2014185088A1 (ja) 2014-11-20
JPWO2014185088A1 (ja) 2017-02-23

Similar Documents

Publication Publication Date Title
CN105210185A (zh) 半导体装置及其制造方法、以及电子设备
JP6233125B2 (ja) ループ型ヒートパイプとその製造方法、及び電子機器
EP2973697B1 (en) Method of creating a coolant channel in a semiconductor wafer assembly
JP6146484B2 (ja) ループ型ヒートパイプとその製造方法、及び電子機器
US10170392B2 (en) Wafer level integration for embedded cooling
US20080264604A1 (en) Cooling appartaus, cooled electronic module and methods of fabrication employing a manifold structure with interleaved coolant inlet and outlet passageways
CN100440418C (zh) 电子热泵装置、应用该装置的电子机器及热泵模块
US11355412B2 (en) Stacked silicon package assembly having thermal management
US20210310745A1 (en) Heat pipe and method for manufacturing same
US10006720B2 (en) System for using active and passive cooling for high power thermal management
JP6169969B2 (ja) 冷却装置及びその製造方法
US20140160682A1 (en) Electronic component and fabrication process of this electronic component
EP3539156A1 (en) Method and device for spreading high heat fluxes in thermal ground planes
US10018428B2 (en) Method and apparatus for heat spreaders having a vapor chamber with a wick structure to promote incipient boiling
JP4730624B2 (ja) 沸騰冷却装置
KR20110106942A (ko) 비등 냉각 장치
JP2010216676A (ja) 冷却基板
JP6852352B2 (ja) ループヒートパイプ及び電子機器
JP2014120516A (ja) 半導体装置
CN109841578A (zh) 半导体封装结构
JP6160128B2 (ja) ３次元積層半導体装置
US20230132980A1 (en) Vapor chamber
KR20190086504A (ko) 실장 헤드
CN110289241B (zh) 静电卡盘及其制作方法、工艺腔室和半导体处理设备
JP5707884B2 (ja) マイクロポンプ及びこれを用いた半導体装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20151230

WD01 Invention patent application deemed withdrawn after publication