CN105190586B - 用于串行通信的系统和方法 - Google Patents

Abstract

本公开包括适于在无线通信设备以及其他应用中使用的点对点双线串行接口(TSI)。TSI可以采用提供多个帧格式的协议来达成以减少的等待时间递送一种类型的消息并且以增加的等待时间递送其他消息。此外，尽管主电路发起读取，但是从电路可以在TSI上实时地发信令通知主电路。

Description

用于串行通信的系统和方法

相关申请

本申请要求于2013年3月14日提交的题为“Systems And Methods For SerialCommunication(用于串行通信的系统和方法)”的美国专利申请No.13/829,748的权益和优先权，该美国专利申请被转让给本申请受让人并通过引用全部纳入于此。

发明领域

本发明一般涉及被配置成与集成电路联用的串行通信系统，例如被配置成用于在各组件之间使用双线总线接口来进行串行通信的串行通信系统。

发明背景

电子组件往往以基于芯片组的设计架构为特征，在该设计架构中一群集成电路(IC)一起工作，其中每个芯片被配置成执行特定功能。例如，在无线通信设备的上下文中，基带处理器可以与一个或多个射频(RF)组件或其他组件对接。基带处理器可以(往往以数字格式)生成和接收基带信号。一个或多个集成电路(IC)可被部署以提供各种功能，诸如模数转换、数模转换、滤波、放大、上变频、下变频、以及许多其他功能。各种参数和命令可以在这些设备之间写入，诸如关于提供各个附属组件的协调和控制功能的基带处理器的各种参数和命令。类似地，基带处理器可能需要从一个或多个辅助组件(诸如RF IC)接收(即，读取)参数和其他数据。尽管是在无线通信设备的上下文中来描述的，但是也可以在通信领域之外的设备中部署类似的关系。

例如，在移动无线通信设备中，可以在一块芯片上提供主机CPU和相关联的电路系统，而RF收发机可以在另一块芯片上提供。此类设计可能需要芯片之间的一个或多个合适的接口以允许数据传递。通常，这些接口经受各种要求，包括带宽和等待时间。取决于接口的设计，该接口可以包括一条或多条导线。由于每条线或导线消耗经连通的IC的输入/输出管脚，因而减少由接口采用的导线的数目同时仍然满足重要的性能特性是合乎需要的。

在现有技术中已部署了串行总线接口(SBI)协议，该SBI协议使用三个信号来执行主设备与一个或多个从设备之间的通信(即，3线接口)。虽然SBI协议允许多个从设备共享一个接口，但是一些组件已表现出对共享接口上的其他组件的活动的敏感性。因此，已部署了具有单个主设备和单个从设备的一些SBI接口，以避免此类干扰。如所描述地，添加附加接口可以要求针对每个附加接口将三个管脚(或焊盘)添加至主设备。由于增加的管芯大小、增加的管脚计数等，这可能会增加附加的复杂度和/或成本。其他常规的串行接口可能具有甚至更高的管脚要求。

因此，存在对适于控制RF收发机模块以及其他应用的双线点对点串行接口的需要。还存在对能够以减少的等待时间来优先递送一些类型的信息的接口的需要。此外，存在对具有减少的管脚计数的串行通信系统的需要。本公开的系统和方法满足这些以及其他需要。

发明概述

本说明书公开了用于通过包括第一线和第二线的双线接口来在主电路与从电路之间进行通信的方法。此类方法可以包括：在第一线不由主电路驱动并且不由从电路驱动时将第一线偏置到第一逻辑值；由主电路以第一逻辑值驱动第二线；向从电路提供对第一线的控制权；由主电路在第二线上驱动时钟信号；由从电路检测该时钟信号；由主电路在第一线上驱动第一位序列；以及由从电路对第一位序列进行采样。此外，从电路可以基于命令前缀的值来确定从电路处的命令前缀的长度和身份。另外，第一位序列可以包括跟随在命令前缀之后的数据字段，该数据字段具有预定义数目的数据位。

在另一方面，第一位序列可以包括跟随在命令前缀之后的长度字段和数据字段，该长度字段指定数据字段中数据位的数目。另外，对第一线的控制权可以在驱动了第一位序列之后被返回给从电路。此外，在对第一线的控制权被返回给从电路之后，该从电路可以在第一线上驱动第二位序列。

本公开的方法还可以包括：在第二线上驱动时钟信号之前由从电路将第一线驱动到第二逻辑值；以及由主电路检测第一线上的第二逻辑值，其中主电路在检测到第二逻辑值之际在第二线上驱动时钟信号。此外，第一位序列可以包括由1位构成的命令前缀以及跟随在该命令前缀之后的数据字段，该数据字段具有预定义数目的位。另外，主电路可以在驱动第一位序列之前检测错误，以使得第一位序列可以包括命令前缀，该命令前缀具有由主电路以第一逻辑值驱动的第一位和根据第一线偏置以第一逻辑值驱动的多个相继位。在此类实施例中，从电路可以基于命令前缀的位的值来确定命令的长度和身份，并且可以在对第一线的控制权被返回给从电路之后在第一线上驱动具有预定义模式的第二位序列。作为响应，主电路可以通过主电路检测预定义模式，并且基于检测到该预定义模式来以第一逻辑值驱动第二线。

在另一方面，该方法可以包括：驱动命令前缀，驱动跟随在命令前缀之后的数据字段，以及驱动在无线通信设备的基带处理器中实现的主电路与在无线收发机中实现的从电路之间的接收增益调整。此外，可以在第二线上驱动时钟信号之前由从电路将第一线驱动到第二逻辑值，主电路可以检测第一线上的第二逻辑值，以使得主电路可以基于检测到第二逻辑值来在第二线上驱动时钟信号。无线收发机可以检测射频(RF)饱和状况，以使得从电路响应于该检测而将第一线驱动到第二逻辑值。

在又一方面，驱动第一位序列可以包括在无线通信设备的基带处理器中实现的主电路与在蓝牙收发机中实现的从电路之间驱动共存消息。

本公开还包括通信系统，诸如具有主电路、从电路、主电路与从电路之间的第一线、以及主电路与从电路之间的第二线的串行通信接口，其中该接口可以在第一线不由主电路驱动并且不由从电路驱动时将第一线偏置到第一逻辑值，其中主电路可以选择性地用时钟信号和第一逻辑值中的一者来驱动第二线，其中从电路可以在主电路正以第一逻辑值驱动第二线时控制第一线，其中主电路可以在第二线上驱动时钟信号之后在第一线上向从电路传送第一位序列，并且其中从电路可以在第二线上检测到时钟信号之后对第一位序列进行采样。从电路可以基于命令前缀的值来确定从电路处的命令的长度和身份。另外，第一位序列可以包括跟随在命令前缀之后的数据字段，该数据字段具有预定义数目的数据位。

在另一方面，第一位序列可以包括跟随在命令前缀之后的长度字段和数据字段，该长度字段指定数据字段中的数据位的数目。另外，对第一线的控制权可以在驱动了第一位序列之后被返回给从电路。此外，在对第一线的控制权被返回给从电路之后，该从电路可以在第一线上驱动第二位序列。

在另一方面，从电路可以在主电路正以第一逻辑值驱动第二线时将第一线驱动到第二逻辑值，并且主电路可以检测第一线上的第二逻辑值以及在检测到第二逻辑值之际在第二线上驱动时钟信号。此外，第一位序列可以包括由1位构成的命令前缀以及跟随在该命令前缀之后的数据字段，该数据字段具有预定义数目的位。另外，主电路可以在驱动第一位序列之前检测错误，以使得第一位序列可以包括命令前缀，该命令前缀具有由主电路以第一逻辑值驱动的第一位和根据第一线偏置以第一逻辑值驱动的多个相继位。在此类实施例中，从电路可以基于命令前缀的值来确定命令的长度和身份，并且可以在对第一线的控制权被返回给从电路之后在第一线上驱动具有预定义模式的第二位序列。作为响应，主电路可以检测由主电路预定义的模式，并且基于检测到该预定义模式来以第一逻辑值驱动第二线。

在一个实施例中，主电路可以在无线通信设备的基带处理器中实现，并且从电路可以在无线收发机中实现。例如，主电路可以通过驱动命令前缀、驱动跟随在命令前缀之后的数据字段、以及驱动无线收发机的接收增益调整来驱动第一位序列。此外，从电路可以将第一线驱动到第二逻辑值并且主电路可以检测第一线上的第二逻辑值，以使得主电路可以基于检测到第二逻辑值来在第二线上驱动时钟信号。无线收发机可以检测射频(RF)饱和状况，以使得从电路响应于该检测而将第一线驱动到第二逻辑值。

在又一实施例中，主电路可以在无线通信设备的基带处理器中实现，从电路可以在蓝牙收发机中实现，并且主电路可以通过驱动共存消息来驱动第一位序列。

本公开还包括串行通信接口，该串行通信接口包括主电路、从电路、主电路与从电路之间的第一线、主电路与从电路之间的第二线、用于在第一线不由主电路驱动并且不由从电路驱动时将第一线偏置到第一逻辑值的装置、用于由主电路以第一逻辑值驱动第二线的装置、用于向从电路提供对第一线的控制权的装置、用于由主电路在第二线上驱动时钟信号的装置、用于由主电路在第一线上驱动第一位序列的装置、用于由从电路检测时钟信号的装置、以及用于由从电路对第一位序列进行采样的装置。

此外，从电路可以包括用于基于命令前缀的值来确定命令前缀的长度和身份的装置。另外，第一位序列可以包括跟随在命令前缀之后的数据字段，该数据字段具有预定义数目的数据位。

在另一方面，第一位序列可以包括跟随在命令前缀之后的长度字段和数据字段，该长度字段指定数据字段中的数据位的数目。另外，可以包括用于在驱动了第一位序列之后将对第一线的控制权返回给从电路的装置。此外，从电路可以包括用于在对第一线的控制权返回给从电路之后在第一线上驱动第二位序列的装置。

该串行通信接口还可以包括：用于在第二线上驱动时钟信号之前由从电路将第一线驱动到第二逻辑值的装置；以及用于由主电路检测第一线上的第二逻辑值的装置，其中主电路在检测到第二逻辑值之际在第二线上驱动时钟信号。此外，第一位序列可以包括由1位构成的命令前缀以及跟随在该命令前缀之后的数据字段，该数据字段具有预定义数目的位。另外，主电路可以包括用于在驱动第一位序列之前检测错误，以使得第一位序列可以包括命令前缀的装置，该命令前缀具有由主电路以第一逻辑值驱动的第一位和根据第一线偏置以第一逻辑值驱动的多个相继位。在此类实施例中，从电路可以包括用于基于命令前缀的值来确定命令的长度和身份的装置，以及用于在对第一线的控制权被返回给从电路之后在第一线上驱动具有预定义模式的第二位序列的装置。作为响应，主电路可以包括用于通过主电路检测预定义模式的装置，以及用于在检测到该预定义模式之际以第一逻辑值驱动第二线的装置。

在另一方面，主电路可以包括：用于驱动命令前缀的装置，用于驱动跟随在命令前缀之后的数据字段的装置，以及用于驱动在无线通信设备的基带处理器中实现的主电路与在无线收发机中实现的从电路之间的接收增益调整的装置。此外，从电路可以包括用于在第二线上驱动时钟信号之前将第一线驱动到第二逻辑值的装置，主电路可以包括用于检测第一线上的第二逻辑值，以使得主电路可以在检测到第二逻辑值之际在第二线上驱动时钟信号的装置。无线收发机可以检测射频(RF)饱和状况，以使得从电路响应于该检测而将第一线驱动到第二逻辑值。

在又一方面，驱动第一位序列可以包括在无线通信设备的基带处理器中实现的主电路与在蓝牙收发机中实现的从电路之间驱动共存消息。

附图简述

从如在附图中所解说的本发明优选实施例的以下更具体的描述，进一步的特征和优势将变得明了，并且其中相同附图标记一般贯穿这些视图始终指代相同部分或元素，并且其中：

图1示意性地描绘了根据本发明的一实施例的实现双线串行接口的无线通信设备的功能框；

图2示意性地描绘了根据本发明的一实施例的双线串行接口上由从电路发起的信令；

图3示意性地描绘了根据本发明的一实施例的双线串行接口上与写命令相对应的信令；

图4示意性地描绘了根据本发明的一实施例的双线串行接口上与读命令相对应的信令；

图5示意性地描绘了根据本发明的一实施例的短写帧；

图6示意性地描绘了根据本发明的一实施例的长写帧；

图7示意性地描绘了根据本发明的一实施例的主读帧；

图8示意性地描绘了根据本发明的一实施例的具有数据的从写帧；

图9示意性地描绘了根据本发明的一实施例的不具有数据的从写帧；

图10示意性地描绘了根据本发明的一实施例的同步帧；

图11示意性地描绘了根据本发明的一实施例的双线串行接口上与同步帧的传输相对应的信令；

图12示意性地描绘了根据本发明的一实施例的双线串行接口上与恢复模式相对应的信令；

图13示意性地描绘了根据本发明的一实施例的双线串行接口上与涉及同步帧的错误恢复操作相对应的信令；以及

图14是表示根据本发明的一实施例的用于使用双线串行接口来进行通信的例程的流程图。

发明详细描述

首先，应理解，本公开不限于具体例示的素材、架构、例程、方法或结构，因为其显然可以有所变化。由此，尽管与本文所描述的那些内容类似或等效的数个此类可选项可在本公开的实践或实施例中使用，但是本文中描述了优选的素材和方法。

还应理解，本文中使用的术语仅仅出于描述本公开的特定实施例的目的而非旨在用于限定。

下面结合附图阐述的详细描述旨在作为本发明的示例性实施例的描述，而非旨在表示能在其中实践本发明的仅有示例性实施例。贯穿本描述使用的术语“示例性”意指“用作示例、实例或解说”，并且不应当一定要解释成优于或胜过其他示例性实施例。本详细描述包括具体细节以提供对本说明书的示例性实施例的透彻理解。对于本领域技术人员将显而易见的是，没有这些具体细节也可实践本说明书的示例性实施例。在一些实例中，公知的结构和设备以框图形式示出以免湮没本文中给出的示例性实施例的新颖性。

仅出于方便和清楚的目的，可关于附图或芯片实施例使用方向术语，诸如，顶、底、左、右、上、下、之上、以上、以下、之下、背面、后、和前。这些及类似方向术语不应当被解读为以任何方式限定本发明的范围。

在本说明书中并且在权利要求书中，将理解，当一元件被称为“连接至”或“耦合至”另一元件时，该元件可以直接连接或耦合至该另一元件或者可存在居间元件。相反，当一元件被称为“直接连接至”或“直接耦合至”另一元件时，不存在居间元件。

如以下描述中所使用的术语第二电平和第一电平、高和低、以及1和0可被用来描述各种逻辑状态，如本领域已知的。第二电平和第一电平的具体电压值是关于个体电路来任意性地定义的。此外，第二电平和第一电平的电压值可关于个体信号(诸如，时钟和数字数据信号)不同地定义。尽管已阐述了具体电路系统，但是本领域技术人员将领会，并非所有所公开的电路系统都是实践本发明所必需的。此外，某些众所周知的电路未被描述，以便保持专注于本发明。类似地，尽管本说明书在某些地方引述逻辑“0”和逻辑“1”、或者低和高，但本领域技术人员领会到这些逻辑值可以交换，且电路的其余部分相应地调整，而不影响本发明的操作。

接下来的详细描述中的一些部分是以规程、逻辑块、处理以及其它对计算机存储器内的数据位的操作的符号表示的形式来给出的。这些描述和表示是数据处理领域中的技术人员用来向该领域中的其他技术人员最有效地传达其工作实质的手段。在本申请中，规程、逻辑块、过程、或类似物被设想为是导向期望结果的自洽的步骤或指令序列。这些步骤是那些需要对物理量进行物理操纵的步骤。通常，尽管并非必然，这些量采取能够被存储、转移、组合、比较、以及以其他方式在计算机系统中被操纵的电或磁信号的形式。

本文中描述的一个或多个示例性实施例是在数字无线数据通信系统的上下文中阐述的。虽然在此上下文内使用是有利的，但是本发明的不同实施例可以被纳入到不同环境或配置中。一般而言，本文中描述的各种系统可以使用受软件控制的处理器、集成电路、或分立逻辑来形成。贯穿应用可能述及的数据、指令、命令、信息、信号、码元、和码片可有利地由电压、电流、电磁波、磁场或磁粒子、光场或光粒子、或其组合来表示。另外，每个框图中示出的框可以表示硬件或方法步骤。

可以采用本公开的诸方面的无线通信设备的示例可以包括任何合适类型的用户装备，诸如系统、订户单元、订户站、移动站、移动无线终端、移动设备、节点、设备、远程站、远程终端、终端、无线通信设备、无线通信装置或用户代理。无线通信设备的进一步示例包括移动设备，诸如蜂窝电话、无绳电话、会话发起协议(SIP)话机、智能电话、无线本地环路(WLL)站、个人数字助理(PDA)、膝上型设备、手持式通信设备、手持式计算设备、卫星无线电、无线调制解调器卡和/或用于在无线系统上进行通信的其它处理设备。此外，各实施例还可在本文中关于基站来描述。基站可用于与一个或多个无线节点进行通信，并且也可被称为接入点、节点、B节点、演进型B节点(eNB)、或其他合适的网络实体，并呈现与其相关联的功能性。基站在空中接口上与无线终端通信。该通信可以通过一个或多个扇区来发生。基站可通过将接收到的空中接口帧转换成网际协议(IP)分组来充当无线终端与接入网(其可包括IP网络)的其余部分之间的路由器。基站还可协调对空中接口属性的管理，并且还可以是有线网络与无线网络之间的网关。此外，无线通信设备可以采用任何合适的无线协议，包括例如长期演进(LTE)、码分多址(CDMA)网络、高速分组接入(HSPA(+))、高速下行链路分组接入(HSDPA)、全球移动通信系统(GSM)、增强型数据GSM环境(EDGE)、基于IEEE 802.11的无线局域网(WLAN)、(蓝牙)、无线通用串行总线(USB)、等等。

除非另行定义，否则在本文中所使用的所有技术和科学术语具有与本公开所属领域的普通技术人员所通常理解的相同的含义。

最后，如在本说明书及所附权利要求中使用的，单数形式“一”、“某”和“该”包括复数指示对象，除非内容清楚规定并非如此。

如以下将详细描述的，本公开包括适于在无线通信设备以及其他应用中使用的点对点双线串行接口(TSI)。TSI可以采用提供多个帧格式的协议来达成以减少的等待时间递送一种类型的消息并且以增加的等待时间递送其他消息。此外，尽管主电路发起读取，但是从电路可以在TSI上实时地发信令通知主电路。

为了帮助解说本公开的诸方面，图1中描绘了无线通信设备100的简化框图。如由此示例所展示的，基带处理器102可以与数个附属集成电路(IC)模块以及其他组件(出于清楚起见在这里未作解说)通信。由基带处理器102执行的典型功能包括对传入和传出信号的数字处理，以及各种其他类型的处理(包括运行各种应用)。基带处理器102可以包括各种组件，包括一个或多个微处理器、数字信号处理器、存储器、以及其他各种类型的通用或专用电路系统。此外，基带处理器102可以包括用于根据一个或多个通信规范或标准来接收和传送信号的各种组件，诸如编码器、交织器、调制器、解码器、解交织器、解调器、搜索器、以及各种其他组件，这些其他组件的示例在本领域中是公知的。根据需要，基带处理器102可以纳入数字电路系统、模拟电路系统、或两者的组合。

在此所描绘的实施例中，基带处理器102的第一WLAN物理层(PHY)主电路104被示为在TSI 110上与WLAN收发机108的第一WLAN PHY从电路106通信。类似地，第二WLAN物理层(PHY)主电路112在TSI 118上与WLAN收发机116的WLAN PHY从电路114通信。WLAN收发机108和116可被用于使用诸如多输入多输出(MIMO)、双频带双并发(DBDC)等技术来向无线通信设备100提供增强的能力。每个PHY层主电路可以与消息接发层交换信息以提供附加功能性，如以下将描述的。相应地，基带处理器102可以包括配置成与WLAN主电路104和WLAN主电路112接收和传送信息的消息接发层120。同样，每个WLAN收发机也可以实现如图所示的消息接发层，其中WLAN消息接发层122与从电路106通信并且WLAN消息接发层124与从电路114通信。

此外，在此实施例中，无线通信设备100也提供蓝牙功能性。由此，无线通信设备100包括蓝牙收发机126。为了帮助最小化蓝牙与WLAN系统之间的冲突，基带处理器102可以包括消息接发共存接口(MCI)主电路128，该MCI主电路128在TSI 132上与蓝牙收发机126的MCI从电路130通信以协调蓝牙和WLAN系统的操作。MCI主电路128可以与基带处理器102中的消息接发层120通信，并且MCI从电路130可以与蓝牙收发机126中实现的消息接发层134通信。

WLAN收发机108和116分别耦合至天线136和138，而蓝牙收发机126耦合至天线140。仅为了解说目的，针对每个收发机示出了一个天线，但是对于无线通信，可以根据需要使用每个收发机的多个天线，或者可以使用常规的天线切换技术来共享天线。取决于配置，每个收发机可以包括用于提供与RF信号的接收和传送相关联的各种功能的组件，诸如放大器、滤波器、混频器、振荡器、数模转换器(DAC)、模数转换器(ADC)等。对于根据标准的通信所必需的组件可以合理地纳入到多个收发机中，并且任何收发机可以包括可被共享以供与其他收发机联用的组件。此外，收发机仅是为解说目的而示出的，并且任何类型的附属IC可以根据需要通过TSI耦合至基带处理器102。

如图所示，每个TSI可以是单个主电路与单个从电路之间的源同步接口。此外，每个TSI可被实现为双线接口，以使得主电路和从电路通过数据线(DATA)和时钟线(CLK)来耦合。CLK可以由主电路驱动，并且DATA可以由主电路或从电路驱动以提供双向信息传递。当主电路或从电路都不活跃地驱动DATA时，DATA可被偏置到逻辑高值或逻辑低值。在一个方面，DATA可以用弱下拉电阻来实现以在主电路和从电路都不驱动时将其驱动到低。尽管以下描述的实施例是在源自于将DATA偏置到逻辑低的逻辑的上下文中的，但是这些技术可在必要时被适配成容适其中DATA诸如通过上拉电阻被偏置到高的配置。在一个实施例中，TSI可以容适约60MHz的工作时钟速度。

在以下的讨论中，在主电路和从电路的上下文中解释可在物理层(PHY)或上层(诸如消息接发层)处实现的合适信令协议的诸方面。由此，所引用的主电路可以是图1中描绘的任何主电路(包括WLAN PHY主电路104、WLAN PHY主电路112、和MCI主电路128)，或者在另一实施例中可以是任何其他合适的主电路。同样，所引用的从电路可以是图1中描绘的任何从电路(包括WLAN PHY从电路106、WLAN PHY从电路114、和MCI从电路130)，或者可以是任何其他合适的从电路。此外，消息接发层是关于其相应的主或从电路来描述的，并且因此可以包括基带处理器消息接发层120、WLAN消息接发层122、WLAN消息接发层124、蓝牙消息接发层134、或者任何其他合适的消息接发层。在其他实施例中，可能希望切换主和从角色。

通过采用本公开的技术，在CLK和DATA上在主电路与从电路之间交换的信号可被配置成提供具有以上讨论的期望性质的通信。主电路或从电路可以发起TSI上的通信。TSI可被配置成具有空闲状态，其中主电路将CLK驱动到逻辑低值并且从电路具有对DATA的控制权。

主电路正在将CLK驱动到低并且从电路具有对DATA的控制权时DATA的状态可被称为从断言(SL_ASSERT)信号。在空闲时，从电路将DATA驱动到低，从而解除断言SL_ASSERT。在一个方面，如图2中所示，从电路可以通过以逻辑高驱动DATA以断言SL_ASSERT来实时地发起与主电路的通信。TSI可被配置成使得从电路在空闲状态期间不活跃地将DATA驱动到低以减小总线争用的可能性，并且通过如所指示的那样经由下拉电阻将DATA驱动到低来将DATA驱动到低。当主电路检测到DATA为高并且不在CLK上提供定时信号时，主电路可被配置成将此信号模式作为对由从电路发起的消息接发交换的请求来对待。如以下将描述的，主电路可以将特定的解读附连至SL_ASSERT并且基于消息层的配置来以期望的方式进行响应。一般而言，从电路维持对DATA的控制权直至在CLK上检测到时钟信号的上升沿，该上升沿指示通信正从主电路传入。因此，从电路可以保持SL_ASSERT被断言直至检测到时钟信号。然而，从电路还可以独立地将DATA驱动到低以解除断言该信号并且重置接口。

在另一方面，主电路可以通过在CLK上提供时钟信号来发起与从电路的通信或者响应从电路。从电路可被配置成连续地监视CLK并且在CLK上发送的时钟信号的首个上升沿处释放对DATA的控制权。由主电路发送的通信可以包括用于写和读操作的总线命令。

主电路与从电路之间对DATA的控制权的转换可被称为总线切换。如图3和4中所示，读和写总线命令包括两个总线切换事件，一个是在从电路在CLK上检测到时钟信号之际向主电路释放对DATA的控制权时的开始处，而另一个是在由主电路发送的消息终止之后，以使得从电路可以传送ACK。

图3中描绘了由主电路发送的总线写命令的一个示例。如图所示，TSI最初可以在空闲状态中，其中从电路具有对DATA的控制权，从而允许选择性的SL_ASSERT信令。在CLK上开始时钟信号之后，主电路在CLK的首个下降沿处开始驱动DATA并且在每个后续下降时钟沿处发送N位消息(包括N位序列D0,D1,....,D(N-1))。进而，从电路在CLK的首个上升沿处释放对DATA的控制权，并且在CLK的第二个上升沿以及每个后续上升沿处对DATA进行采样。在N位消息之后，主电路可以发送奇偶校验位P以供检错。如图所示，奇偶校验位可以是偶数并且可以继以0位以用于附加的时钟循环。基于正由主电路驱动的数据以及以下描述的PHY成帧协议，主电路和从电路两者可以确定在哪个时钟循环通信将终止并且主电路将停止驱动DATA。在终止点处，从电路可以重新获得对DATA的控制权以发送确收消息，诸如通过从CLK的上升沿起将DATA驱动到高达一个时钟循环所设置的确收(ACK)位。主电路可被配置成在CLK上提供时钟信号达足以使从电路执行确收的时间段。一旦接收到ACK，主电路就可以随后将CLK驱动到低以允许TSI返回到空闲状态。如以上所描述的，从电路可被认为在空闲状态下具有对DATA的控制权，从而允许通过SL_ASSERT功能性来实时地发信令通知和发起通信。在一些实施例中，断言SL_ASSERT可以指示对来自主电路的控制信号的请求，以使得主电路可以用具有预定类型的信息的总线写命令来响应SL_ASSERT断言。

类似地，图4中描绘了总线读命令的一个示例。TSI最初可以在空闲状态中，其中从电路具有对DATA的控制权以提供SL_ASSERT信号。在一些实施例中，主电路可被配置成在从电路将SL_ASSERT驱动到高时用读命令来响应。当从电路正在将DATA驱动到低时，主电路还可以在空闲状态中用TSI来发起读命令。如在以上描述的写操作中那样，主电路在CLK上开始发送时钟信号。在检测到首个上升沿之际，从电路放弃对DATA的控制权，从而解除断言SL_ASSERT。主电路随后发送N位消息(D0到D(N-1))，在CLK的第二个上升沿处开始并且以奇偶校验位P结束。再次，从电路用ACK来确收来自主电路的消息，并且随后以N位消息的形式发送所请求的信息。由从电路响应于读命令所发送的消息的长度根据读命令本身或者由从电路发送的消息中的前置码信息来确定的。主电路可以继续在CLK上提供时钟信号达与自从电路发送的消息相对应的恰适时段。从电路可以用奇偶校验位P来终止该消息。如图所示，在主电路停止发送时钟信号之后，TSI返回到空闲状态。

此外，主电路可以发送顺序总线命令而无需附加的协调。主电路可以在上一个命令的最后一个时钟循环之后开始发送下一个命令，从而维持CLK上的时钟信号。从电路可以在发送响应于写命令的ACK之后、或者在从电路对读命令的响应之后发送奇偶校验P位以后短暂地取得对DATA的控制权。然而，从电路可以随后在CLK上检测时钟信号的上升沿并且将控制权返回给主电路。

如以上所描述的，主电路可以在奇偶校验位之后将DATA驱动到低达一个时钟循环以帮助确保由从电路发送的ACK被正确地检测。ACK位传输帮助主电路确认从电路正确地处于同步。由于下拉电阻将DATA驱动到低，因此主电路可以将在期望时间缺少高ACK位解读为错误状况，如以下所描述的。此状况可以发信令通知给主电路的消息接发层，以使得可以根据需要实现错误恢复。

在另一方面，DATA的采样定时可被配置成容适所实现的TSI的物理特性。例如，接口上的传播时间可能影响定时。由从电路在时钟信号(CLK)的上升沿上传送同步数据。只要时钟信号从主电路到从电路的总信号传播时间和数据从从电路到主电路的传播时间小于时钟周期减去建立时间，主电路就可以在时钟的下一上升沿上正确地采样DATA。然而，随着传播时间增加，主电路提供可编程的或以其他方式可调整的读采样延迟以补偿此类延迟可能是合乎需要的。在一个实施例中，读采样延迟可按半个时钟循环增量的方式例如以至少一个完整时钟循环的最大延迟来编程，这可以是从基准上升沿起的两个完整时钟循环。

除SL_ASSERT断言之外，在主电路与从电路之间交换的信息可以被组织到具有特定格式的帧中。这些格式可被配置成以不同等待时间提供不同量信息的传送，并且可以根据需要在不同的操作上下文中使用。此外，帧格式可以包括：针对写操作从主电路向从电路发送的信息、以及针对读操作，从主电路向从电路发送的信息、以及随后的自从电路向主电路发送的信息。一般而言，帧包括用于标识帧类型的命令前缀以及随后的一个或多个长度和/或数据字段，并且可以奇偶校验位结束。命令前缀的第一位可以对应于第一帧类型，以使得可以仅需要1位来标识第一帧类型。由其值与用于标识第一帧类型的位的值相反的初始位定义的较长命令前缀可被用于标识其他帧类型。命令前缀中的位数可以对应于在特定实施例中实现的不同帧类型的数目。

返回到图1中描述的示例性实施例，基带处理器102与WLAN收发机108或116之间的通信可以采样如下描述的帧格式。

一个帧格式可以对应于用于以减少的等待时间来发送具有已定义长度的数据帧的总线写命令。该已定义长度可以被建立为TSI的参数并且在给定预期应用的情况下根据需要来配置。在一个方面，此格式可被用于从主电路向从电路递送相对较短长度的消息并且被称为短写帧(SHORT_WR)。SHORT_WR帧可被配置成以TSI所允许的最小等待时间来从主电路向从电路发送预定义数量的数据，并且可以具有如图5中所描绘的格式。如图所示，SHORT_WR帧可以具有1位的命令前缀，其在这里具有值1。通过仅需要1位来进行标识，与标识SHORT_WR帧相关联的等待时间可被减少。不提供长度字段，因为SHORT_WR帧具有由短写长度(SH_WR_LEN)参数建立的已定义长度。数据有效载荷由跟随在命令前缀之后的具有SH_WR_LEN的长度的数据(DATA)字段携带。奇偶校验位终止SHORT_WR帧。

在一个方面，WLAN从电路106或108可被配置成分别向WLAN消息接发层122或124顺序地传递这些数据位，因为它们被接收以供处理以便提供最小等待时间。根据需要，奇偶校验位可以在由消息接发层进行处理之前被检查，或者可以在不检查的情况下被处理以进一步减少与此帧相关联的等待时间。WLAN从电路106或108可以在PHY处独立地检查奇偶校验位以确定是否确收该传输。

另一帧格式可以对应于用于从主电路向从电路发送可变长度的数据帧的总线写命令，并且可以涉及减少的等待时间。在一个方面，此帧可被称为长写(LONG_WR)帧并且可具有如图6中所描绘的格式。如图所示，LONG_WR帧可以具有3位的命令前缀，其在此示例中具有值0、0、1。长度(LEN)字段被用于指示正被发送的数据字节的数目。在一个方面，长度字段的值可以等于字节数减去1。例如，为0的LEN值可被用于指示1个数据字节。长度字段中的位数被指定为参数LG_WR_LEN。在LEN字段之后，DATA字段携带由LONG_WR帧发送的信息。奇偶校验位可以终止该帧。

另一帧格式可被用于总线读命令，从而允许主电路向从电路请求信息，诸如寄存器读。由此，信息可以从主电路向从电路发送以标识正被请求的信息，诸如寄存器地址。作为回应，从电路可以发送所请求的信息。此格式可以被称为主读(MASTER_RD)帧并且可以具有如图7中所描绘的格式。如图所示，MASTER_RD帧可以具有3位的命令前缀，其在这里为0、1、0。接下来，写长度(WR_LEN)字段可以包含主读长度写(MA_RD_LEN_WR)值，该值指示针对该帧的写数据部分的长度字段中的位数。如以上所描述的，长度字段值可以被表示为数据字节的数目减去1，从而可被指示的数据字段的最小数目为1。在WR_LEN字段之后的是写数据(WR_DATA)字段，其具有在WR_LEN字段中指定的长度。接下来，主电路在读长度(RD_LEN)字段中设置与将由从电路响应于读命令而发送的数据量相对应的主读长度读(MA_RD_LEN_RD)参数。来自主电路的传输随后以奇偶校验位终止。作为响应，从电路发送ACK、继以读数据(RD_DATA)字段中的所请求数据、以及最后的奇偶校验位。如以上所描述的，TSI的切换可以在由主电路传送的奇偶校验位与由从电路传送的ACK之间发生。

可在读命令的上下文中用于自从电路向主电路的信息传递的另一帧格式可被称为从写(SLAVE_WR)帧，其中一些实施例在图8和9中描绘。如以上所描述的，主电路可被配置成将由从电路对SL_ASSERT的断言解读为总线请求。在此类实施例中，主电路可以用SLAVE_WR帧来响应以协调来自从电路的信息传递。在图8和9示出的两个示例中，由主电路发送的帧的部分可以是3位命令前缀(其在此示例中为0、1、1)，继以奇偶校验位。由于SLAVE_WR帧可被用于由从电路发起的至主电路的数据传递，因此没有数据需要由主电路发送。由此，总线切换可以直接在命令前缀和奇偶校验位之后发生。

图8示出了可以在从电路具有要传递的数据时使用的格式。响应于命令前缀，从电路可以发送ACK和就绪(RDY)位，该RDY位被设为指示信息将被传递的值(诸如1)。接下来，从电路使用长度(LEN)字段来指示正被发送的数据字节的数目，其中从写长度(SLAVE_WR_LEN)参数指定将被传送的数据量。进而，数字(DATA)字段包含该信息，并且奇偶校验位可被用于终止该帧。

替换地，图9示出了在从电路不具有要传递的数据时使用的格式。响应于由主电路发送的命令前缀，从电路可以用ACK、RDY位和奇偶校验位来响应，该RDY位被设为指示没有数据将被传递的值(这里为0)。

可以为关于TSI的各种其他操作提供附加帧格式。在一个方面，同步帧可被用于建立或重新建立主电路与从电路之间的定时。此类规程在总线切换中发生错误时可以是合乎需要的。图10中描绘了合适的同步(SYNC)帧。如图所示，主电路可以发起具有15位命令前缀的帧。在此实施例中，主电路仅针对第一位将DATA活跃地驱动到低，并且该命令前缀的其余部分通过下拉电阻来驱动。跟随在命令前缀之后的奇偶校验位也可以通过下拉电阻来驱动。在接收到命令前缀之后，从电路可以用ACK以及交替的逻辑低和逻辑高值的响应模式来响应。在一个方面，该响应模式可以是奇数个位(诸如在此示例中为13)，从而奇偶校验是奇数以帮助区分在上述其他上下文中发送的奇偶校验位。图11描绘了由主电路和从电路在SYNC帧的传输期间在CLK和DATA上执行的信令。取决于应用，可以合理地采用命令前缀和响应模式的其他位长度。

在进一步方面，TSI可被配置成帮助减小SYNC帧被错误地检测的可能性。根据需要，从主电路向从电路发送的SHORT_WR、LONG_WR和MASTER_RD帧中的所有数据字段可以通过以逻辑高开始的逻辑高和逻辑低的交替模式来加扰。例如，此过程可以通过XOR运算来执行。从电路随后可以在向WLAN收发机的消息接发层提供数据字段之前解扰这些数据字段。通过加扰数据，正由主电路发送的、可能原本具有长到足以被误解读为SYNC帧的逻辑低值串的数据字段将取而代之以交替的逻辑值来发送。

TSI还可被配置成允许稳健的错误检测和处置。从电路可以在奇偶校验失败时、在奇偶校验位之后由主电路发送的位为高时、在由从电路的消息接发层发送警报时、或者通过其他合适的指示来检测错误。从电路可以由于奇偶校验失败或者奇偶校验位之后的位中的失配而直接检测错误，而不涉及消息接发层。在一个方面，由从电路对SYNC帧命令前缀的检测可以构成错误检测的示例，因为主电路可被配置成在由主电路检测到错误时传送SYNC帧命令前缀。在检测到错误之际，从电路可被配置成采用恢复模式。在此模式中，从电路可以不驱动DATA线，以使得下拉电阻将其驱动到低并且从电路可以仅对与SYNC帧相对应的命令前缀进行响应。在此状况中，主电路可以预期的任何ACK可能取而代之是以逻辑低值接收的，因为下拉电阻正在驱动DATA，从而向主电路发信令通知错误。在图12中描绘了主电路和从电路关于错误检测和进入恢复模式的此信令的示例。为了重新获得通信，主电路可以发送从电路现在正在等待的SYNC帧命令前缀。在基于SYNC帧命令前缀的接收的错误检测的特殊情形中，从电路可以不需要显式地进入恢复模式以接收由主电路发起的SYNC帧，因为命令前缀已被接收。如以上所描述的，一旦从电路已检测到SYNC帧的命令前缀，它就可以发送指定的响应模式。在完成SYNC帧之后，从电路可以返回到正常操作，其中它具有对DATA的控制权以选择性地断言SL_ASSERT或者可以接收由主电路发起的其他帧的命令前缀。

在一些实施例中，从主电路的角度来说，可以在奇偶校验失败时、在给定帧格式所规定的ACK丢失时、在主电路的消息接发层发送警报时、或者通过其他合适的指示来检测错误。主电路可以由于奇偶校验失败或者缺少ACK而直接检测错误，而不涉及消息接发层。在主电路检测到错误之际，主电路可以执行涉及SYNC帧的发送的恢复操作。校正操作可以随后在从电路以恰适的定时返回预期的响应模式的情况下得到确认。

然而，如果从电路未能用该模式进行响应，则主电路可以继续在CLK上提供时钟信号，同时允许下拉电阻以逻辑低驱动DATA。此模式是SYNC帧的命令前缀的等效物，因此可以预期从电路最终识别出前缀并且提供该响应模式以完成SYNC帧。在继续提供时钟信号时，主电路可以监视DATA以搜索由从电路发送的响应模式。在DATA线上检测到正确的SYNC响应模式之际，主电路可以立即将CLK驱动到低以锁定正确的同步定时。在图13中描绘了主电路和从电路的与此响应模式搜索相对应的信令的示例。根据以上描述的帧格式化的正常通信可以在SYNC帧完成之后恢复。此外，由于主电路正在此恢复过程期间监视DATA，因此主电路不仅可以在接收到指定的响应模式之际，而且还可以在确认DATA为低达与所接收到的响应模式之前的命令前缀相对应的恰适时段之际确定正确的SYNC帧。在对应于命令前缀的时段期间发生的DATA上的任何逻辑高值可以归因于从电路在该时间驱动DATA并且相应地被当作响应模式是错误的指示，从而要求恢复过程继续。在一些实施例中，取决于以上讨论的经编程的读采样定时，检测SYNC响应模式时的等待时间可能太长以至于主电路无法在由SYNC帧格式指定的时间中停止CLK上的时钟信号。当存在此类状况时，主电路可被配置成基于除终止位之外的所有其他位来检测响应模式。

除由TSI采用的帧格式之外，因应用而异的操作可以根据需要由相应的消息接发层来控制，诸如在基带处理器102的消息接发层120和相应收发机中的WLAN消息接发层122、WLAN消息接发层124或蓝牙消息接发层134处。在一个方面，收发机的消息接发层可以作出断言SL_ASSERT的确定以请求访问总线。这可以包括消息接发层确定是否有信息要传送给主电路。在另一方面，消息接发层120可以诸如通过发送SLVAE_WR帧来确定是否准予对TSI的访问。进而，如果收发机的消息接发层没有接收到SLAVE_WR帧，则收发机消息接发层可以作出等待并且维持SL_ASSERT的断言或解除断言的确定。在又一方面，在接收到SLAVE_WR消息之际，收发机消息接发层可以向主电路发送数据并且随后解除断言SL_ASSERT。

可以在消息接发层处执行的进一步操作包括由TSI提供的因应用而异的特征。诸示例包括提供由主电路用于建立接口的工作频率的时钟信号，定义要使用指定的帧类型来发送的任何因应用而异的消息格式，建立要由TSI使用的帧参数值，以及其他合适的较高级特征。在WLAN收发机的控制的上下文中描述TSI的以下方面，如由无线通信设备100所例示的。然而，不同的参数、格式和功能可以合理地适配成用于预期应用。在一个方面，与WLAN收发机相关联的消息接发层可以被配置成实现突发模式，如以下所描述的。

在一个实施例中，应用于WLAN收发机108或116的TSI可以包括例如60MHz、48MHz、40MHz和30MHz的使用。一个合适的目标速度为约60MHz，但是约48MHz的速度可以被用于回退选项。附加频率(诸如40MHz和30MHz)可以根据需要被提供用于调试目的。

在WLAN收发机上下文中，重要的控制特征可以是响应于检测到RF饱和而快速地调整接收路径中的增益的能力。因此，WLAN收发机控制的这个方面可以与由SHORT_WR帧提供的减少的等待时间相关联。此外，从电路可以使用SL_ASSERT功能性来向主电路发信令通知RF饱和状况以请求相应的接收增益调整。

如以上所讨论的，可以针对帧格式建立各种参数以达成关于WLAN收发机的控制的期望水平的功能性。例如，SH_WR_LEN参数可被限于约9位以提供减少的等待时间。此消息长度可以提供合适的分辨率以指定可以由WLAN收发机在查找表中存储的恰适的接收增益调整。此位长度对于采用以下描述的SHORT_WR帧的其他消息接发功能而言也是充分的。此外，LG_WR_LEN可被配置成提供用于寄存器地址的标识的16位和用于数据有效载荷的16位。另外，MA_RD_LEN_WR、MA_RD_LEN_RD和SL_WR_LEN参数可以分别具有对应于16位的长度，从而提供必需的寄存器长度和数据有效载荷。

关于SHORT_WR帧，可以在消息接发层处执行附加的帧标识以区分可能的控制消息。例如，如以上所提及的，用于WLAN收发机的采用SHORT_WR帧类型的控制消息的长度可以为9位。1、2或4的可变长度命令前缀(直接置于PHY的命令前缀之后)可以跟随有由使用所要求的可变量数据。任何其余的未使用位可以用0来填充。通过利用可变长度命令前缀，可以根据等待时间要求向控制消息给予优先级。如以上所讨论的，将帧格式配置成使接收(Rx)增益命令与最低等待时间相关联，从而具有1位命令前缀可能是合乎需要的。传输(Tx)启用命令可以具有下一最低等待时间要求并且被指派2位命令前缀。附加的WLAN收发机控制消息可以与宽松的等待时间要求相关联并且可以使用4位命令前缀来实现。在一个实施例中，SHORT_WR帧可以具有表1中指示的格式。

表1

如以上所描述的，SHORT_WR帧的内容可以在每一位被接收时由从电路直接传递给消息接发层以减少等待时间。此外，消息接发层可以应用由SHORT_WR帧递送的任何控制设置，而无需等待由终止奇偶校验位提供的奇偶校验。在一个实施例中，此策略可以被应用于具有最低等待时间容限(诸如接收增益调整和传输启用)的功能。其他命令(诸如RF重置和时钟启用)可以等待奇偶校验以避免错误的执行。

在另一方面，WLAN收发机针对顺序的地址集合提供允许增加寄存器写速度的突发写模式可能是合乎需要的，该突发写模式往往被用于存储器填充。突发写可以通过至起始地址位置的正常寄存器写来发起。后续的寄存器写可以使用LONG_WR帧的经修改格式(其中LEN字段被设为1)来提供16位，以便容适数据有效载荷，而不需要地址信息，因为地址可以通过先前的操作来建立。因此，从电路可以将不具有地址字段的LONG_WR帧解读为将数据有效载荷写入顺序地址位置的指示。在一个实施例中，消除地址字段可以将吞吐量从如可以使用正常寄存器写达成的约22Mbps增加到使用突发写模式的约35MBps。此外，主电路可以通过检测至顺序地址的寄存器写来自动地发起突发写模式，而不需要来自消息接发层的控制。

类似地，突发读模式可以通过给定起始地址位置处的正常寄存器读来发起。所有后续的顺序地址读可以取而代之使用SLAVE_WR帧类型，因为不需要从主电路向从电路传递地址。主电路可以基于寄存器读的地址来自动地发起突发读模式，而不需要涉及消息接发层。

在又一方面，以上描述的帧格式可被适配以供与采用多条接收链的WLAN收发机联用。例如，用于两条链的接收增益控制消息可以被表达为相对于彼此的△。△值可以相对较小，因为可能不希望两条接收链之间的差异超过约15dB。在一个实施例中，约4位△值可被用于以2dB的分辨率指定△。此修改可以包括将SH_WR_LEN参数增加到10位。在另一实施例中，这两个接收链增益可以通过将特定值与特定含义相关联(诸如初始增益设置和饱和步长)而被表达为△值。尽管这可能限制可被表达的△值的范围，但是结果得到的等待时间的减少可以证明该折衷是合理的。在此实现下，达到9位的SH_WR_LEN参数可被用于指定约-28dB到+30dB的△范围，这可以适用于大多数应用。

在进一步实施例中，向WLAN收发机提供特定的时钟频率以用于校准可能是合乎需要的。当WLAN收发机不包括能够生成这些频率的频率源时，主电路可被用于在TSI上提供所需要的时钟频率。由于此类校准可以不构成主电路与从电路之间的正常通信的一部分，因而相应的消息接发层可以协调操作。例如，主电路可以被用于向从电路提供80MHz或120MHz时钟信号。在一个实施例中，主电路可以使用SHORT_WR帧来向从电路发送RF校准时钟启用(RF Cal Clock Enable)消息。在接收到此消息之际，从电路可以在发送ACK之后进入恢复模式，从而释放对DATA的控制权。此时，主电路的消息接发层可以控制DATA并且将其驱动到高。基带处理器消息接发层可以与校准例程相关联的频率来驱动CLK。从电路可以处于恢复模式并且可以忽略关于CLK活动的活动，因为DATA被保持为高并且因此不给出SYNC帧命令前缀。WLAN收发机的消息接发层可以随后将来自CLK的校准时钟信号传递给恰适的校准逻辑。在校准例程终止之际，基带处理器消息接发层将CLK驱动到低并且释放对DATA的控制权，从而它可以通过下拉电阻来驱动到低。TSI的正常操作可以通过SYNC帧的使用来恢复，如以上所描述的。

表2中列出了可以在WLAN收发机的控制下使用的合适消息和相应帧格式的示例。

表2

消息	帧类型	描述
			RF重置	SHORT_WR	重置RFIC(不仅是接口)
时钟启用	SHORT_WR	启用XO时钟并且选择XO源
			Tx启用	SHORT_WR	启用Tx模式
Tx禁用	SHORT_WR	禁用Tx模式
			Rx增益	SHORT_WR	Rx增益命令(作为索引来发送)
Tx增益	SHORT_WR	Tx增益命令(作为索引来发送)
			RF寄存器写	LONG_WR	RF寄存器写
RF寄存器读	MASTER_RD	RF寄存器读
			突发RF写	LONG_WR	用于突发RF寄存器写
突发RF读	SLAVE_WR	用于突发RF寄存器读

另外，表3中示出了与以上描述的消息接发格式相关联的、可以在60MHz下操作TSI时达成的等待时间的示例。

表3

如以上所提及的，TSI还可以被配置成传达关于其他无线协议的共存信息。在图1中所示的无线通信设备100的上下文中，TSI 132可以提供基带处理器102与蓝牙收发机126之间的通信。在一个实施例中，充分的MCI通信可以使用以上描述的LONG_WR和SLAVE_WR帧格式来实现。从MCI主电路128向MCI从电路130发送的消息可以使用LONG_WR帧类型，并且从MCI从电路130向MCI主电路128发送的消息可以使用SLAVE_WR帧类型。在一个实施例中，LG_WR_LEN参数可以基于用于命令前缀的3位、用于LEN字段的5位、数据有效载荷、以及各自用于奇偶校验、ACK和周转的1位来配置。类似地，SL_WR_LEN参数可以基于用于命令前缀的3位、各自用于ACK和奇偶校验的1位、用于长度字段的5位、数据有效载荷、以及各自用于奇偶校验和周转的1位来配置。例如，每个参数可以包括1个字节的报头、16个字节的有效载荷和1个字的节校验和，总共18个字节。为了进一步减少等待时间，一条或多条MCI消息可被映射成SHORT_WR帧。

表4中列出了关于基带处理器102和蓝牙收发机120的相应硬件(HW)和软件(SW)部分之间的通信的MCI消息的特定示例，这些硬件(HW)和软件(SW)部分包括基带处理器102的媒体接入控制(MAC)层、蓝牙收发机的链路控制(LC)层、存储器(MEM)以及寄存器(REG)。LTE消息可被指派特定的报头(诸如在此示例中为0xD0)并且在没有修改的情况下在主电路与从电路之间传递。

表4

为了帮助解说本公开的诸方面，通过图14中描绘的流程图来表示用于通过TSI耦合的主电路与从电路之间的通信的示例性例程。从1400开始，接口可以被配置成在线之一(DATA)不由主电路或从电路驱动时将该线偏置到第一逻辑值。如以上所描述的，这可以通过使用下拉电阻来达成。在总线空闲状况中，主电路可以一值(诸如逻辑低)来驱动第二线(CLK)，而不是提供时钟信号，如由1402表示的。在这些状况下，1404指示从电路可以具有对DATA的控制权。

该例程可以取决于通信是由主电路还是从电路发起的而产生分支，如1406中所指示的。对于由主电路发起的通信，该例程可以直接行进至1408并且主电路可以在1410在CLK上驱动时钟信号并且随后在DATA上传送第一位序列。在一个方面，取决于帧格式是否包括由从电路发送的返回数据，第一序列可以是由TSI协议定义的帧之一的全部或部分。进而，从电路可以在1412在CLK上检测时钟信号并且在1414采样第一位序列。在第一位序列的传送之后，主电路可以在1416将对DATA的控制权返回给从电路。取决于由第一位序列指定的帧格式，TSI可以返回到空闲或者可以继续至1418，以使得从电路可以在DATA上传送第二位序列以完成该帧。

替换地，1406指示对于由从电路发起的通信，该例程可以分支到1420，以使得从电路可以具有对DATA的控制权并且通过将DATA驱动到第二逻辑值(诸如逻辑高)来实时地发信令通知主电路。主电路可以在1422检测DATA被驱动到第二逻辑值以断言SL_ASSERT，并且该例程可以随后返回到1408以使主电路在1410在CLK上驱动时钟信号并且随后传送第一位序列。如以上所描述的，第一位序列可以是对SL_ASSERT的断言的预定响应。

以上所述实施例是仅作为解说来提供的，并且不应限定其他实施例的任何方面。例如，TSI可以在任何应用中利用，并且无线通信设备100仅是作为代表来提供的。相应地，本文描述的实施例仅是本发明目前的一些实施例。本发明所属领域的技术人员将理解，本公开的原理可容易地扩展到其他实施例。

Claims (31)

1.一种用于通过包括第一线和第二线的双线接口来在主电路与从电路之间进行通信的方法，包括：

当所述第一线不由所述主电路驱动并且不由所述从电路驱动时，将所述第一线偏置到第一逻辑值；

由所述主电路以所述第一逻辑值驱动所述第二线；

向所述从电路提供对所述第一线的控制权；

由所述主电路在所述第二线上驱动时钟信号；

由所述从电路释放对所述第一线的控制权；

由所述主电路在所述第一线上驱动第一位序列；

由所述从电路检测所述时钟信号；以及

由所述从电路对所述第一位序列进行采样。

2.如权利要求1所述的方法，其特征在于，进一步包括：基于命令前缀的值来在所述从电路处确定所述第一位序列中的命令的长度和身份。

3.如权利要求2所述的方法，其特征在于，所述第一位序列包括跟随在所述命令前缀之后的数据字段，所述数据字段具有预定义数目的数据位。

4.如权利要求2所述的方法，其特征在于，所述第一位序列包括跟随在所述命令前缀之后的长度字段和数据字段，所述长度字段指定所述数据字段中的数据位的数目。

5.如权利要求2所述的方法，其特征在于，进一步包括：在驱动所述第一位序列之后将对所述第一线的控制权返回给所述从电路。

6.如权利要求5所述的方法，其特征在于，进一步包括：在将对所述第一线的控制权返回给所述从电路之后由所述从电路在所述第一线上驱动第二位序列。

7.如权利要求1所述的方法，其特征在于，进一步包括

在所述第二线上驱动所述时钟信号之前由所述从电路将所述第一线驱动到第二逻辑值；以及

由所述主电路检测所述第一线上的所述第二逻辑值，

其中所述主电路在检测到所述第二逻辑值之际在所述第二线上驱动所述时钟信号。

8.如权利要求7所述的方法，其特征在于，所述第一位序列包括由1位构成的命令前缀以及跟随在所述命令前缀之后的数据字段，所述数据字段具有预定义数目的位。

9.如权利要求1所述的方法，其特征在于，进一步包括：在驱动所述第一位序列之前由所述主电路检测错误，其中所述第一位序列包括具有由所述主电路以所述第一逻辑值驱动的第一位和根据所述第一线偏置以所述第一逻辑值驱动的多个相继位的命令前缀。

10.如权利要求9所述的方法，其特征在于，进一步包括：

基于所述命令前缀的值来由所述从电路确定命令的长度和身份；

在驱动所述第一位序列之后将对所述第一线的控制权返回给所述从电路；以及

由所述从电路在所述第一线上驱动第二位序列，所述第二位序列具有预定义模式。

11.如权利要求10所述的方法，其特征在于，进一步包括：由所述主电路检测所述预定义模式，其中以所述第一逻辑值驱动所述第二线是基于检测所述预定义模式的。

12.如权利要求1所述的方法，其特征在于，驱动所述第一位序列包括：

驱动命令前缀；

驱动跟随在所述命令前缀之后的数据字段；以及

驱动在无线通信设备的基带处理器中实现的所述主电路与在无线收发机中实现的所述从电路之间的接收增益调整。

13.如权利要求12所述的方法，其特征在于，进一步包括：在所述第二线上驱动所述时钟信号之前由所述从电路将所述第一线驱动到第二逻辑值；以及由所述主电路检测所述第一线上的所述第二逻辑值，其中所述主电路基于检测到所述第二逻辑值而在所述第二线上驱动所述时钟信号。

14.如权利要求13所述的方法，其特征在于，进一步包括：由所述无线收发机检测射频(RF)饱和状况，其中所述从电路响应于RF饱和状况的检测而将所述第一线驱动到所述第二逻辑值。

15.如权利要求1所述的方法，其特征在于，驱动所述第一位序列包括：在无线通信设备的基带处理器中实现的所述主电路与在蓝牙收发机中实现的所述从电路之间驱动共存消息。

16.一种串行通信接口，包括：

主电路；

从电路；

所述主电路与所述从电路之间的第一线；以及

所述主电路与所述从电路之间的第二线；

其中所述接口用于在所述第一线不由所述主电路驱动并且不由所述从电路驱动时将所述第一线偏置到第一逻辑值；

其中所述主电路用于通过时钟信号和所述第一逻辑值中的一者来选择性地驱动所述第二线；

其中所述从电路用于在所述主电路正在以所述第一逻辑值驱动所述第二线时控制所述第一线；

其中所述从电路用于在所述主电路于所述第二线上驱动所述时钟信号之后释放对所述第一线的控制权；

其中所述主电路用于在所述第二线上驱动所述时钟信号之后在所述第一线上向所述从电路传送第一位序列；并且

其中所述从电路用于在所述第二线上检测到所述时钟信号之后对所述第一位序列进行采样。

17.如权利要求16所述的串行通信接口，其特征在于，所述从电路进一步用于基于命令前缀的值来确定所述第一位序列中的命令的长度和身份。

18.如权利要求17所述的串行通信接口，其特征在于，所述第一位序列包括跟随在所述命令前缀之后的数据字段，所述数据字段具有预定义数目的数据位。

19.如权利要求17所述的串行通信接口，其特征在于，所述第一位序列包括跟随在所述命令前缀之后的长度字段和数据字段，所述长度字段指定所述数据字段中的数据位的数目。

20.如权利要求17所述的串行通信接口，其特征在于，所述主电路进一步用于在驱动所述第一位序列之后将对所述第一线的控制权返回给所述从电路。

21.如权利要求20所述的串行通信接口，其特征在于，所述从电路进一步用于在对所述第一线的控制权被返回给所述从电路之后在所述第一线上驱动第二位序列。

22.如权利要求16所述的串行通信接口，其特征在于，所述从电路进一步用于在所述主电路正以所述第一逻辑值驱动所述第二线时将所述第一线驱动到第二逻辑值，并且其中所述主电路进一步用于检测所述第一线上的所述第二逻辑值并且在检测到所述第二逻辑值之际在所述第二线上驱动所述时钟信号。

23.如权利要求22所述的串行通信接口，其特征在于，所述第一位序列包括由1位构成的命令前缀以及跟随在所述命令前缀之后的数据字段，所述数据字段具有预定义数目的位。

24.如权利要求16所述的串行通信接口，其特征在于，所述主电路进一步用于在驱动所述第一位序列之前检测错误，其中所述第一位序列包括具有由所述主电路以所述第一逻辑值驱动的第一位和根据所述第一线偏置以所述第一逻辑值驱动的多个相继位的命令前缀。

25.如权利要求24所述的串行通信接口，其特征在于，所述从电路进一步用于基于所述命令前缀的值来在所述从电路处确定命令的长度和身份，并且由所述从电路在所述第一线上驱动第二位序列，所述第二位序列具有预定义模式。

26.如权利要求25所述的串行通信接口，其特征在于，所述主电路进一步用于检测所述预定义模式，并且基于检测到所述预定义模式来以所述第一逻辑值驱动所述第二线。

27.如权利要求16所述的串行通信接口，其特征在于，所述主电路是在无线通信设备的基带处理器中实现的并且所述从电路是在无线收发机中实现的。

28.如权利要求27所述的串行通信接口，其特征在于，所述主电路用于通过驱动命令前缀、驱动跟随在所述命令前缀之后的数据字段、以及驱动所述无线收发机的接收增益调整来驱动所述第一位序列。

29.如权利要求28所述的串行通信接口，其特征在于，所述从电路进一步用于在所述主电路正以所述第一逻辑值驱动所述第二线时将所述第一线驱动到第二逻辑值，并且其中所述主电路进一步用于检测所述第一线上的所述第二逻辑值并且基于对所述第二逻辑值的检测来在所述第二线上驱动所述时钟信号。

30.如权利要求29所述的串行通信接口，其特征在于，所述无线收发机进一步用于检测射频(RF)饱和状况，并且其中所述从电路进一步用于响应于RF饱和状况的检测而将所述第一线驱动到所述第二逻辑值。

31.如权利要求16所述的串行通信接口，其特征在于，所述主电路是在无线通信设备的基带处理器中实现的，其中所述从电路是在蓝牙收发机中实现的，并且所述主电路用于通过驱动共存消息来驱动所述第一位序列。