JP2016513943A - シリアル通信のためのシステムおよび方法 - Google Patents

シリアル通信のためのシステムおよび方法 Download PDF

Info

Publication number
JP2016513943A
JP2016513943A JP2016503004A JP2016503004A JP2016513943A JP 2016513943 A JP2016513943 A JP 2016513943A JP 2016503004 A JP2016503004 A JP 2016503004A JP 2016503004 A JP2016503004 A JP 2016503004A JP 2016513943 A JP2016513943 A JP 2016513943A
Authority
JP
Japan
Prior art keywords
line
circuit
bits
driving
sequence
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2016503004A
Other languages
English (en)
Other versions
JP6009716B2 (ja
Inventor
ウォン、ブライアン・エル．
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Qualcomm Inc
Original Assignee
Qualcomm Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Qualcomm Inc filed Critical Qualcomm Inc
Publication of JP2016513943A publication Critical patent/JP2016513943A/ja
Application granted granted Critical
Publication of JP6009716B2 publication Critical patent/JP6009716B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4282—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus
    • G06F13/4291—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus using a clocked protocol
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/0264—Arrangements for coupling to transmission lines
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/0008—Synchronisation information channels, e.g. clock distribution lines

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Mobile Radio Communication Systems (AREA)
  • Power Engineering (AREA)
  • Information Transfer Systems (AREA)
  • Communication Control (AREA)

Abstract

本開示は、ワイヤレス通信デバイスならびに他の用途での使用に適した、ポイントツーポイント２ラインシリアルインターフェース（ＴＳＩ）を含む。ＴＳＩは、待ち時間が低減したあるタイプのメッセージと、待ち時間が増加した他のメッセージとの配信を達成するために、複数のフレームフォーマットを提供するプロトコルを使用することができる。さらに、マスタは読出しを開始するが、スレーブ回路はＴＳＩを介してリアルタイムにマスタにシグナリングすることができる。

Description

関連出願
[001]本出願は、本明細書の譲受人に譲渡され、参照によりその全体が本明細書に組み込まれる、「Ｓｙｓｔｅｍｓ Ａｎｄ Ｍｅｔｈｏｄｓ Ｆｏｒ Ｓｅｒｉａｌ Ｃｏｍｍｕｎｉｃａｔｉｏｎ」と題する、２０１３年３月１４日に出願された、米国特許出願第１３／８２９，７４８号の利益および優先権を主張する。
[002]本発明は、一般に、集積回路で使用するために、たとえば、２つのラインバスインターフェースを使用する構成要素間のシリアル通信のために構成されたシリアル通信システムに関する。
[003]電子部品は、多くの場合、集積回路（ＩＣ）のグループが、特定の機能を実行するように構成された各チップと一緒に動作する、チップセットベースの設計アーキテクチャを備えている。たとえば、ワイヤレス通信デバイスとの関連で、ベースバンドプロセッサは、１つまたは複数の無線周波数（ＲＦ）、または他の構成要素とインターフェースすることができる。ベースバンドプロセッサは、ベースバンド信号を、しばしばデジタル形式で生成して受信することができる。１つまたは複数の集積回路（ＩＣ）は、アナログからデジタルへの変換、デジタルからアナログへの変換、フィルタイング、増幅、アップコンバージョン、ダウンコンバージョンなどの機能、および他の多くの機能を提供するために展開され得る。様々なパラメータおよびコマンドは、それぞれの副構成要素の調整および制御機能を提供しているベースバンドプロセッサなどに関して、これらのデバイス間に書かれ得る。同様に、ベースバンドプロセッサは、１つまたは複数の補助構成要素（ＲＦ ＩＣなど）から、パラメータと他のデータとを受信する（すなわち、読み出す）必要がある場合がある。ワイヤレス通信デバイスとの関連で説明されているが、同様の関係は、通信分野の外のデバイスにも展開され得る。
[004]たとえば、モバイルワイヤレス通信デバイスでは、ホストＣＰＵおよび関連付けられる回路があるチップ上で提供され得るが、ＲＦトランシーバは別のチップ上で提供され得る。そのような設計は、データの転送を可能にするために、チップ間の１つまたは複数の適切なインターフェースを必要とする場合がある。典型的に、これらのインターフェースは、帯域幅と待ち時間とを含む様々な要件の影響下にある。インターフェースの設計に応じて、１つまたは複数のワイヤを含み得る。各ライン、またはワイヤは、接続されたＩＣの入力／出力ピンを消費するので、重要な性能特性を満たしつつ、インターフェースによって使用されるワイヤの数を減らすことが望ましい場合がある。
[005]従来技術では、マスタデバイスと１つまたは複数のスレーブデバイス（すなわち３ワイヤインタフェース）との間で通信を行うために３つの信号を使用する、シリアルバスインタフェース（ＳＢＩ）プロトコルが展開されている。ＳＢＩプロトコルは、複数のスレーブが１つのインターフェースを共有することを可能にすることができるが、いくつかの構成要素は、共有されたインターフェース上の他の構成要素の活動に対する感度を示している。したがって、いくつかのＳＢＩインターフェースは、そのような干渉を回避するために、単一のマスタデバイスと単一のスレーブデバイスとに展開されている。説明したように、さらなるインターフェースを追加することは、さらなるインターフェースごとにマスタデバイスに３つのピン（またはパッド）の追加を必要とする場合がある。これは、ダイのサイズの増加、ピンの数の増加等のために、さらなる複雑性および／またはコストを追加する場合がある。他の従来のシリアルインターフェースは、より一層高いピン要件を有する場合がある。
[006]したがって、ＲＦトランシーバモジュール、ならびに他のアプリケーションを制御するために適した２ラインポイントツーポイントのシリアルインターフェースが必要とされている。また、いくつかのタイプの情報を低減された待ち時間で優先的に配信することができるインターフェースも必要とされている。さらに、低減されたピンの数を有するシリアル通信システムが必要とされている。本開示のシステムおよび方法は、これらおよび他のニーズを満たす。
[007]本明細書は、第１のラインと第２のラインとを含む２ラインインターフェースを介したマスタ回路とスレーブ回路との間の通信のための方法を開示する。そのような方法は、第１のラインがマスタ回路によって駆動されておらず、またスレーブ回路によって駆動されていない場合、第１のラインを第１の論理値にバイアスすることと、マスタ回路によって第２のラインを第１の論理値で駆動することと、スレーブ回路に第１のラインの制御を提供することと、マスタ回路によって第２のライン上のクロック信号を駆動することと、スレーブ回路によってクロック信号を検出することと、マスタ回路によって第１のライン上のビットの第１のシーケンスを駆動することと、スレーブ回路によってビットの第１のシーケンスをサンプリングすることとを含み得る。さらに、スレーブ回路は、コマンドプリフィックスの値に基づいて、スレーブ回路でコマンドプリフィックスの長さおよび識別を決定することができる。さらに、ビットの第１のシーケンスは、コマンドプリフィックスに続くデータフィールドを含むことができ、データフィールドは、あらかじめ定められた数のデータビットを有する。
[008]別の態様では、ビットの第１のシーケンスは、長さフィールドと、コマンドプリフィックスに続くデータフィールドとを含むことができ、長さフィールドは、データフィールド内のデータビットの数を指定する。さらに、第１のラインの制御は、ビットの第１のシーケンスを駆動した後に、スレーブ回路に返され得る。さらに、スレーブ回路は、第１のラインの制御がスレーブ回路に返された後に、第１のライン上のビットの第２のシーケンスを駆動することができる。
[009]本開示の方法はまた、第２のライン上のクロック信号を駆動する前に、スレーブ回路によって第１のラインを第２の論理値に駆動することと、マスタ回路によって第１のライン上の第２の論理値を検出することとを含むことができ、ここにおいて、第２の論理値を検出すると、マスタ回路が第２上のクロック信号を駆動する。さらに、ビットの第１のシーケンスは、１ビットで構成されるコマンドプリフィックスと、コマンドプリフィックスに続くデータフィールドとを含むことができ、データフィールドは、あらかじめ定められた数のビットを有する。さらに、マスタ回路は、ビットの第１のシーケンスを駆動する前にエラーを検出することができ、したがって、ビットの第１のシーケンスは、マスタ回路によって第１の論理値で駆動される第１のビットを有するコマンドプリフィックスと、第１のラインバイアスから第１の論理値で駆動される複数の連続するビットとを含み得る。そのような実施形態では、スレーブ回路は、コマンドプリフィックスのビットの値に基づいて、コマンドの長さおよび識別を決定することができ、また、第１のラインの制御がスレーブ回路に返された後に、第１のライン上のあらかじめ定められたパターンを有するビットの第２のシーケンスを駆動することができる。それに応じて、マスタ回路は、マスタ回路によってあらかじめ定められたパターンを検出して、プレディファインされたパターンを検出することに基づいて第２のラインを第１の論理値で駆動することができる。
[0010]別の態様では、本方法は、コマンドプリフィックスを駆動することと、コマンドプリフィックスに続くデータフィールドを駆動することと、ワイヤレス通信デバイスのベースバンドプロセッサに実装されたマスタ回路と、ワイヤレストランシーバに実装されたスレーブ回路との間の受信利得調節を駆動することとを含み得る。さらに、第１のラインは、第２のライン上のクロック信号を駆動する前に、スレーブ回路によって第２の論理値に駆動されてよく、マスタ回路は、マスタ回路が第２の論理値の検出に基づいて第２のライン上のクロック信号を駆動することができるように、第１のライン上の第２の論理値を検出することができる。ワイヤレストランシーバは、スレーブ回路が、検出に応答して第１のラインを第２の論理値に駆動できるように、無線周波数（ＲＦ）飽和状態を検出することができる。
[0011]別の態様では、ビットの第１のシーケンスを駆動することは、ワイヤレス通信デバイスのベースバンドプロセッサに実装されたマスタ回路と、Ｂｌｕｅｔｏｏｔｈ（登録商標）トランシーバに実装されたスレーブ回路との間の共存メッセージを駆動することを含み得る。
[0012]本開示はまた、マスタ回路、スレーブ回路、マスタ回路とスレーブ回路との間の第１のライン、マスタ回路とスレーブ回路との間の第２のラインを有するシリアル通信インターフェースなどの、通信のためのシステムを含み、ここにおいて、インターフェースが、第１のラインがマスタ回路によって駆動されておらず、またスレーブ回路によって駆動されていない場合、第１のラインを第１の論理値にバイアスすることができ、ここにおいて、マスタ回路が、クロック信号と第１の論理値とのうちの１つで第２のラインを選択的に駆動することができ、ここにおいて、マスタ回路が第２のラインを第１の論理値で駆動している場合、スレーブ回路が、第１のラインを制御することができ、ここにおいて、マスタ回路が、第２のライン上のクロック信号を駆動した後で、ビットの第１のシーケンスを第１のライン上のスレーブ回路に送信することができ、ここにおいて、スレーブ回路が、第２のライン上のクロック信号を検出した後に、ビットの第１のシーケンスをサンプリングすることができる。スレーブ回路は、コマンドプリフィックスの値に基づいて、スレーブ回路でコマンドの長さおよび識別を決定することができる。さらに、ビットの第１のシーケンスは、コマンドプリフィックスに続くデータフィールドを含むことができ、データフィールドは、あらかじめ定められた数のデータビットを有する。
[0013]別の態様では、ビットの第１のシーケンスは、長さフィールドと、コマンドプリフィックスに続くデータフィールドとを含むことができ、長さフィールドは、データフィールド内のデータビットの数を指定する。さらに、第１のラインの制御は、ビットの第１のシーケンスを駆動した後に、スレーブ回路に返され得る。さらに、スレーブ回路は、第１のラインの制御がスレーブ回路に返された後に、第１のライン上のビットの第２のシーケンスを駆動することができる。
[0014]他の態様では、マスタ回路が第２のラインを第１の論理値で駆動している間に、スレーブ回路は第２の論理値に第１のラインを駆動することができ、マスタ回路は、第１のライン上の第２の論理値を検出して、第２の論理値を検出すると、第２のライン上のクロック信号を駆動することができる。さらに、ビットの第１のシーケンスは、１ビットで構成されるコマンドプリフィックスと、コマンドプリフィックスに続くデータフィールドとを含むことができ、データフィールドは、あらかじめ定められた数のビットを有する。さらに、マスタ回路は、ビットの第１のシーケンスを駆動する前にエラーを検出することができ、したがって、ビットの第１のシーケンスは、マスタ回路によって第１の論理値で駆動される第１のビットを有するコマンドプリフィックスと、第１のラインバイアスによって第１の論理値で駆動される複数の連続するビットとを含み得る。そのような実施形態では、スレーブ回路は、コマンドプリフィックスの値に基づいて、コマンドの長さおよび識別を決定することができ、また、第１のラインの制御がスレーブ回路に返された後に、第１のライン上のあらかじめ定められたパターンを有するビットの第２のシーケンスを駆動することができる。それに応じて、マスタ回路は、マスタ回路によってあらかじめ定められたパターンを検出して、あらかじめ定められたパターンを検出することに基づいて、第２のラインを第１の論理値で駆動することができる。
[0015]一実施形態では、マスタ回路は、ワイヤレス通信デバイスのベースバンドプロセッサに実装されてよく、スレーブ回路は、ワイヤレストランシーバに実装されてよい。たとえば、マスタ回路は、コマンドプリフィックスを駆動することと、コマンドプリフィックスに続くデータフィールドを駆動することと、ワイヤレストランシーバの受信利得調節を駆動することとによって、ビットの第１のシーケンスを駆動することができる。さらに、スレーブ回路は第１のラインを第２の論理値に駆動することができ、マスタ回路は、マスタ回路が第２の論理値の検出に基づいて第２のライン上のクロック信号を駆動することができるように、第１のライン上の第２の論理値を検出することができる。ワイヤレストランシーバは、スレーブ回路が、検出に応答して第１のラインを第２の論理値に駆動できるように、無線周波数（ＲＦ）飽和状態を検出することができる。
[0016]他の実施形態では、マスタ回路は、ワイヤレス通信デバイスのベースバンドプロセッサに実装されてよく、スレーブ回路は、Ｂｌｕｅｔｏｏｔｈトランシーバに実装されてよく、マスタ回路は、共存メッセージを駆動することによって、ビットの第１のシーケンスを駆動することができる。
[0017]本開示はまた、シリアル通信インターフェースマスタ回路と、スレーブ回路と、マスタ回路とスレーブ回路との間の第１のラインと、マスタ回路とスレーブ回路との間の第２のラインと、第１のラインがマスタ回路によって駆動されておらず、またスレーブ回路によって駆動されていない場合、第１のラインを第１の論理値にバイアスするための手段と、マスタ回路によって第２のラインを第１の論理値で駆動するための手段と、スレーブ回路に第１のラインの制御を提供するための手段と、マスタ回路によって第２のライン上のクロック信号を駆動するための手段と、マスタ回路によって第１のライン上のビットの第１のシーケンスを駆動するための手段と、スレーブ回路によってクロック信号を検出するための手段と、スレーブ回路によってビットの第１のシーケンスをサンプリングするための手段とを含む。
[0018]さらに、スレーブ回路は、コマンドプリフィックスの値に基づいて、コマンドプリフィックスの長さおよび識別を決定するための手段を含むことができる。さらに、ビットの第１のシーケンスは、コマンドプリフィックスに続くデータフィールドを含むことができ、データフィールドは、あらかじめ定められた数のデータビットを有する。
[0019]別の態様では、ビットの第１のシーケンスは、長さフィールドと、コマンドプリフィックスに続くデータフィールドとを含むことができ、長さフィールドは、データフィールド内のデータビットの数を指定する。さらに、ビットの第１のシーケンスを駆動した後に、第１のラインの制御をスレーブ回路に返すための手段が含まれ得る。さらに、スレーブ回路は、第１のラインの制御がスレーブ回路に返された後に、第１のライン上のビットの第２のシーケンスを駆動するための手段を含み得る。
[0020]シリアル通信インターフェースはまた、第２のライン上のクロック信号を駆動する前に、スレーブ回路によって第１のラインを第２の論理値に駆動するための手段と、マスタ回路によって第１のライン上の第２の論理値を検出するための手段とを含むことができ、ここにおいて、第２の論理値を検出すると、マスタ回路が第２上のクロック信号を駆動する。さらに、ビットの第１のシーケンスは、１ビットで構成されるコマンドプリフィックスと、コマンドプリフィックスに続くデータフィールドとを含むことができ、データフィールドは、あらかじめ定められた数のビットを有する。さらに、マスタ回路は、ビットの第１のシーケンスを駆動する前にエラーを検出するための手段を含むことができ、したがって、ビットの第１のシーケンスは、マスタ回路によって第１の論理値で駆動される第１のビットを有するコマンドプリフィックスと、第１のラインバイアスから第１の論理値で駆動される複数の連続するビットとを含み得る。そのような実施形態では、スレーブ回路は、コマンドプリフィックスの値に基づいて、コマンドの長さおよび識別を決定するための手段と、また、第１のラインの制御がスレーブ回路に返された後に、第１のライン上のあらかじめ定められたパターンを有するビットの第２のシーケンスを駆動するための手段とを含むことができる。それに応じて、マスタ回路は、マスタ回路によってあらかじめ定められたパターンを検出するための手段と、プレディファインされたパターンを検出すると第２のラインを第１の論理値で検出するための手段とを含むことができる。
[0021]別の態様では、マスタ回路は、コマンドプリフィックスを駆動するための手段と、コマンドプリフィックスに続くデータフィールドを駆動するための手段と、ワイヤレス通信デバイスのベースバンドプロセッサに実装されたマスタ回路と、ワイヤレストランシーバに実装されたスレーブ回路との間の受信利得調節を駆動するための手段とを含み得る。さらに、スレーブ回路は、第２のライン上のクロック信号を駆動する前に、第１のラインを第２の論理値に駆動するための手段を含むことができ、マスタ回路は、第２の論理値を検出すると、マスタ回路が第２のライン上のクロック信号を駆動することができるように、第１のライン上の第２の論理値を検出するための手段とを含むことができる。ワイヤレストランシーバは、スレーブ回路が、検出に応答して第１のラインを第２の論理値に駆動できるように、無線周波数（ＲＦ）飽和状態を検出することができる。
[0022]別の態様では、ビットの第１のシーケンスを駆動することは、ワイヤレス通信デバイスのベースバンドプロセッサに実装されたマスタ回路と、Ｂｌｕｅｔｏｏｔｈトランシーバに実装されたスレーブ回路との間の共存メッセージを駆動することを含み得る。
[0023]さらなる特徴および利点は、添付の図面に示される、本発明の好ましい実施形態の、以下の、およびより具体的な説明から明らかになるだろう。図面において、同様の参照文字は、図面を通して一般に同じ部分または要素を指す。
[0024]本発明の実施形態による、２ラインシリアルインターフェースを実装しているワイヤレス通信デバイスの機能ブロックを概略的に示す図。 [0025]本発明の実施形態による、スレーブ回路によって開始される２ラインシリアルインターフェース上のシグナリングを概略的に示す図。 [0026]本発明の実施形態による、書込みコマンドに対応する２ラインシリアルインターフェース上のシグナリングを概略的に示す図。 [0027]本発明の実施形態による、読出しコマンドに対応する２ラインシリアルインターフェース上のシグナリングを概略的に示す図。 [0028]本発明の実施形態による、短い書込みフレームを概略的に示す図。 [0029]本発明の実施形態による、長い書込みフレームを概略的に示す図。 [0030]本発明の実施形態による、マスタ読出しフレームを概略的に示す図。 [0031]本発明の実施形態による、データを有するスレーブ書込みフレームを概略的に示す図。 [0032]本発明の実施形態による、データのないスレーブ書込みフレームを概略的に示す図。 [0033]本発明の実施形態による、同期フレームを概略的に示す図。 [0034]本発明の実施形態による、同期フレームの送信に対応する２ラインシリアルインターフェース上のシグナリングを概略的に示す図。 [0035]本発明の実施形態による、回復モードに対応する２ラインシリアルインターフェース上のシグナリングを概略的に示す図。 [0036]本発明の実施形態による、同期フレームを含むエラー回復動作に対応する２ラインシリアルインターフェース上のシグナリングを概略的に示す図。 [0037]本発明の実施形態による、２ラインシリアルインターフェースを使用する通信のためのルーチンを表すフローチャート。
[0038]最初に、本開示は、具体的に例示された材料、アーキテクチャ、ルーチン、方法、または構造に限定されず、したがって、もちろん、異なり得ることが理解されるべきである。したがって、本明細書に記載されるものと類似または同等のいくつかのそのようなオプションが本開示の実施または実施形態において使用され得るが、好ましい材料および方法が本明細書に記載されている。
[0039]また、本明細書で使用される用語は、本開示の具体的な実施形態について説明するためのものにすぎず、限定的することが意図されるものではないことが理解されるべきである。
[0040]添付の図面に関連して以下に述べる詳細な説明は、本発明の例示的な実施形態の説明として意図されており、本発明が実施され得る例示的な実施形態のみを表すことが意図されるものではない。本明細書を通して使用される「典型的（exemplary）」という用語は「例、事例、または例示として役立つ（serving as an elample,instance, or illustration）」を意味し、必ずしも他の例示的な実施形態よりも好ましい、または有利であると解釈されるべきではない。詳細な説明は、本明細書の例示的な実施形態の完全な理解を提供するための具体的な詳細を含む。本明細書の例示的な実施形態はこれらの特定の詳細なしに実施され得ることが、当業者には明らかであろう。場合によっては、本明細書に提示される例示的な実施形態の新規性を曖昧にすることを避けるために、よく知られている構造およびデバイスがブロック図の形で示されている。
[0041]便宜上、および明確にするためにのみ、上部、下部、左、右、上方向に、下方向に、の上に、上方に、下方に、の下に、背面、後部、および前部などの方向を示す用語が、添付の図面またはチップの実施形態に関連して使用され得る。これらおよび類似の方向を示す用語は、いかなる方法においても本発明の範囲を限定するものと解釈されるべきではない。
[0042]本明細書および特許請求の範囲において、要素が別の要素に「接続され（ｃｏｎｎｅｃｔｅｄ ｔｏ）」または「結合され（ｃｏｕｐｌｅｄ ｔｏ）」ているものとして言及される場合、要素は、他の要素に直接接続または結合され得る、または介在する要素が存在されてよいことが理解されるであろう。対照的に、要素が別の要素に「直接接続され（ｄｉｒｅｃｔｌｙ ｃｏｎｎｅｃｔｅｄ ｔｏ）」または「直接結合され（ｄｉｒｅｃｔｌｙ ｃｏｕｐｌｅｄ ｔｏ）」ているものとして言及される場合、介在する要素は存在しない。
[0043]以下の説明において使用される第２のレベルおよび第１のレベル、ハイ（ｈｉｇｈ）およびロー（ｌｏｗ）、ならびに１および０という用語は、当分野で知られている様々な論理状態を説明するために使用され得る。第２および第１のレベルの特定の電圧値は、個々の回路に関して任意に定義される。さらに、第２および第１のレベルの電圧値は、クロックおよびデジタルデータ信号などの個々の信号について異なるように定義され得る。具体的な回路が説明されているが、本発明を実施するために必ずしもすべての開示された回路が必要とされるとは限らないことが、当業者によって理解されるであろう。さらに、本発明に焦点を維持するために、特定のよく知られている回路は説明されていない。同様に、本明細書は、特定の場所において、論理的な「０」および論理的な「１」、またはローおよびハイに言及しているが、当業者は、本発明の動作に影響を与えることなしに、論理的な値は切り替えられてよく、回路の残りの部分がそれに応じて調整されることを理解する。
[0044]以下の詳細な説明の一部は、コンピュータメモリ内のデータビットに対する演算の手順、論理ブロック、処理、および他の記号表現に関して提示される。これらの説明および表現は、データ処理分野の当業者によって、彼らの仕事の本質を他の当業者に最も効果的に伝えるために使用される手段である。本出願において、手順、論理ブロック、プロセス、または同等物は、所望の結果をもたらす自己矛盾のない一連のステップまたは命令であると考えられる。ステップは、物理量の物理操作を必要とするステップである。必ずしもそうとは限らないが、通常、これらの量は、コンピュータシステムにおいて、記憶、転送、組合せ、比較、および他の操作が行われることが可能な、電気信号または磁気信号の形態をとる。
[0045]本明細書に記載の１つまたは複数の例示的な実施形態は、デジタルワイヤレスデータ通信システムとの関連で説明される。この文脈内での使用が有利であるが、本発明の異なる実施形態は、異なる環境または構成に組み込まれ得る。一般に、本明細書に記載の様々なシステムは、ソフトウェア制御プロセッサ、集積回路、またはディスクリートロジックを使用して形成され得る。本出願を通じて参照され得るデータ、命令、コマンド、情報、信号、シンボル、およびチップは、電圧、電流、電磁波、磁界または磁気粒子、光場または光粒子、またはそれらの組合せによって有利に表される。さらに、各ブロック図に示されるブロックは、ハードウェアまたは方法ステップを表すことができる。
[0046]本開示の態様を使用することができるワイヤレス通信デバイスの例としては、システム、加入者ユニット、加入者局、移動局、モバイルワイヤレス端末、モバイルデバイス、ノード、デバイス、遠隔局、遠隔端末、端末、ワイヤレス通信デバイス、ワイヤレス通信装置、またはユーザエージェントなどの、任意の適切なタイプのユーザ装置があり得る。ワイヤレス通信デバイスのさらなる例としては、セルラー電話、コードレス電話、セッション開始プロトコル（ＳＩＰ）電話、スマートフォン、ワイヤレスローカルループ（ＷＬＬ）局、携帯情報端末（ＰＤＡ）、ラップトップ、ハンドヘルド通信デバイス、ハンドヘルドコンピューティングデバイス、衛星ラジオ、ワイヤレスモデムカード、および／またはワイヤレスシステムを介して通信するための別の処理デバイスなどのモバイルデバイスがある。さらに、実施形態は基地局に関連して本明細書に記載され得る。基地局は、１つまたは複数のワイヤレスノードと通信するために利用されてよく、アクセスポイント、ノード、ノードＢ、進化型ノードＢ（ｅＮＢ）、または他の適切なネットワークエンティティに関連付けられる機能と呼ばれてもよく、また呼ばれてもよく、発揮する。基地局は、エアインターフェースを介してワイヤレス端末と通信する。通信は、１つまたは複数のセクタを介して行われ得る。基地局は、受信したエアインターフェースフレームをインターネットプロトコル（ＩＰ）パケットに変換することによって、ワイヤレス端末と、ＩＰネットワークを含み得るアクセスネットワークの残りの部分との間のルータとして働き得る。基地局はまた、エアインターフェースの属性の管理を調整することができ、また、ワイヤードネットワークとワイヤレスネットワークとの間のゲートウェイであり得る。さらに、ワイヤレス通信デバイスは、たとえば、ロングタームエボリューション（ＬＴＥ）、符号分割多元接続（ＣＤＭＡ）ネットワーク、高速パケットアクセス（ＨＳＰＡ（＋））、高速ダウンリンクパケットアクセス（ＨＳＤＰＡ）、グローバルシステムフォーモバイルコミュニケーションズ（ＧＳＭ（登録商標））、拡張データＧＳＭ環境（ＥＤＧＥ）、ＩＥＥＥ８０２．１１ベースのワイヤレスローカルエリアネットワーク（ＷＬＡＮ）、ＷｉＭａｘ（登録商標）、ＢＬＵＥＴＯＯＴＨ（登録商標）、ＺｉｇＢｅｅ（登録商標）、ワイヤレスユニバーサルシリアルバス（ＵＳＢ）などを含む、任意の適切なワイヤレスプロトコルを使用することができる。
[0047]別段に定義されていない限り、本明細書で使用されるすべての技術用語および科学用語は、本開示が関係する当業者によって一般に理解されるのと同じ意味を有する。
[0048]最後に、本明細書および添付の特許請求の範囲において使用されるように、単数形「ａ」、「ａｎ」、および「ｔｈｅ」は、内容が明確に指示しない限り、複数の指示対象を含む。
[0049]以下で詳細に説明されるように、本開示は、ワイヤレス通信デバイスならびに他の用途での使用に適した、ポイントツーポイント２ラインシリアルインターフェース（ＴＳＩ）を含む。ＴＳＩは、待ち時間が低減したあるタイプのメッセージと、待ち時間が増加した他のメッセージとの配信を達成するために、複数のフレームフォーマットを提供するプロトコルを使用することができる。さらに、マスタは読出しを開始するが、スレーブ回路はＴＳＩを介してリアルタイムにマスタにシグナリングすることができる。
[0050]本開示の態様を例示することを助けるために、ワイヤレス通信デバイス１００の簡略化したブロック図が図１に示されている。この例によって示されるように、ベースバンドプロセッサ１０２は、いくつかの補助集積回路（ＩＣ）モジュール、ならびに他の構成要素（明確にするために、ここには示されていない）と通信することができる。ベースバンドプロセッサ１０２によって実行される典型的な機能は、着信および発信信号のデジタル処理、ならびに様々なアプリケーションの実行などを含む様々な他のタイプの処理を含む。ベースバンドプロセッサ１０２は、１つまたは複数のマイクロプロセッサ、デジタル信号プロセッサ、メモリ、および様々なタイプの他の汎用または専用回路を含む、様々な構成要素を備え得る。さらに、ベースバンドプロセッサ１０２は、符号器、インターリーバ、変調器、復号器、デインターリーバ、デモジュレータ、サーチャー、および様々な他の構成要素などの、１つまたは複数の通信仕様または規格に従って信号を送受信するための様々な構成要素を備えてよく、その例は当技術分野ではよく知られている。所望に応じて、ベースバンドプロセッサ１０２は、デジタル回路、アナログ回路、または両方の組合せを組み込むことができる。
[0051]この図示された実施形態では、ベースバンドプロセッサ１０２の第１のＷＬＡＮ物理層（ＰＨＹ）マスタ回路１０４は、ＴＳＩ１１０を介してＷＬＡＮトランシーバ１０８の第１のＷＬＡＮ ＰＨＹスレーブ回路１０６と通信するように示されている。同様に、第２のＷＬＡＮ物理層（ＰＨＹ）マスタ回路１１２は、ＴＳＩ１１８を介してＷＬＡＮトランシーバ１１６のＷＬＡＮ ＰＨＹスレーブ回路１１４と通信する。ＷＬＡＮトランシーバ１０８および１１６は、多入力多出力（ＭＩＭＯ）、デュアルバンドデュアルコンカレンシー（ＤＢＤＣ）などの技法を使用して拡張された機能を有するワイヤレス通信デバイス１００を提供するために使用され得る。各ＰＨＹ層マスタ回路は、後述されるように、さらなる機能を提供するために、メッセージング層と情報を交換することができる。それに対応して、ベースバンドプロセッサ１０２は、ＷＬＡＮマスタ回路１０４およびＷＬＡＮマスタ回路１１２と情報を送受信するように構成されたメッセージング層１２０を含み得る。同様に、各ＷＬＡＮトランシーバはまた、図示されるようにメッセージング層を実装することができ、ＷＬＡＮメッセージング層１２２がスレーブ回路１０６と通信しており、ＷＬＡＮメッセージング層１２４がスレーブ回路１１４と通信している。
[0052]さらに、ワイヤレス通信デバイス１００はまた、この実施形態においてＢｌｕｅｔｏｏｔｈ機能を提供する。したがって、ワイヤレス通信デバイス１００はＢｌｕｅｔｏｏｔｈトランシーバ１２６を含む。ＢｌｕｅｔｏｏｔｈとＷＬＡＮシステムとの間の競合を最小限に抑えることを助けるために、ベースバンドプロセッサ１０２は、はＢｌｕｅｔｏｏｔｈおよびＷＬＡＮシステムの動作を調整するべくＴＳＩ１３２を介してＢｌｕｅｔｏｏｔｈトランシーバ１２６のＭＣＩスレーブ回路１３０と通信する、メッセージング共存インターフェース（ＭＣＩ）マスタ回路１２８を含み得る。ＭＣＩマスタ回路１２８はベースバンドプロセッサ１０２内のメッセージング層１２０と通信することができ、ＭＣＩスレーブ回路１３０はＢｌｕｅｔｏｏｔｈトランシーバ１２６に実装されたメッセージング層１３４と通信することができる。
[0053]ＷＬＡＮトランシーバ１０８および１１６は、それぞれアンテナ１３６および１３８に結合されており、Ｂｌｕｅｔｏｏｔｈトランシーバ１２６はアンテナ１４０に結合されている。例示のためにのみ、トランシーバごとに１つのアンテナが示されているが、ワイヤレス通信のために、所望に応じてトランシーバごとに複数のアンテナが使用されてもよく、従来のアンテナ切替え技法を使用してアンテナが共有されてもよい。構成に応じて、トランシーバの各々は、増幅器、フィルタ、ミキサー、発振器、デジタル−アナログ変換器（ＤＡＣ）、アナログ−デジタル変換器（ＡＤＣ）などの、ＲＦ信号の送受信に関連付けられる様々な機能を提供するための構成要素を含み得る。規格に準拠した通信のために必要な構成要素は、必要に応じて複数のトランシーバに組み込まれてよく、任意のトランシーバは、他のトランシーバで使用するために共有され得る構成要素を含み得る。さらに、トランシーバは例示のためにのみ示されているが、任意のタイプの補助ＩＣが、所望に応じてＴＳＩによってベースバンドプロセッサ１０２に結合され得る。
[0054]各ＴＳＩは、図示されるように、単一のマスタ回路と単一のスレーブ回路との間のソース同期インタ−フェースでよい。さらに、各ＴＳＩは、マスタ回路とスレーブ回路とが、データライン（ＤＡＴＡ）とクロックライン（ＣＬＫ）とによって結合されるように、２ラインインタ−フェースとして実装され得る。情報の双方向転送を提供するために、ＣＬＫはマスタ回路によって駆動されてよく、ＤＡＴＡはマスタ回路かスレーブ回路のいずれかによって駆動され得る。マスタ回路とスレーブ回路のいずれもＤＡＴＡをアクティブに駆動していない場合、ＤＡＴＡは論理ハイまたは論理ロー値のいずれかにバイアスされ得る。一態様では、マスタとスレーブのいずれもＤＡＴＡを駆動していない場合、ＤＡＴＡは、ローに駆動するために弱いプルダウン抵抗で実装され得る。以下で説明される実施形態は、ＤＡＴＡを論理ローにバイアスすることから生じる論理との関連であるが、本技法は、必要に応じて、プルアップ抵抗などによってＤＡＴＡがハイにバイアスされる構成に対応するために適合されてよい。一実施形態では、ＴＳＩは約６０ＭＨｚの動作クロック速度を適合することができる。
[0055]以下の説明では、物理層（ＰＨＹ）、またはメッセージング層などの上層に実装され得る適切なシグナリングプロトコルの態様が、マスタ回路とスレーブ回路との関連で説明される。したがって、参照されるマスタ回路は、ＷＬＡＮ ＰＨＹマスタ回路１０４、ＷＬＡＮ ＰＨＹマスタ回路１１２、およびＭＣＩマスタ回路１２８を含む、図１に示されるマスタ回路のうちのいずれでもよく、別の実施形態における任意の他の適切なマスタ回路のうちのいずれでもよい。同様に、参照されるスレーブ回路は、ＷＬＡＮ ＰＨＹスレーブ回路１０６、ＷＬＡＮ ＰＨＹスレーブ回路１１４、およびＭＣＩスレーブ回路１３０を含む、図１に示されるスレーブ回路のいずれでもよく、任意の他の適切なスレーブ回路のうちのいずれでもよい。さらに、メッセージング層はそれらの対応するマスタ回路またはスレーブ回路を参照して説明され、したがって、ベースバンドプロセッサメッセージング層１２０、ＷＬＡＮメッセージング層１２２、ＷＬＡＮメッセージング層１２４、Ｂｌｕｅｔｏｏｔｈメッセージング層１３４、または任意の他の適切なメッセージング層を含み得る。他の実施形態では、マスタとスレーブの役割を切り替えることが望ましい場合がある。
[0056]本開示の技法を使用することによって、ＣＬＫおよびＤＡＴＡを介してマスタ回路とスレーブ回路との間で交換される信号は、上述された所望の特性を有する通信を提供するように構成され得る。マスタ回路とスレーブ回路のいずれかが、ＴＳＩを介して通信を開始することができる。ＴＳＩは、マスタ回路がＣＬＫを論理ロー値に駆動して、スレーブ回路がＤＡＴＡの制御を有する、アイドル状態を有するように構成され得る。
[0057]マスタ回路がＣＬＫをローに駆動している間、およびスレーブ回路がＤＡＴＡの制御を有している間、ＤＡＴＡの状態は、スレーブアサート（ＳＬ＿ＡＳＳＥＲＴ）信号と呼ばれ得る。アイドル状態の間、スレーブ回路はＤＡＴＡをローに駆動して、ＳＬ＿ＡＳＳＥＲＴをディアサートする。一態様では、スレーブ回路は、図２に示されるように、ＳＬ＿ＡＳＳＥＲＴをアサートするために、論理ハイでＤＡＴＡを駆動することによって、リアルタイムにマスタ回路との通信を開始することができる。ＴＳＩは、バスの競合の可能性を低減させるために、アイドル状態の間はスレーブ回路がＤＡＴＡをローにアクティブに駆動しないように、また図示されるようにプルダウン抵抗によってローに駆動されることを可能にすることによってＤＡＴＡをローに駆動するように構成され得る。マスタ回路がハイでＤＡＴＡを検出して、ＣＬＫでタイミング信号を提供していない場合、マスタ回路は、スレーブ回路によって開始されるメッセージ交換を求める要求として、この信号パターンを処理するように構成され得る。後述されるように、マスタ回路はＳＬ＿ＡＳＳＥＲＴに特定の解釈を添付して、メッセージの層の構成に基づいて所望の方法で応答することができる。一般的に、スレーブ回路は、マスタ回路から通信を着信していることを示しているＣＬＫ上でクロック信号の立ち上がりエッジが検出されるまで、ＤＡＴＡの制御を維持する。したがって、スレーブ回路は、クロック信号が検出されるまで、アサートされたＳＬ＿ＡＳＳＥＲＴを保持することができる。しかし、スレーブ回路はまた、信号をディアサートして、インターフェースをリセットするために、独立してＤＡＴＡをローに駆動することができる。
[0058]別の態様では、マスタ回路は、ＣＬＫ上でクロック信号を提供することによって、スレーブ回路との通信を開始する、またはスレーブ回路に応答することができる。スレーブ回路は、ＣＬＫを連続的に監視して、ＣＬＫ上で送信されたクロック信号の最初の立ち上がりエッジでＤＡＴＡの制御を解除するように構成され得る。マスタ回路によって送信された通信は、書込み動作および読出し動作のバスコマンドを含み得る。
[0059]マスタ回路とスレーブ回路との間のＤＡＴＡの制御の移行は、バスハンドオーバと呼ばれ得る。図３および図４に示されるように、読出しおよび書込みバスコマンドは、ＣＬＫ上でクロック信号を検出したときにスレーブ回路がＤＡＴＡの制御をマスタ回路に解除した場合に初めに一度、およびマスタ回路によって送信されたメッセージの終了後に一度の、２つのバスハンドオーバイベントを含み、したがってスレーブ回路はＡＣＫを送信することができる。
[0060]マスタ回路によって送信されたバス書込みコマンドの一例が、図３に示されている。図示されるように、ＴＳＩは最初はアイドル状態でよく、スレーブ回路はＤＡＴＡの制御を有し、選択的なＳＬ＿ＡＳＳＥＲＴシグナリングを可能にする。ＣＬＫ上でクロック信号を開始した後、マスタ回路は、Ｎビット、Ｄ０、Ｄ１、．．．、Ｄ（Ｎ−１）のシーケンスを備えるＮビットのメッセージを送信するために、ＣＬＫの最初の立ち下がりエッジで、およびすべての後続の立ち下がりクロックエッジでＤＡＴＡの駆動を開始する。次に、スレーブ回路は、ＣＬＫの最初の立ち上がりエッジでＤＡＴＡの制御を解除し、ＣＬＫの２番目の立ち上がりエッジで、およびすべての後続の立ち上がりエッジで、ＤＡＴＡをサンプリングすることができる。Ｎビットのメッセージに続いて、マスタ回路は、エラー検出のためのパリティビットＰを送信することができる。パリティビットは偶数でよく、図示されるように、さらなるクロックサイクルのための０ビットによって続けられ得る。マスタ回路および後述されるＰＨＹフレーミングプロトコルによって駆動されているデータに基づいて、マスタ回路とスレーブ回路の両方が、どのクロックサイクルで通信が終了するかを決定することができ、マスタ回路がＤＡＴＡの駆動を停止する。終了時点で、スレーブ回路は、ＣＬＫの立ち上がりエッジから１クロックサイクルのＤＡＴＡをハイに駆動することによって設定された肯定応答（ＡＣＫ）ビットなどの肯定応答メッセージを送信するために、ＤＡＴＡの制御を取り戻すことができる。マスタ回路は、スレーブ回路が肯定応答を行うために十分な時間にわたって、ＣＬＫ上でクロック信号を供給するように構成され得る。ＡＣＫを受信すると、マスタ回路は、次いでＴＳＩをアイドル状態に戻すことができるようにするために、ＣＬＫをローに駆動することができる。上述されたように、スレーブ回路はアイドル状態の下でＤＡＴＡの制御を有しており、ＳＬ＿ＡＳＳＥＲＴ機能を介して、リアルタイムのシグナリング、および通信の開始を可能にすると考えられ得る。いくつかの実施形態では、ＳＬ＿ＡＳＳＥＲＴをアサートすることによって、マスタ回路に制御信号を求める要求を示すことができ、したがって、マスタ回路は、あらかじめ定められたタイプの情報を有するバス書込みコマンドでＳＬ＿ＡＳＳＥＲＴ表明に応答することができる。
[0061]同様に、バス読出しコマンドの一例が図４に示されている。ＴＳＩは、最初はアイドル状態でよく、ＳＬ＿ＡＳＳＥＲＴ信号を提供するために、スレーブ回路がＤＡＴＡの制御を有している。いくつかの実施形態では、マスタ回路は、スレーブ回路がＳＬ＿ＡＳＳＥＲＴをハイに駆動する場合、読出しコマンドに応答するように構成され得る。マスタ回路はまた、スレーブ回路がＤＡＴＡをローに駆動している場合、ＴＳＩがアイドル状態の時に読出しコマンドを開始することができる。上述された書込み動作におけるように、マスタ回路は、ＣＬＫ上でクロック信号の送信を開始する。最初の立ち上がりエッジを検出すると、スレーブ回路は、ＤＡＴＡの制御を放棄して、ＳＬ＿ＡＳＳＥＲＴをディアサートする。次いで、マスタ回路は、ＣＬＫの２番目の立ち上がりエッジで開始してパリティビットＰで終わる、Ｎビットのメッセージ（Ｄ０からＤ（Ｎ−１））を送信する。再び、スレーブ回路は、マスタ回路からのメッセージをＡＣＫで肯定応答して、次いでＮビットのメッセージの形式で要求された情報を送信する。読出しコマンドに応答してスレーブ回路によって送信されたメッセージ長は、読出しコマンド自体、またはスレーブ回路によって送信されたメッセージ内のプリアンブル情報のいずれかから決定した。マスタ回路は、スレーブ回路から送信されるメッセージに対応する適切な期間にわたって、ＣＬＫ上でクロック信号を供給し続けることができる。スレーブ回路は、パリティビットＰでメッセージを終了させることができる。図示されるように、マスタ回路がクロック信号の送信を停止した後、ＴＳＩはアイドル状態に戻る。
[0062]さらに、マスタ回路は、さらなる調整を必要とすることなしに、順次バスコマンドを送信することができる。マスタ回路は、最後のコマンドの最後のクロックサイクルの後、次のコマンドの送信を開始して、ＣＬＫ上でクロック信号を維持することができる。スレーブ回路は、読出しコマンドへのスレーブ回路の応答の後に、書込みコマンドまたはパリティＰビットに応答してＡＣＫを送信した後に、一時的にＤＡＴＡの制御を行うことができる。しかしながら、スレーブ回路は、次いで、ＣＬＫ上でクロック信号の立ち上がりエッジを検出して、マスタ回路に制御を戻すことができる。
[0063]上述されたように、マスタ回路は、スレーブ回路によって送信されたＡＣＫが正しく検出されることを確実にすることを助けるために、パリティビットの後に、１つのクロックサイクルについてＤＡＴＡをローに駆動することができる。ＡＣＫビットの送信は、マスタ回路が、スレーブ回路が適切に同期していることを確認するために役立つ。プルダウン抵抗がＤＡＴＡをローに駆動しているので、後述されるように、マスタ回路は、エラー状態として予測されるときに、ハイＡＣＫビットの欠如を解釈することができる。この状態は、マスタ回路のメッセージング層にシグナリングされてよく、したがって所望に応じてエラー回復が実装され得る。
[0064]別の態様では、ＤＡＴＡのサンプリングのタイミングは、実装されたＴＳＩの物理的特性に適合するように構成され得る。たとえば、インターフェースを介する伝播時間は、タイミングに影響を及ぼし得る。クロック信号（ＣＬＫ）の立ち上がりエッジで、スレーブ回路によって送信される同期データ。マスタ回路からのスレーブ回路へのクロック信号の合計信号伝播時間、およびスレーブ回路からマスタ回路へのデータの伝搬時間が、クロック周期マイナス設定時間未満である限り、マスタ回路は、クロックの次の立ち上がりエッジでＤＡＴＡを正しくサンプリングすることができる。しかしながら、伝搬時間が増加するにつれて、そのような待ち時間を補償するために、マスタ回路に、プログラム可能な、または他の方法で調整可能な読出しサンプリング待ち時間を提供することが望ましい場合がある。一実施形態では、読出しサンプリング待ち時間は、たとえば、参照立ち上がりエッジからの２つの完全なクロックサイクルでよい、少なくとも１つの完全なクロックサイクルの最大待ち時間を有する、半クロックサイクル単位で、プログラム可能でよい。
[0065]マスタ回路とスレーブ回路との間で交換される情報は、ＳＬ＿ＡＳＳＥＲＴ表明のために保存し、特定のフォーマットを有するフレームにまとめられ得る。これらのフォーマットは、異なる待ち時間で異なる量の情報の送信を提供するように構成されてもよく、所望に応じて、異なる動作状況において使用されてもよい。さらに、フレームフォーマットは、書込み動作のためにマスタ回路からスレーブ回路に送信される情報、および読出し動作のためにマスタ回路からスレーブ回路に送信される情報に続いて、スレーブ回路からマスタ回路に送信される情報を含むことができる。一般的に、フレームは、フレームタイプを識別するために使用されるコマンドプリフィックスに続いて、１つまたは複数の長さおよび／またはデータフィールドを含み、パリティビットで終了され得る。コマンドプリフィックスの最初のビットは第１のフレームタイプに対応することができ、したがって、第１のフレームタイプを識別するために１ビットだけが必要とされ得る。第１のフレームのタイプを識別するために使用される値の逆の値を有する最初のビットによって定義される、より長いコマンドプリフィックスは、他のフレームタイプを識別するために使用され得る。コマンドプリフィックス内のビットの数は、特定の実施形態に実装される異なるフレームタイプの数に対応し得る。
[0066]図１に示される例示的な実施形態に戻ると、ベースバンドプロセッサ１０２とＷＬＡＮ送受信機１０８または１１６との間の通信は、後述されるように、フレームフォーマットを使用し得る。
[0067]あるフレームフォーマットは、低減された待ち時間を有する定義された長さのデータフレームを送信するためのバス書込みコマンドに対応し得る。定義された長さは、ＴＳＩのパラメータとして確立されてよく、意図された用途があれば所望に応じて構成され得る。一態様では、このフォーマットは、マスタ回路からスレーブ回路に比較的短い長さのメッセージを配信するために使用されてよく、短い書込みフレーム（ＳＨＯＲＴ＿ＷＲ）と呼ばれる。ＳＨＯＲＴ＿ＷＲフレームは、ＴＳＩによって許容される最小待ち時間で、マスタ回路からスレーブ回路にあらかじめ定められた量のデータを送信するように構成されてよく、図５に示されるようなフォーマットを有してよい。図示されるように、ＳＨＯＲＴ＿ＷＲフレームは、ここでは１の値を有する、１ビットのコマンドプリフィックスを有し得る。識別のための１ビットのみを必要とすることによって、ＳＨＯＲＴ＿ＷＲフレームを識別することに関連付けられる待ち時間が低減され得る。ＳＨＯＲＴ＿ＷＲフレームは、短い書込み長さ（ＳＨ＿ＷＲ＿ＬＥＮ）パラメータによって確立された、定義された長さを有しているので、長さフィールドは提供されない。データペイロードはＳＨ＿ＷＲ＿ＬＥＮの長さを有する、コマンドプリフィックスに続くデータ（ＤＡＴＡ）フィールドによって配信される。パリティビットはＳＨＯＲＴ＿ＷＲフレームを終了する。
[0068]一態様では、ＷＬＡＮスレーブ回路１０６または１０８は、最小限の待ち時間を提供するための処理のために受信されるので、それぞれＷＬＡＮメッセージング層１２２または１２４に、順次データビットを渡すように構成され得る。所望に応じて、パリティビットは、メッセージング層による処理の前にチェックされてもよく、または、このフレームに関連付けられる待ち時間をさらに低減するために、チェックすることなしに処理されてもよい。ＷＬＡＮスレーブ回路１０６または１０８は、送信を承認するかどうかを決定するために、ＰＨＹでパリティビットをそれぞれチェックすることができる。
[0069]別のフレームフォーマットは、マスタ回路からスレーブ回路に可変長のデータフレームを送信するためのバス書込みコマンドに対応してよく、また低減された待ち時間を含んでよい。一態様では、このフレームは、長い書込み（ＬＯＮＧ＿ＷＲ）フレームと呼ばれてよく、図６に示されるようなフォーマットを有してよい。図示されるように、ＬＯＮＧ＿ＷＲフレームは、この例では値０、０、１を有する３ビットのコマンドプリフィックスを有してよい。長さ（ＬＥＮ）フィールドは、送信されるデータのバイト数を示すために使用される。一態様では、長さフィールドの値は、バイト数マイナス１に等しくてもよい。たとえば、０のＬＥＮ値は１データバイトを示すために使用され得る。長さフィールドにおけるビット数は、パラメータ、ＬＧ＿ＷＲ＿ＬＥＮとして指定される。ＬＥＮフィールドに続いて、ＤＡＴＡフィールドはＬＯＮＧ＿ＷＲフレームによって送信される情報を搬送する。パリティビットは、フレームを終了することができる。
[0070]別のフレームフォーマットは、マスタ回路が、レジスタ読出しなどの情報をスレーブ回路に要求することを可能にする、バス読出しコマンドのために使用され得る。したがって、情報は、レジスタアドレスなどの要求されている情報を識別するために、マスタ回路からスレーブ回路に送信され得る。次に、スレーブ回路は、要求された情報を送信することができる。このフォーマットは、マスタ読出し（ＭＡＳＴＥＲ＿ＲＤ）フレームと呼ばれてよく、図７に示されるようなフォーマットを有してよい。図示されるように、ＭＡＳＴＥＲ＿ＲＤフレームは、ここでは０、１、０の３ビットのコマンドプリフィックスを有してよい。次に、書込み長さ（ＷＲ＿ＬＥＮ）フィールドは、フレームの書込みデータ部分の長さフィールドのビット数を示す、マスタ読出し長さ書込み（ＭＡ＿ＲＤ＿ＬＥＮ＿ＷＲ）値を含み得る。上述されたように、長さフィールドの値はデータバイト数マイナス１として表されてよく、したがって、示され得るデータのバイトの最小数は１である。ＷＲ＿ＬＥＮフィールドの後に、ＷＲ＿ＬＥＮフィールドで指定された長さを有する書込みデータ（ＷＲ＿ＤＡＴＡ）フィールドがある。次に、マスタ回路は、読出し長さ（ＲＤ＿ＬＥＮ）フィールド内の読出しコマンドに応答して、スレーブ回路によって送信されるデータの量に対応する、マスタ読出し長さ読出し（ＭＡ＿ＲＤ＿ＬＥＮ＿ＲＤ）パラメータを設定する。次いで、マスタ回路からの送信が、パリティビットで終了する。それに応答して、スレーブ回路はＡＣＫ、続いて読出しデータ（ＲＤ＿ＤＡＴＡ）フィールド内で要求されたデータ、および最終的なパリティビットを送信する。上述されたように、ＴＳＩのハンドオーバは、マスタ回路によって送信されたパリティビットと、スレーブ回路によって送信されたＡＣＫとの間で発生し得る。
[0071]スレーブ回路からマスタ回路への情報の転送のための読出しコマンドとの関連で使用され得る別のフレームフォーマットは、スレーブ書込み（ＳＬＡＶＥ＿ＷＲ）フレームと呼ばれてよく、いくつかの実施形態が図８および図９に示されている。上述されたように、マスタ回路は、スレーブ回路によるＳＬ＿ＡＳＳＥＲＴの表明を、バス要求として解釈するように構成され得る。そのような実施形態では、マスタ回路は、スレーブ回路からの情報の転送を調整するために、ＳＬＡＶＥ＿ＷＲフレームで応答することができる。図８および図９に示される両方の例では、マスタ回路によって送信されたフレームの一部は、この例では０、１、１であり、パリティビットに続く、３ビットのコマンドプリフィックスでよい。ＳＬＡＶＥ＿ＷＲフレームが、スレーブ回路によって開始されるマスタ回路へのデータの転送のために使用され得るので、マスタ回路によってデータが送信される必要はない。したがって、バスハンドオーバは、コマンドプリフィックスとパリティビットの直後に発生し得る。
[0072]図８は、スレーブ回路が転送するべきデータを有する場合に使用され得るフォーマットを示している。コマンドプリフィックスに応答して、スレーブ回路は、１などの、情報が転送されることを示す値に設定されたＡＣＫおよびレディ（ＲＤＹ）ビットを送信することができる。次に、スレーブ回路は、送信されるデータのバイト数を示すために、長さ（ＬＥＮ）フィールドを使用して、スレーブ書込み長（ＳＬＡＶＥ＿ＷＲ＿ＬＥＮ）パラメータが、送信されるデータの量を指定する。次に、データ（ＤＡＴＡ）フィールドは情報を含み、フレームを終了するためにパリティビットが使用され得る。
[0073]あるいは、図９は、スレーブ回路が転送するためのデータを有していない場合に使用されるフォーマットを示している。マスタ回路によって送信されたコマンドプリフィックスに応答して、スレーブ回路は、ＡＣＫ、どのデータも転送されないことを示す値、ここでは０に設定されたＲＤＹビットおよびパリティビットで応答することができる。
[0074]さらなるフレームフォーマットは、ＴＳＩに係る様々な他の操作のために提供され得る。一態様では、同期フレームは、マスタ回路とスレーブ回路との間のタイミングを確立または再確立するために使用され得る。そのような手順は、バスハンドオーバにエラーが発生する場合に望ましい場合がある。適切な同期（ＳＹＮＣ）フレームは、図１０に示されている。図示されるように、マスタ回路は、１５ビットのコマンドプリフィックスでフレームを開始することができる。この実施形態では、マスタ回路は、最初のビットのみについてアクティブにデータをローに駆動し、コマンドプリフィックスの残りの部分は、プルダウン抵抗によって駆動される。コマンドプリフィックスに続くパリティビットはまた、プルダウン抵抗によって駆動され得る。コマンドプリフィックスを受信した後、スレーブ回路は、ＡＣＫ、ならびに交互の論理ローおよび論理ハイの値の応答パターンで応答することができる。一態様では、応答パターンは、この例では１３などの奇数のビットでよく、したがってパリティビットは、上述された他の状況で送信されたパリティビットを区別しやすくするために奇数である。図１１は、ＳＹＮＣフレームの送信時に、マスタ回路とスレーブ回路とによって、ＣＬＫおよびＤＡＴＡ上で実行されるシグナリングを示している。用途によって、必要に応じて、コマンドプリフィックスおよび応答パターンのための他のビット長が使用され得る。
[0075]さらなる態様では、ＴＳＩは、ＳＹＮＣフレームが誤検出される可能性を低減するために役立つように構成され得る。所望に応じて、マスタ回路からスレーブ回路に送信されたＳＨＯＲＴ＿ＷＲ、ＬＯＮＧ＿ＷＲ、およびＭＡＳＴＥＲ＿ＲＤフレーム内のすべてのデータフィールドが、論理ハイで始まる論理ハイと論理ローとの交互のパターンによってスクランブルされ得る。たとえば、このプロセスは、ＸＯＲ演算によって実行され得る。次いで、スレーブ回路は、ＷＬＡＮトランシーバのメッセージング層へ供給する前に、データフィールドをデスクランブルすることができる。データをスクランブルすることによって、ＳＹＮＣフレームと誤解されるのに十分な長さの論理ロー値の文字列を有し得るマスタ回路によって送信されているデータフィールドは、代わりに交互に論理値を有するように送信される。
[0076]ＴＳＩはまた、堅牢なエラー検出および処理を可能にするように構成され得る。スレーブ回路は、パリティチェックが失敗したとき、マスタ回路によって送信されたパリティビットに続くビットがハイであるとき、アラートがスレーブ回路のメッセージング層によって送信されたとき、または他の適切な指標によって、エラーを検出することができる。スレーブ回路は、メッセージング層の関与なしに、パリティチェックの失敗またはパリティビットの後のビットの不一致に起因するエラーを直接検出することができる。一態様では、マスタ回路は、マスタ回路によってエラーが検出されたときにＳＹＮＣフレームコマンドプリフィックスを送信するように構成され得るので、スレーブ回路によるＳＹＮＣフレームコマンドプリフィックスの検出はエラー検出の一例を構成し得る。エラーを検出すると、スレーブ回路は、回復モードを使用するように構成され得る。このモードでは、スレーブ回路は、プルダウン抵抗がＤＡＴＡラインをローに駆動して、スレーブ回路がＳＹＮＣフレームに対応するコマンドプリフィックスにのみ応答することができるように、ＤＡＴＡラインを駆動しない場合がある。この状態では、プルダウン抵抗がＤＡＴＡを駆動して、マスタ回路にエラーをシグナリングしているため、マスタ回路によって予想され得る任意のＡＣＫが、代わりに論理ローの値で受信され得る。エラー検出および回復モードに入ることに関するマスタ回路およびスレーブ回路のこのシグナリングの例は、図１２に示されている。通信を回復するために、マスタ回路は、スレーブ回路が現在待っているＳＹＮＣフレームコマンドプリフィックスを送信することができる。ＳＹＮＣフレームコマンドプリフィックスの受信に基づく、エラー検出の特殊なケースでは、スレーブ回路は、コマンドリレフィックスがすでに受信機であるので、マスタ回路によって開始されるＳＹＮＣフレームを受信するために、明確に回復モードに入る必要はない。上述されたように、スレーブ回路がＳＹＮＣフレームのコマンドプリフィックスを検出した後、指定された応答パターンを送信することができる。ＳＹＮＣフレームを完了した後、スレーブ回路は、ＳＬ＿ＡＳＳＥＲＴを選択的にアサートするためにＤＡＴＡの制御を有する通常の動作に戻ってもよく、マスタ回路によって開始される他のフレームのコマンドプリフィックスを受信してもよい。
[0077]いくつかの実施形態では、マスタ回路の観点から、パリティチェックが失敗したとき、所与のフレームフォーマットによって決定されたＡＣＫが失われたとき、マスタ回路のメッセージング層によってアラートが送信されたとき、または他の適切な指示によって、エラーが検出され得る。マスタ回路は、メッセージング層の関与なしに、パリティチェックの失敗またはＡＣＫの損失に起因するエラーを直接検出することができる。マスタ回路によってエラーが検出されると、マスタ回路は、ＳＹＮＣフレームの送信を含む回復動作を実行することができる。次いで、スレーブ回路が、予想される応答パターンを適切なタイミングで返した場合、正しい動作が確認され得る。
[0078]しかしながら、スレーブ回路がパターンに応答しない場合、マスタ回路は、プルダウン抵抗がＤＡＴＡを論理ローで駆動することを可能にしながら、ＣＬＫ上でクロック信号を提供し続けることができる。このパターンは、ＳＹＮＣフレームのコマンドプリフィックスと同等であるので、スレーブ回路は、最終的にプリフィックスを認識して、ＳＹＮＣフレームを完了するために応答パターンを提供することが予想され得る。クロック信号を供給し続けながら、マスタ回路は、スレーブ回路によって送信された応答パターンを検索するために、ＤＡＴＡを監視することができる。ＤＡＴＡライン上で正しいＳＹＮＣ応答パターンを検出すると、マスタ回路は、正しい同期タイミングをロックするために、すぐにＣＬＫをローに駆動することができる。この応答パターン検索に対応するマスタ回路およびスレーブ回路の信号の例が、図１３に示されている。上述されたフレームフォーマッティングによる通常の通信が、ＳＹＮＣフレームが完了された後に再開され得る。さらに、マスタ回路は、この回復処理の間ＤＡＴＡを監視しているので、指定された応答パターンを受信したときだけでなく、ＤＡＴＡが、受信された応答パターンに先行するコマンドプリフィックスに対応する適切な期間にわたってローだったことを確認したときに、正しいＳＹＮＣフレームを決定することができる。コマンドプリフィックスに対応する期間中に発生するＤＡＴＡ上の任意の論理ハイ値は、その時点でＤＡＴＡを駆動しているスレーブ回路に帰せられてよく、それに応じて、応答パターンが誤りであり、回復処理の継続が必要であることを示すものとして受け取られてよい。いくつかの実施形態では、上述されたプログラムされた読出しサンプルタイミングに応じて、マスタ回路が、ＳＹＮＣフレームフォーマットによって指定された時間内にＣＬＫ上でクロック信号を停止するには、ＳＹＮＣ応答パターンを検出する際の待ち時間が大きすぎる場合がある。そのような状況が存在する場合、マスタ回路は、端子ビットを除くすべてに基づいて、応答パターンを検出するように構成され得る。
[0079]ＴＳＩによって使用されるフレームフォーマットに加えて、アプリケーション固有の動作は、そのようなベースバンドプロセッサ１０２内のメッセージング層１２０およびＷＬＡＮメッセージング層１２２、それぞれのトランシーバ内のＷＬＡＮメッセージング層１２４またはＢｌｕｅｔｏｏｔｈメッセージング層１３４などの、それぞれのメッセージング層によって所望されるように制御され得る。一態様では、トランシーバのメッセージング層は、バスへのアクセスを要求するために、ＳＬ＿ＡＳＳＥＲＴをアサートする決定を行うことができる。これは、マスタ回路に送信するべき情報があると決定するメッセージング層を含み得る。別の態様では、メッセージング層１２０は、ＳＬＡＶＥ＿ＷＲフレームを送信することなどによって、ＴＳＩへのアクセスを許可するかどうかを決定することができる。次に、トランシーバのメッセージング層がＳＬＡＶＥ＿ＷＲフレームを受信しない場合、トランシーバメッセージング層は、ＳＬ＿ＡＳＳＥＲＴの表明またはディアサートを待って維持する決定を行うことができる。別の態様では、ＳＬＡＶＥ＿ＷＲメッセージを受信すると、トランシーバメッセージング層は、マスタ回路にデータを送信して、次いでＳＬ＿ＡＳＳＥＲＴをディアサートすることができる。
[0080]メッセージング層で実行され得るさらなる動作は、ＴＳＩによって提供されるアプリケーション固有の機能を含む。例としては、インターフェースの動作周波数を確立するためにマスタ回路によって使用されるクロック信号を提供することと、指定されたフレームタイプを使用して送信されるべき任意のアプリケーション固有のメッセージフォーマットを定義することと、ＴＳＩによって使用されるべきフレームパラメータ値を確立することと、他の適切なより高いレベルの機能とを含む。ＴＳＩの以下の態様は、ワイヤレス通信デバイス１００によって例示されるように、ＷＬＡＮトランシーバの制御との関連で説明される。しかしながら、異なるパラメータ、フォーマット、および機能は、必要に応じて意図される用途に適合され得る。一態様では、ＷＬＡＮトランシーバに関連付けられるメッセージング層は、後述されるように、バーストモードを実装するように構成され得る。
[0081]一実施形態では、ＷＬＡＮトランシーバ１０８または１１６に適用されるＴＳＩは、たとえば、６０ＭＨｚ、４８ＭＨｚ、４０ＭＨｚ、および３０ＭＨｚの使用を含み得る。１つの適切な目標速度は約６０ＭＨｚであるが、フォールバックオプションとして約４８ＭＨｚの速度が使用され得る。４０ＭＨｚおよび３０ＭＨｚなどのさらなる周波数は、デバッグの目的のために所望に応じて供給され得る。
[0082]ＷＬＡＮトランシーバの文脈において、重要な制御特徴は、ＲＦ飽和の検出に応答して受信パスにおける利得を迅速に調整する機能でよい。したがって、ＷＬＡＮトランシーバ制御のこの態様は、ＳＨＯＲＴ＿ＷＲフレームによって提供される、低減された待ち時間に関連付けられ得る。さらに、スレーブ回路は、対応する受信利得調整を要求するために、マスタ回路にＲＦ飽和状態を知らせるために、ＳＬ＿ＡＳＳＥＲＴ機能を使用することができる。
[0083]上述されたように、フレームフォーマットがＷＬＡＮトランシーバの制御に関する所望のレベルの機能を達成するために、様々なパラメータが確立され得る。たとえば、ＳＨ＿ＷＲ＿ＬＥＮパラメータは、低減された待ち時間を提供するために、約９ビットに制限され得る。このメッセージ長は、ＷＬＡＮトランシーバによってルックアップテーブルに記憶され得る適切な受信利得調整を指定するために、適切な分解能を提供することができる。このビット長もまた、後述されるＳＨＯＲＴ＿ＷＲフレームを使用する他のメッセージング機能のために十分であり得る。さらに、ＬＧ＿ＷＲ＿ＬＥＮは、レジスタアドレスの識別のための１６ビット、およびデータペイロードのための１６ビットを提供するように構成され得る。さらに、ＭＡ＿ＲＤ＿ＬＥＮ＿ＷＲ、ＭＡ＿ＲＤ＿ＬＥＮ＿ＲＤ、およびＳＬ＿ＷＲ＿ＬＥＮパラメータは１６ビットに対応する長さを有してよく、それぞれ、必要なレジスタアドレスおよびデータペイロードを提供する。
[0084]ＳＨＯＲＴ＿ＷＲフレームに関しては、可能な制御メッセージを区別するために、さらなるフレーム識別がメッセージング層で実装され得る。たとえば、上述されたように、ＳＨＯＲＴ＿ＷＲフレームタイプを使用するＷＬＡＮトランシーバの制御メッセージの長さは９ビットでよい。１、２、または４の可変長のコマンドプリフィックス（ＰＨＹのコマンドプリフィックスの直後に配置される）の後に、使用によって要求される可変量のデータが続いてよい。任意の残りの未使用ビットが０で埋められてもよい。可変長のコマンドプリフィックスを利用することによって、待ち時間要件に応じて、制御メッセージに優先順位が与えられ得る。上述されたように、受信（Ｒｘ）利得コマンドと、１ビットのコマンドプリフィックスを有する最小の待ち時間とを関連付けるために、フレームフォーマットを較正することが望ましい場合がある。送信（Ｔｘ）イネーブルコマンドは次に最も低い待ち時間要件を有してよく、２ビットのコマンドプリフィックスを割り当てられ得る。さらなるＷＬＡＮトランシーバ制御メッセージは、緩和された待ち時間要件に関連付けられてよく、４ビットのコマンドプリフィックスを使用して実装され得る。一実施形態では、ＳＨＯＲＴ＿ＷＲフレームは、表１に示されるフォーマットを有することができる。
Figure 2016513943
[0085]上述されたように、待ち時間を低減するために各ビットが受信されるときに、ＳＨＯＲＴ＿ＷＲフレームの内容は、スレーブ回路によってメッセージング層に直接渡され得る。さらに、メッセージング層は、終了するパリティビットによって提供されるパリティチェックを待たずにＳＨＯＲＴ＿ＷＲフレームによって配信される任意の制御設定を適用することができる。一実施形態では、このポリシーは、受信利得調整および送信イネーブルなどの、最小待ち時間耐性を有する機能に適用され得る。ＲＦリセットおよびクロックイネーブルなどの他のコマンドは、誤った実行を回避するためにパリティチェックを待つことができる。
[0086]別の態様では、ＷＬＡＮトランシーバが、多くの場合メモリの充填のために使用される、アドレスの順次セットの増大したレジスタ書込み速度を可能にする、バースト書込みモードを提供することが望ましい場合がある。バースト書込みは、開始アドレス位置への通常のレジスタ書込みで開始され得る。後続のレジスタ書込みは、アドレスが前の操作によって確立され得るのでアドレス情報を必要とすることなしに、データペイロードを適合するために１６ビットを提供するために、ＬＥＮフィールドが１に設定された、ＬＯＮＧ＿ＷＲフレームの修正されたフォーマットを使用することができる。したがって、スレーブ回路は、順次アドレス位置にデータペイロードを書き込むための指標としてアドレスフィールドなしにＬＯＮＧ＿ＷＲフレームを解釈することができる。一実施形態では、アドレスフィールドを排除することによって、通常のレジスタ書込みを使用して達成され得るように、バースト書込みモードを使用して、約２２Ｍｂｐｓから約３５Ｍｂｐｓにスループットを増大させることができる。さらに、マスタ回路は、順次アドレスへのレジスタ書込みを検出することによって、メッセージング層からの制御を必要とすることなしに、バースト書込みモードを自動的に開始することができる。
[0087]同様に、バースト読出しモードは、所与の開始アドレス位置で、通常のレジスタ読出しで開始され得る。どのアドレスもマスタ回路からスレーブ回路に渡される必要がないため、後続のすべての順次アドレス読出しは、代わりにＳＬＡＶＥ＿ＷＲフレームタイプを使用することができる。マスタ回路は、レジスタ読出しのアドレスに基づいて、メッセージング層の関与なしに、バースト読出しモードを自動的に開始することができる。
[0088]別の態様では、上述されたフレームフォーマットは、複数の受信チェーンを使用するＷＬＡＮトランシーバで使用するために適合され得る。たとえば、２つのチェーンの受信利得制御メッセージは、一方に対する他方のデルタとして表され得る。２つの受信チェーンの間の差が約１５ｄＢを超えることは望ましくない場合があるので、デルタ値は比較的小さくてよい。一実施形態では、２ｄＢの分解能でデルタを指定するために、約４ビットのデルタ値が使用され得る。この変更は、ＳＨ＿ＷＲ＿ＬＥＮパラメータの１０ビットへの増加を含み得る。別の実施形態では、両方の受信チェーン利得は、特定の値を、初期ゲイン設定と飽和ステップなどの特定の意味に関連付けることによって、デルタ値として表され得る。これは、表され得るデルタ値の範囲を制限することができるが、結果として得られる待ち時間の低減は、妥協を保証する（warrant the compromise）ことができる。この実装形態の下で、約−２８ｄＢから＋３０ｄＢのデルタ範囲を指定するために、９ビットまでのＳＨ＿ＷＲ＿ＬＥＮパラメータが使用されてよく、ほとんどのアプリケーションに適してよい。
[0089]さらなる実施形態では、較正のためにＷＬＡＮトランシーバに特定のクロック周波数を提供することが望ましい場合がある。ＷＬＡＮトランシーバが周波数を生成することができる周波数ソースを含まない場合、マスタ回路は、ＴＳＩを介して必要なクロック周波数を供給するために使用され得る。そのような較正は、マスタ回路とスレーブ回路との間の通常の通信の一部を構成することができないので、それぞれのメッセージング層が動作を調整し得る。たとえば、マスタ回路は、スレーブ回路に８０ＭＨｚまたは１２０ＭＨｚのクロック信号を供給するために使用され得る。一実施形態では、マスタ回路は、ＳＨＯＲＴ＿ＷＲフレームを使用して、ＲＦ較正クロックイネーブル（ＲＦ Ｃａｌ Ｃｌｏｃｋ Ｅｎａｂｌｅ）メッセージをスレーブに送信することができる。このメッセージを受信すると、スレーブ回路は、ＡＣＫを送信して、ＤＡＴＡの制御を解除した後に、回復モードに入ることができる。この時点で、マスタ回路のメッセージング層は、ＤＡＴＡを制御して、それをハイに駆動することができる。ベースバンドプロセッサメッセージング層は、較正ルーチンに関連付けられる周波数でＣＬＫを駆動することができる。スレーブ回路は回復モードでよく、ＤＡＴＡがハイに維持されているため、ＣＬＫ活動上の活動を無視してよく、したがってＳＹＮＣフレームコマンドプリフィックスを提示しない。次いで、ＷＬＡＮトランシーバのメッセージング層は、ＣＬＫから適切な較正ロジックに較正クロック信号を渡すことができる。較正ルーチンが終了すると、ベースバンドプロセッサメッセージング層は、ＣＬＫをローに駆動して、ＤＡＴＡの制御を解放し、プルダウン抵抗によってローに駆動され得るようにする。上述されたように、ＴＳＩの通常動作は、ＳＹＮＣフレームの使用を通じて復活され得る。
[0090]ＷＬＡＮトランシーバを制御する際に使用され得る適切なメッセージおよび対応するフレームフォーマットの例が、表２に記載されている。
Figure 2016513943
[0091]さらに、ＴＳＩを６０ＭＨｚで動作している間に達成され得る、上述されたメッセージングフォーマットに関連付けられる待ち時間の例が、表３に示されている。
Figure 2016513943
[0092]上述されたように、ＴＳＩはまた、他のワイヤレスプロトコルに関する共存情報の通信のために構成され得る。図１に示されるワイヤレス通信デバイス１００との関連では、ＴＳＩ１３２は、ベースバンドプロセッサ１０２とＢｌｕｅｔｏｏｔｈトランシーバ１２６との間の通信を提供し得る。一実施形態では、十分なＭＣＩの通信は、上述されたＬＯＮＧ＿ＷＲおよびＳＬＡＶＥ＿ＷＲフレームフォーマットを使用して実施され得る。ＭＣＩマスタ回路１２８からＭＣＩスレーブ回路１３０に送信されたメッセージは、ＬＯＮＧ＿ＷＲフレームタイプを使用することができ、ＭＣＩスレーブ回路１３０からＭＣＩマスタ回路１２８に送信されたメッセージは、ＳＬＡＶＥ＿ＷＲフレームタイプを使用することができる。一実施形態では、ＬＧ＿ＷＲ＿ＬＥＮパラメータは、コマンドプリフィックスのための３ビット、ＬＥＮフィールドのための５ビット、データペイロード、およびパリティ、ＡＣＫ、およびターンアラウンドのためのそれぞれ１ビットに基づいて構成され得る。同様に、ＳＬ＿ＷＲ＿ＬＥＮパラメータは、コマンドプリフィックスのための３ビット、ＡＣＫおよびパリティのためのそれぞれ１ビット、長さフィールドのための５ビット、データペイロード、ならびにパリティおよびターンアラウンドのためのそれぞれ１ビットに基づいて構成され得る。たとえば、各パラメータは、１バイトのヘッダ、１６バイトのペイロード、および１バイトのチェックサムの、合計１８バイトを含み得る。待ち時間をさらに低減するために、１つまたは複数のＭＣＩメッセージがＳＨＯＲＴ＿ＷＲフレームにマッピングされ得る。
[0093]ＭＣＩメッセージの具体例は、ベースバンドプロセッサ１０２のメディアアクセス制御（ＭＡＣ）層、Ｂｌｕｅｔｏｏｔｈトランシーバのリンク制御（ＬＣ）層、メモリ（ＭＥＭ）、およびレジスタの（ＲＥＧ）を含む、ベースバンドプロセッサ１０２のそれぞれのハードウェア（ＨＷ）およびソフトウェア（ＳＷ）部分と、Ｂｌｕｅｔｏｏｔｈトランシーバ１２０との間の通信に関して表４に記載されている。ＬＴＥメッセージは、この例における０ｘＤ０などの特定のヘッダを割り当られてよく、変更なしにマスタ回路とスレーブ回路との間から渡され得る。
Figure 2016513943
[0094]本開示の態様の説明を助けるために、ＴＳＩによって結合されたマスタ回路とスレーブ回路との間で通信するための例示的なルーチンが、図１４に示されたフローチャートによって表されている。１４００から開始して、インターフェースは、ラインがマスタ回路またはスレーブ回路によって駆動されていない場合、ラインのうちの１つ、ＤＡＴＡを、第１の論理値にバイアスするように構成され得る。上述されたように、これはプルダウン抵抗を使用することによって達成され得る。１４０２によって表されるように、バスのアイドル状態では、マスタ回路は、クロック信号を提供する代わりに、論理ローなどの１つの値で、第２のライン、ＣＬＫを駆動することができる。これらの状況下で、１４０４は、スレーブ回路が、ＤＡＴＡの制御を有し得ることを示している。
[0095]１４０６に示されるように、ルーチンは、通信がマスタ回路によって開始されているか、またはスレーブ回路によって開始されているかに応じて分岐することができる。マスタ回路によって開始された通信の場合、ルーチンは１４０８に直接進んでもよく、マスタ回路はＣＬＫ上でクロック信号を駆動することができ、次いで、１４１０で、ＤＡＴＡ上でビットの第１のシーケンスを送信することができる。一態様では、第１のシーケンスは、フレームフォーマットがスレーブ回路によって送信されたリターンデータを含むかどうかに応じて、ＴＳＩプロトコルによって定義されるフレームのうちの１つのすべてまたは一部でよい。次に、スレーブ回路は、１４１２で、ＣＬＫ上でクロック信号を検出して、１４１４でビットの第１のシーケンスをサンプリングすることができる。ビットの第１のシーケンスの送信に続いて、マスタ回路は、１４１６で、ＤＡＴＡの制御をスレーブ回路に返すことができる。ビットの第１のシーケンスによって指定されたフレームフォーマットに応じて、ＴＳＩは、アイドル状態に戻ってもよく、スレーブ回路が、フレームを完了するためにＤＡＴＡ上でビットの第２のシーケンスを送信できるように、１４１８に続いてもよい。
[0096]あるいは、１４０６は、スレーブ回路によって開始された通信のために、スレーブ回路がＤＡＴＡの制御を有して、ＤＡＴＡを論理的ハイなどの第２の論理値に駆動することによってリアルタイムにマスタ回路に信号を送ることができるように、ルーチンが１４２０に分岐することができることを示している。マスタ回路は、ＳＬ＿ＡＳＳＥＲＴをアサートするために、１４２２で、第２の論理値に駆動されているＤＡＴＡを検出することができ、次いで、ルーチンは、マスタ回路がＣＬＫ上でクロック信号を駆動して、次いで、１４１０でビットの第１のシーケンスを送信するために、１４０８に戻ることができる。上述されたように、ビットの第１のシーケンスはＳＬ＿ＡＳＳＥＲＴの表明へのあらかじめ定められた応答でよい。
[0097]上述された実施例は、例示のみのために提供されるものであり、他の実施形態の任意の態様を限定するべきではない。たとえば、ＴＳＩは任意のアプリケーションで利用されてよく、ワイヤレス通信デバイス１００は代表としてのみ提供される。したがって、本明細書に記載される実施形態は、現在、本発明のいくつかの実施形態にすぎない。本発明に関連する当業者は、本開示の原理は他の実施形態にも容易に拡張することができることを理解するであろう。
[0097]上述された実施例は、例示のみのために提供されるものであり、他の実施形態の任意の態様を限定するべきではない。たとえば、ＴＳＩは任意のアプリケーションで利用されてよく、ワイヤレス通信デバイス１００は代表としてのみ提供される。したがって、本明細書に記載される実施形態は、現在、本発明のいくつかの実施形態にすぎない。本発明に関連する当業者は、本開示の原理は他の実施形態にも容易に拡張することができることを理解するであろう。
以下に出願当初の特許請求の範囲を付記する。
［Ｃ１］
第１のラインと第２のラインとを含む２ラインインターフェースを介したマスタ回路とスレーブ回路との間の通信に関する方法であって、
前記第１のラインが前記マスタ回路によって駆動されておらず、また前記スレーブ回路によって駆動されていない場合、前記第１のラインを第１の論理値にバイアスすることと、
前記マスタ回路によって前記第２のラインを前記第１の論理値で駆動することと、
前記スレーブ回路に前記第１のラインの制御を提供することと、
前記マスタ回路によって前記第２のライン上のクロック信号を駆動することと、
前記マスタ回路によって前記第１のライン上のビットの第１のシーケンスを駆動することと、
前記スレーブ回路によって前記クロック信号を検出することと、
前記スレーブ回路によって前記ビットの第１のシーケンスをサンプリングすることと
を備える、方法。
［Ｃ２］
コマンドプリフィックスの値に基づいて、前記スレーブ回路で、前記第１のシーケンスのコマンドの長さおよび識別を決定することをさらに備える、Ｃ１に記載の方法。
［Ｃ３］
前記ビットの第１のシーケンスは、前記コマンドプリフィックスに続くデータフィールドを備え、前記データフィールドがあらかじめ定められた数のデータビットを有する、Ｃ２に記載の方法。
［Ｃ４］
前記ビットの第１のシーケンスは、長さフィールドと、前記コマンドプリフィックスに続くデータフィールドとを備え、前記長さフィールドが、前記データフィールド内のデータビットの数を指定する、Ｃ２に記載の方法。
［Ｃ５］
前記ビットの第１のシーケンスを駆動した後に、前記第１のラインの制御を前記スレーブ回路に返すことさらに備える、Ｃ２に記載の方法。
［Ｃ６］
前記第１のラインの制御を前記スレーブ回路に返した後に、前記スレーブ回路によって前記第１のライン上のビットの第２のシーケンスを駆動することをさらに備える、Ｃ５に記載の方法。
［Ｃ７］
前記第２のライン上の前記クロック信号を駆動する前に、前記スレーブ回路によって前記第１のラインを第２の論理値に駆動することと、
前記マスタ回路によって前記第１のライン上の前記第２の論理値を検出することとをさらに備え、
ここにおいて、前記第２の論理値を検出すると、前記マスタ回路が前記第２のライン上の前記クロック信号を駆動する、Ｃ１に記載の方法。
［Ｃ８］
前記ビットの第１のシーケンスが、１ビットで構成されるコマンドプリフィックスと、前記コマンドプリフィックスに続くデータフィールドとを備え、前記データフィールドが、あらかじめ定められた数のビットを有する、Ｃ７に記載の方法。
［Ｃ９］
前記ビットの第１のシーケンスを駆動する前に、前記マスタ回路によってエラーを検出することをさらに備え、ここにおいて、前記ビットの第１のシーケンスが、前記マスタ回路によって前記第１の論理値で駆動される第１のビットを有するコマンドプリフィックスと、前記第１のラインバイアスから前記第１の論理値で駆動される複数の連続するビットとを備える、Ｃ１に記載の方法。
［Ｃ１０］
前記スレーブ回路によって、前記コマンドプリフィックスの値に基づいて、コマンドの長さおよび識別を決定することと、
前記ビットの第１のシーケンスを駆動した後に、前記第１のラインの制御を前記スレーブ回路に返すことと、
前記スレーブ回路によって前記第１のライン上のビットの第２のシーケンスを駆動して、前記ビットの第２のシーケンスがあらかじめ定められたパターンを有することと
をさらに備える、Ｃ９に記載の方法。
［Ｃ１１］
前記マスタ回路によって前記あらかじめ定められたパターンを検出することをさらに備え、ここにおいて、前記第２のラインを前記第１の論理値で駆動することは、前記あらかじめ定められたパターンを検出することに基づく、Ｃ１０に記載の方法。
［Ｃ１２］
前記ビットの第１のシーケンスを駆動することは、
コマンドプリフィックスを駆動することと、
前記コマンドプリフィックスに続くデータフィールドを駆動することと、
ワイヤレス通信デバイスのベースバンドプロセッサに実装された前記マスタ回路と、ワイヤレストランシーバに実装された前記スレーブ回路との間の受信利得調節を駆動することと
を備える、Ｃ１に記載の方法。
［Ｃ１３］
前記第２のライン上の前記クロック信号を駆動する前に、前記スレーブ回路によって前記第１のラインを第２の論理値に駆動することと、前記マスタ回路によって前記第１のライン上の前記第２の論理値を検出することとをさらに備え、ここにおいて、前記第２の論理値の検出に基づいて、前記マスタ回路が前記第２のライン上の前記クロック信号を駆動する、Ｃ１２に記載の方法。
［Ｃ１４］
前記ワイヤレストランシーバによって無線周波数（ＲＦ）飽和状態を検出することをさらに備え、ここにおいて、前記スレーブ回路が、前記検出に応答して、前記第１のラインを前記第２の論理値に駆動する、Ｃ１３に記載の方法。
［Ｃ１５］
前記ビットの第１のシーケンスを駆動することは、ワイヤレス通信デバイスのベースバンドプロセッサに実装された前記マスタ回路と、Ｂｌｕｅｔｏｏｔｈトランシーバに実装された前記スレーブ回路との間の共存メッセージを駆動することを備える、Ｃ１に記載の方法。
［Ｃ１６］
マスタ回路と、
スレーブ回路と、
前記マスタ回路と前記スレーブ回路との間の第１のラインと、
前記マスタ回路と前記スレーブ回路との間の第２のラインとを備え、
ここにおいて、前記インターフェースは、前記第１のラインが前記マスタ回路によって駆動されておらず、また前記スレーブ回路によって駆動されていない場合、前記第１のラインを第１の論理値にバイアスし、
ここにおいて、前記マスタ回路は、クロック信号と前記第１の論理値とのうちの１つによって前記第２のラインを選択的に駆動し、
ここにおいて、前記マスタ回路は前記第２のラインを前記第１の論理値で駆動している場合、前記スレーブ回路が、前記第１のラインを制御し、
ここにおいて、前記マスタ回路は、前記第２のライン上の前記クロック信号を駆動した後に、ビットの第１のシーケンスを前記第１のライン上の前記スレーブ回路に送信し、
ここにおいて、前記スレーブ回路は、前記第２のライン上の前記クロック信号を検出した後に、前記ビットの第１のシーケンスをサンプリングする、シリアル通信インターフェース。
［Ｃ１７］
前記スレーブ回路は、コマンドプリフィックスの値に基づいて、前記ビットの第１のシーケンスのコマンドの長さおよび識別をさらに決定する、Ｃ１６に記載のシリアル通信インターフェース。
［Ｃ１８］
前記ビットの第１のシーケンスは、前記コマンドプリフィックスに続くデータフィールドを備え、前記データフィールドはあらかじめ定められた数のデータビットを有する、Ｃ１７に記載のシリアル通信インターフェース。
［Ｃ１９］
前記ビットの第１のシーケンスは、長さフィールドと、前記コマンドプリフィックスに続くデータフィールドとを備え、前記長さフィールドは、前記データフィールド内のデータビットの数を指定する、Ｃ１７に記載のシリアル通信インターフェース。
［Ｃ２０］
前記マスタ回路は、前記ビットの第１のシーケンスを駆動した後に、前記第１のラインの制御を前記スレーブ回路にさらに返す、Ｃ１７に記載のシリアル通信インターフェース。
［Ｃ２１］
前記スレーブ回路は、前記第１のラインの制御が前記スレーブ回路に返された後に、前記第１のライン上のビットの第２のシーケンスをさらに駆動する、Ｃ２０に記載のシリアル通信インターフェース。
［Ｃ２２］
前記マスタ回路が前記第２のラインを前記第１の論理値で駆動している間に、前記スレーブ回路は前記第１のラインを第２の論理値にさらに駆動し、前記マスタ回路はさらに、前記第１のライン上の前記第２の論理値を検出して、前記第２の論理値を検出すると、前記第２のライン上の前記クロック信号を駆動する、Ｃ１６に記載のシリアル通信インターフェース。
［Ｃ２３］
前記ビットの第１のシーケンスは、１ビットで構成されるコマンドプリフィックスと、前記コマンドプリフィックスに続くデータフィールドとを備え、前記データフィールドは、あらかじめ定められた数のビットを有する、Ｃ２２に記載のシリアル通信インターフェース。
［Ｃ２４］
前記マスタ回路は、前記ビットの第１のシーケンスを駆動する前に、エラーをさらに検出し、ここにおいて、前記ビットの第１のシーケンスは、前記マスタ回路によって前記第１の論理値で駆動される第１のビットを有するコマンドプリフィックスと、前記第１のラインバイアスから前記第１の論理値で駆動される複数の連続するビットとを備える、Ｃ１６にシリアル通信インターフェース。
［Ｃ２５］
前記スレーブ回路は、前記コマンドプリフィックスの値に基づいて、前記スレーブ回路でコマンドの長さおよび識別をさらに決定して、前記スレーブ回路によって前記第１のライン上のビットの第２のシーケンスを駆動して、前記ビットの第２のシーケンスはあらかじめ定められたパターンを有する、Ｃ２４にシリアル通信インターフェース。
［Ｃ２６］
前記マスタ回路はさらに、前記あらかじめ定められたパターンを検出して、前記あらかじめ定められたパターンを検出することに基づいて、前記第２のラインを前記第１の論理値で駆動する、Ｃ２５にシリアル通信インターフェース。
［Ｃ２７］
前記マスタ回路は、ワイヤレス通信デバイスのベースバンドプロセッサに実装され、前記スレーブ回路はワイヤレストランシーバに実装される、Ｃ１６にシリアル通信インターフェース。
［Ｃ２８］
前記マスタ回路は、コマンドプリフィックスを駆動することと、前記コマンドプリフィックスに続くデータフィールドを駆動することと、前記ワイヤレストランシーバの受信利得調節を駆動することとによって、前記ビットの第１のシーケンスを駆動する、Ｃ２７に記載のシリアル通信インターフェース。
［Ｃ２９］
前記マスタ回路が前記第２のラインを前記第１の論理値で駆動している間に、前記スレーブ回路は、前記第１のラインを第２の論理値にさらに駆動し、前記マスタ回路はさらに、前記第１のライン上の前記第２の論理値を検出して、前記第２の論理値の検出に基づいて、前記第２のライン上の前記クロック信号を駆動する、Ｃ２８に記載のシリアル通信インターフェース。
［Ｃ３０］
前記ワイヤレストランシーバは、無線周波数（ＲＦ）飽和状態をさらに検出し、前記スレーブ回路は、前記検出に応答して、前記第１のラインを前記第２の論理値にさらに駆動する、Ｃ２９に記載のシリアル通信インターフェース。
［Ｃ３１］
前記マスタ回路はワイヤレス通信デバイスのベースバンドプロセッサに実装されており、前記スレーブ回路はＢｌｕｅｔｏｏｔｈトランシーバに実装されており、前記マスタ回路は、共存メッセージを駆動することによって、前記ビットの第１のシーケンスを駆動する、Ｃ１６に記載のシリアル通信インターフェース。
［Ｃ３２］
マスタ回路と、
スレーブ回路と、
前記マスタ回路と前記スレーブ回路との間の第１のラインと、
前記マスタ回路と前記スレーブ回路との間の第２のラインと、
前記第１のラインが前記マスタ回路によって駆動されておらず、また前記スレーブ回路によって駆動されていない場合、前記第１のラインを第１の論理値にバイアスするための手段と、
前記マスタ回路によって前記第２のラインを前記第１の論理値で駆動するための手段と、
前記スレーブ回路に前記第１のラインの制御を提供するための手段と、
前記マスタ回路によって前記第２のライン上のクロック信号を駆動するための手段と、
前記マスタ回路によって前記第１のライン上のビットの第１のシーケンスを駆動するための手段と、
前記スレーブ回路によって前記クロック信号を検出するための手段と、
前記スレーブ回路によって前記ビットの第１のシーケンスをサンプリングするための手段と
を備える、シリアル通信インターフェース。
［Ｃ３３］
コマンドプリフィックスの値に基づいて、前記スレーブ回路で、前記第１のシーケンスのコマンドの長さおよび識別を決定するための手段をさらに備える、Ｃ３２に記載の方法。
［Ｃ３４］
前記ビットの第１のシーケンスは、前記コマンドプリフィックスに続くデータフィールドを備え、前記データフィールドがあらかじめ定められた数のデータビットを有する、Ｃ３３に記載の方法。
［Ｃ３５］
前記ビットの第１のシーケンスは、長さフィールドと、前記コマンドプリフィックスに続くデータフィールドとを備え、前記長さフィールドは、前記データフィールド内のデータビットの数を指定する、Ｃ３３に記載の方法。
［Ｃ３６］
前記ビットの第１のシーケンスを駆動した後に、前記第１のラインの制御を前記スレーブ回路に返すための手段をさらに備える、Ｃ３３に記載の方法。
［Ｃ３７］
前記第１のラインの制御を前記スレーブ回路に返した後に、前記スレーブ回路によって前記第１のライン上のビットの第２のシーケンスを駆動するための手段をさらに備える、Ｃ３６に記載の方法。
［Ｃ３８］
前記第２のライン上の前記クロック信号を駆動する前に、前記スレーブ回路によって前記第１のラインを第２の論理値に駆動するための手段と、
前記マスタ回路によって前記第１のライン上の前記第２の論理値を検出するための手段とをさらに備え、ここにおいて、前記第２の論理値を検出すると、前記マスタ回路が前記第２のライン上の前記クロック信号を駆動する、Ｃ３２に記載の方法。
［Ｃ４０］
前記ビットの第１のシーケンスは、１ビットで構成されるコマンドプリフィックスと、前記コマンドプリフィックスに続くデータフィールドとを備え、前記データフィールドは、あらかじめ定められた数のビットを有する、Ｃ３８に記載の方法。
［Ｃ４１］
前記ビットの第１のシーケンスを駆動する前に、前記マスタ回路によってエラーを検出するための手段をさらに備え、ここにおいて、前記ビットの第１のシーケンスは、前記マスタ回路によって前記第１の論理値で駆動される第１のビットを有するコマンドプリフィックスと、前記第１のラインバイアスから前記第１の論理値で駆動される複数の連続するビットとを備える、Ｃ３２に記載の方法。
［Ｃ４２］
前記スレーブ回路によって、前記コマンドプリフィックスの値に基づいて、コマンドの長さおよび識別を決定するための手段と、
前記ビットの第１のシーケンスを駆動した後に、前記第１のラインの制御を前記スレーブ回路に返すための手段と、
前記スレーブ回路によって前記第１のライン上のビットの第２のシーケンスを駆動する手段と、前記ビットの第２のシーケンスはあらかじめ定められたパターンを有し、をさらに備える、Ｃ４１に記載の方法。
［Ｃ４３］
前記マスタ回路によって前記あらかじめ定められたパターンを検出するための手段をさらに備え、ここにおいて、前記第２のラインを前記第１の論理値で駆動することが、前記あらかじめ定められたパターンを検出することに基づく、Ｃ４２に記載の方法。
［Ｃ４４］
前記ビットの第１のシーケンスを駆動するための手段は、
コマンドプリフィックスを駆動するための手段と、
前記コマンドプリフィックスに続くデータフィールドを駆動するための手段と、
ワイヤレス通信デバイスのベースバンドプロセッサに実装された前記マスタ回路と、ワイヤレストランシーバに実装された前記スレーブ回路との間の受信利得調節を駆動するための手段と
を備える、Ｃ３２に記載の方法。
［Ｃ４５］
前記第２のライン上の前記クロック信号を駆動する前に、前記スレーブ回路によって前記第１のラインを第２の論理値に駆動するための手段と、前記マスタ回路によって前記第１のライン上の前記第２の論理値を検出するための手段とをさらに備え、ここにおいて、前記第２の論理値を検出すると、前記マスタ回路が前記第２のライン上の前記クロック信号を駆動する、Ｃ４４に記載の方法。
［Ｃ４６］
前記ワイヤレストランシーバによって無線周波数（ＲＦ）飽和状態を検出するための手段をさらに備え、ここにおいて、前記スレーブ回路は、前記検出に応答して、前記第１のラインを前記第２の論理値に駆動する、Ｃ４５に記載の方法。
［Ｃ４７］
前記ビットの第１のシーケンスを駆動するための手段は、ワイヤレス通信デバイスのベースバンドプロセッサに実装された前記マスタ回路と、Ｂｌｕｅｔｏｏｔｈトランシーバに実装された前記スレーブ回路との間の共存メッセージを駆動するための手段を備える、Ｃ３２に記載の方法。

Claims (46)

  1. 第１のラインと第２のラインとを含む２ラインインターフェースを介したマスタ回路とスレーブ回路との間の通信に関する方法であって、
    前記第１のラインが前記マスタ回路によって駆動されておらず、また前記スレーブ回路によって駆動されていない場合、前記第１のラインを第１の論理値にバイアスすることと、
    前記マスタ回路によって前記第２のラインを前記第１の論理値で駆動することと、
    前記スレーブ回路に前記第１のラインの制御を提供することと、
    前記マスタ回路によって前記第２のライン上のクロック信号を駆動することと、
    前記マスタ回路によって前記第１のライン上のビットの第１のシーケンスを駆動することと、
    前記スレーブ回路によって前記クロック信号を検出することと、
    前記スレーブ回路によって前記ビットの第１のシーケンスをサンプリングすることと
    を備える、方法。
  2. コマンドプリフィックスの値に基づいて、前記スレーブ回路で、前記第１のシーケンスのコマンドの長さおよび識別を決定することをさらに備える、請求項１に記載の方法。
  3. 前記ビットの第１のシーケンスは、前記コマンドプリフィックスに続くデータフィールドを備え、前記データフィールドがあらかじめ定められた数のデータビットを有する、請求項２に記載の方法。
  4. 前記ビットの第１のシーケンスは、長さフィールドと、前記コマンドプリフィックスに続くデータフィールドとを備え、前記長さフィールドが、前記データフィールド内のデータビットの数を指定する、請求項２に記載の方法。
  5. 前記ビットの第１のシーケンスを駆動した後に、前記第１のラインの制御を前記スレーブ回路に返すことさらに備える、請求項２に記載の方法。
  6. 前記第１のラインの制御を前記スレーブ回路に返した後に、前記スレーブ回路によって前記第１のライン上のビットの第２のシーケンスを駆動することをさらに備える、請求項５に記載の方法。
  7. 前記第２のライン上の前記クロック信号を駆動する前に、前記スレーブ回路によって前記第１のラインを第２の論理値に駆動することと、
    前記マスタ回路によって前記第１のライン上の前記第２の論理値を検出することとをさらに備え、
    ここにおいて、前記第２の論理値を検出すると、前記マスタ回路が前記第２のライン上の前記クロック信号を駆動する、請求項１に記載の方法。
  8. 前記ビットの第１のシーケンスが、１ビットで構成されるコマンドプリフィックスと、前記コマンドプリフィックスに続くデータフィールドとを備え、前記データフィールドが、あらかじめ定められた数のビットを有する、請求項７に記載の方法。
  9. 前記ビットの第１のシーケンスを駆動する前に、前記マスタ回路によってエラーを検出することをさらに備え、ここにおいて、前記ビットの第１のシーケンスが、前記マスタ回路によって前記第１の論理値で駆動される第１のビットを有するコマンドプリフィックスと、前記第１のラインバイアスから前記第１の論理値で駆動される複数の連続するビットとを備える、請求項１に記載の方法。
  10. 前記スレーブ回路によって、前記コマンドプリフィックスの値に基づいて、コマンドの長さおよび識別を決定することと、
    前記ビットの第１のシーケンスを駆動した後に、前記第１のラインの制御を前記スレーブ回路に返すことと、
    前記スレーブ回路によって前記第１のライン上のビットの第２のシーケンスを駆動して、前記ビットの第２のシーケンスがあらかじめ定められたパターンを有することと
    をさらに備える、請求項９に記載の方法。
  11. 前記マスタ回路によって前記あらかじめ定められたパターンを検出することをさらに備え、ここにおいて、前記第２のラインを前記第１の論理値で駆動することは、前記あらかじめ定められたパターンを検出することに基づく、請求項１０に記載の方法。
  12. 前記ビットの第１のシーケンスを駆動することは、
    コマンドプリフィックスを駆動することと、
    前記コマンドプリフィックスに続くデータフィールドを駆動することと、
    ワイヤレス通信デバイスのベースバンドプロセッサに実装された前記マスタ回路と、ワイヤレストランシーバに実装された前記スレーブ回路との間の受信利得調節を駆動することと
    を備える、請求項１に記載の方法。
  13. 前記第２のライン上の前記クロック信号を駆動する前に、前記スレーブ回路によって前記第１のラインを第２の論理値に駆動することと、前記マスタ回路によって前記第１のライン上の前記第２の論理値を検出することとをさらに備え、ここにおいて、前記第２の論理値の検出に基づいて、前記マスタ回路が前記第２のライン上の前記クロック信号を駆動する、請求項１２に記載の方法。
  14. 前記ワイヤレストランシーバによって無線周波数（ＲＦ）飽和状態を検出することをさらに備え、ここにおいて、前記スレーブ回路が、前記検出に応答して、前記第１のラインを前記第２の論理値に駆動する、請求項１３に記載の方法。
  15. 前記ビットの第１のシーケンスを駆動することは、ワイヤレス通信デバイスのベースバンドプロセッサに実装された前記マスタ回路と、Ｂｌｕｅｔｏｏｔｈトランシーバに実装された前記スレーブ回路との間の共存メッセージを駆動することを備える、請求項１に記載の方法。
  16. マスタ回路と、
    スレーブ回路と、
    前記マスタ回路と前記スレーブ回路との間の第１のラインと、
    前記マスタ回路と前記スレーブ回路との間の第２のラインとを備え、
    ここにおいて、前記インターフェースは、前記第１のラインが前記マスタ回路によって駆動されておらず、また前記スレーブ回路によって駆動されていない場合、前記第１のラインを第１の論理値にバイアスし、
    ここにおいて、前記マスタ回路は、クロック信号と前記第１の論理値とのうちの１つによって前記第２のラインを選択的に駆動し、
    ここにおいて、前記マスタ回路は前記第２のラインを前記第１の論理値で駆動している場合、前記スレーブ回路が、前記第１のラインを制御し、
    ここにおいて、前記マスタ回路は、前記第２のライン上の前記クロック信号を駆動した後に、ビットの第１のシーケンスを前記第１のライン上の前記スレーブ回路に送信し、
    ここにおいて、前記スレーブ回路は、前記第２のライン上の前記クロック信号を検出した後に、前記ビットの第１のシーケンスをサンプリングする、シリアル通信インターフェース。
  17. 前記スレーブ回路は、コマンドプリフィックスの値に基づいて、前記ビットの第１のシーケンスのコマンドの長さおよび識別をさらに決定する、請求項１６に記載のシリアル通信インターフェース。
  18. 前記ビットの第１のシーケンスは、前記コマンドプリフィックスに続くデータフィールドを備え、前記データフィールドはあらかじめ定められた数のデータビットを有する、請求項１７に記載のシリアル通信インターフェース。
  19. 前記ビットの第１のシーケンスは、長さフィールドと、前記コマンドプリフィックスに続くデータフィールドとを備え、前記長さフィールドは、前記データフィールド内のデータビットの数を指定する、請求項１７に記載のシリアル通信インターフェース。
  20. 前記マスタ回路は、前記ビットの第１のシーケンスを駆動した後に、前記第１のラインの制御を前記スレーブ回路にさらに返す、請求項１７に記載のシリアル通信インターフェース。
  21. 前記スレーブ回路は、前記第１のラインの制御が前記スレーブ回路に返された後に、前記第１のライン上のビットの第２のシーケンスをさらに駆動する、請求項２０に記載のシリアル通信インターフェース。
  22. 前記マスタ回路が前記第２のラインを前記第１の論理値で駆動している間に、前記スレーブ回路は前記第１のラインを第２の論理値にさらに駆動し、前記マスタ回路はさらに、前記第１のライン上の前記第２の論理値を検出して、前記第２の論理値を検出すると、前記第２のライン上の前記クロック信号を駆動する、請求項１６に記載のシリアル通信インターフェース。
  23. 前記ビットの第１のシーケンスは、１ビットで構成されるコマンドプリフィックスと、前記コマンドプリフィックスに続くデータフィールドとを備え、前記データフィールドは、あらかじめ定められた数のビットを有する、請求項２２に記載のシリアル通信インターフェース。
  24. 前記マスタ回路は、前記ビットの第１のシーケンスを駆動する前に、エラーをさらに検出し、ここにおいて、前記ビットの第１のシーケンスは、前記マスタ回路によって前記第１の論理値で駆動される第１のビットを有するコマンドプリフィックスと、前記第１のラインバイアスから前記第１の論理値で駆動される複数の連続するビットとを備える、請求項１６にシリアル通信インターフェース。
  25. 前記スレーブ回路は、前記コマンドプリフィックスの値に基づいて、前記スレーブ回路でコマンドの長さおよび識別をさらに決定して、前記スレーブ回路によって前記第１のライン上のビットの第２のシーケンスを駆動して、前記ビットの第２のシーケンスはあらかじめ定められたパターンを有する、請求項２４にシリアル通信インターフェース。
  26. 前記マスタ回路はさらに、前記あらかじめ定められたパターンを検出して、前記あらかじめ定められたパターンを検出することに基づいて、前記第２のラインを前記第１の論理値で駆動する、請求項２５にシリアル通信インターフェース。
  27. 前記マスタ回路は、ワイヤレス通信デバイスのベースバンドプロセッサに実装され、前記スレーブ回路はワイヤレストランシーバに実装される、請求項１６にシリアル通信インターフェース。
  28. 前記マスタ回路は、コマンドプリフィックスを駆動することと、前記コマンドプリフィックスに続くデータフィールドを駆動することと、前記ワイヤレストランシーバの受信利得調節を駆動することとによって、前記ビットの第１のシーケンスを駆動する、請求項２７に記載のシリアル通信インターフェース。
  29. 前記マスタ回路が前記第２のラインを前記第１の論理値で駆動している間に、前記スレーブ回路は、前記第１のラインを第２の論理値にさらに駆動し、前記マスタ回路はさらに、前記第１のライン上の前記第２の論理値を検出して、前記第２の論理値の検出に基づいて、前記第２のライン上の前記クロック信号を駆動する、請求項２８に記載のシリアル通信インターフェース。
  30. 前記ワイヤレストランシーバは、無線周波数（ＲＦ）飽和状態をさらに検出し、前記スレーブ回路は、前記検出に応答して、前記第１のラインを前記第２の論理値にさらに駆動する、請求項２９に記載のシリアル通信インターフェース。
  31. 前記マスタ回路はワイヤレス通信デバイスのベースバンドプロセッサに実装されており、前記スレーブ回路はＢｌｕｅｔｏｏｔｈトランシーバに実装されており、前記マスタ回路は、共存メッセージを駆動することによって、前記ビットの第１のシーケンスを駆動する、請求項１６に記載のシリアル通信インターフェース。
  32. マスタ回路と、
    スレーブ回路と、
    前記マスタ回路と前記スレーブ回路との間の第１のラインと、
    前記マスタ回路と前記スレーブ回路との間の第２のラインと、
    前記第１のラインが前記マスタ回路によって駆動されておらず、また前記スレーブ回路によって駆動されていない場合、前記第１のラインを第１の論理値にバイアスするための手段と、
    前記マスタ回路によって前記第２のラインを前記第１の論理値で駆動するための手段と、
    前記スレーブ回路に前記第１のラインの制御を提供するための手段と、
    前記マスタ回路によって前記第２のライン上のクロック信号を駆動するための手段と、
    前記マスタ回路によって前記第１のライン上のビットの第１のシーケンスを駆動するための手段と、
    前記スレーブ回路によって前記クロック信号を検出するための手段と、
    前記スレーブ回路によって前記ビットの第１のシーケンスをサンプリングするための手段と
    を備える、シリアル通信インターフェース。
  33. コマンドプリフィックスの値に基づいて、前記スレーブ回路で、前記第１のシーケンスのコマンドの長さおよび識別を決定するための手段をさらに備える、請求項３２に記載の方法。
  34. 前記ビットの第１のシーケンスは、前記コマンドプリフィックスに続くデータフィールドを備え、前記データフィールドがあらかじめ定められた数のデータビットを有する、請求項３３に記載の方法。
  35. 前記ビットの第１のシーケンスは、長さフィールドと、前記コマンドプリフィックスに続くデータフィールドとを備え、前記長さフィールドは、前記データフィールド内のデータビットの数を指定する、請求項３３に記載の方法。
  36. 前記ビットの第１のシーケンスを駆動した後に、前記第１のラインの制御を前記スレーブ回路に返すための手段をさらに備える、請求項３３に記載の方法。
  37. 前記第１のラインの制御を前記スレーブ回路に返した後に、前記スレーブ回路によって前記第１のライン上のビットの第２のシーケンスを駆動するための手段をさらに備える、請求項３６に記載の方法。
  38. 前記第２のライン上の前記クロック信号を駆動する前に、前記スレーブ回路によって前記第１のラインを第２の論理値に駆動するための手段と、
    前記マスタ回路によって前記第１のライン上の前記第２の論理値を検出するための手段とをさらに備え、ここにおいて、前記第２の論理値を検出すると、前記マスタ回路が前記第２のライン上の前記クロック信号を駆動する、請求項３２に記載の方法。
  39. 前記ビットの第１のシーケンスは、１ビットで構成されるコマンドプリフィックスと、前記コマンドプリフィックスに続くデータフィールドとを備え、前記データフィールドは、あらかじめ定められた数のビットを有する、請求項３８に記載の方法。
  40. 前記ビットの第１のシーケンスを駆動する前に、前記マスタ回路によってエラーを検出するための手段をさらに備え、ここにおいて、前記ビットの第１のシーケンスは、前記マスタ回路によって前記第１の論理値で駆動される第１のビットを有するコマンドプリフィックスと、前記第１のラインバイアスから前記第１の論理値で駆動される複数の連続するビットとを備える、請求項３２に記載の方法。
  41. 前記スレーブ回路によって、前記コマンドプリフィックスの値に基づいて、コマンドの長さおよび識別を決定するための手段と、
    前記ビットの第１のシーケンスを駆動した後に、前記第１のラインの制御を前記スレーブ回路に返すための手段と、
    前記スレーブ回路によって前記第１のライン上のビットの第２のシーケンスを駆動する手段と、前記ビットの第２のシーケンスはあらかじめ定められたパターンを有し、をさらに備える、請求項４１に記載の方法。
  42. 前記マスタ回路によって前記あらかじめ定められたパターンを検出するための手段をさらに備え、ここにおいて、前記第２のラインを前記第１の論理値で駆動することが、前記あらかじめ定められたパターンを検出することに基づく、請求項４２に記載の方法。
  43. 前記ビットの第１のシーケンスを駆動するための手段は、
    コマンドプリフィックスを駆動するための手段と、
    前記コマンドプリフィックスに続くデータフィールドを駆動するための手段と、
    ワイヤレス通信デバイスのベースバンドプロセッサに実装された前記マスタ回路と、ワイヤレストランシーバに実装された前記スレーブ回路との間の受信利得調節を駆動するための手段と
    を備える、請求項３２に記載の方法。
  44. 前記第２のライン上の前記クロック信号を駆動する前に、前記スレーブ回路によって前記第１のラインを第２の論理値に駆動するための手段と、前記マスタ回路によって前記第１のライン上の前記第２の論理値を検出するための手段とをさらに備え、ここにおいて、前記第２の論理値を検出すると、前記マスタ回路が前記第２のライン上の前記クロック信号を駆動する、請求項４４に記載の方法。
  45. 前記ワイヤレストランシーバによって無線周波数（ＲＦ）飽和状態を検出するための手段をさらに備え、ここにおいて、前記スレーブ回路は、前記検出に応答して、前記第１のラインを前記第２の論理値に駆動する、請求項４５に記載の方法。
  46. 前記ビットの第１のシーケンスを駆動するための手段は、ワイヤレス通信デバイスのベースバンドプロセッサに実装された前記マスタ回路と、Ｂｌｕｅｔｏｏｔｈトランシーバに実装された前記スレーブ回路との間の共存メッセージを駆動するための手段を備える、請求項３２に記載の方法。
JP2016503004A 2013-03-14 2014-03-14 シリアル通信のためのシステムおよび方法 Expired - Fee Related JP6009716B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US13/829,748 US8989328B2 (en) 2013-03-14 2013-03-14 Systems and methods for serial communication
US13/829,748 2013-03-14
PCT/US2014/029183 WO2014153123A1 (en) 2013-03-14 2014-03-14 Systems and methods for serial communication

Publications (2)

Publication Number Publication Date
JP2016513943A true JP2016513943A (ja) 2016-05-16
JP6009716B2 JP6009716B2 (ja) 2016-10-19

Family

ID=50771578

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016503004A Expired - Fee Related JP6009716B2 (ja) 2013-03-14 2014-03-14 シリアル通信のためのシステムおよび方法

Country Status (6)

Country Link
US (1) US8989328B2 (ja)
EP (1) EP2972929B1 (ja)
JP (1) JP6009716B2 (ja)
KR (1) KR101636506B1 (ja)
CN (1) CN105190586B (ja)
WO (1) WO2014153123A1 (ja)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105337050A (zh) * 2014-06-12 2016-02-17 索尼公司 天线结构、通信装置以及电子设备
KR102384347B1 (ko) * 2015-05-26 2022-04-07 삼성전자주식회사 클록 관리 유닛을 포함하는 시스템 온 칩 및 그 동작방법
DE102016109387A1 (de) 2015-05-26 2016-12-01 Samsung Electronics Co., Ltd. Ein-Chip-System mit Taktverwaltungseinheit und Verfahren zum Betreiben des Ein-Chip-Systems
WO2017092812A1 (en) * 2015-12-03 2017-06-08 Abb Schweiz Ag Root cause analysis of failure to meet communication requirements in a process control system
US9934171B2 (en) 2016-02-10 2018-04-03 Qualcomm Incorporated Serial communication link with optimal transfer latency
CN106095717B (zh) * 2016-06-27 2019-09-17 哈尔滨明快机电科技有限公司 一种动态延迟补偿方法及装置
TWI767997B (zh) 2017-03-23 2022-06-21 日商索尼半導體解決方案公司 通信裝置、通信方法、程式及通信系統
US11108484B1 (en) * 2019-04-22 2021-08-31 Marvell Asia Pte, Ltd. Synchronization signal detection for high-speed ethernet connections
US11502812B1 (en) * 2021-07-14 2022-11-15 Skyworks Solutions, Inc. Data protocol over clock line

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0258873A2 (en) * 1986-09-01 1988-03-09 Nec Corporation Serial bus interface system for data communication using two-wire line as clock bus and data bus
JPH0546551A (ja) * 1991-08-09 1993-02-26 Matsushita Electric Ind Co Ltd データ転送装置、データ転送システム及びデータ転送方法
JPH08147161A (ja) * 1994-11-21 1996-06-07 Nec Corp データ処理装置
JP2003016027A (ja) * 2001-06-28 2003-01-17 Sanyo Electric Co Ltd Ｃｐｕ間通信方式
JP2004536478A (ja) * 2001-01-04 2004-12-02 インターシル アメリカス インコーポレイテッド パケット捕捉およびチャンネルトラッキングを用いたゼロ中間周波数受信器
JP2005202643A (ja) * 2004-01-15 2005-07-28 Ricoh Co Ltd シリアルデータ通信装置および画像形成装置
JP2007280403A (ja) * 2006-04-11 2007-10-25 Rmax Llc 改良された無線通信のためのデバイスおよびシステム
US20100088436A1 (en) * 2007-08-16 2010-04-08 Matthias Knauss Communication method and interface between a companion chip and a microcontroller

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6347344B1 (en) * 1998-10-14 2002-02-12 Hitachi, Ltd. Integrated multimedia system with local processor, data transfer switch, processing modules, fixed functional unit, data streamer, interface unit and multiplexer, all integrated on multimedia processor
EP1494125A1 (en) * 2003-07-03 2005-01-05 Thomson Licensing S.A. Method and data structure for random access via a bus connection
US7106103B2 (en) 2003-12-10 2006-09-12 Hewlett-Packard Development Company, L.P. Selectable integrated circuit interface
US7430259B2 (en) * 2004-04-19 2008-09-30 Intersil Americas Inc. Two-wire chip-to-chip interface
US7308516B2 (en) * 2004-04-26 2007-12-11 Atmel Corporation Bi-directional serial interface for communication control
US20060031618A1 (en) 2004-05-20 2006-02-09 Hansquine David W Single wire and three wire bus interoperability
KR100688516B1 (ko) * 2005-01-11 2007-03-02 삼성전자주식회사 단일 라인을 이용한 직렬 데이터 통신 방법 및 그 장치
JP2007164765A (ja) * 2005-11-15 2007-06-28 Matsushita Electric Ind Co Ltd Ｉｉｃバス通信システム、スレーブ装置およびｉｉｃバス通信制御方法
US8185680B2 (en) * 2006-02-06 2012-05-22 Standard Microsystems Corporation Method for changing ownership of a bus between master/slave devices
US7702832B2 (en) 2006-06-07 2010-04-20 Standard Microsystems Corporation Low power and low pin count bi-directional dual data rate device interconnect interface
CN105693626A (zh) * 2007-09-17 2016-06-22 艾伯维巴哈马有限公司 治疗丙型肝炎的尿嘧啶或胸腺嘧啶衍生物
US8345704B2 (en) * 2007-12-05 2013-01-01 Broadcom Corporation Method and system for multi-radio coexistence and a collaborative interface
US7930127B2 (en) * 2008-11-11 2011-04-19 Nxp B.V. Oscillator prescale calibration for harmonizing multiple devices with independent oscillators over an I2C bus interface
US8489786B2 (en) * 2009-11-09 2013-07-16 Stmicroelectronics International N.V. Acknowledgement management technique for supported command set of SMBUS/PMBUS slave applications

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0258873A2 (en) * 1986-09-01 1988-03-09 Nec Corporation Serial bus interface system for data communication using two-wire line as clock bus and data bus
JPH0546551A (ja) * 1991-08-09 1993-02-26 Matsushita Electric Ind Co Ltd データ転送装置、データ転送システム及びデータ転送方法
JPH08147161A (ja) * 1994-11-21 1996-06-07 Nec Corp データ処理装置
JP2004536478A (ja) * 2001-01-04 2004-12-02 インターシル アメリカス インコーポレイテッド パケット捕捉およびチャンネルトラッキングを用いたゼロ中間周波数受信器
JP2003016027A (ja) * 2001-06-28 2003-01-17 Sanyo Electric Co Ltd Ｃｐｕ間通信方式
JP2005202643A (ja) * 2004-01-15 2005-07-28 Ricoh Co Ltd シリアルデータ通信装置および画像形成装置
JP2007280403A (ja) * 2006-04-11 2007-10-25 Rmax Llc 改良された無線通信のためのデバイスおよびシステム
US20100088436A1 (en) * 2007-08-16 2010-04-08 Matthias Knauss Communication method and interface between a companion chip and a microcontroller

Also Published As

Publication number Publication date
US8989328B2 (en) 2015-03-24
WO2014153123A1 (en) 2014-09-25
EP2972929A1 (en) 2016-01-20
CN105190586A (zh) 2015-12-23
KR101636506B1 (ko) 2016-07-05
US20140269854A1 (en) 2014-09-18
JP6009716B2 (ja) 2016-10-19
CN105190586B (zh) 2017-10-17
KR20150119492A (ko) 2015-10-23
EP2972929B1 (en) 2018-10-03

Similar Documents

Publication Publication Date Title
JP6009716B2 (ja) シリアル通信のためのシステムおよび方法
CN108605056B (zh) 高速串行链路中的单向时钟信令
JP2023153168A (ja) マルチリンク通信方法および関連するデバイス
EP3146768B1 (en) Out-of-band acknowledgment of wireless communication
US8422516B2 (en) Scalable DigRF architecture
EP3310012B1 (en) Transmission device, reception device, communication system, signal transmission method, signal reception method, and communication method
JP7258882B2 (ja) 方法及び装置
JP2011501483A (ja) 周辺機器のためのミリ波通信
US20190007153A1 (en) Systems and methods for concurrent transmission
CN111132377B (zh) 一种终端与耳机的数据传输方法和系统
US9054744B2 (en) Control of a digital radio frequency interface
KR102598655B1 (ko) 무선 통신 시스템에서 핸드오버 방법, 장치, 및 시스템
US11122548B2 (en) Device-to-device communication method and terminal device
CN114422614B (zh) 控制多链路设备发送数据的方法、装置、设备及存储介质
US20100216506A1 (en) System and Methods for Supporting Multiple Communications Protocols on a Mobile Phone Device
US10298267B2 (en) Reducing timing uncertainty
WO2022028158A1 (zh) 一种重传数据的方法及装置
US20180070312A1 (en) Wireless communication method and system
JP2021514556A (ja) 測定用方法、ネットワーク装置及び端末装置
WO2023124445A1 (zh) 控制展频的方法和装置
WO2023036245A1 (zh) 通信方法和多链路设备

Legal Events

Date Code Title Description
A975 Report on accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A971005

Effective date: 20160229

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160308

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160607

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20160816

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20160914

R150 Certificate of patent or registration of utility model

Ref document number: 6009716

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees