JP7258882B2 - 方法及び装置 - Google Patents

方法及び装置 Download PDF

Info

Publication number
JP7258882B2
JP7258882B2 JP2020529785A JP2020529785A JP7258882B2 JP 7258882 B2 JP7258882 B2 JP 7258882B2 JP 2020529785 A JP2020529785 A JP 2020529785A JP 2020529785 A JP2020529785 A JP 2020529785A JP 7258882 B2 JP7258882 B2 JP 7258882B2
Authority
JP
Japan
Prior art keywords
redundancy
redundancy versions
buffer
starting position
redundancy version
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2020529785A
Other languages
English (en)
Other versions
JP2020529179A (ja
Inventor
ジンユアン スン
ドンヤン ドゥー
ウェイ ジャン
シーアンニアン ジェン
イー ジャン
Original Assignee
ノキア テクノロジーズ オサケユイチア
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ノキア テクノロジーズ オサケユイチア filed Critical ノキア テクノロジーズ オサケユイチア
Publication of JP2020529179A publication Critical patent/JP2020529179A/ja
Priority to JP2021133997A priority Critical patent/JP2021184638A/ja
Application granted granted Critical
Publication of JP7258882B2 publication Critical patent/JP7258882B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/63—Joint error correction and other techniques
    • H03M13/635—Error control coding in combination with rate matching
    • H03M13/6362—Error control coding in combination with rate matching by puncturing
    • H03M13/6368—Error control coding in combination with rate matching by puncturing using rate compatible puncturing or complementary puncturing
    • H03M13/6393—Rate compatible low-density parity check [LDPC] codes
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
    • H03M13/1102—Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/25—Error detection or forward error correction by signal space coding, i.e. adding redundancy in the signal constellation, e.g. Trellis Coded Modulation [TCM]
    • H03M13/251—Error detection or forward error correction by signal space coding, i.e. adding redundancy in the signal constellation, e.g. Trellis Coded Modulation [TCM] with block coding
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/25—Error detection or forward error correction by signal space coding, i.e. adding redundancy in the signal constellation, e.g. Trellis Coded Modulation [TCM]
    • H03M13/255—Error detection or forward error correction by signal space coding, i.e. adding redundancy in the signal constellation, e.g. Trellis Coded Modulation [TCM] with Low Density Parity Check [LDPC] codes
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0041—Arrangements at the transmitter end
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0045—Arrangements at the receiver end
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0056—Systems characterized by the type of code used
    • H04L1/0057—Block codes
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/12—Arrangements for detecting or preventing errors in the information received by using return channel
    • H04L1/16—Arrangements for detecting or preventing errors in the information received by using return channel in which the return channel carries supervisory signals, e.g. repetition request signals
    • H04L1/18—Automatic repetition systems, e.g. Van Duuren systems
    • H04L1/1812—Hybrid protocols; Hybrid automatic repeat request [HARQ]
    • H04L1/1819—Hybrid protocols; Hybrid automatic repeat request [HARQ] with retransmission of additional or different redundancy
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/12—Arrangements for detecting or preventing errors in the information received by using return channel
    • H04L1/16—Arrangements for detecting or preventing errors in the information received by using return channel in which the return channel carries supervisory signals, e.g. repetition request signals
    • H04L1/18—Automatic repetition systems, e.g. Van Duuren systems
    • H04L1/1867—Arrangements specially adapted for the transmitter end
    • H04L1/1896—ARQ related signaling

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Physics & Mathematics (AREA)
  • Probability & Statistics with Applications (AREA)
  • Theoretical Computer Science (AREA)
  • Mobile Radio Communication Systems (AREA)
  • Detection And Prevention Of Errors In Transmission (AREA)
  • Error Detection And Correction (AREA)

Description

本開示は、方法及び装置に関し、具体的には、限定するわけではないが、例えば低密度パリティチェック符号化などのブロック符号化を利用する方法及び装置に関する。
通信システムは、通信装置間にキャリアを提供することによってユーザ端末、機械様端末、基地局及び／又はその他のノードなどの２又は３以上の装置間の通信を可能にする設備であると考えることができる。通信システムは、例えば通信ネットワークと、１又は２以上の互換通信装置とによって実現することができる。通信は、例えば、音声、電子メール（ｅメール）、テキストメッセージ、マルチメディア及び／又はコンテンツデータなどの、通信を運ぶデータの通信を含むことができる。提供されるサービスの非限定的な例としては、双方向又は多方向通話、データ通信又はマルチメディアサービス、及びインターネットなどのデータネットワークシステムへのアクセスが挙げられる。
無線通信システムでは、少なくとも２つの局間の通信の少なくとも一部が無線インターフェイスを介して行われる。無線システムの例としては、公衆陸上移動体ネットワーク（ＰＬＭＮ）、衛星通信システム、及び、例えば無線ローカルエリアネットワーク（ＷＬＡＮ）などの様々な無線ローカルネットワークが挙げられる。装置をデータネットワークに接続可能にするローカルエリア無線ネットワーキング技術は、Ｗｉ－Ｆｉ（又はＷｉ－Ｆｉ）という商標名で知られている。Ｗｉ－Ｆｉは、しばしばＷＬＡＮと同義的に使用される。
無線システムはセルに分割することができ、従ってしばしばセルラーシステムと呼ばれる。ユーザは、適切な通信装置又は端末を使用して通信システムにアクセスすることができる。ユーザの通信装置は、しばしばユーザ装置（ＵＥ）と呼ばれる。通信装置は、例えば通信ネットワークへのアクセス又は他のユーザとの直接通信などの通信を可能にする適切な信号送受信装置を備える。通信装置は、例えばセルの基地局などの局によって提供されるキャリアにアクセスし、このキャリア上で通信の送信及び／又は受信を行うことができる。
通常、通信システム及び関連する装置は、システムに関連する様々なエンティティが何をすることができるか、及びいかにしてこれを行うべきかを示す所与の標準又は仕様に従って動作する。通常は、接続に使用すべき通信プロトコル及び／又はパラメータも定められる。標準化された無線アクセス技術の例としては、ＧＳＭ（登録商標）（グローバル・システム・フォー・モバイル）、ＥＤＧＥ（Ｅｎｈａｎｃｅｄ Ｄａｔａ ｆｏｒ ＧＳＭ Ｅｖｏｌｕｔｉｏｎ）、ユニバーサル地上波無線アクセスネットワーク（ＵＴＲＡＮ）、及び進化型ＵＴＲＡＮ（Ｅ－ＵＴＲＡＮ）が挙げられる。標準化された通信システムアーキテクチャの例には、ユニバーサル移動体電気通信システム（ＵＭＴＳ）無線アクセス技術のロングターム・エボリューション（ＬＴＥ）がある。ＬＴＥは、第３世代パートナーシッププロジェクト（３ＧＰＰ）によって標準化されているところである。ＬＴＥは、進化型ユニバーサル地上波無線アクセスネットワーク（Ｅ－ＵＴＲＡＮ）アクセスを採用する。ＬＴＥのさらなる発展形は、ＬＴＥ Ａｄｖａｎｃｅｄ（ＬＴＥ－Ａ）と呼ばれることもある。
ある態様によれば、一連の冗長バージョン（redundancy versions）のうちの１つ又は２つ以上を使用するステップを含む方法であって、ブロック符号化において使用されるバッファ内の前記冗長バージョンの位置が、第３の冗長バージョンＲＶ２の開始位置（starting position）と第４の冗長バージョンＲＶ３の開始位置との間に設けられた分離間隔（separation）が、第２の冗長バージョンＲＶ１の開始位置と第３の冗長バージョンＲＶ２の開始位置との間の分離間隔よりも大きいこと、第２のＲＶ１の開始位置、第３のＲＶ２の開始位置、又は第４の冗長バージョンＲＶ３の開始位置と、その前のそれぞれの連続する冗長バージョンの開始位置との間に設けられた分離間隔が増加すること、第２の冗長バージョンＲＶ１、第３の冗長バージョンＲＶ２、及び／又は第４の冗長バージョンＲＶ３の開始位置が、前記バッファのシステムビットの領域外にあること、及び、第１の冗長バージョンＲＶ０の開始位置と第２の冗長バージョンＲＶ１の開始位置との間の分離間隔が、第２の冗長バージョンＲＶ１の開始位置と第３の冗長バージョンＲＶ２の開始位置との間の分離間隔、及び第３の冗長バージョンＲＶ２の開始位置と第４の冗長バージョンＲＶ３の開始位置との間の分離間隔よりも大きいこと、という基準のうちの１つ又は２つ以上を満たす、方法が提供される。
方法は、前記冗長バージョンのうちのそれぞれの冗長バージョンに従って、バッファからの符号化ビットの開始位置を決定するステップを含むことができる。
方法は、前記冗長バージョンのうちのそれぞれの冗長バージョンに従って符号化ビットを受け取るステップ、又は符号化ビットの送信を引き起こすステップを含むことができる。
冗長バージョンの組における冗長バージョンのそれぞれの開始位置は固定することができる。
冗長バージョンの組は、４つの冗長バージョンを有することができる。
バッファは、循環バッファとすることができる。
方法は、冗長バージョンインデックス情報を受け取り、この冗長バージョンインデックス情報に従ってそれぞれの冗長バージョンを使用するステップを含むことができる。
方法は、それぞれの冗長バージョンが満たす基準を定めるための構成情報を受け取るステップを含むことができる。
バッファは、送信すべきシステムビットを含む第１の領域と、送信すべきパリティビットを含む第２の領域とを含むことができる。
第１、第２及び第３の冗長バージョンは、前記第１の領域に設けることができる。
第４の冗長バージョンは、第２の領域に設けることができる。
第２、第３及び第４の冗長バージョンは、前記第２の領域に設けることができる。
第１の冗長バージョンは、第１の領域に設けることができる。
固定された冗長位置は、少なくとも第２の送信の開始位置に基づいて選択することができる。
この選択は、順次送信を想定することによるものとすることができる。
方法は、ユーザ装置の装置において実行することができる。
方法は、基地局の装置において実行することができる。
別の態様によれば、一連の冗長バージョンのうちの１つ又は２つ以上を使用するステップを含む方法であって、ブロック符号化において使用されるバッファ内の前記冗長バージョンの位置が、第３の冗長バージョンＲＶ２の開始位置と第４の冗長バージョンＲＶ３の開始位置との間に設けられた分離間隔が、第２の冗長バージョンＲＶ１の開始位置と第３の冗長バージョンＲＶ２の開始位置との間の分離間隔よりも大きいことという基準を満たす、方法が提供される。
別の態様によれば、一連の冗長バージョンのうちの１つ又は２つ以上を使用するステップを含む方法であって、ブロック符号化において使用されるバッファ内の前記冗長バージョンの位置が、第２のＲＶ１の開始位置、第３のＲＶ２の開始位置、又は第４の冗長バージョンＲＶ３の開始位置と、その前のそれぞれの連続する冗長バージョンの開始位置との間に設けられた分離間隔が増加することという基準を満たす、方法が提供される。
別の態様によれば、一連の冗長バージョンのうちの１つ又は２つ以上を使用するステップを含む方法であって、ブロック符号化において使用されるバッファ内の前記冗長バージョンの位置が、第２の冗長バージョンＲＶ１、第３の冗長バージョンＲＶ２、及び／又は第４の冗長バージョンＲＶ３の開始位置が、前記バッファのシステムビットの領域外にあることという基準を満たす、方法が提供される。
ある態様によれば、一連の冗長バージョンのうちの１つ又は２つ以上を使用するステップを含む方法であって、前記ブロック符号化において使用されるバッファ内の前記冗長バージョンの位置が、第１の冗長バージョンＲＶ０の開始位置と第２の冗長バージョンＲＶ１の開始位置との間の分離間隔が、第２の冗長バージョンＲＶ１の開始位置と第３の冗長バージョンＲＶ２の開始位置との間の分離間隔、及び第３の冗長バージョンＲＶ２の開始位置と第４の冗長バージョンＲＶ３の開始位置との間の分離間隔よりも大きいことという基準を満たす、方法が提供される。
ある態様によれば、一連の冗長バージョンのうちの１つ又は２つ以上を使用する方法であって、前記ブロック符号化において使用されるバッファ内の前記冗長バージョンの位置が、送信すべきシステムビットを有するバッファの領域のうちの１つに前記冗長バージョン位置の大部分が存在するようになっている、方法が提供される。
ある態様によれば、一連の冗長バージョンのうちの１つ又は２つ以上を使用する方法であって、前記ブロック符号化において使用されるバッファ内の前記冗長バージョンの位置が、送信すべきパリティビットを有するバッファの領域のうちの１つに前記冗長バージョン位置の大部分が存在するようになっている、方法が提供される。
ある態様によれば、基地局において、情報ブロックの最後の送信の終了位置に基づいて冗長バージョンを選択するステップと、前記選択された冗長バージョンに関する情報をユーザ装置に提供するステップと、を含む方法が提供される。
情報は、インデックスを含むことができる。
ある態様によれば、ユーザ装置において、ブロック符号化に関連する選択された冗長バージョンに関する情報を受け取るステップと、基地局との通信時に前記情報を使用するステップと、を含む方法が提供される。
別の態様によれば、少なくとも１つのプロセッサと、コンピュータプログラムコードを含む少なくとも１つのメモリと、を備えた装置であって、少なくとも１つのメモリ及びコンピュータプログラムコードが、少なくとも１つのプロセッサと共に、一連の冗長バージョンのうちの１つ又は２つ以上を使用するように構成され、ブロック符号化において使用されるバッファ内の前記冗長バージョンの位置が、第３の冗長バージョンＲＶ２の開始位置と第４の冗長バージョンＲＶ３の開始位置との間に設けられた分離間隔が、第２の冗長バージョンＲＶ１の開始位置と第３の冗長バージョンＲＶ２の開始位置との間の分離間隔よりも大きいこと、第２のＲＶ１の開始位置、第３のＲＶ２の開始位置、又は第４の冗長バージョンＲＶ３の開始位置と、その前のそれぞれの連続する冗長バージョンの開始位置との間に設けられた分離間隔が増加すること、第２の冗長バージョンＲＶ１、第３の冗長バージョンＲＶ２、及び／又は第４の冗長バージョンＲＶ３の開始位置が、前記バッファのシステムビットの領域外にあること、及び、第１の冗長バージョンＲＶ０の開始位置と第２の冗長バージョンＲＶ１の開始位置との間の分離間隔が、第２の冗長バージョンＲＶ１の開始位置と第３の冗長バージョンＲＶ２の開始位置との間の分離間隔、及び第３の冗長バージョンＲＶ２の開始位置と第４の冗長バージョンＲＶ３の開始位置との間の分離間隔よりも大きいこと、という基準のうちの１つ又は２つ以上を満たす、装置が提供される。
少なくとも１つのメモリ及びコンピュータプログラムコードは、少なくとも１つのプロセッサと共に、前記冗長バージョンのうちのそれぞれの冗長バージョンに従って、バッファからの符号化ビットの開始位置を決定するように構成することができる。
少なくとも１つのメモリ及びコンピュータプログラムコードは、少なくとも１つのプロセッサと共に、前記冗長バージョンのうちのそれぞれの冗長バージョンに従って符号化ビットを受け取り、又は符号化ビットの送信を引き起こすように構成することができる。
装置は、基地局に設けることができる。
装置は、ユーザ装置に設けることができる。
冗長バージョンの組内の冗長バージョンのそれぞれの開始位置は、固定することができる。
冗長バージョンの組は、４つの冗長バージョンを有することができる。
バッファは、循環バッファとすることができる。
少なくとも１つのメモリ及びコンピュータプログラムコードは、少なくとも１つのプロセッサと共に、冗長バージョンインデックス情報を受け取り、この冗長バージョンインデックス情報に従ってそれぞれの冗長バージョンを使用するように構成することができる。
少なくとも１つのメモリ及びコンピュータプログラムコードは、少なくとも１つのプロセッサと共に、それぞれの冗長バージョンが満たす基準を定めるための構成情報を受け取るように構成することができる。
バッファは、送信すべきシステムビットを含む第１の領域と、送信すべきパリティビットを含む第２の領域とを含むことができる。
第１、第２及び第３の冗長バージョンは、前記第１の領域に設けることができる。
第４の冗長バージョンは、第２の領域に設けることができる。
第２、第３及び第４の冗長バージョンは、前記第２の領域に設けることができる。
第１の冗長バージョンは、第１の領域に設けることができる。
固定された冗長位置は、少なくとも第２の送信の開始位置に基づいて選択することができる。
この選択は、順次送信を想定することによるものとすることができる。
別の態様によれば、少なくとも１つのプロセッサと、コンピュータプログラムコードを含む少なくとも１つのメモリと、を備えた装置であって、少なくとも１つのメモリ及びコンピュータプログラムコードが、少なくとも１つのプロセッサと共に、一連の冗長バージョンのうちの１つ又は２つ以上を使用するように構成され、ブロック符号化において使用されるバッファ内の前記冗長バージョンの位置が、第３の冗長バージョンＲＶ２の開始位置と第４の冗長バージョンＲＶ３の開始位置との間に設けられた分離間隔が、第２の冗長バージョンＲＶ１の開始位置と第３の冗長バージョンＲＶ２の開始位置との間の分離間隔よりも大きいことという基準を満たす、装置が提供される。
別の態様によれば、少なくとも１つのプロセッサと、コンピュータプログラムコードを含む少なくとも１つのメモリと、を備えた装置であって、少なくとも１つのメモリ及びコンピュータプログラムコードが、少なくとも１つのプロセッサと共に、一連の冗長バージョンのうちの１つ又は２つ以上を使用するように構成され、ブロック符号化において使用されるバッファ内の前記冗長バージョンの位置が、第２のＲＶ１の開始位置、第３のＲＶ２の開始位置、又は第４の冗長バージョンＲＶ３の開始位置と、その前のそれぞれの連続する冗長バージョンの開始位置との間に設けられた分離間隔が増加することという基準を満たす、装置が提供される。
別の態様によれば、少なくとも１つのプロセッサと、コンピュータプログラムコードを含む少なくとも１つのメモリと、を備えた装置であって、少なくとも１つのメモリ及びコンピュータプログラムコードが、少なくとも１つのプロセッサと共に、一連の冗長バージョンのうちの１つ又は２つ以上を使用するように構成され、ブロック符号化において使用されるバッファ内の前記冗長バージョンの位置が、第２の冗長バージョンＲＶ１、第３の冗長バージョンＲＶ２、及び／又は第４の冗長バージョンＲＶ３の開始位置が、前記バッファのシステムビットの領域外にあることという基準を満たす、装置が提供される。
別の態様によれば、少なくとも１つのプロセッサと、コンピュータプログラムコードを含む少なくとも１つのメモリと、を備えた装置であって、少なくとも１つのメモリ及びコンピュータプログラムコードが、少なくとも１つのプロセッサと共に、一連の冗長バージョンのうちの１つ又は２つ以上を使用するように構成され、前記ブロック符号化において使用されるバッファ内の前記冗長バージョンの位置が、第１の冗長バージョンＲＶ０の開始位置と第２の冗長バージョンＲＶ１の開始位置との間の分離間隔が、第２の冗長バージョンＲＶ１の開始位置と第３の冗長バージョンＲＶ２の開始位置との間の分離間隔、及び第３の冗長バージョンＲＶ２の開始位置と第４の冗長バージョンＲＶ３の開始位置との間の分離間隔よりも大きいことという基準を満たす、装置が提供される。
別の態様によれば、少なくとも１つのプロセッサと、コンピュータプログラムコードを含む少なくとも１つのメモリと、を備えた装置であって、少なくとも１つのメモリ及びコンピュータプログラムコードが、少なくとも１つのプロセッサと共に、一連の冗長バージョンのうちの１つ又は２つ以上を使用するように構成され、前記ブロック符号化において使用されるバッファ内の前記冗長バージョンの位置が、送信すべきシステムビットを有するバッファの領域のうちの１つに前記冗長バージョン位置の大部分が存在するようになっている、装置が提供される。
別の態様によれば、少なくとも１つのプロセッサと、コンピュータプログラムコードを含む少なくとも１つのメモリと、を備えた装置であって、少なくとも１つのメモリ及びコンピュータプログラムコードが、少なくとも１つのプロセッサと共に、一連の冗長バージョンのうちの１つ又は２つ以上を使用するように構成され、前記ブロック符号化において使用されるバッファ内の前記冗長バージョンの位置が、送信すべきパリティビットを有するバッファの領域のうちの１つに前記冗長バージョン位置の大部分が存在するようになっている、装置が提供される。
別の態様によれば、少なくとも１つのプロセッサと、コンピュータプログラムコードを含む少なくとも１つのメモリと、を備えた装置であって、少なくとも１つのメモリ及びコンピュータプログラムコードが、少なくとも１つのプロセッサと共に、基地局において、情報ブロックの最後の送信の終了位置に基づいて冗長バージョンを選択し、この選択された冗長バージョンに関する情報をユーザ装置に提供するように構成された、装置が提供される。
情報は、インデックスを含むことができる。
別の態様によれば、少なくとも１つのプロセッサと、コンピュータプログラムコードを含む少なくとも１つのメモリと、を備えた装置であって、少なくとも１つのメモリ及びコンピュータプログラムコードが、少なくとも１つのプロセッサと共に、ユーザ装置において、ブロック符号化に関連する選択された冗長バージョンに関する情報を受け取り、基地局との通信時に前記情報を使用するように構成された、装置が提供される。
これらの実施形態のうちの少なくとも１つを提供するように構成された装置を含む装置及び／又は通信システムを提供することもできる。装置は、ユーザ装置、無線通信が可能な別のノード、又はネットワークノードなどの通信装置を含むことができる。
本明細書で説明する方法を実行するように適合されたプログラムコード手段を含むコンピュータプログラムを提供することもできる。さらなる実施形態によれば、上記の方法のうちの少なくとも１つを提供するための、コンピュータ可読媒体上に具体化できる装置及び／又はコンピュータプログラム製品が提供される。
以下の本発明を具体化する実施例の詳細な説明、及び添付の特許請求の範囲では、他の様々な態様及びさらなる実施形態についても説明する。
以下、実施例及び添付図面を参照しながら、いくつかの実施形態をほんの一例としてさらに詳細に説明する。
本発明を実施できるシステムの概略例を示す図である。 通信装置の例を示す図である。 ＬＴＥにおける循環バッファの例を示す図である。 ＬＴＥにおける循環バッファの第１の実施形態例を示す図である。 ＬＴＥにおける循環バッファの第２の実施形態例を示す図である。 冗長バージョンの位置を検出する方法を示す図である。 装置の例を示す図である。 基地局からＵＥにＲＶ情報を送信する方法を示す図である。 第２のＲＶ再送の開始位置の累積分布関数（ＣＤＦ）を示す図である。 第２及び第３のＲＶ再送の開始位置の累積分布関数（ＣＤＦ）を示す図である。 第２、第３及び第４のＲＶ再送の開始位置の累積分布関数（ＣＤＦ）を示す図である。
実施例を詳細に説明する前に、説明する実施例の基礎となる技術を理解する上で役立つように、図１～図２を参照しながら無線通信システム及びモバイル通信装置のいくつかの一般的原理について簡単に説明する。
図１に示すような無線通信システム１００では、モバイル通信装置又はユーザ装置（ＵＥ）１０２、１０４、１０５に、少なくとも１つの基地局又は同様の無線送信及び／又は受信ノード又は地点を介して無線アクセスが提供される。通常、基地局は、少なくとも１つの適切なコントローラ装置によって、基地局の動作、及び基地局と通信するモバイル通信装置の管理を可能にするように制御される。コントローラ装置は、無線アクセスネットワーク（例えば、無線通信システム１００）内、又はコアネットワーク（ＣＮ）（図示せず）内に位置し、１つの中央装置として実装することも、或いはその機能を複数の装置に分散させることもできる。コントローラ装置は、基地局の一部とすることも、及び／又は無線ネットワークコントローラなどの独立エンティティによって提供することもできる。図１には、それぞれのマクロレベル基地局１０６及び１０７を制御する制御装置１０８及び１０９を示している。基地局の制御装置は、他の制御エンティティと相互接続することができる。通常、制御装置は、記憶容量と、少なくとも１つのデータプロセッサとを有する。制御装置及び制御機能は、複数の制御ユニット間に分散することができる。これに加えて、又はこれとは別に、システムによっては、制御装置を無線ネットワークコントローラ内に設けることもできる。
次に、通信装置２００の概略的部分断面図である図２を参照しながら、考えられるモバイル通信装置についてさらに詳細に説明する。このような通信装置は、しばしばユーザ装置（ＵＥ）又はユーザ端末と呼ばれる。適切なモバイル通信装置は、無線信号を送受信できるいずれかの装置によって提供することができる。非限定的な例として、携帯電話機又は「スマートホン」として知られているものなどの移動局（ＭＳ）又はモバイル装置、無線インターフェイスカード又はその他の無線インターフェイス機能（例えば、ＵＳＢドングル）を有するコンピュータ、無線通信能力を有する携帯情報端末（ＰＤＡ）又はタブレット、或いはこれらのいずれかの組み合わせなどが挙げられる。モバイル通信装置は、例えば、音声、ビデオ、電子メール（ｅメール）、テキストメッセージ及びマルチメディアなどの、通信を運ぶデータの通信を行うことができる。従って、ユーザの通信装置を介して数多くのサービスをユーザに提案及び提供することができ、ＭＳでは、ＭＳとネットワークとの間のデータ送信を必要とする１又は２以上のアプリケーションが動作することができる。これらのサービスの非限定的な例としては、双方向又は多方向通話、データ通信又はマルチメディアサービス、或いは単純に、インターネットなどのデータ通信ネットワークシステムへのアクセスが挙げられる。ユーザにブロードキャストデータ又はマルチキャストデータを提供することもできる。これらのコンテンツの非限定的な例としては、ダウンロード、テレビ番組及びラジオ番組、ビデオ、広告、ゲーム、様々な警告及びその他の情報が挙げられる。
モバイル装置２００は、受信に適した装置を通じてエアインターフェイス又は無線インターフェイス２０７を介して信号を受け取り、無線信号の送信に適した装置を介して信号を送信することができる。図２には、トランシーバ装置をブロック２０６によって概略的に示す。トランシーバ装置２０６は、例えば無線部分と、関連するアンテナ配列とを用いて提供することができる。アンテナ配列は、モバイル装置の内部又は外部に配置することができる。
通常、モバイル装置は、少なくとも１つのデータ処理エンティティ２０１と、少なくとも１つのメモリ２０２と、アクセスシステム及び他の通信装置へのアクセス、並びにこれらとの間の通信の制御を含む、ソフトウェア及びハードウェア支援による実行対象のタスクの実行において使用される他の可能なコンポーネント２０３とを有する。データ処理装置、記憶装置、及びその他の関連する制御装置は、適切な回路基板上及び／又はチップセット内に設けることができる。この特徴部は、参照符号２０４によって示す。ユーザは、キーパッド２０５、音声コマンド、タッチセンサ式スクリーン又はパッド、或いはこれらの組み合わせなどの好適なユーザインターフェイスを用いてモバイル装置の動作を制御することができる。ディスプレイ２０８、スピーカ及びマイクを設けることもできる。さらに、モバイル通信装置は、他の装置への、及び／又は他の装置にハンズフリー装置などの外部アクセサリを接続するための（有線又は無線を問わず）適切なコネクタを有することもできる。
通信装置１０２、１０４及び１０５は、符号分割多元接続（ＣＤＭＡ）又はワイドバンドＣＤＭＡ（ＷＣＤＭＡ（登録商標））などの様々なアクセス技術に基づいて通信システムにアクセスすることができる。他の非限定的な例としては、時分割多元接続（ＴＤＭＡ）、周波数分割多元接続（ＦＤＭＡ）、ＦＤＭＡの様々なスキームであるインターリーブ周波数分割多元接続（ＩＦＤＭＡ）、シングルキャリア周波数分割多元接続（ＳＣ－ＦＤＭＡ）及び直交周波数分割多元接続（ＯＦＤＭＡ）など、並びに空間分割多元接続（ＳＤＭＡ）などが挙げられる。さらなる非限定的な例としては、第３世代パートナーシッププロジェクト（３ＧＰＰ）仕様に基づくものが挙げられる。いくつかの実施形態は、３ＧＰＰ ＬＴＥ Ｒｅｌ－１５の一部になるＬＴＥ－Ａｄｖａｎｃｅｄ Ｐｒｏシステムにおいて提供することができる。当然ながら、他の標準との関連では他の実施形態を提供することができる。基地局は、ＬＴＥの状況ではｅＮｏｄｅＢと呼ばれ、５Ｇの状況ではｇＮｏｄｅＢと呼ばれる。
図７に、図１に示すような基地局に設けられた、又はこのような基地局に関連する装置７００の例を示す。この装置は、少なくとも１つのメモリ７０１と、少なくとも１つのデータ処理装置又は少なくとも１つのデータプロセッサ７０２、７０３と、入力／出力インターフェイス７０４とを含む。装置は、インターフェイスを介して基地局の受信機及び送信機に結合することができる。
無線通信システムにおける信頼性要件を提供するために、ハイブリッド自動再送要求（ＨＡＲＱ）技術を使用することができる。
既存の無線標準（例えば、ＬＴＥなど）は、受信機において受け取られた送信ブロック（ＴＢ）毎にフィードバックを送信することによってＨＡＲＱを使用する。ＬＴＥの状況では、送信／トランスポートブロック（ＴＢ）毎にＡＣＫ／ＮＡＣＫフィードバックを送信し、１～２ビットを使用して、受け取ったＴＢが誤っているか否かを示す。ＡＣＫ／ＮＡＣＫフィードバックビットは、フォーマット１ａ／１ｂのアップリンク制御情報（ＵＣＩ）と共に送信される。キャリアアグリゲーションの場合には、複数キャリアのためにＡＣＫ／ＮＡＣＫにおいてさらに多くのフィードバックビットが使用され、プライマリコンポーネントキャリア（ＰＣＣ）上で送信される。具体的に言えば、ＡＣＫ／ＮＡＣＫは、チャネル選択を含むＵＣＩフォーマット３又はフォーマット１ｂを使用することができる。
ＬＴＥでは、冗長バージョン（ＲＶ）の規定が再送のためのビット選択の自由をもたらし、復号の複雑性を高めないことができる。ＬＴＥでは、４つのＲＶを規定することができ、これらの４つのＲＶ（０、１、２、３）は、１／３としてのターボマザー符号レートで等間隔で配置し、ＲＶ０は、パンクチャリングされていない最初のシステムビットから開始することができる。
５Ｇシステムでは、高データレートでの送信が予想される。５Ｇシステムでは、広い帯域幅及び効率的な送信スキームを使用することによって、特に高度モバイルブロードバンド（ｅＭＢＢ）シナリオではデータレートを大幅に高めることができる。５Ｇの高データレート要件は、ＴＢのサイズを増加させる可能性がある。従って、長いパケット送信では、送信ブロックのサイズが大きくなる。チャネル符号化には、優れた性能及び低い実装複雑性を理由として低密度パリティチェック（ＬＤＰＣ）を使用することができる。例えば、５Ｇシステムでは、ＬＤＰＣを使用してｅＭＢＢシナリオをサポートすることができる。ＬＤＰＣは、非明示的なエラー検出能力を有し、巡回冗長検査（ＣＲＣ）を使用せずにＬＤＰＣにおけるＣＢ（符号ブロック）エラーを非明示的に検出することができる。従って、ＬＤＰＣ符号化スキームは、さらに緻密なＡＣＫ／ＮＡＣＫフィードバックをサポートすることができる。
新無線（ＮＲ）における低密度パリティチェック（ＬＤＰＣ）では、ＲＶの規定がターボＬＴＥでの規定とは異なり得る。ターボ符号は畳み込み符号であり、復号は常に１／３のレートであり、性能及び復号の複雑性に対して異なるパリティビットが同様に寄与する。
ＬＤＰＣでは、異なるレートの場合にパリティチェック行列（ＰＣＭ）が異なる。例えば、通常、低レートでのＰＣＭは、高レートにおけるＰＣＭの拡張版とすることができる。高符号レートＰＣＭの復号の複雑性及び待ち時間は、低符号レートＰＣＭの複雑性及び待ち時間よりも低くなる。
従って、低符号レートＰＣＭ部分又は高符号レートＰＣＭ部分に対応するパリティビットを使用する際には、これらの復号の複雑性が異なるので、低符号レート又は高符号レートのＰＣＭをそれぞれ復号に使用すべきである。また、一般に、高符号レートＰＣＭに対応するパリティビットは、エラー訂正のためのサポート及び利得を、低符号レートＰＣＭに対応するパリティビットよりも多く提供する。
ｅＭＢＢのレートマッチの状況では、ＬＤＰＣ符号化のためにシステマティックビットの組み込みパンクチャリング（ｂｕｉｌｔ－ｉｎ ｐｕｎｃｔｕｒｉｎｇ）がサポートされることが提案されている。例えば、少なくとも初期送信では、最初のシステマティックビット（Ｎsys,punct）をスキップした後に符号化ビットを取ることができ、この場合のＮsys,punctは、０、Ｚ及び２＊Ｚから選択される。Ｚは、準巡回ＬＤＰＣ符号のリフティングサイズ（ｌｉｆｔｉｎｇ ｓｉｚｅ）である。
ＬＤＰＣ符号のレートマッチングは、循環バッファに基づく。このことは、ＬＴＥにおいて利用される概念に類似することができる。循環バッファは、順序付けられた一連のシステマティックビット及びパリティビットで満たすことができる。
増分冗長ＨＡＲＱ（ＩＲ ＨＡＲＱ）では、各ＲＶ（ＲＶi）に循環バッファ上の開始ビット位置Ｓiを割り当てることができる。
ＲＶiの増分冗長（ＩＲ）再送では、ビット位置Ｓiから開始して循環バッファから順番に符号化ビットが読み出される。送信機は、情報ビットは同じであるが異なるパリティビット（又は異なる数のパリティビット）を含むことができる、パケット／プロトコルデータユニットの異なる冗長バージョン（ＲＶ）を送信することができる。増分冗長では、各冗長バージョンが異なる情報を、すなわち元々のデータビットから生成された異なる符号化ビットの組を含む。各異なる組は、ＲＶ０、ＲＶ１、ＲＶ２、ＲＶ３などの冗長バージョン（ＲＶ）と呼ばれる。
各送信は、ＲＶの組から選択された１つのＲＶの開始位置から開始することができる。プロトコルデータユニットの異なる冗長バージョンは、冗長バージョン０（ＲＶ０）、ＲＶ１、ＲＶ２、ＲＶ３などと呼ぶことができる。例えば、プロトコルデータユニット又はトランスポートブロック（ＴＢ）の初期送信は冗長バージョン０（ＲＶ０）の開始位置から送信できるのに対し、プロトコルデータユニット又はＴＢの後続の再送は、実装例に従ってＲＶ１、ＲＶ２、ＲＶ３などの異なるＲＶの開始位置から送信することができ、各冗長バージョンは異なる符号化ビットの組を含む。トランスポートブロック（ＴＢ）は、情報ビット及びパリティビットの両方を含む符号化プロトコルデータユニットを含むことができる。例えば、ＭＡＣ ＰＤＵ（媒体アクセス制御プロトコルデータユニット）を（情報ビット及びパリティビットの両方を含めて）トランスポートブロック（ＴＢ）として符号化し、ＰＤＵのＲＶ０として送信することができる。ＰＤＵの異なる冗長バージョン（例えば、ＲＶ１、ＲＶ２、ＲＶ３）は、再送として送信することができる。
制限付きバッファレートマッチング（Ｌｉｍｉｔｅｄ ｂｕｆｆｅｒ ｒａｔｅ ｍａｔｃｈｉｎｇ：ＬＢＲＭ）をサポートすることもできる。
ＲＶの数は、常に４であることが提案されている。他の実施形態では、異なる数のＲＶを設けることもできる。
ＲＶは、循環バッファ内の固定位置に存在することが提案されている。他の実施形態では、これらの位置が、１又は２以上の要因に応じて異なることができる。例えば、これらの位置は、チャネル状態に依存することができる。
いくつかの実施形態では、これらの固定位置が、全ての符号レートについて同じである。しかしながら、他の実施形態では、固定位置が符号レートに依存することができる。他の実施形態では、固定位置が符号レートの組に依存することができる。
ＲＶ＃０は、自己復号可能であることが提案されている。
最初の２Ｚパンクチャリングされたシステマティックビットは、循環バッファに入力されないことが提案されている。他の実施形態では、２Ｚパンクチャリングされたビットの一部又は全部を循環バッファに入力することができる。
ＲＶの規定における順次送信（順次送信は、最後の送信の終了から各再送が開始することを意味する）のサポートは、例えば性能を高めるために有利となり得る。順次送信は、ＬＴＥのような等間隔の固定されたＲＶよりも優れた性能をもたらすことができる。ＲＶの規定では、複雑性及び性能のために、ＬＤＰＣにおける符号化パリティビットの異なる寄与度を考慮して順次送信をサポートすることができる。しかしながら、これによって順次送信の再送の開始位置の理解においてＵＥとｅＮＢとの間に不一致が生じる恐れがあるため、問題が生じることもある。
５Ｇ ＬＤＰＣは、４つの固定ＲＶ位置を利用することが提案されている。
４つの固定ＲＶ位置を使用する場合、ＬＴＥ ＲＶではこれらの位置を予め決定し、サポートされている最も低い符号レートのために符号化ブロック内でＲＶ位置を等間隔で配置することができる。
例えば、図３に、送信すべきシステムビット３０１で満たされた後にパリティビット３０３で満たされる循環バッファ３０５の１サイクルを示す。循環バッファ内のビットは、等間隔を空けた異なる冗長バージョン（ＲＶ）、すなわちＲＶ０ ３１１、ＲＶ１ ３１３、ＲＶ２ ３１５、及びＲＶ３ ３１７によって指定され、ＲＶ０ ３１１及びＲＶ１ ３１３の開始点はシステムビット３０１内に存在し、ＲＶ２ ３１５及びＲＶ３ ３１７の開始点はパリティビット３０３内に存在する。
ＬＤＰＣにおいて４つの固定されたＲＶ位置を使用する場合、大きな符号ブロックサイズでは、サポートされる最も低い符号レートを１／３とすることができる。ＰＣＭを考慮すれば、大きなブロックサイズの場合のＲＶの開始位置は、２＊ｚ、１８．５＊ｚ、３５＊ｚ、５１．５＊ｚとすることができ、ここでのｚはリフティングサイズであり、符号レート１／３のＰＣＭは、サイズ４６＊６８の行列である。最初の２ｚパンクチャリングされたシステマティックビットは、循環バッファに入力しないことができる。
良好な性能をもたらすには、ＲＶの固定位置を決定する必要がある。例えば、ＲＶ１、ＲＶ２及びＲＶ３の開始位置を決定する必要がある。
いくつかの実施形態は、以下の特性のうちの１つ又は２つ以上を使用して固定位置におけるＲＶの位置を決定する方法及び装置を提供する。
・ ＲＶ２とＲＶ３の開始点間の分離間隔が、ＲＶ１とＲＶ２の開始点間の分離間隔よりも大きいこと。
・ ＲＶ１、ＲＶ２及びＲＶ３の開始点とその前のＲＶのそれぞれの開始点との間の分離間隔が徐々に増加すること（すなわち、分離間隔がＲＶ３→ＲＶ２＞ＲＶ２→ＲＶ１＞ＲＶ１→ＲＶ０であること）。
・ ＲＶ１、ＲＶ２及び／又はＲＶ３の開始点の開始位置が、システムビット３０１の領域外にあること。
・ ＲＶ０とＲＶ１の開始点間の分離間隔が、１）ＲＶ１とＲＶ２の開始点間の分離間隔、及び２）ＲＶ２とＲＶ３の開始点間の分離間隔よりも大きいこと。
一般に、再送は、最初の送信のものと同じサイズのリソース及び同じ変調次数を使用することができる。再送リソースの実際のサイズは、最初の送信のものよりも大きい場合又は小さい場合もあるが、最初の送信と再送との間の短い時間内にチャネル状態が大きく変化する可能性は低いので、再送リソースの平均サイズは最初の送信のものに類似することができる。
いくつかの実施形態では、最も低い符号レートのＰＣＭをサイズ４６×６８の行列とすることができ、この場合、最初の２Ｚパンクチャリングされたシステマティックビットは循環バッファに入力しないことができる。当然ながら、他の実施形態では、異なるサイズの行列を使用することもでき、及び／又は最初の２Ｚパンクチャリングされたシステマティックビットを循環バッファに入力することもできる。いくつかの実施形態では、システマティックビットのパンクチャリングが存在しないこともできる。
ＬＤＰＣ符号では、ＰＣＭにおける高い重みの行によって生成されたパリティビットと、ＰＣＭにおける低い重みの行によって生成されたパリティビットとが異なる優先度を有することができる。パリティビットが対応する行の重みが高ければ高いほど、これらのパリティビットによって提供される性能利得が高くなり得るので、パリティビットは高い優先度を有することができる。
高優先度のパリティビットが再送に選択される可能性を高めるために、４つの固定されたＲＶ開始位置間におけるＲＶの分離間隔を徐々に狭めることができる。
第１の実施形態は、固定されたＲＶ開始位置を有するブロック符号（例えば、ＬＤＰＣ）に関する。開始位置が循環バッファの開始位置に近いＲＶは、次のＲＶの開始位置までの分離間隔が短く、例えばＲＶ０とＲＶ１の開始位置間との分離間隔は、後続のＲＶ１とＲＶ２の開始位置間の分離間隔を決定することができる。従って、ＲＶ０とＲＶ１の開始位置間の分離間隔が小さいと、ＲＶ１とＲＶ２の開始位置間の分離間隔も小さくなる。例えば、図４では、ＲＶ１ ３１１の開始位置が、送信すべきシステムビット領域の境界上に存在し、ＲＶ１ ４１３の開始位置が、送信すべきシステムビット領域３０１内に存在し、ＲＶ２ ４１５の開始位置が、送信すべきシステムビット領域３０１とパリティビット領域３０３との境界上に存在することができる。これらの密に詰まったＲＶは、高優先度を有することができるビットからの再送の可能性を高めることができる。このような規定は、高優先度ビット範囲のための密なＲＶと同様の効果を奏することができる。ＲＶ３ ４１７の開始位置は、パリティビット領域３０３内に存在する。
図４に示すように、ＲＶの開始位置間の分離間隔は徐々に増加し、従ってＲＶ３ ４１７とＲＶ２ ４１５の開始位置間の分離間隔はＲＶ２ ４１５とＲＶ１ ４１３の開始位置間の分離間隔よりも大きく、ＲＶ２ ４１５とＲＶ１ ４１３の開始位置間の分離間隔はＲＶ１ ４１３とＲＶ０ ３１１の開始位置間の分離間隔よりも大きい（すなわち、ＲＶ３→ＲＶ２＞ＲＶ２→ＲＶ１＞ＲＶ１→ＲＶ０）。このようなＲＶの規定は、符号化された符号全体における高優先度ビット範囲のための密なＲＶと同様の効果を奏することができる。
次に、ブロック符号（例えば、ＬＤＰＣ）循環バッファ（３０５）の第２の実施形態を示す図５を参照する。第２の実施形態では、ＲＶ０ ３１１を除く全てのＲＶ５１３、５１５、５１７の開始位置が、循環バッファ３０５のパリティビット領域３０３内に存在することができる。ＲＶ１ ５１３とＲＶ２ ５１５とＲＶ３ ５１７の開始位置間の分離間隔は、徐々に増加することができる（すなわち、ＲＶ３→ＲＶ２＞ＲＶ２→ＲＶ１）。しかしながら、ＲＶ０の開始位置は、送信すべきシステムビット領域３０１の先頭に存在するので、ＲＶ１の開始位置に対して最大の分離間隔を有することができる。従って、ＲＶの増加する分離距離は、集合｛ＲＶ１、ＲＶ２、ＲＶ３｝内にのみ存在することができる。このＲＶの規定は、パリティビット領域３０３内の高優先度ビット範囲のための密なＲＶと同様の効果を奏することができる。
また、この例では、第１の冗長バージョンＲＶ０と第２の冗長バージョンＲＶ１の開始位置間の分離間隔が、第２の冗長バージョンＲＶ１と第３の冗長バージョンＲＶ２の開始位置間の分離間隔、及び第３の冗長バージョンＲＶ２と第４の冗長バージョンＲＶ３の開始位置間の分離間隔よりも大きいことが分かる。
さらに、この例では、第２の冗長バージョンＲＶ１、第３の冗長バージョンＲＶ２及び／又は第４の冗長バージョンＲＶ３の開始位置がシステムビットの領域外に存在することも分かる。
システムでは、ＨＡＲＱを使用する場合、最初の送信（初期送信）の成功率が約９０％になり得る（場合によっては、この率がわずかに低いこともある）ことをスケジューラが保証することができる。その後、第２の送信（最初の再送）の成功率は、約９９％の成功率を達成することができる。その後の第３及び／又は第４の送信の成功率は、約１００％の成功率を達成することができる。従って、第１の送信の重要度が最も高く、第２の送信の重要度が２番目に高く、第３及び第４の送信の重要度はそれよりもまだ低い。第１の送信の開始位置は、常にＲＶ０ ３１１から、すなわち最初の送信すべきビットから行うことができる。ＲＶ１、ＲＶ２及びＲＶ３の開始位置は、再送の相対的重要度に従って設計することが有利である。
いくつかの実施形態では、情報ブロックの各送信に同じリソースサイズを使用する場合、考えられる全ての異なる符号レートについて、固定されたＲＶ位置が第２の送信の開始位置（ＲＶ１の開始位置）に基づいて選択される。
次に、固定されたＲＶの開始位置を決定する方法を示す図６を参照する。具体的に言えば、ＲＶの開始位置は、図６のステップのうちの１つ又は２つ以上における基準が満たされた場合に固定することができる。
なお、この方法は、ネットワークの動作中にアクセスポイントなどのネットワーク要素によって実行することができると理解されたい。これとは別に、又はこれに加えて、この方法は、ネットワークの構成時又はネットワークの再構成中に使用することもできる。
ステップ６０１において、ＲＶ２とＲＶ３の開始位置間の分離間隔が、ＲＶ１とＲＶ２の開始位置間の分離間隔よりも大きいかどうかを判定する。
ステップ６０３において、ＲＶ１、ＲＶ２及びＲＶ３の開始位置とその前のそれぞれのＲＶの開始位置との間の分離間隔が徐々に増加している（すなわち、ＲＶ３→ＲＶ２＞ＲＶ２→ＲＶ１＞ＲＶ１→ＲＶ０）かどうかを判定する。
ステップ６０５において、ＲＶ１、ＲＶ２及び／又はＲＶ３の開始位置がシステムビット３０１の領域外に存在するかどうかを判定する。
ステップ６０７において、ＲＶ０とＲＶ１の開始位置間の分離間隔が、１）ＲＶ１とＲＶ２の開始位置間の分離間隔、及び２）ＲＶ２とＲＶ３の開始位置間の分離間隔よりも大きいかどうかを判定する。
ｅＮＢは、情報ブロックの最後の送信の終了位置に従って、本明細書に示す実施形態に基づいてＲＶを選択することができる。次に、ｅＮＢは、ＵＥへのＲＶインデックスを構成することができる。ＵＥは、ＲＶ規定及びｅＮＢ構成に基づいて伝送の送信又は受信を行うことができる。
本明細書の実施形態は、順次送信における全ての符号レートのＲＶ位置を考慮した時に、ＲＶ１、ＲＶ２及びＲＶ３の選択された開始位置が順次送信に類似し得る循環バッファを生成し、（単複の）再送において好適な再送符号化ビットを提供できるようにする。
このようなＲＶの開始位置の規定は、高優先度ビット範囲のための密なＲＶと同様の効果を奏することもできる。
例えば、固定されたＲＶ開始位置では、順次送信（この順次送信は、最後の送信の終了から各再送が開始することを意味する）を想定して考えられる全ての符号レート（例えば、０．３３～０．９４まで０．０１ステップ）について第２の送信の開始位置（ＲＶ１の開始位置）を収集することによって、累積分布関数（ＣＤＦ）を生成することができる。
このＣＤＦは、ネットワーク全体のためのものとすることができる。いくつかの実施形態では、ＣＤＦを予め定めて標準に含めることができる。
図９に、順次送信を想定した循環バッファ内のＲＶの開始位置の列番号に対する、考えられる全ての符号レートについての（単複の）第２の再送の開始位置の累積分布関数（ＣＤＦ）を示す。ＲＶ１、ＲＶ２及びＲＶ３の開始位置についてＣＤＦ上の２５％、５０％及び７５％における点を選択すると、ＲＶ１、ＲＶ２及びＲＶ３の開始位置についてそれぞれ２９．５＊ｚ、３５．８５＊ｚ、４６＊ｚの列番号値を得ることができる。これらの値はほんの一例であり、１つの例に基づくものである。
これらの値は、循環バッファ内のＲＶの開始位置の列番号を表す。例えば、準巡回ＬＤＰＣ符号のリフティングサイズをｚとすると、循環バッファのサイズは６８＊ｚとすることができる。異なる実施形態では、異なるサイズの循環バッファを使用することができる。開始位置の列番号は、ｚを乗算した数値として定められる。
従って、１つの特定の符号レートの１つの送信（すなわち、ＲＶ０）では、順次送信と同様の効果を奏するように、｛ＲＶ１、ＲＶ２、ＲＶ３｝から最も近い位置（例えば、ＲＶ１）及び／又は最も近いが後の位置が再送に選択される。順次送信は、各再送が最後の送信の終了から開始することを意味する。いくつかの実施形態では、ＲＶの予め定められた４つの固定開始位置のみが存在する。再送の開始位置は、この方法に基づいて、ＲＶの予め定められた固定開始位置から符号レート毎に選択することができる。順次送信と同じではないが、考えられる全ての符号レートを考慮すると、順次送信の位置までの距離は、等間隔を空けたＲＶの場合よりも小さくなる。
この例及び以下の２つの例では、ＲＶの開始位置が以下の基準を満たしていることが分かる。
第３の冗長バージョンＲＶ２の開始位置と第４の冗長バージョンＲＶ３の開始位置との間に設けられた分離間隔が、第２の冗長バージョンＲＶ１の開始位置と第３の冗長バージョンＲＶ２の開始位置との間の分離間隔よりも大きいこと。
第２の冗長バージョンＲＶ１、第３の冗長バージョンＲＶ２及び／又は第４の冗長バージョンＲＶ３の開始位置がシステムビットの領域外に存在すること。
第１の冗長バージョンＲＶ０の開始位置と第２の冗長バージョンＲＶ１の開始位置との間の分離間隔が、第２の冗長バージョンＲＶ１の開始位置と第３の冗長バージョンＲＶ２の開始位置との間の分離間隔、及び第３の冗長バージョンＲＶ２の開始位置と第４の冗長バージョンＲＶ３の開始位置との間の分離間隔よりも大きいこと。
固定されたＲＶ位置の別の同様の例では、順次送信を想定して、考えられる全ての符号レートについて第２及び第３の送信の開始位置を収集し、情報ブロックの送信毎に同じリソースサイズを想定することによって、累積分布関数（ＣＤＦ）を生成することができる。この場合も、ＲＶ１、ＲＶ２及びＲＶ３の開始位置についてＣＤＦ上の２５％、５０％及び７５％における点を選択すると、ＲＶ１、ＲＶ２及びＲＶ３の開始位置についてそれぞれ２８．１９＊ｚ、３９．９３＊ｚ、５３．７６＊ｚの列番号値を得ることができる。図１０に、順次送信を想定した循環バッファ内のＲＶの開始位置の列番号に対する、考えられる全ての符号レートについての第２及び第３の再送の開始位置の累積分布関数（ＣＤＦ）を示す。
固定されたＲＶ位置の最後の同様の例では、順次送信を想定して考えられる全ての符号レートの第２、第３及び第４の送信の開始位置に基づいて情報ブロックの送信毎に同じリソースサイズを想定して、累積分布関数（ＣＤＦ）を生成することができる。この場合も、ＲＶ１、ＲＶ２及びＲＶ３の開始位置についてＣＤＦ上の２５％、５０％及び７５％における点を選択すると、ＲＶ１、ＲＶ２及びＲＶ３の開始位置についてそれぞれ２４＊ｚ、３５．８５＊ｚ、５２．７９＊ｚの列番号値をもたらすことができる。
いくつかの実施形態では、ＲＶの開始位置の規定を、ベースグラフ（ｂａｓｅ ｇｒａｐｈ）毎及び／又はベースグラフのタイプ毎とすることができる。本明細書では、複数のベースグラフ又は複数タイプのベースグラフが異なる最小符号レートをサポートすることができる。従って、ベースグラフのサポートされている最小符号レートに基づいて、ベースグラフ毎又はベースグラフのタイプ毎のＲＶの開始位置を定めることができる。例えば、５Ｇは、ＬＤＰＣに２つのベースグラフを利用することができ、第１のベースグラフは、符号ブロックサイズ（ＣＢＳ）＞Ｘ、又は初期送信の符号レート＞Ｙの時に、初期送信及び同じＴＢのその後の再送に使用することができ、第２のベースグラフは、符号ブロックサイズ（ＣＢＳ）≦Ｘ、かつ初期送信の符号レート≦Ｙの時に、初期送信及び同じＴＢのその後の再送に使用することができ、この場合、例えばＸ＝２５６０、Ｙ＝０．６７である。
図１１に、順次送信を想定した循環バッファ内のＲＶの開始位置の列番号に対する、考えられる全ての符号レートについての第２、第３及び第４の再送の開始位置の累積分布関数（ＣＤＦ）を示す。
いくつかの実施形態では、ＲＶの開始位置が固定される。いくつかの実施形態では、基地局が、ＵＥに提供する制御情報においてＲＶインデックスを構成する。この結果、ＵＥは、構成されたＲＶインデックスの固定された開始位置に従って再送の開始位置を認識する。ＵＥは、ＲＶ規定及び基地局構成に基づいて送信又は受信を行うことができる。
いくつかの実施形態は、ＬＴＥのために提案される手順と同様の手順を使用することができる。
ＵＥ及び基地局は、ＲＶの同じ固定開始位置を使用することができる。他の実施形態では、ＵＥ及び基地局が、ＲＶの異なる固定開始位置を使用することができる。
いくつかの実施形態では、ＵＥが、ＲＶに従って循環バッファからの符号化ビットの開始位置を識別し、その後にＲＶに従って符号化ビットをｅＮＢに送信し、又はｅＮＢから受信する。
基地局は、ＲＶがどの基準を満たすかに関してＵＥを構成することができる。基地局は、基準のパラメータ、又は基準を生成するためのパラメータを構成することができる。
基準のパラメータは、例えば順次送信を想定することによってＲＶの開始位置を生成するために使用される符号レート、順次送信を想定することによってＲＶの開始位置を生成するために使用される再送回数、のうちの一方又は両方とすることができる。
これらのパラメータは、ＲＶの開始位置を生成するために使用される、異なる開始位置を生成できる異なる符号レートセット及び／又は再送回数を含む上述したＣＤＦ例に見出すことができる。
図８に、基地局からＵＥへのＲＶ情報の送信方法を示す。ステップ８０１において、基地局がＵＥにＲＶ情報を送信する。その後、ステップ８０３において、ＵＥが、ステップ８０１において受け取ったＲＶ情報を使用して送信を制御する。このＲＶ情報は、ＲＶインデックスとすることができる。
いくつかの実施形態では、前回の例に示した４つとは異なる数のＲＶを提供することができる。
ＲＶは、常に循環バッファ内の同じ固定位置に存在することが提案されている。他の実施形態では、この位置が、１又は２以上の要因に応じて異なることができる。例えば、この位置は、チャネル状態に依存することができる。
いくつかの実施形態では、固定位置が全ての符号レートについて同じである。しかしながら、他の実施形態では、固定位置が符号レートに依存することができる。
いくつかの実施形態では、ＵＥ及び基地局で固定位置を同じとすることができる。いくつかの実施形態では、ＵＥ及び基地局で固定位置が異なることができる。
いくつかの実施形態では、ＵＥ及び基地局で固定位置の数を同じとすることができる。いくつかの実施形態では、ＵＥ及び基地局で固定位置の数が異なることができる。
いくつかの実施形態では、全ての符号レートについて単一のＲＶ位置の組を定めることができる。他の実施形態では、複数の異なるＲＶ位置の組を定めることができる。いくつかの実施形態では、ＲＶ位置の組のうちの少なくとも１つ又は２つ以上が、上述した基準のうちの１つ又は２つ以上を満たすことができる。いくつかの実施形態では、全てのＲＶ位置の組が、上述した基準のうちの少なくとも１つ又は２つ以上を満たすことができる。
ＬＰＤＣ符号化との関連で実施形態を説明した。他のいずれかの好適なブロック符号を用いた他の実施形態を使用することもできると理解されたい。
なお、上述した問題はいずれかの特定の通信環境に限定されるものではなく、あらゆる適切な通信システムにおいて発生する恐れがある。
必要なデータ処理装置及び機能は、１又は２以上のデータプロセッサによって提供することができる。説明した機能は、別個のプロセッサ又は統合プロセッサによって提供することができる。データプロセッサは、ローカル技術環境に適したあらゆるタイプのものとすることができ、非限定的な例として、汎用コンピュータ、専用コンピュータ、マイクロプロセッサ、デジタルシグナルプロセッサ（ＤＳＰ）、特定用途向け集積回路（ＡＳＩＣ）、ゲートレベル回路、及びマルチコアプロセッサアーキテクチャに基づくプロセッサ、のうちの１つ又は２つ以上を挙げることができる。データ処理は、複数のデータ処理モジュールに分散させることができる。データプロセッサは、例えば少なくとも１つのチップによって提供することができる。関連する装置には、適切なメモリ容量を提供することができる。１又は複数のメモリは、ローカル技術環境に適したあらゆるタイプのものとすることができ、半導体ベースのメモリデバイス、磁気メモリデバイス及びシステム、光学メモリデバイス及びシステム、固定メモリ及び取り外し可能メモリなどのいずれかの好適なデータ記憶技術を使用して実装することができる。図８に関連して説明したステップのうちの１つ又は２つ以上は、１又は２以上のプロセッサと１又は２以上のメモリとの協働によって実行することができる。
適切に適合された１又は複数のコンピュータプログラムコード製品が適切なデータ処理装置にロード又は別様に提供された場合には、このようなコンピュータプログラムコード製品を使用して実施形態を実施することができる。動作をもたらすためのプログラムコード製品は、適切なキャリア媒体上に記憶し、このようなキャリア媒体によって提供して具体化することができる。適切なコンピュータプログラムは、コンピュータ可読記録媒体上に具体化することができる。これらのプログラムコード製品を、データネットワークを介してダウンロードすることも考えられる。一般に、様々な実施形態は、ハードウェア又は専用回路、ソフトウェア、ロジック、或いはこれらのいずれかの組み合わせで実装することができる。従って、本発明の実施形態は、集積回路モジュールなどの様々なコンポーネントにおいて実施することができる。集積回路の設計は、概して高度に自動化された処理である。論理レベルの設計を、いつでも半導体基板上にエッチングして形成できる半導体回路設計に変換するために、複雑かつ強力なソフトウェアツールを利用することができる。
特定のアーキテクチャに関連して実施形態を説明したが、同様の原理を他のシステムに適用することもできる。従って、上記では無線ネットワーク、技術及び標準のいくつかの例示的なアーキテクチャを参照しながらいくつかの実施形態を一例として説明したが、実施形態は、本明細書で図示し説明した以外のいずれかの好適な形態の通信システムにも適用することができる。また、異なる実施形態の異なる組み合わせも可能である。また、上記では本発明の例示的な実施形態を説明したが、本発明の趣旨及び範囲から逸脱することなく開示した解決策に行うことができる複数の変形及び修正も存在する。
８０１ 基地局がＵＥにＲＶ情報を送信
８０３ ＵＥがＲＶ情報を使用して送信を制御

Claims (13)

  1. 基地局から、データユニットの冗長バージョンの情報を受信するステップと、
    前記受信した冗長バージョンの情報に基づいて、一組の冗長バージョンから少なくとも１つの冗長バージョンを選択するステップであって、前記一組の冗長バージョンは冗長バージョンＲＶ０、ＲＶ１、ＲＶ２、及びＲＶ３を含み、前記冗長バージョンＲＶ０、ＲＶ１、ＲＶ２、及びＲＶ３のそれぞれの開始位置が前記データユニットのブロック符号化において使用されるバッファ内にあり、
    前記バッファは、循環バッファであり、
    前記バッファは、送信すべきシステムビットを含む第１の領域と、送信すべきパリティビットを含む第２の領域とを含むものであり、
    前記バッファ内の前記冗長バージョンＲＶ０、ＲＶ１、ＲＶ２、及びＲＶ３のそれぞれの開始位置は、
    ＲＶ２の前記開始位置とＲＶ３の前記開始位置との間に設けられた間隔が、ＲＶ１の前記開始位置とＲＶ２の前記開始位置との間の間隔よりも大きいこと、及び
    前記冗長バージョンＲＶ１、ＲＶ２、及び／又はＲＶ３の前記開始位置が、前記バッファの前記第２の領域の中にあること、
    という基準のうちの１つを満たす、ものである、ステップと、
    を含むことを特徴とする方法。
  2. 前記冗長バージョンのうちのそれぞれの冗長バージョンに従って、バッファからの符号化ビットの開始位置を決定するステップを含む、
    請求項１に記載の方法。
  3. 前記冗長バージョンのうちのそれぞれの冗長バージョンに従って前記符号化ビットを受け取るステップ、又は送信するステップの１つを含む、
    請求項２に記載の方法。
  4. 前記一組の冗長バージョンにおける前記冗長バージョンの固定された開始位置が決定され、前記冗長バージョンＲＶ０、ＲＶ１、ＲＶ２、及びＲＶ３は前記循環バッファ内で固定された開始位置にある、
    請求項１から３のいずれかに記載の方法。
  5. 前記一組の冗長バージョンは、４つの冗長バージョンを有する、
    請求項４に記載の方法。
  6. 冗長バージョンインデックス情報を受信するステップであって、前記それぞれの少なくとも１つの冗長バージョンは、該冗長バージョンインデックス情報に従って、前記一組の冗長バージョンから選択される、ステップをさらに含む、
    請求項１から５のいずれかに記載の方法。
  7. 前記それぞれの冗長バージョンが満たす基準を定めるための構成パラメータを受信するステップを含む、
    請求項１から６のいずれかに記載の方法。
  8. 前記構成パラメータは、
    前記冗長バージョンＲＶ０、ＲＶ１、ＲＶ２、及びＲＶ３の前記開始位置を生成するための符号レート、及び、
    前記冗長バージョンＲＶ０、ＲＶ１、ＲＶ２、及びＲＶ３の前記それぞれの開始位置を生成するための再送回数、
    の少なくとも一方を含む、
    請求項７に記載の方法。
  9. 前記第４の冗長バージョンは、前記第２の領域に設けられる、
    請求項１から８のいずれか１項に記載の方法。
  10. 前記第２、第３及び第４の冗長バージョンは、前記第２の領域に設けられる、
    請求項１から９のいずれか１項に記載の方法。
  11. 前記冗長バージョンの前記固定された開始位置は、前記情報ブロックの送信に同じリソースサイズが使用されるとき、すべての可能な符号レートについて、逐次送信方法を用いた少なくとも最初の再送信の開始位置に基づいて選択される、
    請求項４から５のいずれかに記載の方法。
  12. 前記ブロック符号化は、低密度パリティチェック符号化を含む、
    請求項１から１１のいずれかに記載の方法。
  13. 少なくとも１つのプロセッサと、
    コンピュータプログラムコードを含む少なくとも１つのメモリと、
    を備えた装置であって、前記少なくとも１つのメモリ及び前記コンピュータプログラムコードは、前記少なくとも１つのプロセッサによって、
    基地局から、データユニットの冗長バージョンの情報を受信し、
    前記受信した冗長バージョンの情報に基づいて、一組の冗長バージョンから少なくとも１つの冗長バージョンを選択し、前記一組の冗長バージョンは冗長バージョンＲＶ０、ＲＶ１、ＲＶ２、及びＲＶ３を含み、前記冗長バージョンＲＶ０、ＲＶ１、ＲＶ２、及びＲＶ３のそれぞれの開始位置が前記データユニットのブロック符号化において使用されるバッファ内にあり、
    前記バッファは、循環バッファであり、
    前記バッファは、送信すべきシステムビットを含む第１の領域と、送信すべきパリティビットを含む第２の領域とを含むものであり、
    前記バッファ内の前記冗長バージョンＲＶ０、ＲＶ１、ＲＶ２、及びＲＶ３のそれぞれの開始位置は、
    ＲＶ２の前記開始位置とＲＶ３の前記開始位置との間に設けられた間隔が、ＲＶ１の前記開始位置とＲＶ２の前記開始位置との間の間隔よりも大きいこと、及び
    前記冗長バージョンＲＶ１、ＲＶ２、及び／又はＲＶ３の前記開始位置が、前記バッファの前記第２の領域の中にあること、及び、
    という基準のうちの１つを満たす、ものである、ようにするように構成されている
    ことを特徴とする装置。
JP2020529785A 2017-08-10 2017-08-10 方法及び装置 Active JP7258882B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2021133997A JP2021184638A (ja) 2017-08-10 2021-08-19 方法及び装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/CN2017/096911 WO2019028774A1 (en) 2017-08-10 2017-08-10 METHOD AND APPARATUS

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2021133997A Division JP2021184638A (ja) 2017-08-10 2021-08-19 方法及び装置

Publications (2)

Publication Number Publication Date
JP2020529179A JP2020529179A (ja) 2020-10-01
JP7258882B2 true JP7258882B2 (ja) 2023-04-17

Family

ID=65272608

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2020529785A Active JP7258882B2 (ja) 2017-08-10 2017-08-10 方法及び装置
JP2021133997A Pending JP2021184638A (ja) 2017-08-10 2021-08-19 方法及び装置

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP2021133997A Pending JP2021184638A (ja) 2017-08-10 2021-08-19 方法及び装置

Country Status (13)

Country Link
US (1) US11044047B2 (ja)
EP (1) EP3665779A4 (ja)
JP (2) JP7258882B2 (ja)
KR (1) KR102176388B1 (ja)
CN (1) CN110999089B (ja)
AU (1) AU2017426621B2 (ja)
BR (1) BR112020002753A2 (ja)
CA (1) CA3072373C (ja)
MX (1) MX2020001624A (ja)
PH (1) PH12020500193A1 (ja)
RU (1) RU2020107461A (ja)
SG (1) SG11202001064TA (ja)
WO (1) WO2019028774A1 (ja)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102176388B1 (ko) * 2017-08-10 2020-11-10 노키아 테크놀로지스 오와이 방법 및 장치
EP3711419A4 (en) * 2017-11-17 2021-06-02 ZTE Corporation SYSTEM AND METHOD FOR PROCESSING TAX INFORMATION
WO2019100236A1 (en) * 2017-11-22 2019-05-31 Qualcomm Incorporated Circular buffer based hybrid automatic retransmission request for polar codes
WO2020034332A1 (en) * 2018-09-28 2020-02-20 Zte Corporation Bit selection for hybrid automatic repeat requests
CN111917523B (zh) * 2019-05-08 2022-04-22 华为技术有限公司 通信方法及装置
WO2021253158A1 (en) * 2020-06-15 2021-12-23 Zte Corporation Wireless data transmissions using parity blocks
WO2022073181A1 (en) * 2020-10-09 2022-04-14 Qualcomm Incorporated Starting bit determination for pusch repetition with transport block size scaling
US11764911B2 (en) * 2021-04-05 2023-09-19 Nokia Technologies Oy Method of shifting redundancy version for the transmission of a transport block over multiple slots

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016171356A (ja) 2013-07-23 2016-09-23 シャープ株式会社 基地局装置、端末装置及び送信方法
JP2020507990A (ja) 2017-02-04 2020-03-12 華為技術有限公司Ｈｕａｗｅｉ Ｔｅｃｈｎｏｌｏｇｉｅｓ Ｃｏ．，Ｌｔｄ． 情報を処理するための方法および装置、通信デバイス、ならびに通信システム
JP2020511030A (ja) 2017-02-03 2020-04-09 アイディーエーシー ホールディングス インコーポレイテッド Ｌｄｐｃ基底行列の選択によるコードブロックのセグメント化

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7890834B2 (en) * 2007-06-20 2011-02-15 Motorola Mobility, Inc. Apparatus comprising a circular buffer and method for assigning redundancy versions to a circular buffer
US8189559B2 (en) * 2007-07-23 2012-05-29 Samsung Electronics Co., Ltd. Rate matching for hybrid ARQ operations
KR101597733B1 (ko) * 2007-07-30 2016-02-25 마벨 이스라엘 (엠.아이.에스.엘) 리미티드 무선 통신 시스템을 위한 레이트 매칭
US7986741B2 (en) * 2007-09-28 2011-07-26 Samsung Electronics Co., Ltd. Method and apparatus of improved circular buffer rate matching for turbo-coded MIMO-OFDM wireless systems
US8225165B2 (en) * 2007-10-12 2012-07-17 Industrial Technology Research Institute Methods and devices for encoding data in communication systems
WO2009057922A1 (en) * 2007-10-29 2009-05-07 Lg Electronics Inc. Method of data transmission using harq
KR20090043414A (ko) * 2007-10-29 2009-05-06 엘지전자 주식회사 Ｈａｒｑ를 이용한 데이터 전송방법
ES2373240T3 (es) 2007-12-20 2012-02-01 Panasonic Corporation Señalización de canal de control usando un campo de señalización común para el formato de transporte y la versión de redundancia.
KR101476203B1 (ko) * 2008-01-08 2014-12-24 엘지전자 주식회사 성좌 재배열 이득을 보장하기 위한 ｈａｒｑ 기반 신호 전송 방법
CN101227259B (zh) 2008-01-11 2013-06-05 中兴通讯股份有限公司 一种有限长度循环缓存速率匹配的数据读取方法
US9071402B2 (en) 2008-03-24 2015-06-30 Telefonaktiebolaget L M Ericsson (Publ) Selection of retransmission settings for HARQ in WCDMA and LTE networks
US8316286B2 (en) 2008-09-04 2012-11-20 Futurewei Technologies, Inc. System and method for rate matching to enhance system throughput based on packet size
DK2342858T3 (da) * 2008-09-22 2013-04-08 Nokia Siemens Networks Oy Fremgangsmåde og apparat til tilvejebringelse af redundansversioner
EP2629442B1 (en) * 2012-02-14 2014-12-10 Telefonaktiebolaget L M Ericsson (publ) Redundancy version selection based on receiving quality and transport format
CN103312442B (zh) 2012-03-15 2017-11-17 中兴通讯股份有限公司 基于有限长度循环缓存速率匹配的数据发送方法及装置
CN103733584A (zh) 2012-05-11 2014-04-16 华为技术有限公司 数据传输方法和设备
WO2015006640A1 (en) * 2013-07-11 2015-01-15 Interdigital Patent Holdings, Inc. Systems and methods for smart harq for wifi
WO2015050417A1 (ko) * 2013-10-06 2015-04-09 엘지전자 주식회사 무선 통신 시스템에서 장치 대 장치 단말의 신호 송수신 방법 및 장치
US10784447B2 (en) 2015-04-24 2020-09-22 Samsung Sdi Co., Ltd. Organic compound, composition, and organic optoelectronic diode
CN106899390B (zh) * 2015-12-21 2020-04-28 华为技术有限公司 基于harq传输的方法、装置及系统
KR102484560B1 (ko) 2016-01-12 2023-01-04 삼성전자주식회사 통신 시스템에서 신호 송수신 방법 및 장치
EP3566351B1 (en) * 2017-02-06 2024-04-03 Mediatek Inc. Method and apparatus for communication
KR102176388B1 (ko) * 2017-08-10 2020-11-10 노키아 테크놀로지스 오와이 방법 및 장치
CN112073160B (zh) * 2017-09-29 2021-12-31 华为技术有限公司 通信系统中冗余版本的设计方案

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016171356A (ja) 2013-07-23 2016-09-23 シャープ株式会社 基地局装置、端末装置及び送信方法
JP2020511030A (ja) 2017-02-03 2020-04-09 アイディーエーシー ホールディングス インコーポレイテッド Ｌｄｐｃ基底行列の選択によるコードブロックのセグメント化
JP2020507990A (ja) 2017-02-04 2020-03-12 華為技術有限公司Ｈｕａｗｅｉ Ｔｅｃｈｎｏｌｏｇｉｅｓ Ｃｏ．，Ｌｔｄ． 情報を処理するための方法および装置、通信デバイス、ならびに通信システム

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
Ｈｕａｗｅｉ， ＨｉＳｉｌｉｃｏｎ， Ｏｎ ｒａｔｅ ｍａｔｃｈｉｎｇ ｆｏｒ ＬＤＰＣ ｃｏｄｅｓ［ｏｎｌｉｎｅ］， ３ＧＰＰ ＴＳＧ ＲＡＮ ＷＧ１ Ｍｅｅｔｉｎｇ ＃８８ Ｒ１－１７０３３６５， ２０１７年２月７日アップロード， インターネット＜ＵＲＬ：ｈｔｔｐｓ：／／ｗｗｗ．３ｇｐｐ．ｏｒｇ／ｆｔｐ／ＴＳＧ＿ＲＡＮ／ＷＧ１＿ＲＬ１／ＴＳＧＲ１＿８８／Ｄｏｃｓ／Ｒ１－１７０３３６５．ｚｉｐ＞
Ｎｏｋｉａ， Ｒａｔｅ ｍａｔｃｈｉｎｇ ｆｏｒ ＬＤＰＣ［ｏｎｌｉｎｅ］， ３ＧＰＰ ＴＳＧ ＲＡＮ ＷＧ１ ＮＲ Ａｄ－Ｈｏｃ ＃２ Ｒ１－１７１１５３６， ２０１７年６月１９日アップロード， インターネット＜ＵＲＬ：ｈｔｔｐｓ：／／ｗｗｗ．３ｇｐｐ．ｏｒｇ／ｆｔｐ／ＴＳＧ＿ＲＡＮ／ＷＧ１＿ＲＬ１／ＴＳＧＲ１＿ＡＨ／ＮＲ＿ＡＨ＿１７０６／Ｄｏｃｓ／Ｒ１－１７１１５３６．ｚｉｐ＞

Also Published As

Publication number Publication date
EP3665779A4 (en) 2021-03-24
PH12020500193A1 (en) 2020-10-19
KR102176388B1 (ko) 2020-11-10
BR112020002753A2 (pt) 2020-07-28
RU2020107461A (ru) 2021-09-10
EP3665779A1 (en) 2020-06-17
AU2017426621A1 (en) 2020-04-02
MX2020001624A (es) 2020-07-20
CA3072373A1 (en) 2019-02-14
SG11202001064TA (en) 2020-03-30
CN110999089B (zh) 2024-05-17
CA3072373C (en) 2023-08-29
KR20200031694A (ko) 2020-03-24
RU2020107461A3 (ja) 2021-09-10
AU2017426621B2 (en) 2021-09-23
WO2019028774A1 (en) 2019-02-14
US20200244395A1 (en) 2020-07-30
CN110999089A (zh) 2020-04-10
US11044047B2 (en) 2021-06-22
JP2020529179A (ja) 2020-10-01
JP2021184638A (ja) 2021-12-02

Similar Documents

Publication Publication Date Title
JP7258882B2 (ja) 方法及び装置
EP3607684B1 (en) Harq handling for nodes with variable processing times
US10419158B2 (en) Communications method and apparatus
CN109792322B (zh) 通信的方法、计算机可读介质和用于通信的装置
US20180375621A1 (en) Data retransmission
KR102349879B1 (ko) 폴라 코드들에 대한 crc 인터리빙 패턴
WO2018019498A1 (en) Mitigation of rate matching errors in a wireless network
EP3895351B1 (en) New radio code block transmission based on dci extension
US20220271865A1 (en) Communication Method, Network Device, and Terminal
US20230139754A1 (en) Coding method and apparatus
EP3621237B1 (en) Channel encoding method, data receiving method and associated device
EP3396862A1 (en) Use of crc and parity bits for early termination of polar code decoding for wireless networks
JP7036118B2 (ja) 再送制御方法、無線端末、無線基地局
JP6571213B2 (ja) データ記憶方法、端末装置及び基地局
RU2748852C1 (ru) Способ и устройство
JP2009135931A (ja) 最大受信状態変数を設定する方法及び通信装置
CN115604760A (zh) 一种通信方法及通信装置
WO2018171538A1 (zh) 数据传输方法、网络设备及终端设备
CN116996169A (zh) 一种信息传输方法和装置

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200811

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20200811

A871 Explanation of circumstances concerning accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A871

Effective date: 20200811

A975 Report on accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A971005

Effective date: 20200818

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20201124

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210224

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20210419

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210819

C60 Trial request (containing other claim documents, opposition documents)

Free format text: JAPANESE INTERMEDIATE CODE: C60

Effective date: 20210819

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20210831

C21 Notice of transfer of a case for reconsideration by examiners before appeal proceedings

Free format text: JAPANESE INTERMEDIATE CODE: C21

Effective date: 20210901

A912 Re-examination (zenchi) completed and case transferred to appeal board

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20211126

C211 Notice of termination of reconsideration by examiners before appeal proceedings

Free format text: JAPANESE INTERMEDIATE CODE: C211

Effective date: 20211201

C22 Notice of designation (change) of administrative judge

Free format text: JAPANESE INTERMEDIATE CODE: C22

Effective date: 20211222

C22 Notice of designation (change) of administrative judge

Free format text: JAPANESE INTERMEDIATE CODE: C22

Effective date: 20220216

C13 Notice of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: C13

Effective date: 20220307

C302 Record of communication

Free format text: JAPANESE INTERMEDIATE CODE: C302

Effective date: 20220322

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20220602

C22 Notice of designation (change) of administrative judge

Free format text: JAPANESE INTERMEDIATE CODE: C22

Effective date: 20220613

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20220808

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220907

C22 Notice of designation (change) of administrative judge

Free format text: JAPANESE INTERMEDIATE CODE: C22

Effective date: 20221205

C23 Notice of termination of proceedings

Free format text: JAPANESE INTERMEDIATE CODE: C23

Effective date: 20230206

C03 Trial/appeal decision taken

Free format text: JAPANESE INTERMEDIATE CODE: C03

Effective date: 20230306

C30A Notification sent

Free format text: JAPANESE INTERMEDIATE CODE: C3012

Effective date: 20230306

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20230405

R150 Certificate of patent or registration of utility model

Ref document number: 7258882

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150