CN105187057A - 电感电容压控振荡电路 - Google Patents
电感电容压控振荡电路 Download PDFInfo
- Publication number
- CN105187057A CN105187057A CN201510560848.4A CN201510560848A CN105187057A CN 105187057 A CN105187057 A CN 105187057A CN 201510560848 A CN201510560848 A CN 201510560848A CN 105187057 A CN105187057 A CN 105187057A
- Authority
- CN
- China
- Prior art keywords
- oxide
- semiconductor
- metal
- voltage
- current source
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Inductance-Capacitance Distribution Constants And Capacitance-Resistance Oscillators (AREA)
Abstract
一种电感电容压控振荡电路,包括:参考电流源,连接电源,适于输出参考电流;第一尾部电流源,一端耦接所述参考电流源,适于输出第一尾部电流;第二尾部电流源,一端耦接所述参考电流源,适于输出第二尾部电流;谐振电路,一端耦接所述第一尾部电流源,另一端耦接所述第二尾部电流源,适于输出第一电压和第二电压;第一MOS管,输入端耦接所述第一尾部电流源,输出端耦接所述谐振电路;第二MOS管,输入端耦接所述第二尾部电流源,输出端耦接所述谐振电路。所述电感电容压控振荡电路降低了输入到谐振电路的尾部电流源相位噪声,提高了电感电容压控振荡电路的输出信噪比。
Description
技术领域
本发明涉及集成电路领域,尤其涉及一种电感电容压控振荡电路。
背景技术
随着通信电子领域的迅速发展,对电子设备的要求越来越高,尤其是像振荡电路等这种基础部件。其中,压控振荡电路(Voltage-ControlledOscillator,VCO)是一种输出频率与控制电压有对应关系的振荡电路,输出频率是控制电压的函数。压控振荡电路的类型有电感电容(LC)压控振荡电路、电阻电容(RC)压控振荡电路、晶体压控振荡电路等。振荡电路在各种噪声的作用下引起的振荡电路输出信号相位的随机变化,会产生相位噪声(PhaseNoise)。其中,低相位噪声的电感电容压控振荡电路在锁相环电路中尤为常用,也是通信系统中的本振信号产生模块。
如图1是现有技术中的电感电容压控振荡电路,参考电流产生电路以及尾部电流源MOS管M3会产生噪声电流;图2为归一化的输出电压和相位的坐标关系示意图,其中输出电压为VCOP和VCON之差,横坐标为相位(单位rad),竖坐标为归一化的输出电压(单位为V)。在图2所示的1区和3区时,电感电容压控振荡电路的MOS管M2和M1分别导通,尾部电流源MOS管M3的噪声电流全部通过MOS管M2或M1向下传输;在图2所示的2区时,MOS管M2和M1同时导通,尾部电流源MOS管M3的噪声电流同时通过MOS管M2和M1向下传输,在图2所示Δt时间内,向下传输的噪声电流比较小。
现有技术中,电感电容压控振荡电路在工作过程中,电流源产生的相位噪声一直存在。相位噪声噪声信号的干扰会导致电感电容压控振荡电路输出信号幅度和频率的随机波动,导致有效振荡频率的检测出现误差,尤其在有效振荡频率为微弱信号时,降低信号质量,影响后续通信系统的性能。
发明内容
本发明解决的技术问题是如何降低电流源在电感电容压控振荡电路中产生的相位噪声。
为解决上述技术问题,本发明实施例提供一种电感电容压控振荡电路,包括:
参考电流源,连接电源,适于输出参考电流;
第一尾部电流源,一端耦接所述参考电流源,适于输出第一尾部电流;
第二尾部电流源,一端耦接所述参考电流源,适于输出第二尾部电流;
谐振电路,一端耦接所述第一尾部电流源,另一端耦接所述第二尾部电流源,适于输出第一电压和第二电压;
第一MOS管,输入端耦接所述第一尾部电流源,输出端耦接所述谐振电路;
第二MOS管,输入端耦接所述第二尾部电流源,输出端耦接所述谐振电路;
其中,所述第一MOS管的栅极接入所述第二电压;所述第二MOS管栅极接入所述第一电压。
可选的,所述谐振电路包括第一电容、第二电容和电感;所述第一电容一端耦接所述第一MOS管的输出端;所述第二电容一端耦接所述第二MOS管的输出端,另一端耦接所述第一电容;所述电感一端耦接所述第一电容,另一端耦接所述第二电容。
可选的,所述谐振电路还包括第五电容和第六电容;所述第五电容一端耦接所述电感;所述第六电容一端耦接所述电感,另一端耦接所述第五电容;其中,所述第五电容和所述第六电容为可变电容。
可选的,所述第一尾部电流源包括第三MOS管、第三电容和第一电阻;所述第一电阻耦接所述参考电流源;所述第三MOS管输入端连接电源,输出端耦接所述第一MOS管的输入端,所述第三MOS管栅极耦接所述第一电阻;所述第三电容一端耦接所述第三MOS管的栅极,另一端耦接所述第一MOS管的输出端。
可选的,所述第二尾部电流源包括第四MOS管、第四电容和第二电阻;所述第二电阻耦接所述参考电流源;所述第四MOS管输入端连接电源,输出端耦接所述第二MOS管的输入端,栅极耦接所述第二电阻;所述第四电容一端耦接所述第四MOS管的栅极,另一端耦接所述第二MOS管的输出端。
可选的,所述第二电压达到设定电压范围时,所述第一MOS管和第四MOS管导通,所述第二MOS管和第三MOS管截止;
所述第一电压达到所述设定电压范围时,所述第二MOS管和第三MOS管导通,所述第一MOS管和第四MOS管截止。
其中,所述设定电压范围根据所述第一MOS管、所述第二MOS管、所述第三MOS管和所述第四MOS管的导通电压设定。
可选的,所述谐振电路输出相位差为180度的所述第一电压和所述第二电压。
可选的,所述第一MOS管、所述第二MOS管、所述第三MOS管和所述第四MOS管为PMOS管。
可选的,所述第一MOS管、所述第二MOS管、所述第三MOS管和所述第四MOS管为NMOS管。
与现有技术相比,本发明实施例的技术方案具有以下有益效果:
本发明实施例的电感电容压控振荡电路,设置适于输出尾部电流的第一尾部电流源和第二尾部电流源,电流通过第一MOS管和第二MOS管输出至谐振电路,谐振电路输出第一电压和第二电压,通过第一电压和第二电压的大小控制第一尾部电流源和第二尾部电流源、第一MOS管和第二MOS管的导通,从而可以控制尾部电流输入到谐振电路的时间,故可以降低输入到谐振电路的尾部电流源相位噪声,提高电感电容压控振荡电路的输出信噪比。
附图说明
图1是现有技术的电感电容压控振荡电路;
图2是现有技术的电感电容压控振荡电路的归一化的输出电压和相位的坐标关系示意图;
图3是本发明实施例一种电感电容压控振荡电路;
图4是本发明实施例另一种电感电容压控振荡电路;
图5是图4所示电感电容压控振荡电路的输出电压和相位的坐标关系示意图;
图6是图4所示电感电容压控振荡电路的仿真实验结果示意图。
具体实施方式
如背景技术中所述,电感电容压控振荡电路在工作过程中,电流源产生的相位噪声一直存在。相位噪声噪声信号的干扰会导致有效振荡频率的检测出现误差,尤其在有效振荡频率为微弱信号时,导致有效振荡频率无法检测到。
本发明实施例的电感电容压控振荡电路,设置适于输出尾部电流的第一尾部电流源和第二尾部电流源,电流通过第一MOS管和第二MOS管输出至谐振电路,谐振电路输出第一电压和第二电压,通过第一电压和第二电压的大小控制第一尾部电流源和第二尾部电流源、第一MOS管和第二MOS管的导通,从而可以控制尾部电流输入到谐振电路的时间,故可以降低输入到谐振电路的尾部电流源相位噪声,提高电感电容压控振荡电路的输出信噪比。
为使本发明的上述目的、特征和优点能够更为明显易懂,下面结合附图对本发明的具体实施例做详细的说明。
图3是本发明实施例一种电感电容压控振荡电路。
如图3所示,电感电容压控振荡电路包括:参考电流源303、第一尾部电流源301、第二尾部电流源302、谐振电路304、第一MOS管M1和第二MOS管M2。
参考电流源301,连接电源VCC,适于输出参考电流。
第一尾部电流源301,一端耦接所述参考电流源303,适于输出第一尾部电流。第二尾部电流源302,一端耦接所述参考电流源303,适于输出第二尾部电流。
谐振电路304,一端耦接所述第一尾部电流源301,另一端耦接所述第二尾部电流源302,适于输出第一电压VCON和第二电压VCOP。
第一MOS管M1,输入端耦接所述第一尾部电流源301,输出端耦接所述谐振电路304,栅极接入所述第二电压VCOP。
第二MOS管M2,输入端耦接所述第二尾部电流源302,输出端耦接所述谐振电路304,栅极接入所述第一电压VCON。
第一电压VCON和第二电压VCOP相位差为180度。
需要说明的是,本发明实施例中,所述MOS管可以为PMOS管,也可以为NMOS管。
所述第一电压VCON达到设定电压范围时,控制第一尾部电流源301不能输出第一尾部电流至第一MOS管M1,第二MOS管M2截止;反相位的第二电压VCOP控制第一MOS管M1导通,第二尾部电流源302输出第二尾部电流至第二MOS管M2。第二电压VCOP达到设定电压范围时,控制第二尾部电流源302不能输出第二尾部电流至第二MOS管M2,第一MOS管M1截止;反相位的第一电压VCON控制第二MOS管M2导通,第一尾部电流源301输出第一尾部电流至第一MOS管M1。
在第一电压VCON或第二电压VCOP达到设定电压范围时,由于第一尾部电流或第二尾部电流不能输入至谐振电路304,谐振电路304利用储存的能量继续震荡,输出电压信号,产生震荡频率。
第一电压VCON和第二电压VCOP均在设定电压范围之外时,第一尾部电流源301输出第一尾部电流至第一MOS管M1,第一MOS管M1导通;第二尾部电流源302输出第二尾部电流至第二MOS管M2,第二MOS管M2导通。第一尾部电流和第二尾部电流输入至谐振电路304,谐振电路304通过震荡输出电压信号,产生震荡频率。
本实施例中,所述设定电压范围根据所述MOS管的导通电压设定。所述MOS管为PMOS管时,所述设定电压范围为Vth~Vm,其中,Vth为为PMOS管的导通电压阈值,Vm为输出电压幅度最大值。所述MOS管为NMOS管时,所述设定电压范围为-Vth~Vth,其中,Vth为NMOS管的导通电压阈值,Vm为输出电压幅度最大值。
本发明实施例通过控制尾部电流输入到谐振电路的时间,降低了输入到谐振电路的尾部电流源相位噪声,提高了电感电容压控振荡电路的输出信噪比。
图4是本发明实施例另一种电感电容压控振荡电路。
请参照图4,所述谐振电路304包括第一电容C1、第二电容C2和电感L;所述第一电容C1一端耦接所述第一MOS管M1的输出端;所述第二电容C2一端耦接所述第二MOS管M2的输出端,另一端耦接所述第一电容C1;所述电感L一端耦接所述第一电容C1,另一端耦接所述第二电容C2。
本实施例中,第一电容C1和第二电容C2为固定电容,用于调节谐振电路304的震荡频率。
所述谐振电路304还包括第五电容C5和第六电容C6;所述第五电容C5一端耦接所述电感L;所述第六电容C6一端耦接所述电感L,另一端耦接所述第五电容C5。
本实施例中,所述第五电容C5和所述第六电容C6为可变电容。由于第一电容C1和第二电容C2对震荡频率的调节范围有限,故增加所述第五电容C5和所述第六电容C6增加震荡频率的调节范围。
一并参考图3,所述第一尾部电流源301包括第三PMOS管M3、第三电容C3和第一电阻R1;所述第一电阻R1耦接所述参考电流源303;所述第三PMOS管M3输入端连接电源,输出端耦接所述第一PMOS管M1的输入端,第三PMOS管M3栅极耦接所述第一电阻R1;所述第三电容C3一端耦接所述第三PMOS管M3的栅极,另一端耦接所述第一PMOS管M1的输出端。
本实施例中,第一电阻R1为第三PMOS管M3提供直流偏置电流。第三电容C3将第一电压VCON反馈接入第三PMOS管M3的栅极,第一电压VCON控制第三PMOS管M3的导通。
所述第二尾部电流源302包括第四PMOS管M4、第四电容C4和第二电阻R2;所述第二电阻R2耦接所述参考电流源303;所述第四PMOS管M4输入端连接电源,输出端耦接所述第二PMOS管M2的输入端,第四PMOS管M4栅极耦接所述第二电阻R2;所述第四电容C4一端耦接所述第四PMOS管M4的栅极,另一端耦接所述第二PMOS管M2的输出端。
本发明实施例中,第二电阻R2为第四PMOS管M4提供直流偏置电流。第四电容C4将第二电压VCOP反馈接入第四PMOS管M4的栅极,第二电压VCOP控制第四PMOS管M4的栅极。
本发明实施例中,第一电压VCON大小位于区间(Vth~Vm)时,控制第三PMOS管M3截止,第一尾部电流不能输出至第一PMOS管M1,第二PMOS管M2截止;反相位的第二电压VCOP位于区间(-Vth~-Vm),控制第一PMOS管M1导通,第四PMOS管M4导通,第二尾部电流输出至第二PMOS管M2。第二电压VCOP大小位于区间(Vth~Vm)时,控制第四PMOS管M4截止,第二尾部电流不能输出至第二PMOS管M2,第一PMOS管M1截止;反相位的第一电压VCON位于区间(-Vth~-Vm),控制第二PMOS管M2导通,第三PMOS管M3导通,第一尾部电流输出至第一PMOS管M1。
在第一电压VCON或第二电压VCOP达到设定电压范围时,由于第一尾部电流或第二尾部电流不能输入至谐振电路304,谐振电路304利用储存的能量继续震荡,输出电压信号,产生震荡频率。
第一电压VCON和第二电压VCOP均在区间(-Vth~Vth)时,第一电压VCON控制第三PMOS管M3导通,第一尾部电流输出至第一PMOS管M1,第二电压VCOP控制第一MOS管M1导通,第一尾部电流输入至谐振电路304;第二电压VCOP控制第四PMOS管M4导通,第二尾部电流输出至第二PMOS管M2,第一电压VCON控制第二MOS管M2导通,第二尾部电流输入至谐振电路304。谐振电路304利用第一尾部电流和第二尾部电流震荡并输出电压信号,产生震荡频率。
需要说明的是,本发明实施例中,所述MOS管为PMOS管,在实际的应用中也可以为NMOS管,本发明实施例对此不做限制。
图5是图4所示电感电容压控振荡电路的输出电压和相位的坐标关系示意图。
本实施例中,第一电压VCON和第二电压VCOP相位差为180度。
请参照图5,在S1阶段,第二电压VCOP电压范围为(Vth~Vm),第一电压VCON电压范围为(-Vth~-Vm);在S2阶段,第一电压VCON和第二电压VCOP电压范围为(-Vth~Vth);在S3阶段,第二电压VCOP电压范围为(-Vth~-Vm),第一电压VCON电压范围为(Vth~Vm)。其中,A点处电压大小为Vth,B点处电压大小为-Vth。
一并参考图4和前述实施例,在S1阶段,第一电压VCON控制第三PMOS管M3截止,第一尾部电流不能输出至第一PMOS管M1,第二PMOS管M2截止;第二电压VCOP控制第一PMOS管M1导通,第四PMOS管M4导通,第二尾部电流输出至第二PMOS管M2。
本发明实施例中,在S3阶段,第二电压VCOP控制第四PMOS管M4截止,第二尾部电流不能输出至第二PMOS管M2,第一PMOS管M1截止;第一电压VCON控制第二PMOS管M2导通,第三PMOS管M3导通,第一尾部电流输出至第一PMOS管M1。
本发明实施例中,在S1阶段和S3阶段,第一尾部电流和第二尾部电流不能输入至谐振电路304,谐振电路304利用储存的能量继续震荡,输出电压信号,产生震荡频率。
在S2阶段,第一电压VCON控制第三PMOS管M3导通,第一尾部电流输出至第一PMOS管M1,第二电压VCOP控制第一MOS管M1导通,第一尾部电流输入至谐振电路304;第二电压VCOP控制第四PMOS管M4导通,第二尾部电流输出至第二PMOS管M2,第一电压VCON控制第二MOS管M2导通,第二尾部电流输入至谐振电路304。谐振电路304利用第一尾部电流和第二尾部电流震荡并输出电压信号,产生震荡频率。
请参考图6,图6是图4所示电感电容压控振荡电路的仿真实验结果示意图。
本实施例中,采用电路仿真软件对图4所示电感电容压控振荡电路进行仿真验证,实验结果示意图如图6所示。横坐标表示电感电容压控振荡电路输出频率,竖坐标表示尾部电流源相位噪声信号。其中,曲线2为现有技术的电感电容压控振荡电路在不同输出频率上相位噪声信号的变化;曲线1为本发明实施例的电感电容压控振荡电路在不同输出频率上相位噪声信号的变化。
本实施例中,对比曲线1和曲线2,可以看到,本发明实施例的电感电容压控振荡电路有效的降低了尾部电流源相位噪声。
本发明实施例的电感电容压控振荡电路,设置适于输出尾部电流的第一尾部电流源和第二尾部电流源,电流通过第一MOS管和第二MOS管输出至谐振电路,谐振电路输出第一电压和第二电压,通过第一电压和第二电压的大小控制第一尾部电流源和第二尾部电流源、第一MOS管和第二MOS管的导通,从而可以控制尾部电流输入到谐振电路的时间,故可以降低输入到谐振电路的尾部电流源相位噪声,提高电感电容压控振荡电路的输出信噪比。
虽然本发明披露如上,但本发明并非限定于此。任何本领域技术人员,在不脱离本发明的精神和范围内,均可作各种更动与修改,因此本发明的保护范围应当以权利要求所限定的范围为准。
Claims (9)
1.一种电感电容压控振荡电路,其特征在于,包括:
参考电流源,连接电源,适于输出参考电流;
第一尾部电流源,一端耦接所述参考电流源,适于输出第一尾部电流;
第二尾部电流源,一端耦接所述参考电流源,适于输出第二尾部电流;
谐振电路,一端耦接所述第一尾部电流源,另一端耦接所述第二尾部电流源,适于输出第一电压和第二电压;
第一MOS管,输入端耦接所述第一尾部电流源,输出端耦接所述谐振电路;
第二MOS管,输入端耦接所述第二尾部电流源,输出端耦接所述谐振电路;
其中,所述第一MOS管的栅极接入所述第二电压;所述第二MOS管栅极接入所述第一电压。
2.根据权利要求1所述的电感电容压控振荡电路,其特征在于,
所述谐振电路包括第一电容、第二电容和电感;所述第一电容一端耦接所述第一MOS管的输出端;所述第二电容一端耦接所述第二MOS管的输出端,另一端耦接所述第一电容;所述电感一端耦接所述第一电容,另一端耦接所述第二电容。
3.根据权利要求2所述的电感电容压控振荡电路,其特征在于,
所述谐振电路还包括第五电容和第六电容;所述第五电容一端耦接所述电感;所述第六电容一端耦接所述电感,另一端耦接所述第五电容;其中,所述第五电容和所述第六电容为可变电容。
4.根据权利要求2所述的电感电容压控振荡电路,其特征在于,
所述第一尾部电流源包括第三MOS管、第三电容和第一电阻;所述第一电阻耦接所述参考电流源;所述第三MOS管输入端连接电源,输出端耦接所述第一MOS管的输入端,所述第三MOS管栅极耦接所述第一电阻;所述第三电容一端耦接所述第三MOS管的栅极,另一端耦接所述第一MOS管的输出端。
5.根据权利要求4所述的电感电容压控振荡电路,其特征在于,
所述第二尾部电流源包括第四MOS管、第四电容和第二电阻;所述第二电阻耦接所述参考电流源;所述第四MOS管输入端连接电源,输出端耦接所述第二MOS管的输入端,栅极耦接所述第二电阻;所述第四电容一端耦接所述第四MOS管的栅极,另一端耦接所述第二MOS管的输出端。
6.根据权利要求5所述的电感电容压控振荡电路,其特征在于,
所述第二电压达到设定电压范围时,所述第一MOS管和第四MOS管导通,所述第二MOS管和第三MOS管截止;
所述第一电压达到所述设定电压范围时,所述第二MOS管和第三MOS管导通,所述第一MOS管和第四MOS管截止。
其中,所述设定电压范围根据所述第一MOS管、所述第二MOS管、所述第三MOS管和所述第四MOS管的导通电压设定。
7.根据权利要求1所述的电感电容压控振荡电路,其特征在于,所述谐振电路输出相位差为180度的所述第一电压和所述第二电压。
8.根据权利要求1至7任一所述的电感电容压控振荡电路,其特征在于,
所述第一MOS管、所述第二MOS管、所述第三MOS管和所述第四MOS管为PMOS管。
9.根据权利要求1至7任一所述的电感电容压控振荡电路,其特征在于,
所述第一MOS管、所述第二MOS管、所述第三MOS管和所述第四MOS管为NMOS管。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201510560848.4A CN105187057B (zh) | 2015-09-06 | 2015-09-06 | 电感电容压控振荡电路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201510560848.4A CN105187057B (zh) | 2015-09-06 | 2015-09-06 | 电感电容压控振荡电路 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN105187057A true CN105187057A (zh) | 2015-12-23 |
CN105187057B CN105187057B (zh) | 2019-03-05 |
Family
ID=54908946
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201510560848.4A Active CN105187057B (zh) | 2015-09-06 | 2015-09-06 | 电感电容压控振荡电路 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN105187057B (zh) |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1794577A (zh) * | 2006-01-09 | 2006-06-28 | 威盛电子股份有限公司 | 压控振荡器的延迟单元 |
US20060220754A1 (en) * | 2005-03-01 | 2006-10-05 | Nec Electronics Corporation | Voltage controlled oscillator |
CN104052472A (zh) * | 2014-06-10 | 2014-09-17 | 北京大学 | 一种低相位噪声lc-vco |
CN104485950A (zh) * | 2014-12-25 | 2015-04-01 | 上海华虹宏力半导体制造有限公司 | 一种低相位噪声的电感电容压控振荡器 |
-
2015
- 2015-09-06 CN CN201510560848.4A patent/CN105187057B/zh active Active
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20060220754A1 (en) * | 2005-03-01 | 2006-10-05 | Nec Electronics Corporation | Voltage controlled oscillator |
CN1794577A (zh) * | 2006-01-09 | 2006-06-28 | 威盛电子股份有限公司 | 压控振荡器的延迟单元 |
CN104052472A (zh) * | 2014-06-10 | 2014-09-17 | 北京大学 | 一种低相位噪声lc-vco |
CN104485950A (zh) * | 2014-12-25 | 2015-04-01 | 上海华虹宏力半导体制造有限公司 | 一种低相位噪声的电感电容压控振荡器 |
Also Published As
Publication number | Publication date |
---|---|
CN105187057B (zh) | 2019-03-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10608585B2 (en) | Amplitude limiting oscillation circuit | |
EP3226410A1 (en) | Crystal oscillator circuit | |
CN106487334B (zh) | 用于振荡器的电容器布置 | |
CN103036558A (zh) | 压控振荡器 | |
CN105071803A (zh) | 一种温度和工艺补偿型环形振荡器 | |
CN104270147B (zh) | 一种环形振荡器 | |
CN202340188U (zh) | 频率抖动装置及其开关电源 | |
CN104485950B (zh) | 一种低相位噪声的电感电容压控振荡器 | |
CN101789758A (zh) | 低相噪全pmos考比兹晶体振荡器放大器电路 | |
EP3228009A1 (en) | Power efficient high speed latch circuits and systems | |
CN104094524B (zh) | 占空比调整电路 | |
US7411464B1 (en) | Systems and methods for mitigating phase jitter in a periodic signal | |
CN105425898A (zh) | 一种低功耗嵌入式系统 | |
CN104052472B (zh) | 一种低相位噪声lc-vco | |
CN101753137B (zh) | 具有启动电路的锁相环 | |
US9369085B1 (en) | Oscillator with favorable startup | |
CN103166572A (zh) | 振荡器加速起振的方法、加速起振单元及振荡器 | |
CN100449935C (zh) | 低电压差分信号环形压控振荡器 | |
CN108449085B (zh) | 锁相环和电子系统 | |
CN105187057A (zh) | 电感电容压控振荡电路 | |
EP2974020B1 (en) | Current-mode buffer with output swing detector for high frequency clock interconnect | |
CN108933594B (zh) | 压控振荡器及锁相环 | |
CN204103896U (zh) | 一种环形振荡器 | |
CN205249155U (zh) | Cmos晶体振荡器 | |
JP6545104B2 (ja) | 共振型電力伝送装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |