CN105162542A - 一种分布式多路高速同步时钟电路及产生方法 - Google Patents

一种分布式多路高速同步时钟电路及产生方法 Download PDF

Info

Publication number
CN105162542A
CN105162542A CN201510429846.1A CN201510429846A CN105162542A CN 105162542 A CN105162542 A CN 105162542A CN 201510429846 A CN201510429846 A CN 201510429846A CN 105162542 A CN105162542 A CN 105162542A
Authority
CN
China
Prior art keywords
circuit
clock
speed synchronous
distributed
speed
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201510429846.1A
Other languages
English (en)
Inventor
杨江涛
田万里
罗阳
邵成华
王励
吕增强
刘洪庆
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
CETC 41 Institute
Original Assignee
CETC 41 Institute
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by CETC 41 Institute filed Critical CETC 41 Institute
Priority to CN201510429846.1A priority Critical patent/CN105162542A/zh
Publication of CN105162542A publication Critical patent/CN105162542A/zh
Pending legal-status Critical Current

Links

Landscapes

  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)

Abstract

本发明提出了一种分布式多路高速同步时钟电路及产生方法,包括:参考电路、多路时钟发生单元、同步控制电路,在每路数据采集通道旁边设置时钟发生单元,采用分布式方式实现多路高速时钟信号的同步;参考电路输出多路同步参考信号,为各时钟发生单元提供参考输入;时钟发生单元包括压控振荡器、鉴相器、分频电路、放大器、开关、单端或是差分信号输出控制电路、相位调节电路,采用集成方式实现。与现有技术相比,本发明的分布式多路高速同步时钟电路及产生方法具有以下优点:电路结构简单、易于调试;成本低;多路时钟信号的一致性、同步特性好;输出时钟信号频率范围宽、相位可调、功率可控、可方便开关,应用灵活。

Description

一种分布式多路高速同步时钟电路及产生方法
技术领域
本发明涉及电子测试技术领域,特别涉及一种分布式多路高速同步时钟电路,还涉及一种分布式多路高速同步时钟产生方法。
背景技术
高速多通道数据采集系统和基于多ADC交叉采样的高速数据采集系统中,每路采集通道中的ADC(模数转换器)都需要独立的时钟信号,以保证采样系统实现高速数据采集。
由于各路数据采集电路距离较远,即使在同一块电路板中,各ADC器件也无法集中在一起,甚至有些多通道数据采集系统中各数据采集模块分散在不同的仪器内部。
传统的多路时钟信号发生是一种集中式实现方案,压控振荡器产生一路时钟信号,然后通过时钟扇出芯片,分出若干路同步时钟信号,若要实现不同路时钟信号的相位调节,则需要增加时钟相位调节电路,时钟的开关需要增加时钟开关控制电路,并且由于时钟发生电路集中在一个区域,各路时钟信号送给分布于各处的数据采集系统时,需要通过电缆或是较长距离的印制板上布线的方式实现,对于高速时钟信号,电缆及印制板布线的传输方式都会导致时钟信号质量下降,同时也会对周边电路产生较大的干扰。
现有多路时钟信号发生技术采用的是通过一片时钟发生器产生时钟信号,然后通过时钟扇出芯片得到多路同步时钟信号输出,由于使用时钟信号的位置不同,要保证时钟信号的一致性,对硬件电路的设计要求很高,并且当时钟信号频率超过2GHz以后,就需要通过电缆连接,为提高信号的抗干扰性,时钟信号通常为差分的方式传输,而差分电缆价格昂贵,虽然也可以采用单端电缆传输的方式,但在信号接收端又需要额外增加调整电路(单端到差分变换),成本依然较高;并且采用电缆传输的方式,由于电缆与转接器的失配等问题会导致各路时钟信号之间的一致性、同步特性变差。
现有技术的时钟信号发生方法若要实现时钟信号的相位调整、时钟开关,还需要增加多路时钟相位延迟电路、时钟信号开关电路以及控制电路等,导致时钟发生电路进一步复杂化,时钟信号的一致性与同步特性进一步恶化。
同时现有技术各路时钟信号之间的一致性和同步特性会随着输出时钟信号路数的增加而下降。
发明内容
本发明提出一种分布式多路高速同步时钟电路和产生方法,可有效解决多通道数据采集系统及基于多ADC交叉采样的高速数据采集系统中采样时钟同步一致性差,电路复杂,时钟信号易受干扰,电路成本高等问题。
本发明的技术方案是这样实现的:
一种分布式多路高速同步时钟电路,包括:参考电路、多路时钟发生单元、同步控制电路,在每路数据采集通道旁边设置时钟发生单元,采用分布式方式实现多路高速时钟信号的同步;
参考电路输出多路同步参考信号,为各时钟发生单元提供参考输入;
时钟发生单元包括压控振荡器、鉴相器、分频电路、放大器、开关、单端或是差分信号输出控制电路、相位调节电路,采用集成方式实现。
可选地,所述参考电路的参考输入范围为10MHz到350MHz。
可选地,所述参考电路的参考输入选择内参考或者外参考。
可选地,在整件板设计中通过板上布线的方式实现不同位置间信号的连接。
可选地,所述时钟信号直接以差分线的形式通过印制板上的布线连接。
本发明还提供了一种分布式多路高速同步时钟产生方法,在每路数据采集通道旁边设置时钟发生单元,采用分布式方式实现多路高速时钟信号的同步;参考电路输出多路同步参考信号,为各时钟发生单元提供参考输入;时钟发生单元包括压控振荡器、鉴相器、分频电路、放大器、开关、单端或是差分信号输出控制电路、相位调节电路,采用集成方式实现。
可选地,所述参考电路的参考输入范围为10MHz到350MHz。
可选地,所述参考电路的参考输入选择内参考或者外参考。
可选地,在整件板设计中通过板上布线的方式实现不同位置间信号的连接。
可选地,所述时钟信号直接以差分线的形式通过印制板上的布线连接。
本发明的有益效果是:
(1)可有效解决多路时钟,特别是分布在不同位置的时钟信号的同步问题,具有较高的同步特性;
(2)电路结构简单,每路时钟信号相对独立,通过三根控制线即可实现时钟信号频率、幅度、相位时延及信号开关的控制;
(3)时钟信号的输出路数可以任意扩展,并且各路时钟信号间的一致性和同步特性不会受时钟信号输出路数的增加而变差。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案,下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本发明的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他的附图。
图1为本发明一种分布式多路高速同步时钟电路实现原理框图。
具体实施方式
下面将结合本发明实施例中的附图,对本发明实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例仅仅是本发明一部分实施例,而不是全部的实施例。基于本发明中的实施例,本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例,都属于本发明保护的范围。
现有技术的时钟信号发生方法若要实现时钟信号的相位调整、时钟开关,还需要增加多路时钟相位延迟电路、时钟信号开关电路以及控制电路等,导致时钟发生电路进一步复杂化,时钟信号的一致性与同步特性进一步恶化。
为解决多通道数据采集系统及基于多ADC交叉采样的高速数据采集系统中采样时钟同步一致性差,电路复杂,时钟信号易受干扰,电路成本高等问题,本发明提出了一种分布式多路高速同步时钟电路及产生方法,可以实现分散在不同位置的多路时钟信号同步输出,每路时钟信号相位可以在0°到360°范围内单独调谐,输出时钟幅度可以控制,输出时钟可以灵活开关,可以灵活设置输出时钟信号的频率,输出频率范围33MHz到4100MHz,具有小数分频模式,输出时钟信号可以选择单端或是差分两种方式。
如图1所示,本发明提出的一种分布式多路高速同步时钟电路,包括:参考电路、多路时钟发生单元、同步控制电路,在每路数据采集通道旁边设置时钟发生单元,采用分布式方式实现多路高速时钟信号的同步,不需要通过较长的电缆或是印制板上的长距离布线实现时钟信号的分配,可以确保时钟信号的质量,实现分布在不同位置的时钟信号的同步输出、相位可调、时钟开关控制等,减小时钟信号因长距离布线及电缆连接带来的时钟信号一致性差,易受干扰,容易对周边电路产生较大干扰等问题,并且不需要额外增加相位调节电路、时钟开关电路等。
参考电路输出多路同步参考信号,为各时钟发生单元提供参考输入,参考输入范围为10MHz到350MHz,可以选择内参考也可以选择外参考,应用灵活。由于参考时钟频率较低,因此在整件板设计中通过板上布线的方式即可实现不同位置间信号的连接,即使通过电缆的方式连接,也只需要单端电缆互连,并且可以很好地保证参考信号的一致性。多路时钟严格同步,并且各路时钟信号相位可灵活调节,同步时钟可方便实现打开和关断。
时钟发生单元包括压控振荡器、鉴相器、分频电路、放大器、开关、单端或是差分信号输出控制电路、相位调节电路等功能单元,这些功能单元全部在一颗芯片内部实现,大大简化了电路的复杂程度,所有的功能控制均通过三根控制信号线即可实现,电路的调试也变得简单,并且输出频率范围宽,33MHz到4100MHz的时钟信号均可通过一颗芯片实现,电路集成度高,控制电路简洁、成本低,占用空间小,可实现任意路数时钟信号的扩展。
由于时钟发生单元所占面积很小,因此可以灵活地分布在各个位置,就近提供时钟信号给需要的电路,由于与使用电路距离近,时钟信号可以直接以差分线的形式通过印制板上的布线连接。
同步控制电路产生多路时钟发生单元输出时钟信号的同步控制信号,可以实现各路时钟信号输出同步,这对于多通道数据采集系统,特别是对各数据采集通道间有同步要求的多路数据采集系统具有非常重要的作用,可以实现严格的数据采集同步。
本发明还提供了一种分布式多路高速同步时钟产生方法,其实现原理与上述分布式多路高速同步时钟电路相同,这里不再赘述。
与现有技术相比,本发明的分布式多路高速同步时钟电路及产生方法具有以下优点:电路结构简单、易于调试;成本低;多路时钟信号的一致性、同步特性好;输出时钟信号频率范围宽、相位可调、功率可控、可方便开关,应用灵活。
以上所述仅为本发明的较佳实施例而已,并不用以限制本发明,凡在本发明的精神和原则之内,所作的任何修改、等同替换、改进等,均应包含在本发明的保护范围之内。

Claims (10)

1.一种分布式多路高速同步时钟电路,其特征在于,包括:参考电路、多路时钟发生单元、同步控制电路,在每路数据采集通道旁边设置时钟发生单元,采用分布式方式实现多路高速时钟信号的同步;
参考电路输出多路同步参考信号,为各时钟发生单元提供参考输入;
时钟发生单元包括压控振荡器、鉴相器、分频电路、放大器、开关、单端或是差分信号输出控制电路、相位调节电路,采用集成方式实现。
2.如权利要求1所述的分布式多路高速同步时钟电路,其特征在于,所述参考电路的参考输入范围为10MHz到350MHz。
3.如权利要求1所述的分布式多路高速同步时钟电路,其特征在于,所述参考电路的参考输入选择内参考或者外参考。
4.如权利要求1所述的分布式多路高速同步时钟电路,其特征在于,在整件板设计中通过板上布线的方式实现不同位置间信号的连接。
5.如权利要求1所述的分布式多路高速同步时钟电路,其特征在于,所述时钟信号直接以差分线的形式通过印制板上的布线连接。
6.一种分布式多路高速同步时钟产生方法,其特征在于,在每路数据采集通道旁边设置时钟发生单元,采用分布式方式实现多路高速时钟信号的同步;参考电路输出多路同步参考信号,为各时钟发生单元提供参考输入;时钟发生单元包括压控振荡器、鉴相器、分频电路、放大器、开关、单端或是差分信号输出控制电路、相位调节电路,采用集成方式实现。
7.如权利要求6所述的分布式多路高速同步时钟产生方法,其特征在于,所述参考电路的参考输入范围为10MHz到350MHz。
8.如权利要求6所述的分布式多路高速同步时钟产生方法,其特征在于,所述参考电路的参考输入选择内参考或者外参考。
9.如权利要求6所述的分布式多路高速同步时钟产生方法,其特征在于,在整件板设计中通过板上布线的方式实现不同位置间信号的连接。
10.如权利要求6所述的分布式多路高速同步时钟产生方法,其特征在于,所述时钟信号直接以差分线的形式通过印制板上的布线连接。
CN201510429846.1A 2015-07-16 2015-07-16 一种分布式多路高速同步时钟电路及产生方法 Pending CN105162542A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201510429846.1A CN105162542A (zh) 2015-07-16 2015-07-16 一种分布式多路高速同步时钟电路及产生方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201510429846.1A CN105162542A (zh) 2015-07-16 2015-07-16 一种分布式多路高速同步时钟电路及产生方法

Publications (1)

Publication Number Publication Date
CN105162542A true CN105162542A (zh) 2015-12-16

Family

ID=54803314

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510429846.1A Pending CN105162542A (zh) 2015-07-16 2015-07-16 一种分布式多路高速同步时钟电路及产生方法

Country Status (1)

Country Link
CN (1) CN105162542A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107782977A (zh) * 2017-08-31 2018-03-09 苏州知声声学科技有限公司 多个usb数据采集卡输入信号延时测量装置及测量方法
CN113721703A (zh) * 2021-08-19 2021-11-30 飞腾信息技术有限公司 一种多路cpu系统中时钟同步控制装置、系统及控制方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102882673A (zh) * 2012-09-12 2013-01-16 清华大学 多通道高速dac同步实现方法
CN103560805A (zh) * 2013-11-18 2014-02-05 绵阳市维博电子有限责任公司 一种多路信号同步处理系统及方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102882673A (zh) * 2012-09-12 2013-01-16 清华大学 多通道高速dac同步实现方法
CN103560805A (zh) * 2013-11-18 2014-02-05 绵阳市维博电子有限责任公司 一种多路信号同步处理系统及方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107782977A (zh) * 2017-08-31 2018-03-09 苏州知声声学科技有限公司 多个usb数据采集卡输入信号延时测量装置及测量方法
CN113721703A (zh) * 2021-08-19 2021-11-30 飞腾信息技术有限公司 一种多路cpu系统中时钟同步控制装置、系统及控制方法
CN113721703B (zh) * 2021-08-19 2024-02-13 飞腾信息技术有限公司 一种多路cpu系统中时钟同步控制装置、系统及控制方法

Similar Documents

Publication Publication Date Title
CN106374927A (zh) 一种基于FPGA和PowerPC的多通道高速AD系统
CN108134607B (zh) 基于jesd204b的板间高速ad同步采集电路及同步方法
JP2629028B2 (ja) クロック信号供給方法および装置
CN101662301B (zh) 一种八通道dds信号源板
EP3675359A3 (en) Phase interpolator
CN105162542A (zh) 一种分布式多路高速同步时钟电路及产生方法
WO2021018057A1 (zh) 基站多通道相位同步装置、方法及基站
JP6694728B2 (ja) 信号処理装置
CN103248376A (zh) 免受开关电源干扰的车载fm/am收音机及其抗扰方法
CN110658884B (zh) 一种基于fpga多通道信号发生器波形同步方法及系统
ITRM20070025A1 (it) Sistema digitale multicanale per l'elaborazione di segnali radio, in particolare a banda estremamente ampia.
CN102355257B (zh) 数字信号发生器
CN207992281U (zh) 多通道参考时钟发生模块
CN105245235A (zh) 一种基于时钟调相的串并转换电路
CN217363062U (zh) 一种单根馈线走双mimo的5g移频系统
TWI722518B (zh) 具10MHz時基之開關式交直流電源供應系統
Thomas et al. Analog demultiplexer operating at up to 200 GS/s using four time interleaved switched emitter followers with a 50% duty cycle clock
WO2022077987A1 (zh) 时钟同步电路、控制方法、印刷电路板及通讯设备
CN204349985U (zh) 一种基于多入多出技术的接收机
CN102571078B (zh) 用于电气隔离和时钟同步的电路及多通道信号发生装置
CN203827299U (zh) 推挽放大器电路
CN104580954B (zh) 一种全数字域的广播电视激励器
CN209861022U (zh) 一种多路sdi视频收发装置
CN104866008A (zh) 一种时钟系统
CN202513889U (zh) 一种双频信号发生器

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20151216

RJ01 Rejection of invention patent application after publication