ITRM20070025A1 - Sistema digitale multicanale per l'elaborazione di segnali radio, in particolare a banda estremamente ampia. - Google Patents

Description

DESCRIZIONE

a corredo di una domanda di Brevetto d'Invenzione avente per titolo:

"Sistema digitale multicanale per l'elaborazione di segnali radio, in particolare a banda estremamente ampia"

La presente invenzione si riferisce ad un sistema digitale multicanale per l'elaborazione di segnali radio, preferibilmente a banda estremamente ampia, applicabile in particolare come ricevitore radioastronomico nella catena di acquisizione dati per interierometria a linea di base estremamente lunga, o VLBI, che risulta modulare, flessibile, affidabile, semplice ed efficiente, avendo una banda di funzionamento estremamente ampia, un limitatissimo ingombro volumetrico, e risultando estremamente economico con riferimento ai costi di produzione, di installazione e di manutenzione.

La presente invenzione si riferisce altresì ad un ricevitore radioastronomico provvisto di un tale sistema digitale multicanale.

Il sistema secondo l'invenzione sarà illustrato con riferimento, ma solo a titolo esemplificativo e non limitativo, ad una sua applicazione in ricevitori radioastronomici. Si deve, tuttavia, tenere presente che il sistema secondo l'invenzione può essere applicato nei campi delle telecomunicazioni civili, militari e spaziali (come ad esempio nella telefonia mobile, nella ricezione satellitare, nelle comunicazioni terrestri a banda larga o stretta) e della strumentazione elettromedicale (ad esempio per la rivelazione di campi elettromagnetici a frequenze fino a diversi GHZ), rimanendo sempre nell'ambito della presente invenzione.

E' noto che i ricevitori radioastronomici comprendono apparati di ricezione ed elaborazione dati comprendenti uno stadio iniziale, o di front end, ed uno stadio finale, o di back end. Con riferimento alla Figura 1, si può osservare che lo stadio 1 di front end comprende un'antenna 11, un amplificatore a basso rumore 12, un mixer 13 per la conversione di banda da radiofrequenza, o RF, a frequenza intermedia, o IF, ed un filtro IF 14. Lo stadio di back end è suddiviso in una prima unità 2, comprendente un banco 21 di mixer ognuno dedicato alla conversione di banda da IF ad una specifica banda base, ottenendo uno specifico canale di una pluralità di canali, ed una seconda unità 3, comprendente un banco 31 di convertitori analogico/digitali o A/D, ognuno dei quali riceve in ingresso il segnale proveniente da un corrispondente mixer del banco 21, i cui segnali di uscita vengono elaborati da una sotto-unità 32 di interfaccia standard VSI (VLBI Standard Interface) che li invia ad una sotto-unità 33 di registrazione e/o di trasmissione dati.

Negli attuali radiotelescopi il cui stadio 2 di back end è uno stadio standard VLBI, la prima unità 2, così come lo stadio 1 di front end, è sostanzialmente analogico, mentre la seconda unità 3 è digitale. In altre parole, la prima unità 2 elabora con metodi analogici i segnali provenienti dallo stadio di front end fino alla conversione di frequenza a bande massime di 16 MHz, mentre la seconda unità 3 trasforma i segnali dal dominio analogico a quello digitale effettuando la formattazione, la trasmissione e/o la registrazione dei dati. Nessuna operazione di elaborazione digitale dei dati è realizzata, se non l’introduzione di informazioni aggiuntive quali indicatori, o markers, temporali e dati ausiliari di formattazione.

Tali sistemi convenzionali soffrono degli svantaggi dovuti principalmente al fatto che la prima unità 2, essendo analogica, introduce componenti di rumore significative sui canali ottenuti che ne riducono l'affidabilità e la precisione.

Recentemente, sono stati proposti alcuni sistemi che anticipano la trasformazione dei segnali dal dominio analogico a quello digitale, ponendo i convertitori A/D all'inizio dello stadio di back end. In particolare, con riferimento alla Figura 2, l'Osservatorio Haystack ha sviluppato, in collaborazione con lo Space Sciences Laboratory dell'Università UC Berkeley, un sistema 4 di back end digitale VLBI ad ampia banda, per finalità geodetiche, che comprende in una singola scheda elettronica unità 34 di conversione A/D e filtri digitali 35, provvisti di dispositivi programmabili dinamicamente FPGA (Field Programmable Gate Array), che effettuano la conversione di banda da IF alle bande base. Nella stessa scheda elettronica sono pure montate una interfaccia VSI 32 e la sotto-unità 32 di registrazione/trasmissione dati.

Tuttavia, anche il sistema sviluppato dall'Osservatorio Haystack soffre di alcuni svantaggi.

Innanzitutto, esso non prevede alcuna sintonia dei canali, essendo dedicato a ricerche geodetiche.

Inoltre, esso è poco flessibile, essendo il suo dimensionamento predefinito, per cui, sebbene sia prevista la possibilità di configurare i filtri FPGA 35 in modo da consentire la selezione del numero di canali ottenuti in uscita, tuttavia la frequenza di tali canali e la loro ampiezza di banda sono prefissate .

Ancora, anche il sistema sviluppato dall'Osservatorio Haystack non prevede alcuna elaborazione digitale dei segnali, ad eccezione della selezione del canale.

Lo scopo della presente invenzione è, pertanto, quello di fornire un sistema che consenta in modo dinamicamente flessibile, affidabile, semplice ed efficiente l'elaborazione di segnali radio a banda estremamente ampia, in particolare nella catena di acquisizione dati VLBI per ricevitori radioastronomici.

Ancora scopo della presente invenzione è quello di fornire un tale sistema che abbia un limitatissimo ingombro volumetrico e che risulti economico con riferimento ai costi di produzione, di installazione e di manutenzione.

Forma oggetto specifico della presente invenzione un sistema digitale multicanale per l'elaborazione di segnali radio, in particolare a banda estremamente ampia, come definito dalla rivendicazione indipendente 1.

Ulteriori forme di realizzazione del sistema sono descritte nelle rivendicazioni dipendenti 2-8.

Forma ulteriore oggetto specifico della presente invenzione un ricevitore radioastronomico come definito dalla rivendicazione indipendente 9.

La presente invenzione verrà ora descritta, a titolo illustrativo, ma non limitativo, secondo sue preferite forme di realizzazione, con particolare riferimento alle Figure dei disegni allegati, in cui: la Figura 1 mostra uno schema a blocchi di un primo ricevitore radioastronomico secondo la tecnica nota;

la Figura 2 mostra uno schema a blocchi di un secondo ricevitore radioastronomico secondo la tecnica nota;

la Figura 3 mostra uno schema a blocchi di un ulteriore ricevitore radioastronomico che comprende una preferita forma di realizzazione del sistema secondo 1'invenzione;

la Figura 4 mostra uno schema a blocchi della preferita forma di realizzazione del sistema secondo 1'invenzione;

la Figura 5 mostra un diagramma logico che rappresenta schematicamente una prima porzione delle operazioni effettuate dal sistema di Figura 4 configurato secondo una prima configurazione; e

la Figura 6 mostra un diagramma logico che rappresenta schematicamente una seconda porzione delle operazioni effettuate dal sistema di Figura 4 configurato secondo la prima configurazione.

Nelle Figure, elementi analoghi vengono indicati con numeri di riferimento uguali.

L'inventore ha sviluppato un sistema di trattamento dati per la loro conversione di frequenza di segnali radio, da utilizzare in particolare in un ricevitore radioastronomico come unità di back end nella catena di acquisizione dati per interferometria a linea di base estremamente lunga (VLBI), ovvero con distanze tra gli elementi riceventi a carattere nazionale, continentale, intercontinentale, per ricerche di natura astronomica, geodetica e spaziale. Il sistema secondo l'invenzione costituisce un sistema multicanale per la formazione flessibile di canali convertiti in frequenza, indipendenti per ampiezza di banda e sintonia. In particolare, il sistema secondo l'invenzione consente la realizzazione di sistemi di "Digital Radio" a frequenze elevate rispetto a quanto attualmente disponibile sul mercato.

Il sistema secondo l'invenzione è basato su una architettura modulare FPGA che, nella preferita forma di realizzazione, consente di trattare ampiezze di banda di frequenza in singolo processo fino a oltre 1 GHz, per intervalli di frequenza fino ad oltre 3 GHz. L'architettura circuitale sviluppata consente inoltre un uso più generale della funzionalità VLBI.

Specificamente, l'architettura modulare FPGA effettua la conversione digitale di banda di frequenza e la selezione di canali ottenuti, ed è in grado di produrre conversioni di frequenza per ottenere bande strette fino a 16 MHz, sintonizzabili, e bande ampie da 32 a 1024 MHz ad incrementi di ottava, con bande base fisse.

Il sistema secondo l'invenzione anticipa la trasformazione dal dominio analogico a quello digitale, tramite convertitori A/D posti a monte di unità digitali di conversione di frequenza da IF alle bande base. Ciò consente di effettuare tramite metodi numerici la conversione di frequenza, il filtraggio e qualsiasi trattamento e/o elaborazione addizionale dei dati, quale può ad esempio essere la mitigazione delle interferenze.

Nel caso di applicazione in un ricevitore radioastronomico in cui la banda dei segnali ricevuti sia superiore a 3Ghz, la preferita forma di realizzazione del sistema viene applicata come unità di back end, comprendente una sotto-unità 34 di conversione A/D, una sotto-unità 35 di conversione digitale di frequenza da IF alle bande base, ed una interfaccia VSI 32, ed il ricevitore radioastronomico può essere schematizzato ancora dalla Figura 2, già commentata in riferimento alla tecnica anteriore. Nel caso di applicazione in un ricevitore radioastronomico in cui la banda dei segnali ricevuti arrivi fino a 3Ghz, il ricevitore radioastronomico può essere schematizzato dalla Figura 3, in cui, rispetto alla Figura 2, manca il mixer per la conversione di banda da RF a IF ed il filtro IF, essendo la banda dei segnali ricevuti dall'antenna 11 già a frequenza intermedia IF.

Tuttavia, rispetto ai sistemi della tecnica anteriore pure schematizzati in Figura 2, che operano con convertitori A/D a frequenza elevata ed abbinano dispositivi programmabili sullo stesso supporto hardware dimensionato in modo sostanzialmente prefissato, il sistema secondo l'invenzione comprende una pluralità di moduli hardware, componibili tra loro in senso parallelo e seriale, ottenendo una combinazione modulare flessibile anche dinamicamente che è in grado di effettuare elaborazioni complesse. In particolare, il sistema secondo l'invenzione può essere configurato per implementare oscillatori locali paralleli e filtri digitali paralleli che consentono di operare con bande estremamente ampie, mantenendo un rigido controllo della stabilità di fase e ampiezza del dato trattato che non è possibile ottenere nel dominio analogico o nelle soluzioni digitali della tecnica anteriore.

Con riferimento alla Figura 4, si può osservare che la preferita forma di realizzazione del sistema secondo l'invenzione, applicata ad un ricevitore radioastronomico, comprende quattro schede 42 a circuito stampato o PCB (Print Circuit Board) di conversione A/D, che campionano i segnali provenienti da rispettivi filtri 43 a controllo di guadagno automatico o AGC (Automatic Gain Control) appartenenti allo stadio di front end del ricevitore (non mostrato), al cui ingresso sono presenti segnali appartenenti a quattro differenti bande IF (provenienti dal filtro IF 14, nel caso di un ricevitore del tipo schematizzato in Figura 2, oppure direttamente dall'amplificatore a basso rumore 12, nel caso di un ricevitore del tipo schematizzato in Figura 3). Preferibilmente, le bande IF in ingresso sono selezionabili, tramite lo stadio di front end, nell'intervallo di frequenze da 0 a 3,072 GHz. Preferibilmente, le quattro schede A/D 42 campionano ad una frequenza di campionamento pari a 1024 MHz fornita da un apposito dispositivo 44 di sintesi e distribuzione di frequenza (presente su ogni scheda 42) agganciato ad un riferimento esterno; tale frequenza di campionamento consente di operare con bande istantanee fino a 2,048 GHz in regime di campionamento complesso e con bande istantanee fino a 1,024 GHz in regime di campionamento reale, coprendo fino ad oltre 3 GHz di banda totale.

A valle delle schede A/D 42 sono collegate in cascata sedici schede PCB 45 di elaborazione digitale dei segnali campionati ognuna delle quali comprende una identica architettura FPGA.

L'insieme modulare delle venti schede 42 e 45 è preceduto in testa da una scheda iniziale (non mostrata) ed è seguito in coda da una scheda finale 46, aventi preferibilmente la medesima configurazione circuitale, che effettuano tutte le funzioni di servizio delle schede 42 e 45.

In particolare, la scheda iniziale controlla le operazioni di programmazione delle varie schede 42 e 45, ad esempio inviando i segnali di programmazione alle schede FPGA 45. In proposito, la configurazione del sistema può essere effettuata da un operatore su un computer collegato al sistema tramite la scheda iniziale, la quale genera di conseguenza i segnali di programmazione delle schede FPGA 45 ed i segnali di impostazione delle schede A/D 42.

La scheda finale 46 opera da interfaccia standard VSI, fornendo in uscita i dati VLBI e monitorando altresì il funzionamento del sistema, ad esempio fornendo la misura digitale di potenza totale del segnale ricevuto per azionare un controllo automatico del guadagno del sistema (il quale controllo è disattivabile da un operatore), e fornendo anche un segnale analogico di uscita (tramite convertitore digitale-analogico) per un monitor 47.

Ognuna delle schede del sistema è collegata alle altre tramite tre canali di comunicazione: un primo canale sul quale vengono trasmessi i segnali di ingresso alle schede, tra i quali i segnali campionati dalle schede A/D 42; un secondo canale sul quale vengono trasmessi i dati di uscita ottenuti dalle schede FPGA 45; ed un terzo canale di configurazione e monitoraggio, sul quale vengono trasmessi, ad esempio, i segnali di programmazione e di aggiornamento dei relativi registri di configurazione delle schede FPGA 45 ed i dati necessari alla scheda finale 46 per monitorare il funzionamento del sistema. In tal modo, il sistema secondo l'invenzione è in grado di scomporre il trattamento e l'elaborazione dati sulla pluralità di schede FPGA 45 collegate tra loro in serie od in parallelo, in modo tale che ad esempio ogni scheda FPGA 45 effettui una elaborazione relativa ad un intervallo di tempo e/o frequenza ben determinato, operando a frequenza ridotta rispetto alla frequenza originaria di campionamento, ed eseguendo una porzione di un calcolo complesso.

A tale scopo, ogni scheda FPGA 45 comprende una coppia di bus per ognuno di tali tre canali, ognuno dei quali riceve e trasmette, rispettivamente, i segnali ed i dati del rispettivo canale, e tra i quali un dispositivo FPGA è interposto. Preferibilmente, il dispositivo FPGA è un chip FPGA Xilinx con 1152 pin. In particolare, i segnali ed i dati si propagano in ogni scheda 45 attraverso il dispositivo FPGA di essa. Ogni scheda FPGA 45 contribuisce alla rigenerazione dei segnali e dei dati che vi si propagano, riportandoli alle condizioni iniziali, e pertanto non deteriora la qualità del dato, contribuendo in modo molto modesto al ritardo rispetto ai tempi di clock del sistema.

Più nel dettaglio, la porzione di ogni canale incorporata in ogni scheda comprende in cascata connettori di ricezione, il bus di ricezione comprendente linee di collegamento a impedenza e ritardo controllati, il dispositivo FPGA che effettua la rigenerazione e l'elaborazione dei dati, il bus di trasmissione comprendente linee di collegamento a impedenza e ritardo controllati, e connettori di trasmissione.

Preferibilmente, i connettori di ricezione e quelli di trasmissione di ognuna delle tre coppie di connettori (ognuna relativa ad un rispettivo canale ed alla relativa coppia di bus) sono montati sovrapposti in identica posizione l'uno sotto l'altro sulle due facce della relativa scheda FPGA 45 con opposta funzionalità di connessione elettromeccanica maschiofemmina, così da consentire la sovrapposizione di una pluralità di schede FPGA 45 in cascata. Ognuno dei connettori è preferibilmente del tipo a montaggio superficiale o SMD (Surface Mount Connector).

I collegamenti dei bus sono preferibilmente del tipo differenziale LVPECL o LVDS realizzati in tecnologia microwire a elementi intrecciati, a impedenza controllata, e con la lunghezza delle linee di ogni bus controllata entro il millimetro; più preferibilmente i collegamenti dei bus hanno impedenza controllata di 50 ohm e lunghezza costante tra linee appartenenti allo stesso bus.

Preferibilmente, i bus relativi al primo ed al secondo canale comprendono ognuno 64+64 linee dati differenziali, e 4+4 linee differenziali di clock che operano a 256 MHZ, ma in grado di operare fin oltre 350 MHz, con un tasso di dati, o "data rate", totale aggregato di circa 44.8 Gbps. La preferita forma di realizzazione del sistema secondo l'invenzione utilizza circa 34 Gbps per il bus di ingresso (ovvero relativo al primo canale) con una frequenza di lavoro di circa 256 MHz, mentre il bus di uscita (ovvero relativo al secondo canale) opera a 128 MHz con un data rate totale di circa 16 Gbps.

Ogni scheda FPGA 45 comprende inoltre vari componenti ausiliari, quali diodi LED di segnalazione luminosa, un connettore di alimentazione per distribuire preferibilmente tre tensioni di alimentazione ai componenti della scheda, ed una batteria al litio in formato bottone con due diodi di caduta per l'alimentazione ausiliaria.

Sulla base di quanto descritto finora, è immediato per un tecnico medio del ramo realizzare le porzioni dei tre canali sopra menzionati necessarie per le schede A/D 42, per la scheda iniziale, e per la scheda finale 46.

Nel sistema secondo l'invenzione, ogni scheda, sia essa di conversione A/D o FPGA, risulta sovrapponibile alle altre, consentendo la formazione di un sistema a numero variabile di schede in funzione dei trattamenti e/o elaborazioni da effettuare sui segnali ricevuti. Nella preferita forma di realizzazione del sistema secondo l'invenzione, questa variabilità consente di inserire fino a quattro schede A/D 42 e fino a sedici schede FPGA 45 per realizzare fino a 64 canali differenziali in uscita. Anche l'ordine delle schede A/D 42 e FPGA 45 nella cascata può essere modificato, tenendo conto del fatto che ogni scheda FPGA 45 elabora preferibilmente i segnali campionati dalle schede A/D 42 a monte di essa o i dati ottenuti dall'elaborazione fatta da altre schede FPGA 45 a monte di essa.

La preferita forma di realizzazione del sistema secondo l'invenzione è configurabile in modo da operare con quattro bande in ingresso in rappresentazione reale nei sei range di frequenza 0-512 MHz, 512 1024 MHz, 1024-1536 MHz, 1536-2048 MHz, 2048-2560 MHz, e 2560-3072 MHz, oppure con due bande in ingresso in rappresentazione complessa nei tre range di frequenza 1-1024 MHz, 1024-2048 MHz, e 2048-3072 MHz.

Inoltre, la preferita forma di realizzazione del sistema secondo l'invenzione è configurabile in modo da ottenere canali di uscita a banda stretta (reale o complessa) pari a 0,25, 0,5, 1, 2, 4, 8, 16 MHz, oppure a banda larga (reale o complessa) pari a 32, 64, 128, 256, 512, o 1024 MHz.

Ancora, la preferita forma di realizzazione del sistema secondo l'invenzione è configurabile in modo da operare con quattro polarizzazioni o bande disponibili per la selezione di un singolo canale sintonizzabile in un gruppo comprendente fino a 64 canali di uscita.

Ulteriormente, la preferita forma di realizzazione del sistema secondo l'invenzione è configurabile in modo da consentire una sintonizzazione variabile con passo di 1Hz o inferiore.

A titolo esemplificativo, ma non limitativo, la preferita forma di realizzazione del sistema secondo l'invenzione è configurabile in modo da eseguire una elaborazione complessa per effettuare una conversione di frequenza a Banda Laterale Unica o SSB (Single Side Band) in bande di uscita (nel seguito indicate anche come bwo) relativamente strette a partire da bande di ingresso (nel seguito indicate anche come bwi) estremamente ampie, ovvero per

bwo < bwi/16.

A tale scopo, il sistema scompone il trattamento dei segnali su più schede FPGA 45 in parallelo, ognuna pertinente ad un intervallo di tempo ben determinato. Come accennato in precedenza, l'operazione effettuata simultaneamente su più schede FPGA 45 relative a sotto-sequenze differenti di campioni consente di operare a frequenza ridotta rispetto a quella originaria. La preferita forma di realizzazione del sistema secondo l'invenzione consente di realizzare in parallelo contemporaneamente un numero variabile da due a otto conversioni con altrettanti stadi di conversione virtualmente completi, adottando soluzioni di calcolo a cascata che fanno uso progressivamente dei risultati ottenuti per ottenere i successivi .

Con riferimento al diagramma logico di Figura 5, che schematizza una prima porzione delle operazioni effettuate dal sistema di Figura 4 così configurato, si può osservare che in tal caso il sistema realizza un insieme di N oscillatori locali 50 implementati come sintetizzatori digitali diretti o DDS (Direct Digital Sinthesizer), ognuno dei quali invia un segnale di uscita ad un rispettivo mixer digitale 51. Ogni mixer 51 riceve dal primo canale 52 di comunicazione, sul quale vengono trasmessi i campioni del segnale di ingresso campionato a frequenza f, una rispettiva sotto-sequenza 53 di tali campioni. In particolare, ogni oscillatore 50 ed ogni mixer 51 lavorano ad una frequenza pari a f/N, ed ogni oscillatore 50, per effettuare correttamente la conversione di frequenza in banda base, fornisce i propri dati di uscita con differenti offset di fase a parità di incremento per ogni ciclo di lavoro, che è realizzato l/N volte meno frequentemente della frequenza di campionamento. Questo produce un insieme di oscillatori locali 50 per realizzare un insieme analogo di conversioni di frequenza tramite i mixer digitali 51. Le uscite dell'insieme dei mixer 51 sono fornite ad un filtro polifase 54 a N canali che implementa un filtro passa-basso la cui frequenza di taglio corrisponde alla banda di uscita desiderata, che, come detto, è stretta rispetto alla banda di ingresso. In particolare, a differenza dei filtri polifase convenzionali, il filtro 54 non è provvisto del commutatore di ingresso per 1'instradamento dei campioni in ingresso, essendo questi già suddivisi dall'insieme dei mixer 51. L'uscita del filtro 54, i cui dati sono a frequenza f/N, viene poi fornita ad un canale 55 di comunicazione di uscita (preferibilmente coincidente con la porzione successiva del primo canale 53 che trasmette i dati di ingresso alle varie schede FPGA 45 del sistema), che trasmette i dati elaborati alle schede successive.

Con riferimento alla Figura 6, che schematizza una seconda porzione delle operazioni effettuate dal sistema di Figura 4 così configurato, il sistema effettua poi l'elaborazione digitale per l'ottenimento delle bande laterali del canale desiderato. In particolare, due stadi 60 e 61 come quello di Figura 5 ricevono rispettivamente le componenti reale e immaginaria del segnale in ingresso e ne effettuano la conversione in banda base. Successivamente, la componente reale in banda base viene ritardata da una linea di ritardo 62, mentre la componente immaginaria viene inviata ad un filtro FIR (Finite Impulse Response) 63 di Hilbert che la sfasa di 90°. Successivamente, le componenti così elaborate vengono rispettivamente sommate e sottratte in un sommatore 64 ed in un differenziatore 65 per ottenere il segnale della banda laterale inferiore e quello della banda laterale superiore, rispettivamente. Tali segnali vengono poi inviati a rispettivi filtri FIR 66 e 67 che delimitano meglio le bande laterali e, infine, i segnali così ottenuti vengono inviati all'interfaccia VSI 46.

Ovviamente, altre forme di realizzazione del sistema secondo l'invenzione possono comprendere differenti numeri di schede A/D e FPGA, in modo tale da essere estensibile fino alla massima disponibilità delle risorse hardware e consente di passare dalla implementazione parallela a quella ordinaria seriale per "down-conversioni" di frequenza nel dominio digitale .

La preferita forma di realizzazione del sistema secondo l'invenzione è altresì configurabile in modo da ottenere bande di uscita bwo larghe, preferibilmente variabili da bwi/16 a bwi.

In tal caso, il sistema di Figura 4 viene configurato per realizzare un filtro FIR in implementazione parallela. Per un filtro a N prese o tap con coefficienti h(0)...h(N-l) di filtraggio passabanda parallelo, l'uscita in generale è descritta come y(n)=h(0)x(n)+h(l)x(n-l)+h(2)x(n-2)+...+h(N-l)x(n-N-l), dove x(n) è l'n-esimo campione in ingresso e y(n) l'n-esimo dato in uscita. L<1>implementazione di questa relazione necessita di un numero di moltiplicazioni e somme per ogni nuovo dato in arrivo, alla frequenza f di campionamento. Se sono contemporaneamente presenti dati successivi di campionamento in un generico insieme di k valori, con k ad esempio pari a 4, il sistema viene configurato in modo da realizzare una relazione del tipo:

y(n)=h(0)x(n)+h(l)x(n-l)+h(2)x(n-2)+...+h(N-l)x(n-N-l), y(n+l)=h(0)x(n+l)+h(l)x(n)+h(2)x(n-l)+...+h(N-l)x(n-N), y(n+2)=h(0)x(n+2)+h(l)x(n+l)+h(2)x(n)+...+h(N-l)x(n-N+l), y(n+3)=h(0)x(n+3)+h(l)x(n+2)+h(2)x(n+l)+...+h(N-l)x(n-N+2), In questo caso, il sistema riceve gruppi di quattro campioni alla volta, utilizzando due di tali gruppi per ogni gruppo di quattro dati in uscita. Cigni quattro nuovi campioni in ingresso si scarta il più vecchio gruppo presente, trattenendo quello più recente. Procedendo iterativamente si ottiene la riduzione della frequenza di lavoro ad un quarto di quella originaria.

Risultano evidenti i vantaggi offerti dal sistema secondo l'invenzione.

Innanzitutto, il sistema è in grado di effettuare una conversione di frequenza secondo metodi numerici paralleli, consentendo variazioni estremamente veloci, in tempi pari a quelli del periodo di clock del sistema, della frequenza di sintonia, per dati trasmessi in sequenze velocemente commutate, o per campionamenti quasi-simultanei di posizioni differenti dello spettro processato. In proposito, il sistema è in grado di determinare numericamente in modo affidabile l'andamento della fase nella generazione del segnale usato come oscillatore locale nella conversione di frequenza e di procedere in modo attivo in tale generazione. Una variazione periodica può pertanto essere facilmente realizzata ad intervalli prestabiliti con estrema sicurezza senza che questo coinvolga alcuna inerzia del sistema, fenomeno invece ineliminabile nei sistemi convenzionali, ad esempio in un sistema PLL. Predisporre di variatori numerici tramite i quali poter rapidamente cambiare frequenza in modo totalmente arbitrario, nei limiti del sistema di generazione, consente di effettuare sintonizzazioni rapidamente variabili e per tempi predeterminati secondo un pattern desiderato, impostato dai segnali di configurazione, eventualmente anche dinamica, del sistema. Questo metodo può permettere ad esempio anche di realizzare una sofisticata crittografia distribuendo in modo sincronizzato l'informazione in uno spettro di frequenze occupato in modo variabile nel tempo.

Inoltre, il sistema secondo l'invenzione è in grado di realizzare una unità multicanale, flessibile nel numero di canali e nella ampiezza di banda, che supporta le maggiori modalità ad oggi utilizzate nelle acquisizioni di radioastronomia VLBI e consente inoltre un significativo incremento della banda passante, rispetto ai sistemi di uso attuale.

Ancora, il sistema secondo l'invenzione è estremamente compatto, circa un ordine di grandezza più economico rispetto agli attuali sistemi in uso e, grazie all<1>utilizzo pieno delle tecnologie digitali, estremamente più flessibile e preciso.

Ulteriormente, il sistema secondo l'invenzione permette la realizzazione di sistemi "Digital Radio" a frequenze più elevate rispetto a quanto disponibile attualmente per sistemi radioastronomici.

Ancora, il sistema secondo l'invenzione è applicabile anche a settori diversi dalla radioastronomia, ad esempio nel campo delle telecomunicazioni civili, militari e spaziali. In particolare in campo civile una realizzazione ove fossero ridotti significativamente i costi potrebbe avvantaggiare grandemente la telefonia mobile, che si troverebbe ad operare senza alcun elemento di conversione analogica. Analogamente la tecnica è applicabile alla ricezione sa tellitare, oggi sempre analogica nei primi stadi, così come alle comunicazioni terrestri a banda larga o stretta. Altro settore ove le tecnologie di processo dati veloci sono ampiamente utilizzati è quello relativo alla strumentazione elettromedicale. Processi in cui sono realizzate rivelazioni di campi elettromagnetici a frequenze fino a diversi gigahertz potrebbero infatti avvantaggiarsi del processo integralmente numerico.

In quel che precede sono state descritte le preferite forme di realizzazione e sono state suggerite delle varianti della presente invenzione, ma è da intendersi che gli esperti del ramo potranno apportare modificazioni e cambiamenti senza con ciò uscire dal relativo ambito di protezione, come definito dalle rivendicazioni allegate.

Claims (9)

1. RIVENDICAZIONI 1. Sistema digitale multicanale per l'elaborazione di segnali radio, in particolare a banda estremamente ampia, comprendente mezzi elettronici (34, 35) per la conversione analogico/digitale o A/D di uno o più segnali radio a frequenza intermedia o IF e per la successiva conversione digitale di frequenza dei segnali campionati dalla frequenza IF ad una o più bande base, il sistema essendo caratterizzato dal fatto che detti mezzi elettronici sono modulari e comprendono: una o più schede (42) a circuito stampato o PCB (Print Circuit Board) di conversione A/D, ognuna delle quali campiona un rispettivo segnale IF di ingresso ad una frequenza f di campionamento, e una o più schede PCB (45) di elaborazione digitale di segnali digitali, ognuna delle quali comprende un dispositivo FPGA, dette una o più schede A/D (42) e dette una o più schede FPGA (45) essendo collegate tra loro in cascata lungo almeno due canali di comunicazione, comprendenti un primo canale sul quale vengono trasmessi i segnali di ingresso alle schede (42, 45), ed un secondo canale sul quale vengono trasmessi i dati otte nuti dalla conversione digitale di frequenza e dalla elaborazione digitale dei segnali campionati, una porzione di ogni canale essendo incorporata in ogni scheda FPGA (45) dove comprende in cascata connettori di ricezione, un bus di ricezione comprendente linee di collegamento a impedenza e ritardo controllati, il dispositivo FPGA che effettua la rigenerazione e l'elaborazione dei dati, un bus di trasmissione comprendente linee di collegamento a impedenza e ritardo controllati, e connettori di trasmissione, per cui il sistema scompone l'elaborazione digitale in serie e/o in parallelo su dette una o più schede FPGA (45), in modo tale che ogni scheda FPGA (45) esegua preferibilmente una porzione dell'elaborazione digitale, operando più preferibilmente a frequenza ridotta rispetto alla frequenza f di campionamento.
2. 2. Sistema secondo la rivendicazione 1, caratterizzato dal fatto che, per ogni canale, detti connettori di ricezione e detti connettori di trasmissione sono montati sovrapposti in identica posizione uno sotto l'altro su due facce opposte della relativa scheda FPGA (45) con opposta funzionalità di connessione elettromeccanica maschio-femmina, ognuno dei connettori essendo preferibilmente del tipo a montaggio superficiale o SMD (Surface Mount Connector).
3. 3. Sistema secondo la rivendicazione 1 o 2, caratterizzato dal fatto che, per ogni canale, le linee di collegamento di detti bus di ricezione e di trasmissione sono di tipo differenziale, preferibilmente secondo lo standard LVPECL o LVDS, più preferibilmente realizzate in tecnologia microwire a elementi intrecciati a impedenza controllata a lunghezza controllata entro il millimetro, ancora più preferibilmente a impedenza controllata di 50 ohm e lunghezza costante tra linee appartenenti allo stesso bus, ognuno di detti bus di ricezione e di trasmissione comprendendo in modo maggiormente preferito 64+64 linee dati differenziali e 4+4 linee differenziali di clock .
4. 4 . Sistema secondo una qualsiasi delle precedenti rivendicazioni, caratterizzato dal fatto di comprendere altresì, in coda alla cascata, una scheda PCB finale (46) operante da interfaccia di uscita per fornire i dati ottenuti dalla conversione digitale di frequenza e dalla elaborazione digitale dei segnali campionati, la scheda finale (46) monitorando preferibilmente il funzionamento del sistema, più preferibilmente fornendo una misura digitale di potenza totale di detti uno o più segnali radio a frequenza IF e/o azionando un controllo automatico del guadagno del sistema, ancora più preferibilmente disattivabile, e/o fornendo un segnale analogico di uscita, ancora più preferibilmente tramite almeno un convertitore digitale-analogico, utilizzabile da un monitor (47).
5. 5. Sistema secondo una qualsiasi delle precedenti rivendicazioni, caratterizzato dal fatto di comprendere altresì, in testa alla cascata, una scheda PCB iniziale atta a controllare le operazioni di programmazione delle schede FPGA (45), inviando preferibilmente segnali di programmazione e di aggiornamento di registri di configurazione e/o segnali di impostazione delle schede A/D (42) su un terzo canale di configurazione e monitoraggio lungo il quale sono pure collegate tra loro in cascata dette una o più schede A/D (42) e dette una o più schede FPGA (45), detta scheda PCB iniziale essendo ancora più preferibilmente collegabile ad un computer di controllo.
6. 6. Sistema secondo una qualsiasi delle precedenti rivendicazioni, caratterizzato dal fatto di essere atto ad eseguire una elaborazione digitale complessa per effettuare una conversione di frequenza a Banda Laterale Unica o SSB (Single Side Band) in una banda bwo di uscita a partire da una banda bwi in cui bwo < bwi/16, in modo tale da realizzare: due stadi (60, 61) che ricevono rispettivamente le componenti reale e immaginaria di detto uno o più segnali radio a frequenza IF e ne effettuano la conversione nella banda base bwo di uscita, una linea di ritardo (62) che ritarda detta componente reale, un filtro FIR (Finite Impulse Response) (63) di Hilbert che sfasa di 90° detta componente immaginaria, un sommatore (64) ed un differenziatore (65) per sommare e sottrarre, rispettivamente, i dati provenienti dalla linea di ritardo (62) e dal filtro FIR di Hilbert (63) per ottenere dati relativi alla banda laterale inferiore e dati relativi alla banda laterale superiore, rispettivamente, il sistema realizzando, per ognuno di detti due stadi (60, 61) di conversione nella banda base bwo di uscita, un insieme di N oscillatori locali (50), preferibilmente implementati come sintetizzatori digitali diretti o DDS (Direct Digital Sinthesizer), ognuno dei quali invia un segnale di uscita ad un rispettivo mixer digitale (51) che riceve dal primo canale (52) di comunicazione una rispettiva sotto-sequenza (53) di campioni di detto uno o più segnali radio a frequenza IF, ogni oscillatore (50) ed ogni mixer (51) lavorando ad una frequenza pari a f/N, ogni oscillatore (50) fornendo i propri dati di uscita con differenti offset di fase a parità di incremento per ogni ciclo di lavoro a frequenza f/N, le uscite dell'insieme dei mixer (51) essendo fornite ad un filtro polifase (54) a N canali che implementa un filtro passa-basso la cui frequenza di taglio corrisponde alla banda base bwo, l'uscita del filtro polifase (54) essendo poi fornita ad un canale (55) di comunicazione di uscita, preferibilmente coincidente con la porzione successiva del primo canale (53).
7. 7. Sistema secondo una qualsiasi delle precedenti rivendicazioni, caratterizzato dal fatto di essere atto ad eseguire una elaborazione digitale per effettuare una conversione di frequenza in una banda bwo di uscita a partire da una banda bwi in cui bwi/16 < bwo < bwi, in modo tale da realizzare un filtro FIR passabanda in implementazione parallela a M rami, detto filtro FIR avendo N prese, dove M ≤ N, o tap con coefficienti h(0)...h(N-l) di filtraggio passabanda, e ricevendo sequenzialmente in ingresso gruppi di M campioni di detto uno o più segnali radio a frequenza IF, ogni ramo elaborando ad ogni completa ricezione di un nuovo gruppo di M campioni di ingresso un dato di uscita di un gruppo di M dati temporalmente consecutivi in uscita dal filtro FIR passabanda, ad ogni completa ricezione di un nuovo gruppo di M campioni di ingresso essendo scartato dal sistema il gruppo di M campioni più vecchio.
8. 8. Sistema secondo la rivendicazione 4, oppure secondo una qualsiasi delle rivendicazioni da 5 a 7, quando dipendente dalla rivendicazione 4, caratterizzato dal fatto di operare quale unità di back end nella catena di acquisizione dati per interferometria a linea di base estremamente lunga (VLBI), la scheda finale (46) operando da interfaccia standard VSI (VLBI Standard Interface) collegabile ad una sottounità (33) di registrazione e/o di trasmissione dati.
9. 9. Ricevitore radioastronomico comprendente una unità di back end digitale, caratterizzato dal fatto che detta unità di back end digitale è un sistema digitale multicanale per l'elaborazione di segnali radio secondo la rivendicazione 8.