DE102021121097A1

DE102021121097A1 - Drahtlose sender mit schaltlogik zur unterdrückung von selbststörungen

Info

Publication number: DE102021121097A1
Application number: DE102021121097.6A
Authority: DE
Inventors: Yen-Ling Huang
Original assignee: Apple Inc
Current assignee: Apple Inc
Priority date: 2020-08-14
Filing date: 2021-08-13
Publication date: 2022-02-17
Also published as: US11595067B2; US20230198561A1; US20220052718A1; US20220052716A1; US11245430B1; CN114079477B; CN114079477A; CN115276682A

Abstract

Eine elektronische Vorrichtung kann eine Drahtlos-Schaltlogik mit einem Basisbandprozessor, einem digitalen Sender, einem Digital-Analog-Wandler (DAC) und einer Antenne einschließen. Der Basisbandprozessor kann Basisbandsignale erzeugen. Der digitale Sender kann auf der Grundlage von Basisbandsignalen selbststörungskompensierte Signale erzeugen. Der DAC kann auf der Grundlage von selbststörungskompensierten Signalen und der rechteckförmigen Wellenformen des Lokaloszillators Hochfrequenzsignale für die Übertragung durch die Antenne erzeugen. Der digitale Sender kann einen Selbststörungsunterdrücker einschließen, der die selbststörungskompensierten Signale erzeugt. Die selbststörungskompensierten Signale können die Entstehung von Selbststörungswiederholungsrepliken abschwächen, die auf die Trägerfrequenz der Hochfrequenzsignale treffen. Dies kann dazu führen, dass die Hochfrequenzsignale frei von einer Verschlechterung des Fehlervektorbetrags und spektralem Nachwachsen sind, die andernfalls aufgrund von Selbststörungen in den vom DAC ausgegebenen Hochfrequenzsignalen hergestellt würden.

Description

Diese Anmeldung beansprucht die Priorität der US-Patentanmeldung Nr. 16/994.423 , eingereicht am Freitag, 14. August 2020, die hiermit durch Bezugnahme in ihrer Gesamtheit hierin aufgenommen wird.
GEBIET
Dies bezieht sich im Allgemeinen auf elektronische Vorrichtungen und insbesondere auf elektronische Vorrichtungen mit Schaltlogik für drahtlose Kommunikation.
STAND DER TECHNIK
Elektronische Vorrichtungen werden oft mit Fähigkeiten für drahtlose Kommunikation bereitgestellt. Eine elektronische Vorrichtung mit Fähigkeiten für drahtlose Kommunikation weist eine Schaltlogik für drahtlose Kommunikation mit einer oder mehreren Antennen auf. Die drahtlose Senderschaltlogik in der Schaltlogik für drahtlose Kommunikation verwendet die Antennen zur Übertragung von Hochfrequenzsignalen.
Es kann eine Herausforderung sein, eine zufriedenstellende drahtlose Senderschaltlogik für eine elektronische Vorrichtung zu entwickeln. Wenn bei der Konstruktion der drahtlosen Senderschaltlogik nicht sorgfältig vorgegangen wird, können Selbststörungen in der drahtlosen Senderschaltlogik die von den Antennen übertragenen Hochfrequenzsignale in unerwünschter Art und Weise beeinträchtigen.
KURZDARSTELLUNG
Eine elektronische Vorrichtung kann eine Drahtlos-Schaltlogik zum Durchführen drahtloser Kommunikation einschließen. Die Drahtlos-Schaltlogik kann einen Basisbandprozessor, einen digitalen Sender, einen Digital-Analog-Wandler (DAC) und eine Antenne einschließen. Der Basisbandprozessor kann Basisbandsignale erzeugen. Der digitale Sender kann auf der Grundlage von Basisbandsignalen selbststörungskompensierte Signale erzeugen. Ein Generator für einen lokalen Oszillator (LO) in der Drahtlos-Schaltlogik kann rechteckige LO-Wellenformen mit M-Phasen erzeugen. Der DAC kann Hochfrequenzsignale für die Übertragung durch die Antenne auf der Grundlage von selbststörungskompensierten Signalen und der rechteckförmigen LO-Wellenformen erzeugen.
Der digitale Sender kann einen Selbststörungsunterdrücker einschließen, um die Selbststörung der Hochfrequenzsignale zu verringern. Der Selbststörungsunterdrücker kann eine Umwandlungsschaltlogik einschließen, die mit einem Eingangspfad des Selbststörungsunterdrückers gekoppelt ist. Die Umwandlungsschaltlogik kann ein interessierendes Signal aus den Basisbandsignalen in mehrphasige Basisvektoren oder eine polare Amplitude und Phase umwandeln. Der Selbststörungsunterdrücker kann Selbststörungstermgeneratoren, Filter mit endlicher Impulsantwort (FIR, Finite Impulse Response) und Multiplizierer einschließen, die parallel zwischen die Umwandlungsschaltlogik und einen Ausgangspfad des Selbststörungsunterdrückers gekoppelt sind. Ein erster und ein zweiter Addierer können zwischen die Multiplizierer und den Ausgangspfad gekoppelt werden. Eine Verzögerungsschaltlogik kann auf einem Umgehungspfad, der zwischen dem Eingangspfad und dem Ausgangspfad liegt, zwischengeschaltet werden. Die Verzögerungsschaltlogik kann eine zeitverzögerte Version des interessierenden Signals erzeugen.
Die Selbststörungstermgeneratoren können Selbststörungsterme des interessierenden Signals auf der Grundlage von Basisvektoren oder polarer Amplitude und Phase erzeugen. Die FIR-Filter können auf der Grundlage von Selbststörungstermen gefilterte Terme erzeugen. Die FIR-Filter können zum Beispiel eine sinc-Funktion mit einem Haltevorgang nullter Ordnung implementieren. Die Multiplizierer können die gefilterten Terme mit komplexen Koeffizientenwerten multiplizieren, um skalierte Terme zu erzeugen. Der erste Addierer kann die skalierten Terme addieren, um Selbststörungsunterdrückungsterme zu erzeugen. Der zweite Addierer kann die Selbststörungsunterdrückungsterme zu der zeitverzögerten Version des interessierenden Signals hinzufügen, um die selbststörungskompensierten Signale auf dem Ausgangspfad zu erzeugen. Der Selbststörungsunterdrücker kann in einem Abschnitt mit relativ hoher Abtastrate oder in einem Abschnitt mit relativ niedriger Abtastrate des digitalen Senders angeordnet sein. Die selbststörungskompensierten Signale können die Entstehung von Selbststörungswiederholungsrepliken abschwächen, die auf die Trägerfrequenz der Hochfrequenzsignale treffen. Dies kann es ermöglichen, dass die Hochfrequenzsignale frei von einer Verschlechterung des Fehlervektorbetrags (EVM) und/oder einem spektralen Nachwachsen sind, die andernfalls aufgrund von Selbststörungen in der digitalen Senderschaltlogik hergestellt würden (z. B. ohne Verwendung sperriger oder teurer analoger Komponenten).
Ein Gesichtspunkt der Offenbarung stellt eine elektronische Vorrichtung bereit. Die elektronische Vorrichtung kann einen Basisbandprozessor aufweisen. Der Basisbandprozessor kann Basisbandsignale erzeugen. Die elektronische Vorrichtung kann einen digitalen Sender aufweisen, der mit dem Basisbandprozessor gekoppelt ist. Der digitale Sender kann die Basisbandsignale empfangen. Die elektronische Vorrichtung kann einen Selbststörungsunterdrücker im digitalen Sender aufweisen. Der Selbststörungssender kann selbststörungskompensierte Signale auf der Grundlage von Basisbandsignalen erzeugen. Die elektronische Vorrichtung kann einen Digital-Analog-Wandler (DAC) aufweisen, der mit dem digitalen Sender gekoppelt ist. Der DAC kann einen Signaleingang aufweisen. Der Signaleingang kann die selbststörungskompensierten Signale empfangen. Der DAC kann Hochfrequenzsignale auf der Grundlage von selbststörungskompensierten Signalen erzeugen. Die elektronische Vorrichtung kann eine Antenne aufweisen, die mit einem Ausgang des DAC gekoppelt ist. Die Antenne kann die Hochfrequenzsignale übertragen.
Ein Gesichtspunkt der Offenbarung stellt ein Verfahren zum Betreiben eines Selbststörungsunterdrückers an einem digitalen Sender, um ein selbststörungskompensiertes Signal zu erzeugen, bereit. Das selbststörungskompensierte Signal kann einem Hochfrequenzsignal zur Übertragung durch eine Antenne entsprechen. Das Verfahren kann einschließen, dass ein interessierendes Signal mit einem Mehrphasendecoder im Selbststörungsunterdrücker von einem In-Phase-Quadratur-Phase-Format (I/Q-Format) in Signalterme eines anderen Formats umgewandelt wird. Das Verfahren kann einschließen, dass mit parallel zum Mehrphasendecoder gekoppelten Selbststörungstermgeneratoren Selbststörungsterme des interessierenden Signals auf der Grundlage von Signaltermen des unterschiedlichen Formats erzeugt werden. Das Verfahren kann einschließen, dass mit FIR-Filtern, die mit den Selbststörungstermgeneratoren gekoppelt sind, die Selbststörungsterme gefiltert werden, um gefilterte Terme zu erzeugen. Das Verfahren kann einschließen, dass mit Multiplizierern, die mit den FIR-Filtern gekoppelt sind, die gefilterten Terme mit komplexen Koeffizientenwerten multipliziert werden, um skalierte Terme zu erzeugen. Das Verfahren kann einschließen, dass mit einem ersten Addierer, der mit den Multiplizierern gekoppelt ist, die skalierten Terme summiert werden, um Selbststörungsunterdrückungsterme zu erzeugen. Das Verfahren kann einschließen, dass mit einer Verzögerungsschaltlogik im Selbststörungsunterdrücker eine zeitverzögerte Version des interessierenden Signals erzeugt wird. Das Verfahren kann einschließen, dass mit einem zweiten Addierer, der mit dem ersten Addierer und der Verzögerungsschaltlogik gekoppelt ist, das selbststörungskompensierte Signal erzeugt wird, indem die Selbststörungsunterdrückungsterme zu der zeitverzögerten Version des interessierenden Signals addiert werden.
Ein Gesichtspunkt der Offenbarung stellt ein nichtflüchtiges computerlesbares Speichermedium bereit. Das nichtflüchtige computerlesbare Speichermedium kann ein oder mehrere Programme speichern, die von mindestens einem Prozessor auf einer elektronischen Vorrichtung ausgeführt werden können. Das eine oder die mehreren Programme können Anweisungen einschließen, die, wenn sie von dem mindestens einen Prozessor ausgeführt werden, den mindestens einen Prozessor veranlassen, ein interessierendes Signal von einem In-Phase-Quadratur-Phase-Format (I/Q-Format) in Signalterme eines anderen Formats umzuwandeln. Das eine oder die mehreren Programme können Anweisungen einschließen, die, wenn sie von dem mindestens einen Prozessor ausgeführt werden, den mindestens einen Prozessor veranlassen, Selbststörungsterme des interessierenden Signals auf der Grundlage von Signaltermen des unterschiedlichen Formats zu erzeugen. Das eine oder die mehreren Programme können Anweisungen einschließen, die, wenn sie von dem mindestens einen Prozessor ausgeführt werden, den mindestens einen Prozessor veranlassen, die Selbststörungsterme zu filtern, um gefilterte Terme zu erzeugen. Das eine oder die mehreren Programme können Anweisungen einschließen, die, wenn sie von dem mindestens einen Prozessor ausgeführt werden, den mindestens einen Prozessor veranlassen, die gefilterten Terme mit komplexen Koeffizientenwerten zu multiplizieren, um skalierte Terme zu erzeugen. Das eine oder die mehreren Programme können Anweisungen einschließen, die, wenn sie von dem mindestens einen Prozessor ausgeführt werden, den mindestens einen Prozessor veranlassen, die skalierten Terme zu summieren, um Selbststörungsunterdrückungsterme zu erzeugen. Das eine oder die mehreren Programme können Anweisungen einschließen, die, wenn sie von dem mindestens einen Prozessor ausgeführt werden, den mindestens einen Prozessor veranlassen, eine zeitverzögerte Version des interessierenden Signals zu erzeugen. Das eine oder die mehreren Programme können Anweisungen einschließen, die, wenn sie von dem mindestens einen Prozessor ausgeführt werden, den mindestens einen Prozessor veranlassen, ein selbststörungskompensiertes Signal zu erzeugen, indem die Selbststörungsunterdrückungsterme zu der zeitverzögerten Version des interessierenden Signals addiert werden.
Figurenliste

1 ist eine schematische Darstellung einer elektronischen Vorrichtung mit einem drahtlosen Sender mit Selbststörungsunterdrücker gemäß einigen Ausführungsformen.
2 ist ein Schaltplan eines veranschaulichenden mehrphasigen Selbststörungsunterdrückers gemäß einigen Ausführungsformen.
3 ist ein Schaltplan eines veranschaulichenden polaren Selbststörungsunterdrückers gemäß einigen Ausführungsformen.
4 ist ein Flussdiagramm, das die Schritte veranschaulicht, die bei der Erzeugung von selbststörungskompensierten Signalen unter Verwendung eines Selbststörungsunterdrückers gemäß einigen Ausführungsformen erforderlich sind.
5 ist ein Schaltplan, der zeigt, wie ein veranschaulichender Selbststörungsunterdrücker in einem Abschnitt mit niedriger Abtastrate eines digitalen Senders gemäß einigen Ausführungsformen angeordnet sein kann.
6 ist ein Schaltplan, der zeigt, wie ein veranschaulichender Selbststörungsunterdrücker in einem Abschnitt mit hoher Abtastrate eines digitalen Senders gemäß einigen Ausführungsformen angeordnet sein kann.
7 ist ein Diagramm, das zeigt, wie ein veranschaulichender Selbststörungsunterdrücker die Leistung eines digitalen Senders (spektrale Leistungsdichte) in Abhängigkeit von der Frequenz gemäß einigen Ausführungsformen optimieren kann.
8 ist ein Diagramm, das zeigt, wie ein veranschaulichender Selbststörungsunterdrücker die Leistung eines digitalen Senders (Fehlervektorbetrag) in Abhängigkeit vom Symbolindex gemäß einigen Ausführungsformen optimieren kann.

DETAILLIERTE BESCHREIBUNG
Eine elektronische Vorrichtung, wie beispielsweise die elektronische Vorrichtung 10 von 1, kann mit einer Drahtlos-Schaltlogik bereitgestellt werden. Die Drahtlos-Schaltlogik kann einen digitalen Sender einschließen, der mit Hilfe einer oder mehrerer Antennen Hochfrequenzsignale auf einer Trägerfrequenz sendet. Der digitale Sender kann einen lokalen Oszillator und einen Selbststörungsunterdrücker einschließen. Der Selbststörungsunterdrücker kann selbststörungskompensierte Signale erzeugen, die über die Antennen auf der Trägerfrequenz übertragen werden. Die selbststörungskompensierten Signale können frei von Selbststörungen, die mit Oberwellen des lokalen Oszillators verbunden sind, sein.
Die elektronische Vorrichtung 10 von 1 kann eine Rechenvorrichtung wie beispielsweise ein Laptop-Computer, ein Desktop-Computer, ein Computermonitor, der einen eingebetteten Computer enthält, ein Tablet-Computer, ein Mobiltelefon, eine Medienwiedergabevorrichtung oder eine andere in der Hand gehaltene oder tragbare elektronische Vorrichtung, eine kleinere Vorrichtung wie beispielsweise eine Armbanduhrvorrichtung, eine Anhängervorrichtung, eine Kopfhörer- oder Ohrhörervorrichtung, eine Vorrichtung, die in einer Brille oder anderen Ausrüstung, die am Kopf eines Benutzers getragen wird, eingebettet ist, oder eine andere am Körper tragbare oder Miniaturvorrichtung, ein Fernseher, eine Computeranzeige, die keinen eingebetteten Computer enthält, eine Spielvorrichtung, eine Navigationsvorrichtung, ein eingebettetes System wie beispielsweise ein System, in dem eine elektronische Ausrüstung mit einer Anzeige in einem Kiosksystem oder Automobil montiert ist, ein drahtlos internetverbundener sprachgesteuerter Lautsprecher, eine Home-Entertainment-Vorrichtung, eine Fernbedienungsvorrichtung, ein Gaming-Controller, eine periphere Benutzereingabevorrichtung, eine drahtlose Basisstation oder ein Zugangspunkt, eine Ausrüstung, welche die Funktionalität von zwei oder mehreren dieser Vorrichtungen implementiert, oder eine andere elektronische Ausrüstung sein.
Wie in dem schematischen Diagramm von 1 gezeigt, kann die Vorrichtung 10 Komponenten einschließen, die sich auf oder in dem Gehäuse einer elektronischen Vorrichtung, wie Gehäuse 12, befinden. Das Gehäuse 12, das manchmal als Umhüllung bezeichnet werden kann, kann aus Kunststoff, Glas, Keramik, Faserverbundwerkstoffen, Metall (z. B. Edelstahl, Aluminium, Metallegierungen usw.), anderen geeigneten Materialien oder einer Kombination dieser Materialien gebildet sein. In manchen Situationen können Teile oder die Gesamtheit des Gehäuses 12 aus dielektrischem oder anderem Material mit geringer Leitfähigkeit (z. B. Glas, Keramik, Kunststoff, Saphir usw.) gebildet sein. In anderen Situationen können das Gehäuse 12 oder mindestens manche der Strukturen, aus denen das Gehäuse 12 besteht, aus Metallelementen gebildet sein.
Vorrichtung 10 kann eine Steuerschaltlogik 14 einschließen. Steuerschaltlogik 14 kann einen Speicher wie Speicherschaltlogik 16 einschließen. Speicherschaltlogik 16 kann einen Festplattenlaufwerkspeicher, einen nichtflüchtigen Speicher (z. B. einen Flash-Speicher oder einen anderen elektrisch programmierbaren Nur-Lese-Speicher, der konfiguriert ist, um ein Solid-State-Laufwerk zu bilden), einen flüchtigen Speicher (z. B. einen statischen oder dynamischen Direktzugriffsspeicher) usw. einschließen. Steuerschaltlogik 16 kann einen Speicher, der in Vorrichtung 10 integriert ist, und/oder entfernbare Speichermedien einschließen. Steuerschaltlogik 14 kann eine Verarbeitungsschaltlogik wie die Verarbeitungsschaltlogik 18 einschließen. Verarbeitungsschaltlogik 18 kann verwendet werden, um den Betrieb der Vorrichtung 10 zu steuern. Verarbeitungsschaltlogik 18 kann einen oder mehrere Mikroprozessoren, Mikrocontroller, digitale Signalprozessoren, Hostprozessoren, integrierte Basisbandprozessorschaltungen, anwendungsspezifische integrierte Schaltungen, Zentraleinheiten (CPUs) usw. einschließen. Steuerschaltlogik 14 kann konfiguriert sein, um Abläufe in Vorrichtung 10 unter Verwendung von Hardware (z. B. dedizierter Hardware oder Schaltlogik), Firmware und/oder Software auszuführen. Ein Softwarecode zum Durchführen von Abläufen in Vorrichtung 10 kann auf Speicherschaltlogik 16 gespeichert sein (z. B. kann Speicherschaltlogik 16 nichtflüchtige (materielle) computerlesbare Speichermedien, die den Softwarecode speichern, einschließen). Der Softwarecode kann manchmal als Programmanweisungen, Software, Daten, Anweisungen oder Code bezeichnet werden. Ein auf der Speicherschaltlogik 16 gespeicherter Softwarecode kann durch die Verarbeitungsschaltlogik 18 ausgeführt werden.
Steuerschaltlogik 14 kann verwendet werden, um auf Vorrichtung 10 eine Software wie Satellitennavigationsanwendungen, Internet-Browsing-Anwendungen, VOIP-Telefonanrufanwendungen (VOIP = Voice over Internet Protocol), E-Mail-Anwendungen, Medienwiedergabeanwendungen, Betriebssystemfunktionen usw. auszuführen. Zur Unterstützung von Interaktionen mit externen Geräten kann Steuerschaltlogik 14 zu, Implementieren von Kommunikationsprotokollen verwendet werden. Kommunikationsprotokolle, die unter Verwendung der Steuerschaltlogik 14 implementiert werden können, schließen Internetprotokolle, Protokolle drahtloser lokaler Netzwerke (WLAN) (z. B. IEEE 802.11-Protokolle - manchmal als Wi-Fi® bezeichnet), Protokolle für andere drahtlose Kommunikationsverbindungen mit kurzer Reichweite wie das Bluetooth®-Protokoll oder andere Protokolle drahtloser persönlicher Netzwerke (WPAN), IEEE 802.11ad-Protokolle (z. B. Ultrabreitband-Protokolle), Mobiltelefonprotokolle (z. B. 3G-Protokolle, 4G-Protokolle (LTE-Protokolle), 5G-Protokolle usw.), Antennendiversitätsprotokolle, Satellitennavigationssystemprotokolle (z. B. Global Positioning System-Protokolle (GPS-Protokolle), Global Navigation Satellit System-Protokolle (GLONASS-Protokolle) usw.), antennenbasierte räumliche Entfernungsmessungsprotokolle (z. B. Radio Detection and Ranging-Protokolle (RADAR-Protokolle) oder andere gewünschte Entfernungsmessungsprotokolle für Signale, die bei Millimeter- und Zentimeterwellenfrequenzen übertragen werden) oder beliebige andere gewünschte Kommunikationsprotokolle ein. Jedes Kommunikationsprotokoll kann einer entsprechenden Funkzugangstechnologie (Radio Access Technology, RAT) zugeordnet sein, die physische Verbindungsmethodik spezifiziert, die beim Implementieren des Protokolls verwendet wird.
Vorrichtung 10 kann Eingabe-Ausgabe-Schaltlogik 20 einschließen. Eingabe-Ausgabe-Schaltlogik 20 kann Eingabe-Ausgabe-Vorrichtungen 22 einschließen. Die Eingabe-Ausgabe-Vorrichtungen 22 können verwendet werden, um zu ermöglichen, dass Daten an Vorrichtung 10 übermittelt werden und dass Daten von Vorrichtung 10 an externen Vorrichtungen bereitgestellt werden. Die Eingabe-Ausgabe-Vorrichtungen 22 können Benutzerschnittstellenvorrichtungen, Datenportvorrichtungen und andere Eingabe-Ausgabe-Komponenten einschließen. Zum Beispiel können die Eingabe-Ausgabe-Vorrichtungen 22 Berührungssensoren, Anzeigen, lichtemittierende Komponenten wie Anzeigen ohne Berührungssensorfähigkeiten, Tasten (mechanisch, kapazitiv, optisch usw.), Scrollräder, Touchpads, Tastenfelder, Tastaturen, Mikrofone, Kameras, Knöpfe, Lautsprecher, Statusanzeigen, Audiobuchsen und andere Audioportkomponenten, digitale Datenportvorrichtungen, Bewegungssensoren (Beschleunigungsmesser, Gyroskope und/oder Kompasse, die Bewegung erkennen), Kapazitätssensoren, Näherungssensoren, Magnetsensoren, Kraftsensoren (z. B. Kraftsensoren, die mit einer Anzeige gekoppelt sind, um Druck zu erkennen, der auf die Anzeige ausgeübt wird) usw. einschließen. In einigen Konfigurationen können Tastaturen, Kopfhörer, Anzeigen, Zeigevorrichtungen wie Trackpads, Mäuse und Joysticks und andere Eingabe-Ausgabe-Vorrichtungen unter Verwendung drahtgebundener oder drahtloser Verbindungen mit Vorrichtung 10 gekoppelt sein (z. B. können einige der Eingabe-Ausgabe-Vorrichtungen 22 Peripheriegeräte sein, die über eine drahtgebundene oder eine drahtlose Verbindung mit einer Hauptverarbeitungseinheit oder einem anderen Abschnitt der Vorrichtung 10 gekoppelt sind).
Die Eingabe-Ausgabe-Schaltlogik 20 kann eine Drahtlos-Schaltlogik 24 zur Unterstützung der drahtlosen Kommunikation einschließen. Die Drahtlos-Schaltlogik 24 (hierin manchmal auch als Schaltlogik für drahtlose Kommunikation 24 bezeichnet) kann einen Basisbandprozessor wie beispielsweise den Basisbandprozessor 26, eine Hochfrequenz-Senderschaltlogik (HF-Senderschaltlogik) wie beispielsweise den Hochfrequenzsender 28, eine Hochfrequenz-Front-End-Schaltlogik wie das Front-End-Modul 40 und eine oder mehrere Antennen 42 einschließen. Basisbandprozessor 26 kann über den Basisbandpfad 44 mit dem Hochfrequenzsender 28 verbunden sein. Hochfrequenzsender 28 kann über den Hochfrequenzübertragungsleitungspfad 54 mit der/den Antenne(n) 42 gekoppelt sein. Front-End-Modul 40 kann in den Hochfrequenzübertragungsleitungspfad 54 zwischengeschaltet werden.
Im Beispiel von 1 ist die Drahtlos-Schaltlogik 24 der Übersichtlichkeit halber so veranschaulicht, dass sie nur einen einzigen Basisbandprozessor 26, einen einzigen Hochfrequenzsender 28 und ein einziges Front-End-Modul 40 einschließt. Im Allgemeinen kann die Drahtlos-Schaltlogik 24 eine beliebige Anzahl von Basisbandprozessoren 26, eine beliebige Anzahl von Hochfrequenzsendern 28, eine beliebige Anzahl von Front-EndModulen 40 und eine beliebige Anzahl von Antennen 42 einschließen. Jede Antenne kann zum Beispiel über einen entsprechenden Hochfrequenzübertragungsleitungspfad mit dem Hochfrequenzsender 28 gekoppelt sein. Der Hochfrequenzsender 28 kann Hochfrequenzsignale über die Antenne(n) 42 übertragen. Falls gewünscht, kann die Drahtlos-Schaltlogik 24 auch einen oder mehrere Hochfrequenzempfänger zum Empfangen von Hochfrequenzsignalen unter Verwendung der Antenne(n) 42 einschließen (z. B. können der Hochfrequenzempfänger und der Hochfrequenzsender 28 zusammen einen Hochfrequenzsendeempfänger für die Drahtlos-Schaltlogik 24 bilden).
Der Hochfrequenzübertragungsleitungspfad 54 kann mit einer Antennenspeisung der Antenne(n) 42 gekoppelt werden. Die Antennenspeisung kann zum Beispiel einen positiven Antennenspeisungsanschluss und einen Masseantennenspeisungsanschluss einschließen. Der Hochfrequenzübertragungsleitungspfad 54 kann einen positiven Übertragungsleitungssignalpfad aufweisen, der mit dem positiven Antennenspeisungsanschluss der Antenne(n) 42 gekoppelt ist. Der Hochfrequenzübertragungsleitungspfad 54 kann einen Masseübertragungsleitungssignalpfad aufweisen, der mit dem Masseantennenspeisungsanschluss der Antenne(n) 42 gekoppelt ist. Dieses Beispiel ist lediglich veranschaulichend und im Allgemeinen können die Antenne(n) 42 unter Verwendung jedes beliebigen Antennenspeisungsschemas gespeist werden. Falls gewünscht, kann jede Antenne 42 mehrere Antenneneinspeisungen aufweisen, die mit einem oder mehreren Hochfrequenzübertragungsleitungspfaden 54 gekoppelt sind.
Der Hochfrequenzübertragungsleitungspfad 54 kann Übertragungsleitungen einschließen, die zur Weiterleitung von Hochfrequenzantennensignalen innerhalb der Vorrichtung 10 dienen. Die Übertragungsleitungen in der Vorrichtung 10 können Koaxialkabel, Mikrostreifenübertragungsleitungen, Streifenleitungsübertragungsleitungen, kantengekoppelte Mikrostreifenübertragungsleitungen, kantengekoppelte Streifenleitungsübertragungsleitungen, aus Kombinationen von Übertragungsleitungen dieser Typen gebildete Übertragungsleitungen usw. einschließen. Die Übertragungsleitungen in der Vorrichtung 10, wie beispielsweise die Übertragungsleitungen im Hochfrequenzübertragungsleitungspfad 54, können in starre und/oder flexible Leiterplatten integriert werden. In einer geeigneten Anordnung können Hochfrequenzübertragungsleitungspfade wie beispielsweise der Hochfrequenzübertragungsleitungspfad 54 auch Übertragungsleitungsleiter einschließen, die in mehrschichtige laminierte Strukturen integriert sind (z. B. Schichten aus einem leitfähigen Material wie beispielsweise Kupfer und einem dielektrischen Material wie einem Harz, die ohne dazwischenliegenden Klebstoff zusammenlaminiert sind). Die mehrschichtigen laminierten Strukturen können, wenn gewünscht, in mehreren Dimensionen (z. B. zwei oder drei Dimensionen) gefaltet oder gebogen sein und können nach dem Biegen eine gebogene oder gefaltete Form beibehalten (z. B. können die mehrschichtigen laminierten Strukturen in eine bestimmte dreidimensionale Form gefaltet werden, um sie um andere Komponenten der Vorrichtung zu legen, und können starr genug sein, um ihre Form nach dem Falten beizubehalten, ohne durch Versteifungen oder andere Strukturen in Position gehalten zu werden). Alle der mehreren Schichten der laminierten Strukturen können ohne Klebstoff (z. B. im Gegensatz zum Durchführen mehrerer Pressprozesse, um mehrere Schichten mit Klebstoff zusammenzulaminieren) stapelweise aneinander laminiert werden (z. B. in einem einzigen Pressverfahren).
In einem Beispiel, das hierin als ein Beispiel beschrieben wird, kann der Hochfrequenzsender 28 eine digitale Senderschaltlogik wie die digitale Senderschaltlogik 30 (hierin manchmal als digitaler Sender 30 bezeichnet) einschließen. Bei der Durchführung der drahtlosen Übertragung kann der Basisbandprozessor 26 der digitalen Senderschaltlogik 30 über den Basisbandpfad 44 Basisbandsignale bereitstellen. Die digitale Senderschaltlogik 30 kann eine Schaltlogik für den Betrieb mit Basisbandsignalen in der digitalen Domäne einschließen.
Der Ausgang der digitalen Senderschaltlogik 30 kann mit dem Eingang/den Eingängen des Digital-Analog-Wandlers (DAC) 36 gekoppelt werden (z. B. über den Pfad des lokalen Oszillators (LO) 48 und den Signalpfad 46). Der Ausgang des DAC 36 (hierin manchmal als DAC-Schaltlogik 36 bezeichnet) kann über den Ausgangspfad 52 mit dem Eingang der analogen Senderschaltlogik 38 gekoppelt werden. Der DAC 36 kann die von der digitalen Senderschaltlogik 30 ausgegebenen Signale in entsprechende Analogsignale umwandeln und die Analogsignale der analogen Senderschaltlogik 38 bereitstellen. Die analoge Senderschaltlogik 38 kann eine Schaltlogik für den Betrieb auf diesen Signalen in der analogen Domäne einschließen. Der Ausgang der analogen Senderschaltlogik 38 kann über einen Abschnitt des Hochfrequenzübertragungsleitungspfades 54 mit dem Eingang des Front-End-Moduls 40 gekoppelt werden. Dieses Beispiel ist lediglich veranschaulichend, und falls gewünscht, kann die analoge Senderschaltlogik 38 weggelassen werden (z. B. kann der Ausgangspfad 52 des DAC 36 mit dem Hochfrequenzübertragungsleitungspfad 54 gekoppelt werden). Der Hochfrequenzsender 28 kann Hochfrequenzsignale sigrf (z. B. Hochfrequenzsignale, die den vom Basisbandprozessor 26 ausgegebenen Basisbandsignalen sig entsprechen) auf dem Hochfrequenzübertragungsleitungspfad 54 ausgeben (z. B. über einen oder mehrere Ausgangsports des Hochfrequenzsenders 28).
Die Hochfrequenzsignale sigrf können von einem Hochfrequenzsender 28 mit einer Trägerfrequenz erzeugt werden. Die Trägerfrequenz kann innerhalb eines entsprechenden Frequenzbandes liegen (hierin manchmal als Kommunikationsband oder einfach als „Band“ bezeichnet). Die Frequenzbänder, die vom Funkfrequenzsender 28 verarbeitet werden, können Frequenzbänder für drahtlose lokale Netzwerke (WLAN) (z. B. Wi-Fi® (IEEE 802.11) oder andere WLAN-Kommunikationsbänder) wie ein 2,4-GHz-WLAN-Band (z. B. von 2400 bis 2480 MHz) oder ein 5-GHz-WLAN-Band (z. B. von 5180 bis 5825 MHz), Frequenzbänder für drahtlose persönliche Netzwerke (WPAN) wie das 2,4-GHz-Bluetooth®-Band oder andere WPAN-Kommunikationsbänder, Mobiltelefon-Frequenzbänder (z. B. Bänder von etwa 600 MHz bis etwa 5 GHz, 3G-Bänder, 4G-LTE-Bänder, 5G New Radio Frequency Range 1 (FR1)-Bänder unter 10 GHz, 5G New Radio Frequency Range 2 (FR2)-Bänder zwischen 20 und 60 GHz usw.), Nahfeldkommunikations-Frequenzbänder (z. B. bei 13,56 MHz), Frequenzbänder für die Satellitennavigation (z. B. ein GPS-Band von 1565 bis 1610 MHz), Ultrabreitband-Frequenzbänder (UWB), die nach dem IEEE 802.15.4-Protokoll und/oder anderen Ultrabreitband-Kommunikationsprotokollen arbeiten, und/oder andere gewünschte Frequenzbänder von Interesse einschließen.
Das Front-End-Modul (FEM) 40 kann eine Hochfrequenz-Front-End-Schaltlogik einschließen, welche die über den Hochfrequenzübertragungsleitungspfad 54 übertragenen Hochfrequenzsignale sigrf verarbeitet. FEM 40 kann zum Beispiel FEM-Komponenten wie Schaltlogik (z. B. einen oder mehrere Hochfrequenzschalter), Hochfrequenzfilterschaltlogik (z. B. Tiefpassfilter, Hochpassfilter, Kerbfilter, Bandpassfilter, Multiplexer-Schaltlogik, Duplexer-Schaltlogik, Diplexer-Schaltlogik, Triplexer-Schaltlogik usw.), Impedanzanpassungsschaltlogik (z. B. Schaltlogik, die dazu beiträgt, die Impedanz der Antenne(n) 42 an die Impedanz des Hochfrequenzübertragungsleitungspfads 54 anzupassen), Antennenabstimmungsschaltlogik (z. B. Netzwerke aus Kondensatoren, Widerständen, Induktivitäten und/oder Schaltern, welche die Frequenzantwort der Antenne(n) 42 anpassen), Hochfrequenzverstärkerschaltlogik (z. B. Leistungsverstärkerschaltlogik und/oder rauscharme Verstärkerschaltlogik), Hochfrequenzkopplerschaltlogik, Ladungspumpenschaltlogik, Leistungsmanagementschaltlogik, digitale Steuer- und Schnittstellenschaltlogik und/oder jede andere gewünschte Schaltlogik einschließen, die auf die vom Hochfrequenzsender 28 übertragenen Hochfrequenzsignale einwirkt. Jede der FEM-Komponenten kann auf ein gemeinsames (gemeinsam genutztes) Substrat montiert werden, wie beispielsweise ein starres Leiterplattensubstrat oder ein flexibles Leiterplattensubstrat. Der Hochfrequenzsender 28 kann vom FEM 40 getrennt sein.
Zum Beispiel kann der Hochfrequenzsender 28 auf einem anderen Substrat wie der Hauptlogikplatine der Vorrichtung 10, einer starren Leiterplatte oder einer flexiblen gedruckten Schaltung, die nicht Teil des FEM 40 ist, ausgebildet sein.
Während die Steuerschaltlogik 14 im Beispiel von 1 der Übersichtlichkeit halber getrennt von der Drahtlos-Schaltlogik 24 dargestellt ist, kann die Drahtlos-Schaltlogik 24 eine Verarbeitungsschaltlogik einschließen, die einen Teil der Verarbeitungsschaltlogik 18 bildet, und/oder eine Speicherschaltlogik, die einen Teil der Speicherschaltlogik 16 der Steuerschaltlogik 14 bildet (z. B. können Abschnitte der Steuerschaltlogik 14 in der Drahtlos-Schaltlogik 24 implementiert sein). So können beispielsweise der Basisbandprozessor 26, Abschnitte des FEM 40 und/oder Abschnitte des Hochfrequenzsenders 28 Teil der Steuerschaltlogik 14 sein.
Der Ausgang des FEM 40 kann über einen Abschnitt des Hochfrequenzübertragungsleitungspfads 54 an die Antenne(n) 42 gekoppelt werden. Die Antenne(n) 42 kann/können unter Verwendung beliebiger Antennenstrukturen gebildet werden. Zum Beispiel kann (können) die Antenne(n) 42 eine Antenne mit einem Resonanzelement einschließen, das aus Schleifenantennenstrukturen, Patch-Antennenstrukturen, invertierten F-Antennenstrukturen, Schlitzantennenstrukturen, planaren invertierten F-Antennenstrukturen, Spiralantennenstrukturen, Monopolantennen, Dipolen, Mischformen dieser Gestaltungsformen usw. gebildet ist. Filterschaltlogik, Schaltlogik, Impedanzanpassungsschaltlogik und andere Schaltlogik können innerhalb Hochfrequenzübertragungsleitungspfad 54 zwischengeschaltet, in FEM 40 eingebunden und/oder in die Antenne(n) 42 eingebunden werden (z. B. zur Unterstützung der Antennenabstimmung, zur Unterstützung des Betriebs in gewünschten Frequenzbändern usw.). Diese Komponenten, die hierin manchmal als Antennenabstimmungskomponenten bezeichnet werden, können (z. B. unter Verwendung der Steuerschaltlogik 14) eingestellt werden, um die Frequenzantwort und die Funkleistung der Antenne(n) 42 im Laufe der Zeit anzupassen.
In Hochfrequenzsendern können Hochfrequenzsignale mithilfe von Rechteckwellen des Lokaloszillators (LO) aufgebaut werden. Wie in 1 dargestellt, kann der Hochfrequenzsender 28 zum Beispiel einen LO-Generator wie den LO-Generator 34 einschließen. LO-Generator 34 (hierin manchmal als LO-Generatorschaltlogik 34 bezeichnet) kann LO-Wellenformen wie rechteckförmige LO-Wellenformen 50 erzeugen (z. B. Wellenformen mit M-Phasen in einem Beispiel, in dem die digitale Senderschaltlogik 30 unter Verwendung einer mehrphasigen Architektur implementiert ist). LO-Generator 34 kann rechteckförmige LO-Wellenformen 50 auf dem LO-Pfad 48 ausgeben. Die digitale Senderschaltlogik 30 kann digitale Signale sig' auf der Grundlage der vom Basisbandprozessor 26 empfangenen Basisbandsignale sig erzeugen. Die digitalen Signale sig' können eine digitale Version der über die Antenne(n) 42 zu übertragenden Signale sein. Die digitale Senderschaltlogik 30 kann digitale Signale sig' über den Signalpfad 46 ausgeben.
DAC 36 kann einen ersten Satz von Eingängen aufweisen (z. B. einen Satz von LO-Eingängen, die hierin manchmal gemeinsam als LO-Eingang von DAC 36 bezeichnet werden), die rechteckförmige LO-Wellenformen 50 vom LO-Generator 34 über den LO-Pfad 48 empfangen. DAC 36 kann auch einen zweiten Satz von Eingängen aufweisen (z. B. einen Satz von Signaleingängen, die hierin manchmal gemeinsam als der Signaleingang von DAC 36 bezeichnet werden), die digitale Signale sig' über den Signalpfad 46 empfangen. DAC 36 kann digitale Signale sig' in die analoge Domäne umwandeln und die entsprechenden Hochfrequenzsignale (z. B. Hochfrequenzsignale sigrf) unter Verwendung rechteckförmiger LO-Wellenformen 50 aufbauen. DAC 36 kann diese Hochfrequenzsignale auf dem Ausgangspfad 52 ausgeben.
Die digitale Senderschaltlogik 30 kann zum Beispiel unter Verwendung einer mehrphasigen Architektur oder einer polaren Architektur implementiert werden. In der mehrphasigen Architektur wird jeder Abtastpunkt der digitalen Signale sig' durch einen ersten Basisvektor $\overset{⇀}{B V_{1}} = (n_{1}, θ_{1})$
und durch einen zweiten Basisvektor $\overset{⇀}{B V_{2}} = (n_{2}, θ_{2})$
dargestellt, wobei n₁ der Betrag des ersten Basisvektors ist, θ₁ die Phase des ersten Basisvektors ist, n₂ der Betrag des zweiten Basisvektors ist und θ₂ die Phase des zweiten Basisvektors ist. Die Phasendifferenz zwischen den ersten und den zweiten Basisvektors kann gleich ±360°/M sein, wobei M die Anzahl der verwendeten Phasen ist. Wenn zum Beispiel die digitale Senderschaltlogik 30 vier Phasen (M = 4) verwendet, beträgt die Phasendifferenz ±90°. Wenn die digitale Senderschaltlogik 30 acht Phasen (M = 8) verwendet, beträgt die Phasendifferenz ebenfalls ±45°. Im Allgemeinen kann jede beliebige Anzahl von Phasen verwendet werden. In der polaren Architektur wird jeder Abtastpunkt der digitalen Signale sig' durch eine entsprechende (polare) Amplitude A und (polare) Phase θ in der komplexen Ebene dargestellt.
Um eine Phasendrehung auf einer rechteckförmigen LO-Wellenform zu erzeugen, wird die Wellenform selbst um eine bestimmte Zeit τ = θ/ω verzögert, wobei ω die Winkelfrequenz der Wellenform ist. Während die rechteckförmige LO-Wellenform vom LO-Generator 34 mit einer Grundfrequenz erzeugt wird, enthält die Wellenform auch Oberwellen höherer Ordnung der Grundfrequenz (hierin manchmal als LO-Oberwellen bezeichnet). Die Phasendrehung wird daher bei jeder der LO-Oberwellen noch größer sein, was zu bandbreitenexpandierenden Selbststörern bei den LO-Oberwellen führt.
In dem Beispiel, in dem die digitale Senderschaltlogik 30 eine mehrphasige Architektur verwendet, wird das Hochfrequenzsignal in Abhängigkeit von der Zeit (RF_out(t)), das vom DAC 36 unter Verwendung rechteckförmiger LO-Wellenformen 50 bei Hochfrequenzen (z. B. Hochfrequenzsignale sigrf) aufgebaut wird, mathematisch durch Gleichung 1 beschrieben. $R F_{o u t} (t) = n_{1} (t) \times L O (t + τ_{1} (t)) + n_{2} (t) \times L O (t + τ_{2} (t))$
In Gleichung 1 beschreibt LO(t + τ₁(t)) eine rechteckförmige LO-Wellenform in Abhängigkeit von der Zeit mit einer Phasenverschiebung, die aus den rechteckförmigen LO-Wellenformen 50 durch die Phase des ersten Basisvektors $\overset{⇀}{B V_{1}}$
ausgewählt wird, und beschreibt LO(t + τ₂(t)) eine rechteckförmige LO-Wellenform in Abhängigkeit von der Zeit mit einer Phasenverschiebung, die aus den rechteckförmigen Wellenformen 50 durch die Phase des zweiten Basisvektors $\overset{⇀}{B V_{2}}$
ausgewählt wird.
Die Terme LO(t + τ₁(t)) und LO(t + τ₂(t)) können als Summen von Kosinus aufgefasst werden, und Gleichung 1 kann in Gleichung 2 umgeschrieben werden. $\begin{matrix} R F_{o u t} (t) = n_{1} (t) \times \frac{4}{π} [cos (ω t + θ_{1} (t)) - \frac{1}{3} cos (3 ω t + 3 θ_{1} (t)) + \frac{1}{5} cos (5 ω t + \\ 5 θ_{1} (t)) + K 1] + n_{2} (t) \times \frac{4}{π} [cos (ω t + θ_{2} (t)) - \frac{1}{3} cos (3 ω t + 3 θ_{2} (t)) + \frac{1}{5} cos (5 ω t + \\ 5 θ_{2} (t)) + K 2] \end{matrix}$
In Gleichung 2 schließt K1 die Terme höherer Ordnung aus der Expansion von LO(t + τ₁(t)) ein und K2 schließt die Terme höherer Ordnung aus der Expansion von LO(t + τ₂(t)) ein.
Gleichung 2 kann in komplexer Form als Gleichung 3 umgeschrieben werden. $\begin{matrix} R F_{o u t} (t) = \frac{4}{π} R {[n_{1} (t) exp (j θ_{1} (t)) + n_{2} (t) exp (j θ_{2} (t))] \times exp (j ω t)} - \frac{1}{3} \times \\ \frac{4}{π} ℜ {[n_{1} (t) exp (j 3 θ_{1} (t)) + n_{2} (t) exp (j 3 θ_{2} (t))] \times exp (j 3 ω t)} + \frac{1}{5} \times \\ \frac{4}{π} ℜ {[n_{1} (t) exp (j 5 θ_{1} (t)) + n_{2} (t) exp (j 5 θ_{2} (t))] \times exp (j 5 ω t)} + K 3 (3) \end{matrix}$
In Gleichung 3 gibt der Operator ℜ{} die reelle Komponente seines Arguments an, $j = \sqrt{- 1},$
und K3 schließt die Terme höherer Ordnung der Expansion in komplexer Form ein. Aus Gleichung 3 geht hervor, dass das Argument des Grundterms [n₁(t) exp(jθ₁(t)) + n₂(t) exp(jθ₂(t))] × exp(jωt) das interessierende Signal (SOI) mit der Grundfrequenz der rechteckförmigen LO-Wellenform darstellt, während die Argumente des ersten und zweiten harmonischen Terms [n₁(t) exp(j3θ₁(t)) + n₂(t) exp(j3θ₂(t))] × exp(j3ωt) und [n₁(t) exp(j5θ₁(t)) + n₂(t) exp(j5θ₂(t))] × exp(j5ωt) die erzeugten Selbststörungen an den dritten und fünften LO-Oberwellen darstellen. Im Allgemeinen kann es auch Selbststörungen durch die Terme höherer Ordnung K3 geben.
Das interessierende Signal selbst ist im Basisband diskret und wird dann auf eine trägergeteilte Rate hochabgetastet und durch das Halteverhalten nullter Ordnung des DAC 36 in ein kontinuierliches Signal umgewandelt. Da digitalen Sendern ein Basisbandsignalrekonstruktionsfilter, wie beispielsweise ein Tiefpassfilter, fehlt, können die Wiederholungsrepliken der Selbststörer bei den LO-Oberwellen (z. B. die Wiederholungsrepliken der Argumente des ersten und zweiten harmonischen Terms aus Gleichung 3 nach der Umwandlung durch den DAC 36) unerwünschterweise auf die Trägerfrequenz der von dem Hochfrequenzsender 28 ausgegebenen Hochfrequenzsignale (z. B. der Trägerfrequenz der Hochfrequenzsignale sigrf) treffen. Die Wiederholungsrepliken können sich zum Beispiel als Artefakte in den vom DAC 36 ausgegebenen analogen Signalen manifestieren, was zu unerwünschten Verzerrungen der Hochfrequenzsignale führen kann (z. B. Verschlechterung des Fehlervektorbetrags (EVM) und/oder spektrales Nachwachsen), welche die gesamte Hochfrequenzleistung der Drahtlos-Schaltlogik 24 einschränken.
Bei einer mehrphasigen Architektur mit vier Phasen (M = 4) können zum Beispiel die LO-Oberwellen dritter, siebter, elfter und höherer Ordnung Selbststörer aus dem Bild des interessierenden Signals erzeugen, wobei die Wiederholungsrepliken der Selbststörer auf die Trägerfrequenz der Hochfrequenzsignale treffen und eine EVM-Verschlechterung der Hochfrequenzsignale verursachen. Ein anderes Beispiel wäre, dass die LO-Oberwelle dritter Ordnung bei einer mehrphasigen Architektur mit acht Phasen (M = 8) einen erweiterten Selbststörer mit dreifacher Bandbreite erzeugen kann, der eine Wiederholungsreplik aufweist, die auf die Trägerfrequenz trifft, um EVM-Verschlechterung und spektrales Nachwachsen zu verursachen, wobei die LO-Oberwelle fünfter Ordnung ein Bild eines erweiterten Selbststörers mit dreifacher Bandbreite erzeugen kann, das eine Wiederholungsreplik aufweist, die auf die Trägerfrequenz trifft, um EVM-Verschlechterung und spektrales Nachwachsen zu verursachen, wobei die LO-Oberwelle siebter Ordnung einen Selbststörer aus dem Bild des interessierenden Signals erzeugen kann, wobei die Wiederholungsreplik des Selbststörers auf die Trägerfrequenz trifft, um EVM-Verschlechterung zu verursachen usw.
Um diese Selbststörungseffekte in der digitalen Senderschaltlogik 30 abzuschwächen, kann die digitale Senderschaltlogik 30 eine Schaltlogik zur Unterdrückung von Selbststörungen wie beispielsweise den Selbststörungsunterdrücker 32 einschließen. Der Selbststörungsunterdrücker 32 (hierin manchmal auch als Selbststörungsunterdrückerschaltlogik 32, Selbststörungsunterdrückungsschaltlogik 32 oder Selbststörungsunterdrückungsengine 32 bezeichnet) kann Vorgänge an Basisbandsignalen sig (oder einer Version von Basisbandsignalen sig, die bereits von anderen Komponenten in der digitalen Senderschaltlogik 30 bearbeitet wurden) durchführen, um die digitalen Signale sig' zu erzeugen, die dem DAC 36 über den Signalpfad 46 bereitgestellt werden. Digitale Signale sig' können hierin manchmal als selbststörungskompensierte Signale sig' bezeichnet werden. Die Vorgänge, die der Selbststörungsunterdrücker 32 beim Erzeugen selbststörungskompensierter Signale sig' durchführt, können die Signale so konfigurieren, dass sie spätere Verzerrungen, die durch die auf die Trägerfrequenz der vom DAC 36 ausgegebenen Hochfrequenzsignale sigrf getroffenen Wiederholungsrepliken verursacht werden, ausgleichen. Auf diese Art und Weise können Hochfrequenzsignale sigrf von der EVM-Verschlechterung und spektralem Nachwachsen befreit werden, die durch die vom DAC 36 hergestellten Selbststörungen verursacht werden, wodurch die drahtlose Leistung der Drahtlos-Schaltlogik 24 optimiert wird. Diese Abschwächung der Selbststörung kann vollständig innerhalb der digitalen Domäne (z. B. der digitalen Senderschaltlogik 30) erfolgen, ohne dass zusätzliche sperrige und teure analoge Komponenten zur Abschwächung der Selbststörung im Hochfrequenzsender 28 erforderlich sind.
2 ist ein Schaltplan des Selbststörungsunterdrückers 32 in einem Beispiel, bei dem die digitale Senderschaltlogik 30 in einer mehrphasigen Architektur implementiert ist. In Szenarien, in denen der Selbststörungsunterdrücker 32 unter Verwendung einer mehrphasigen Architektur implementiert ist, kann der Selbststörungsunterdrücker 32 hierin manchmal als mehrphasiger Selbststörungsunterdrücker 32 bezeichnet werden.
Wie in 2 dargestellt, kann der Selbststörungsunterdrücker 32 einen Eingangspfad 56 und einen Ausgangspfad 74 aufweisen. Der Eingangspfad 56 kann über keine, eine oder mehr als eine andere Komponente der digitalen Senderschaltlogik 30 mit dem Basisbandpfad 44 (1) gekoppelt sein. Der Ausgangspfad 74 kann mit dem Signalpfad 46 und damit mit dem Satz von Signaleingängen des DAC 36 über keine, eine oder mehr als eine andere Komponente der digitalen Senderschaltlogik 30 gekoppelt sein.
Der Eingangspfad 56 kann ein interessierendes Signal soi über den Eingangspfad 56 empfangen. Das interessierende Signal soi kann zum Beispiel das interessierende Signal der Basisbandsignale sig sein, die von der digitalen Senderschaltlogik 30 über den Basisbandpfad 44 (1) zur Übertragung über die Antenne(n) 42 empfangen werden. Das interessierende Signal soi kann zum Beispiel drahtlose Daten enthalten, die über die Antenne(n) 42 an eine externe Kommunikationsausrüstung übertragen werden. Das interessierende Signal soi kann vom Selbststörungsunterdrücker 32 in einem In-Phase- und-Quadratur-Phase-Format (I/Q) empfangen werden (z. B. kann der Eingangspfad 56 eine erste Leitung einschließen, welche die In-Phase-Komponente (I) des interessierenden Signals soi überträgt, und eine zweite Leitung, welche die Quadratur-Phase-Komponente (Q) des interessierenden Signals soi überträgt).
Der Selbststörungsunterdrücker 32 kann auf der Grundlage des interessierenden Signals soi ein selbststörungskompensiertes Signal soi' erzeugen. Beim selbststörungskompensierten Signal soi' kann es sich um eine Version des interessierenden Signals soi handeln, die durch den Selbststörungsunterdrücker 32 für nachfolgende Selbststörungen aufgrund von Selbststörungswiederholungsrepliken, die auf die Trägerfrequenz der Hochfrequenzsignale sigrf treffen (1), kompensiert wurde. Das selbststörungskompensierte Signal soi' kann zum Beispiel das selbststörungskompensierte Signal sig' von 1 bilden (z. B. nachdem es alle übrigen Komponenten in der Sendekette der digitalen Senderschaltlogik 30 durchlaufen hat, bevor es dem Satz von Signaleingängen des DAC 36 bereitgestellt wird). Der Selbststörungsunterdrücker 32 kann das selbststörungskompensierte Signal soi' auf den Signalpfad 74 ausgeben. Das selbststörungskompensierte Signal soi' kann im I/Q-Format vorliegen (z. B. kann der Ausgangspfad 74 eine erste Leitung einschließen, welche die gleichphasige (I) Komponente des selbststörungskompensierten Signals soi' überträgt, und eine zweite Leitung, welche die quadraturphasige (Q) Komponente des selbststörungskompensierten Signals soi' überträgt). Das interessierende Signal soi und das selbststörungskompensierte Signal soi' können zum Beispiel auf einer Basisbandfrequenz liegen (z. B. können das interessierende Signal soi und das selbststörungskompensierte Signal soi' Basisbandsignale sein, die später in Funkfrequenzen hochgewandelt werden).
Wie in 2 dargestellt, kann der Selbststörungsunterdrücker 32 einen Mehrphasendecoder wie den Mehrphasendecoder 60, Selbststörungstermgeneratoren 64 (z. B. einen ersten Selbststörungstermgenerator 64-1, einen zweiten Selbststörungstermgenerator 64-2, einen dritten Selbststörungstermgenerator 64-3 usw.), Filter wie Filter mit endlicher Impulsantwort (FIR-Filter) 66 (z. B. ein erster FIR-Filter 66-1, ein zweiter FIR-Filter 66-2, ein dritter FIR-Filter 66-3 usw.), Multiplizierer wie Multiplizierer 68 (z. B. ein erster Multiplizierer 68-1, ein zweiter Multiplizierer 68-2, ein dritter Multiplizierer 68-3 usw.), Addierer wie Addierer 70 und Addierer 72 und Verzögerungsschaltlogik wie Verzögerungsschaltlogik 76 einschließen. Diese Komponenten des Selbststörungsunterdrückers 32 können aus digitaler Logik (z. B. digitalen Logikgattern) in der digitalen Senderschaltlogik 30 gebildet werden (1).
Der Eingang des Mehrphasendecoders 60 kann mit dem Eingangspfad 56 verbunden werden. Der Ausgang des Mehrphasendecoders 60 kann über den Pfad 62 mit den Eingängen der Selbststörungstermgeneratoren 64 gekoppelt werden (z. B. können die Selbststörungstermgeneratoren 64 über den Mehrphasendecoder 60 parallel mit dem Eingangspfad 56 gekoppelt werden). Der Ausgang jedes Selbststörungstermgenerators 64 kann mit dem Eingang eines entsprechenden FIR-Filters 66 gekoppelt werden (z. B. können die Selbststörungstermgeneratoren 64 zwischen dem Mehrphasendecoder 60 und den FIR-Filtern 66 im Selbststörungsunterdrücker 32 gekoppelt oder zwischengeschaltet werden). Der Ausgang jedes FIR-Filters 66 kann mit dem Eingang eines entsprechenden Multiplizierers 68 gekoppelt werden (z. B. können FIR-Filter 66 in Reihe zwischen Selbststörungstermgeneratoren 64 und Multiplizierern 68 im Selbststörungsunterdrücker 32 gekoppelt oder zwischengeschaltet werden). Der Ausgang jedes Multiplizierers 68 kann mit dem Eingang des Addierers 70 gekoppelt sein (z. B. können Multiplizierer 68 zwischen FIR-Filtern 66 und dem Addierer 70 im Selbststörungsunterdrücker 32 gekoppelt oder zwischengeschaltet sein). Mit anderen Worten, Selbststörungstermgeneratoren 64, FIR-Filter 66 und Multiplizierer 68 können parallel zwischen Eingangspfad 56 und Addierer 70 gekoppelt werden. Der Ausgang des Addierers 70 kann mit einem ersten Eingang des Addierers 72 gekoppelt sein (z. B. kann der Addierer 70 zwischen den Multiplizierern 68 und dem Addierer 72 im Selbststörungsunterdrücker 32 gekoppelt oder zwischengeschaltet sein). Der Selbststörungsunterdrücker 32 kann einen Umgehungspfad wie den Umgehungspfad 58 aufweisen, der zwischen den Eingangspfad 56 und einen zweiten Eingang des Addierers 72 gekoppelt ist. In den Umgehungspfad 58 kann eine Verzögerungsschaltlogik 76 zwischengeschaltet werden. Der Ausgang des Addierers 72 kann mit dem Ausgangspfad 74 gekoppelt werden.
Der Mehrphasendecoder 60 (hierin manchmal auch als Mehrphasendecoderschaltlogik 60, 1/Q-zu-Mehrphasendecoder 60 oder I/Q-zu-Mehrphasendecoderschaltlogik 60 bezeichnet) kann das interessierende Signal soi im I/Q-Format über den Eingangspfad 56 empfangen. Der Mehrphasendecoder 60 kann das interessierende Signal soi decodieren, um das interessierende Signal vom I/Q-Format in ein mehrphasiges Format umzuwandeln. Im mehrphasigen Format wird jeder Abtastpunkt des interessierenden Signals soi durch einen ersten Basisvektor $\overset{⇀}{B V_{1}} = (n_{1}, θ_{1})$
und einen zweiten Basisvektor $\overset{⇀}{B V_{2}} = (n_{2}, θ_{2})$
dargestellt. Für jeden Abtastpunkt des interessierenden Signals soi kann der Mehrphasendecoder 60 einen ersten Basisvektor $\overset{⇀}{B V_{1}}$
und einen zweiten Basisvektor $\overset{⇀}{B V_{2}}$
für jeden der Selbststörungstermgeneratoren 64 über den Pfad 62 bereitstellen. Der Einfachheit halber werden die Vorgänge des Selbststörungsunterdrückers 32 im Folgenden in Bezug auf Vorgänge beschrieben, die für einen einzelnen Abtastpunkt des interessierenden Signals soi durchgeführt werden. Die Vorgänge können jedoch im Laufe der Zeit an jedem Abtastpunkt des interessierenden Signals soi durchgeführt werden, um das zeitlich veränderliche selbststörungskompensierte Signal soi' zu erzeugen.
Jeder Selbststörungstermgenerator 64 (hierin manchmal als Selbststörungstermgeneratorschaltungen 64 oder gemeinsam als Selbststörungstermgeneratorschaltlogik 64 bezeichnet) kann einzeln (unabhängig) einen jeweiligen Selbststörungsterm X auf der Grundlage eines ersten Basisvektors $\overset{⇀}{B V_{1}}$
und eines zweiten Basisvektors $\overset{⇀}{B V_{2}}$
erzeugen (z. B. kann Selbststörungstermgenerator 64-1 Selbststörungsterm X1 erzeugen, Selbststörungstermgenerator 64-2 kann Selbststörungsterm X2 erzeugen, Selbststörungstermgenerator 64-3 kann Selbststörungsterm X3 erzeugen usw.). Die Selbststörungsterme X können den FIR-Filtern 66 bereitgestellt werden. Die Selbststörungstermgeneratoren 64 können jeden der Selbststörungsterme X parallel erzeugen.
Der Selbststörungstermgenerator 64-1 kann den Selbststörungsterm X1 als Bild des Grundterms des interessierenden Signals soi erzeugen. Der Selbststörungstermgenerator 64-1 kann daher manchmal als Grundtermbildgenerator 64-1 oder Grundtermbildgeneratorschaltung 64-1 bezeichnet werden. Der Selbststörungstermgenerator 64-1 kann zum Beispiel den Selbststörungsterm X1 (das Bild des Grundterms des interessierenden Signals soi) unter Verwendung der Gleichung X1 = n₁ exp(-jθ₁) + n₂ exp(-jθ₂) erzeugen, wobei n₁ und θ₁ durch den ersten Basisvektor $\overset{⇀}{B V_{1}}$
gegeben sind und wobei n₂ und θ₂ durch den zweiten Basisvektor $\overset{⇀}{B V_{2}}$
gegeben sind, der vom Mehrphasendecoder 60 empfangen wird. Der Selbststörungstermgenerator 64-1 kann den Selbststörungsterm X1 am Eingang des FIR-Filters 66-1 bereitstellen.
Der Selbststörungstermgenerator 64-2 kann den Selbststörungsterm X2 als Selbststörungsterm zweiter Ordnung (SI) des interessierenden Signals soi erzeugen. Der Selbststörungstermgenerator 64-2 kann daher manchmal als SI-Termgenerator zweiter Ordnung 64-2 oder als SI-Termgeneratorschaltung zweiter Ordnung 64-2 bezeichnet werden. Der Selbststörungstermgenerator 64-2 kann zum Beispiel den Selbststörungsterm X2 (den SI-Term zweiter Ordnung des interessierenden Signals soi) unter Verwendung der Gleichung X2 = n₁ exp(j2θ₁) + n₂ exp(j2θ₂) erzeugen. Der Selbststörungstermgenerator 64-2 kann den Selbststörungsterm X2 am Eingang des FIR-Filters 66-2 bereitstellen.
Der Selbststörungstermgenerator 64-3 kann den Selbststörungsterm X3 als das Bild des SI-Terms zweiter Ordnung des interessierenden Signals soi erzeugen. Der Selbststörungstermgenerator 64-3 kann daher manchmal als SI-Term-Bildgenerator zweiter Ordnung 64-3 oder als SI-Term-Bildgeneratorschaltung zweiter Ordnung 64-3 bezeichnet werden. Der Selbststörungstermgenerator 64-3 kann zum Beispiel den Selbststörungsterm X3 (das Bild des SI-Terms zweiter Ordnung des interessierenden Signals soi) unter Verwendung der Gleichung X3 = n₁ exp(-j2θ₁) + n₂ exp(-j2θ₂) erzeugen. Der Selbststörungstermgenerator 64-3 kann den Selbststörungsterm X3 am Eingang des FIR-Filters 66-3 bereitstellen.
Der Selbststörungstermgenerator 64-4 kann den Selbststörungsterm X4 als SI-Term dritter Ordnung des interessierenden Signals soi erzeugen. Der Selbststörungstermgenerator 64-3 kann daher manchmal als SI-Termgenerator dritter Ordnung 64-4 oder als SI-Termgeneratorschaltung dritter Ordnung 64-4 bezeichnet werden. Der Selbststörungstermgenerator 64-4 kann zum Beispiel den Selbststörungsterm X4 (den SI-Term dritter Ordnung des interessierenden Signals soi) unter Verwendung der Gleichung X4 = n₁ exp(j3θ₁) + n₂ exp(j3θ₂) erzeugen. Der Selbststörungstermgenerator 64-4 kann den Selbststörungsterm X4 am Eingang des FIR-Filters 66-4 bereitstellen.
Der Selbststörungstermgenerator 64-5 kann den Selbststörungsterm X5 als das Bild des SI-Terms dritter Ordnung des interessierenden Signals soi erzeugen. Der Selbststörungstermgenerator 64-5 kann daher manchmal als SI-Term-Bildgenerator dritter Ordnung 64-5 oder als SI-Term-Bildgeneratorschaltung dritter Ordnung 64-5 bezeichnet werden. Der Selbststörungstermgenerator 64-5 kann zum Beispiel den Selbststörungsterm X5 (das Bild des SI-Terms dritter Ordnung des interessierenden Signals soi) unter Verwendung der Gleichung X5 = n₁ exp(-j3θ₁) + n₂ exp(-j3θ₂) erzeugen. Der Selbststörungstermgenerator 64-5 kann den Selbststörungsterm X5 am Eingang des FIR-Filters 66-5 bereitstellen.
Das Beispiel in 2, in dem der Selbststörungsunterdrücker 32 nur fünf Selbststörungstermgeneratoren 64 zum Erzeugen von Selbststörungstermen X bis zur dritten Ordnung einschließt, dient lediglich der Veranschaulichung. Der Selbststörungsunterdrücker 32 kann auf Wunsch Selbststörungsterme höherer Ordnung X berechnen. Im Allgemeinen kann der Selbststörungsunterdrücker 32 eine beliebige Anzahl von Selbststörungstermen X erzeugen (z. B. kann der Selbststörungsunterdrücker 32 mehr oder weniger als fünf Selbststörungstermgeneratoren 64, FIR-Filter 66 und Multiplizierer 68 einschließen).
FIR-Filter 66 können Selbststörungsterme X filtern, um gefilterte Selbststörungsterme X' (hierin manchmal als gefilterte Terme X' bezeichnet) herzustellen. Zum Beispiel kann der FIR-Filter 66-1 den Selbststörungsterm X1 filtern, um den gefilterten Term X1' zu erzeugen (z. B. den gefilterten Selbststörungsterm X1'). FIR-Filter 66-1 kann den gefilterten Term X1' an den Multiplizierer 68-1 bereitstellen. FIR-Filter 66-2 kann den Selbststörungsterm X2 filtern, um den gefilterten Term X2' zu erzeugen (z. B. den gefilterten Selbststörungsterm X2'). FIR-Filter 66-2 kann den gefilterten Term X2' an den Multiplizierer 68-2 bereitstellen. FIR-Filter 66-3 kann den Selbststörungsterm X3 filtern, um den gefilterten Term X3' zu erzeugen. FIR-Filter 66-3 kann den gefilterten Term X3' an den Multiplizierer 68-3 bereitstellen. FIR-Filter 66-4 kann den Selbststörungsterm X4 filtern, um den gefilterten Term X4' zu erzeugen. FIR-Filter 66-4 kann den gefilterten Term X4' an den Multiplizierer 68-4 bereitstellen. FIR-Filter 66-5 kann den Selbststörungsterm X5 filtern, um den gefilterten Term X5' zu erzeugen.
FIR-Filter 66-5 kann den gefilterten Term X5' an den Multiplizierer 68-5 bereitstellen. FIR-Filter 66 können parallel gefilterte Terme X' erzeugen. Bei den FIR-Filtern 66 kann es sich zum Beispiel um komplexe FIR-Filter handeln. Falls gewünscht, kann der von den FIR-Filtern 66 durchgeführte Filtervorgang zwischen den Selbststörungsunterdrückungstermen X1-X5 leicht variieren. Beim Erzeugen gefilterter Terme X' können die FIR-Filter 66 eine sinc-Antwort eines Haltevorgangs nullter Ordnung auf die von den Selbststörungstermgeneratoren 64 empfangenen Selbststörungstermen X implementieren, um ein Beispiel zu nennen.
Multiplizierer 68 können gefilterte Terme X' mit entsprechenden komplexen Koeffizienten C multiplizieren (skalieren), um skalierte Terme X'' herzustellen (die hierin manchmal als skalierte gefilterte Selbststörungsterme X'' bezeichnet werden). Zum Beispiel kann der Multiplizierer 68-1 den gefilterten Term X1' mit einem ersten komplexen Koeffizienten C₁ multiplizieren (skalieren), um den skalierten Term X1'' zu erzeugen. Multiplizierer 68-1 kann den skalierten Term X1'' am Eingang des Addierers 70 bereitstellen. Multiplizierer 68-2 kann den gefilterten Term X2' mit einem zweiten komplexen Koeffizienten C₂ multiplizieren, um den skalierten Term X2'' zu erzeugen. Multiplizierer 68-2 kann den skalierten Term X2'' am Eingang des Addierers 70 bereitstellen. Multiplizierer 68-3 kann den gefilterten Term X3' mit einem dritten komplexen Koeffizienten C₃ multiplizieren, um den skalierten Term X3'' zu erzeugen. Multiplizierer 68-3 kann den skalierten Term X3'' am Eingang des Addierers 70 bereitstellen. Multiplizierer 68-4 kann den gefilterten Term X4' mit einem vierten komplexen Koeffizienten C₄ multiplizieren, um den skalierten Term X4'' zu erzeugen. Multiplizierer 68-4 kann den skalierten Term X4'' am Eingang des Addierers 70 bereitstellen. Multiplizierer 68-5 kann den gefilterten Term X5' mit einem fünften komplexen Koeffizienten C₅ multiplizieren, um den skalierten Term X5'' zu erzeugen. Multiplizierer 68-5 kann den skalierten Term X5'' am Eingang des Addierers 70 bereitstellen. Die Multiplizierer 68 können parallel skalierte Terme X'' erzeugen. Die komplexen Koeffizienten C₁-C₅ können jeweils unterschiedlich sein, oder zwei oder mehr der komplexen Koeffizienten können gleich sein. Bei den komplexen Koeffizienten C kann es sich zum Beispiel um vorgegebene komplexe Koeffizienten handeln, die während der Entwicklung, Herstellung, Prüfung und/oder Kalibrierung des Hochfrequenzsenders 28 (1) ermittelt werden.
Addierer 70 kann jeden der von den Multiplizierern 68 erhaltenen skalierten Terme X'' addieren, um die Selbststörungsunterdrückungsterme β herzustellen. Addierer 70 kann die Selbststörungsunterdrückungsterme β an einem ersten Eingang des Addierers 72 bereitstellen. Die Verzögerungsschaltlogik 76 im Umgehungspfad 58 kann das interessierende Signal soi (z. B. im I/Q-Format) vom Eingangspfad 56 empfangen. Die Verzögerungsschaltlogik 76 kann dem interessierenden Signal soi eine Zeitverzögerung hinzufügen. Die Zeitverzögerung kann der von den Selbststörungstermgeneratoren 64, den FIR-Filtern 66, den Multiplizierern 68 und/oder dem Addierer 70 bei der Erzeugung der Selbststörungsunterdrückungsterme β verbrauchten Zeit entsprechen oder diese kompensieren. Die Verzögerungsschaltlogik 76 kann das zeitverzögerte interessierende Signal soi an einen zweiten Eingang des Addierers 72 ausgeben. Durch das Verzögern des interessierenden Signals vor dem Bereitstellen des interessierenden Signals an den Addierer 72 kann das interessierende Signal mit den Selbststörungsunterdrückungstermen β zeitlich synchronisiert werden.
Addierer 72 kann die Selbststörungsunterdrückungsterme β zu dem zeitverzögerten interessierenden Signal addieren, um ein selbststörungskompensiertes Signal soi' am Ausgangspfad 74 zu erzeugen. Durch das Addieren der Selbststörungsunterdrückungsterme β zum interessierenden Signal kann die nachfolgende Wirkung von Wiederholungsrepliken der Selbststörer, die nach der Digital-Analog-Wandlung durch den DAC 36 auf die Trägerfrequenz des entsprechenden Hochfrequenzsignals treffen, aufgehoben werden (1). Dies kann dazu dienen, EVM-Verschlechterungen und/oder spektrales Nachwachsen, die durch Selbststörungen in den von DAC 36 ausgegebenen Hochfrequenzsignalen verursacht werden, zu vermindern.
Das Beispiel in 2 ist lediglich veranschaulichend, und falls gewünscht, können auch andere Anordnungen verwendet werden, um den Selbststörungsunterdrücker 32 zu implementieren (unter Verwendung einer mehrphasigen Architektur oder auf andere Art und Weise). In einer anderen geeigneten Anordnung kann der Selbststörungsunterdrücker 32 unter Verwendung einer polaren Architektur implementiert werden. 3 ist ein Schaltplan des Selbststörungsunterdrückers 32 in einem Beispiel, bei dem die digitale Senderschaltlogik 30 und damit der Selbststörungsunterdrücker 32 unter Verwendung einer polaren Architektur implementiert sind. In Szenarien, in denen der Selbststörungsunterdrücker 32 unter Verwendung einer polaren Architektur implementiert ist, kann der Selbststörungsunterdrücker 32 hierin manchmal als polarer Selbststörungsunterdrücker 32 bezeichnet werden.
Wie in 3 dargestellt, kann der Mehrphasendecoder 60 von 2 für den Vorgang in polaren Koordinaten durch einen Polarwandler wie den Polarwandler 78 ersetzt werden. Polarwandler 78 kann das interessierende Signal soi im I/Q-Format über den Eingangspfad 56 empfangen. Polarwandler 78 kann das interessierende Signal vom I/Q-Format in ein Polarformat umwandeln. Im Polarformat wird jeder Abtastpunkt des interessierenden Signals soi durch eine Amplitude A und eine Phase θ dargestellt. Polarkonverter 78 kann zum Beispiel eine Schaltlogik für einen digitalen Koordinatenrotationscomputer (CORDIC) einschließen, der die Umwandlung mit Hilfe eines CORDIC-Algorithmus vornimmt. Polarwandler 78 kann daher manchmal als Polarumwandlungsschaltlogik 78, Polarwandlerschaltlogik 78, 1/Q-zu-Polar-Wandler 78, 1/Q-zu-Polar-Wandlerschaltlogik 78 oder CORDIC-Schaltlogik 78 bezeichnet werden. Polarwandler 78 kann jedem der Selbststörungstermgeneratoren 64 über den Pfad 62 die Amplitude A und die Phase θ bereitstellen.
Jeder Selbststörungstermgenerator 64 kann einzeln (unabhängig) auf der Grundlage der vom Polarwandler 78 empfangenen Amplitude A und Phase θ einen jeweiligen Selbststörungsterm Y erzeugen (z. B. kann der Selbststörungstermgenerator 64-1 den Selbststörungsterm Y1, der Selbststörungstermgenerator 64-2 den Selbststörungsterm Y2, der Selbststörungstermgenerator 64-3 den Selbststörungsterm Y3 usw. erzeugen). Die Selbststörungsterme Y können den FIR-Filtern 66 bereitgestellt werden. Die Selbststörungstermgeneratoren 64 können jeden der Selbststörungsterme Y parallel erzeugen.
Die Vorgänge der FIR-Filter 66, der Multiplizierer 68, des Addierers 70, des Addierers 72 und der Verzögerungsschaltlogik 76 können dieselben sein, die vorstehend im Zusammenhang mit der mehrphasigen Architektur von 2 beschrieben wurden. Die Selbststörungstermgeneratoren 64 können jedoch für die Erzeugung der Selbststörungsterme Y (in polaren Koordinaten) andere Formeln verwenden als für die Erzeugung der Selbststörungsterme X in der mehrphasigen Architektur von 2. Zum Beispiel kann der Selbststörungstermgenerator 64-1 den Selbststörungsterm Y1 (z. B. das Bild des Grundterms des interessierenden Signals soi) unter Verwendung der Gleichung Y1 = A exp(-jθ) erzeugen, der Selbststörungstermgenerator 64-2 kann den Selbststörungsterm Y2 (z. B. den SI-Term zweiter Ordnung des interessierenden Signals soi) unter Verwendung der Gleichung Y2 = A exp(j2θ) erzeugen, der Selbststörungstermgenerator 64-3 kann den Selbststörungsterm Y3 (z. B. das Bild des SI-Terms zweiter Ordnung des interessierenden Signals soi) unter Verwendung der Gleichung Y3 = A exp(-j2θ) erzeugen, der Selbststörungstermgenerator 64-4 kann den Selbststörungsterm Y4 (z. B. den SI-Term dritter Ordnung des interessierenden Signals soi) unter Verwendung der Gleichung Y4 = A exp(j3θ) erzeugen, und der Selbststörungstermgenerator 64-5 kann den Selbststörungsterm Y5 (z. B. das Bild des SI-Terms dritter Ordnung des interessierenden Signals soi) unter Verwendung der Gleichung Y5 = A exp(-j3θ) erzeugen. Auf Wunsch können auch Selbststörungsterme höherer Ordnung erzeugt werden, um selbststörungskompensierte Signale soi' herzustellen. Das Beispiel in 3 ist lediglich veranschaulichend, und falls gewünscht, können auch andere Anordnungen verwendet werden, um den Selbststörungsunterdrücker 32 zu implementieren (unter Verwendung einer polaren Architektur oder auf andere Art und Weise).
4 ist ein Flussdiagramm mit veranschaulichenden Schritten, die von dem Selbststörungsunterdrücker 32 beim Herstellen eines selbststörungskompensierten Signals soi' durchgeführt werden können. Die Schritte von 4 können beispielsweise durchgeführt werden, sobald das interessierende Signal soi vom Selbststörungsunterdrücker 32 über den Eingangspfad 56 (2 und 3) empfangen wird.
In Schritt 80 kann der Selbststörungsunterdrücker 32 das interessierende Signal soi von einem I/Q-Format in Signalterme eines anderen Signalformats umwandeln (z. B. in mehrphasige Basisvektoren oder eine polare Phase und Amplitude). In Szenarien, in denen der Selbststörungsunterdrücker 32 einen Mehrphasendecoder 60 (2) einschließt, kann der Mehrphasendecoder 60 das interessierende Signal soi in einen ersten Basisvektor $\overset{⇀}{B V_{1}}$
und einen zweiten Basisvektor $\overset{⇀}{B V_{2}}$
umwandeln. In Szenarien, in denen der Selbststörungsunterdrücker 32 den Polarwandler 78 (3) einschließt, kann der Polarwandler 78 das interessierende Signal soi in eine entsprechende Amplitude A und Phase θ umwandeln (z. B. können die Basisvektoren oder die polare Amplitude und Phase die Signalterme des unterschiedlichen Formats bilden).
In Schritt 82 können die Selbststörungstermgeneratoren 64 jeweils einzeln einen entsprechenden Selbststörungsterm auf der Grundlage der im Verarbeitungsschritt 80 erzeugten Signalterme des unterschiedlichen Formats erzeugen. Beispielsweise können die Selbststörungstermgeneratoren 64 jeweils einzeln einen entsprechenden Selbststörungsterm auf der Grundlage der ersten und zweiten Basisvektoren (z. B. als Selbststörungsterm X in 2) oder auf der Grundlage der Amplitude A und Phase θ (z. B. als Selbststörungsterm Y in 3) erzeugen. Die Selbststörungstermgeneratoren 64 im Selbststörungsunterdrücker 32 können die Selbststörungsterme parallel erzeugen.
In Schritt 84 können die FIR-Filter 66 die Selbststörungsterme filtern, um entsprechende gefilterte Terme zu erzeugen (z. B. gefilterte Terme X' in 2 oder gefilterte Terme Y' in 3). Beim Erzeugen der gefilterten Terme können die FIR-Filter 66 zum Beispiel eine sinc-Antwort auf einen Haltevorgang nullter Ordnung implementieren.
In Schritt 86 können die Multiplizierer 68 die gefilterten Terme mit den jeweiligen komplexen Koeffizientenwerten C multiplizieren (skalieren), um entsprechende skalierte Terme zu erzeugen (z. B. die skalierten Terme X'' in 2 oder die skalierten Terme Y'' in 3).
In Schritt 88 kann der Addierer 70 die skalierten Terme summieren, um Selbststörungsunterdrückungsterme β zu erzeugen. Addierer 72 kann die Selbststörungsunterdrückungsterme β mit einer zeitverzögerten Version des interessierenden Signals soi summieren, um ein selbststörungskompensiertes Signal soi' zu erzeugen (z. B. kann die Verzögerungsschaltlogik 76 das interessierende Signal soi verzögern, um die zeitverzögerte Version des interessierenden Signals vor, nach, zwischen und/oder gleichzeitig mit einem der Schritte von 4 herzustellen). Das selbststörungskompensierte Signal soi' kann anschließend an andere Komponenten in der digitalen Senderschaltlogik 30 (1) weitergeleitet und über den Signalpfad 46 an den Satz von Signaleingängen des DAC 36 empfangen werden (z. B. als digitale Signale sig' in 1). Die Schritte von 4 können für jeden Abtastpunkt des interessierenden Signals soi wiederholt werden. Nach der Digital-Analog-Wandlung und der Aufwärtswandlung von Hochfrequenzen (z. B. als Hochfrequenzsignale sigrf in 1) kann das selbststörungskompensierte Signal zu keinen oder nur zu vernachlässigbaren Selbststörungswiederholungsrepliken, die auf die Trägerfrequenz der Hochfrequenzsignale treffen, führen. Dadurch können die Hochfrequenzsignale sigrf frei von EVM-Verschlechterung und/oder spektralem Nachwachsen sein, die andernfalls aufgrund von Selbststörungen in den von DAC 36 ausgegebenen Hochfrequenzsignalen hergestellt worden wären.
Der Selbststörungsunterdrücker 32 kann an jeder beliebigen Stelle entlang der Sendekette der digitalen Senderschaltlogik 30 angebracht werden (1). Der Selbststörungsunterdrücker 32 kann beispielsweise in einem Abschnitt der digitalen Senderschaltlogik 30 angeordnet sein, der mit einer relativ niedrigen Abtastrate arbeitet, oder in einem Abschnitt der digitalen Senderschaltlogik 30, der mit einer relativ hohen Abtastrate arbeitet. 5 ist ein Diagramm, das ein Beispiel dafür zeigt, wie der Selbststörungsunterdrücker 32 in einem Abschnitt der digitalen Senderschaltlogik 30 angeordnet werden kann, der mit einer relativ niedrigen Abtastrate betrieben wird. Im Beispiel von 5 ist die digitale Senderschaltlogik 30 unter Verwendung einer mehrphasigen Architektur implementiert. Dies ist lediglich veranschaulichend und im Allgemeinen können die Komponenten der digitalen Sendeschaltlogik 30 so angepasst werden, dass andere Architekturen (z. B. eine polare Architektur usw.) implementiert werden können.
Wie in 5 dargestellt, kann die digitale Senderschaltlogik 30 eine Sendekette digitaler Komponenten einschließen, die entlang des Signalpfads 100 von der Frequenzdomänenverarbeitungsschaltlogik 102 bis zum Satz von Signaleingängen des DAC 36 zwischengeschaltet sind. Die zu übertragenden Signale (z. B. unter Verwendung der Antenne(n) 42 aus 1) können über den Signalpfad 100 übertragen werden. Bei den über den Signalpfad 100 übertragenen Signalen kann es sich um I/Q-Signale handeln (z. B. kann der Signalpfad 100 eine erste Leitung zum Übertragen der gleichphasigen (I) Komponente der Signale und eine zweite Leitung zum Übertragen der quadraturphasigen (Q) Komponente der Signale einschließen). Die Frequenzdomänenverarbeitungsschaltung 102 kann zum Beispiel Basisbandsignale sig vom Basisbandprozessor 26 (1) oder von anderen Stellen im Hochfrequenzsender 28 empfangen.
Die Sendekette der digitalen Senderschaltlogik 30 kann digitale Komponenten einschließen, die in der Frequenzdomäne arbeiten, wie die Frequenzdomänenschaltlogik 90, und digitale Komponenten, die in der Zeitdomäne arbeiten, wie die Zeitdomänenschaltlogik 92. Die Zeitdomänenschaltlogik 92 kann entlang des Signalpfads 100 zwischen die Frequenzdomänenschaltlogik 90 und den DAC 36 zwischengeschaltet werden. Die Frequenzdomänenschaltlogik 90 kann eine Frequenzdomänenschaltlogik 102 und eine Schaltlogik zur inversen schnellen Fouriertransformation 104 einschließen, die mit dem Ausgang der Frequenzdomänenschaltlogik 102 gekoppelt ist.
Zeitdomänenschaltlogik 92 kann eine Crest-Faktor-Reduktionsschaltlogik wie die Crest-Faktor-Reduktionsschaltlogik (CFR) 106, eine Feinverstärkungssteuerschaltlogik wie die Feinverstärkungssteuerschaltlogik 108 (hierin manchmal als Feinverstärkungssteuerung 108 bezeichnet), eine digitale Vorverzerrungsschaltlogik (DPD) 110 (hierin manchmal als digitaler Vorverzerrer 110 bezeichnet), einen Selbststörungsunterdrücker 32, einen Abtastratenwandler wie beispielsweise einen fraktionalen Abtastratenwandler 112 (hierin manchmal als Abtastratenumwandlungsschaltlogik 112 oder fraktionale Abtastratenumwandlungsschaltlogik 112 bezeichnet), einen Ganzzahlinterpolator wie beispielsweise einen Ganzzahlinterpolator 114 (hierin manchmal als Ganzzahlinterpolationsschaltlogik 114 bezeichnet), eine Grobverstärkungssteuerschaltlogik wie beispielsweise eine Grobverstärkungssteuerschaltlogik 116 (hierin manchmal als Grobverstärkungssteuerung 116 bezeichnet), und einen Mehrphasendecoder wie beispielsweise einen Mehrphasendecoder 118.
Der Eingang der CFR-Schaltlogik 106 kann mit dem Ausgang der Frequenzdomänenschaltlogik 90 gekoppelt werden. Der Eingang der Feinverstärkungssteuerschaltlogik 108 kann mit dem Ausgang der CFR-Schaltlogik 106 gekoppelt werden (z. B. kann die CFR-Schaltlogik 106 auf dem Signalpfad 100 zwischen der Frequenzdomänenschaltlogik 90 und der Feinverstärkungssteuerschaltlogik 108 zwischengeschaltet werden). Der Eingang der DPD-Schaltlogik 110 kann mit dem Ausgang der Feinverstärkungssteuerschaltlogik 108 gekoppelt werden (z. B. kann die Feinverstärkungssteuerschaltlogik 108 in den Signalpfad 100 zwischen der CFR-Schaltlogik 106 und der DPD-Schaltlogik 110 zwischengeschaltet werden). Der Eingang des Selbststörungsunterdrückers 32 (z. B. Eingangspfad 56 in 2) kann mit dem Ausgang der DPD-Schaltlogik 110 gekoppelt werden (z. B. kann die DPD-Schaltlogik 110 auf dem Signalpfad 100 zwischen der Feinverstärkungssteuerschaltlogik 108 und dem Selbststörungsunterdrücker 32 zwischengeschaltet sein). Der Eingang des fraktionalen Abtastratenwandlers 112 kann mit dem Ausgang des Selbststörungsunterdrückers 32 gekoppelt sein (z. B. kann der Selbststörungsunterdrücker 32 auf dem Signalpfad 100 zwischen der DPD-Schaltlogik 110 und dem fraktionalen Abtastratenwandler 112 zwischengeschaltet sein). Der Eingang des Ganzzahlinterpolators 114 kann mit dem Ausgang des fraktionalen Abtastratenwandlers 112 gekoppelt sein (z. B. kann der fraktionale Abtastratenwandler 112 auf dem Signalpfad 100 zwischen dem Selbststörungsunterdrücker 32 und dem Ganzzahlinterpolator 114 zwischengeschaltet sein). Der Eingang der Grobverstärkungssteuerschaltlogik 116 kann mit dem Ausgang des Ganzzahlinterpolators 114 gekoppelt sein (z. B. kann der Ganzzahlinterpolator 114 auf dem Signalpfad 100 zwischen dem fraktionalen Abtastratenwandler 112 und der Grobverstärkungssteuerschaltlogik 116 zwischengeschaltet sein). Der Eingang des Mehrphasendecoders 118 kann mit dem Ausgang der Grobverstärkungssteuerschaltlogik 116 gekoppelt werden (z. B. kann die Grobverstärkungssteuerschaltlogik 116 auf dem Signalpfad 100 zwischen dem Ganzzahlinterpolator 114 und dem Mehrphasendecoder 118 zwischengeschaltet sein). Der Ausgang des Mehrphasendecoders 118 kann über den Signalpfad 46 mit dem Satz von Signaleingängen des DAC 36 gekoppelt werden. Der Ausgang des LO-Generators 34 kann über den LO-Pfad 48 mit dem Satz von LO-Eingängen des DAC 36 gekoppelt werden.
Das Beispiel in 5 dient lediglich der Veranschaulichung. Falls gewünscht, können eine oder mehrere dieser Komponenten entlang der Sendekette der digitalen Senderschaltlogik 30 weggelassen werden. Andere digitale Komponenten des Senders können auf dem Signalpfad 100 zwischengeschaltet werden, falls gewünscht. Die Komponenten können auf dem Signalpfad 100 auch in anderer Reihenfolge angeordnet werden.
Die Frequenzdomänenschaltlogik 102 kann an den vom Basisbandprozessor 26 empfangenen Basisbandsignalen (z. B. den Basisbandsignalen sig aus 1) eine Frequenzdomänenverarbeitung durchführen. Die Schaltlogik zur inversen schnellen Fouriertransformation 104 kann an den Signalen einen Vorgang der inversen schnellen Fouriertransformation (IFFT) durchführen, um die Signale von der Frequenzdomäne in die Zeitdomäne umzuwandeln. Die CFR-Schaltlogik 106 kann Vorgänge zur Reduzierung des Crest-Faktors an den Signalen durchführen (z. B. in der Zeitdomäne). Die Feinverstärkungssteuerschaltlogik 108 kann Multiplizierer oder andere Komponenten einschließen, welche die Größe der Signale fein einstellen. Die DPD-Schaltlogik 110 kann digitale Vorverzerrungsvorgänge an den Signalen durchführen. Der Selbststörungsunterdrücker 32 kann Vorgänge zur Selbststörungsunterdrückung (z. B. unter Verwendung der Schritte in 4) an den Signalen (als interessierendes Signal soi) durchführen, um ein selbststörungskompensiertes Signal soi' herzustellen. Der fraktionale Abtastratenwandler 112 kann die Abtastrate des selbststörungskompensierten Signals soi' erhöhen. Im Allgemeinen kann die Abtastrate der Komponenten in der digitalen Senderschaltlogik 30 in Richtung des Pfeils 94 ansteigen.
Der Abschnitt 96 der digitalen Senderschaltlogik 30 vor dem fraktionalen Abtastratenwandler 112 kann mit Abtastraten arbeiten, die unter einer Schwellenabtastrate liegen, während der Abschnitt 98 der digitalen Senderschaltlogik 30 nach dem fraktionalen Abtastratenwandler 112 mit Abtastraten arbeitet, die über der Schwellenabtastrate liegen. Abschnitt 96 der digitalen Senderschaltlogik 30 kann daher hierin manchmal als Abschnitt mit niedriger Abtastrate 96 oder als Schaltlogik mit niedriger Abtastrate 96 der digitalen Senderschaltlogik 30 bezeichnet werden. Abschnitt 98 der digitalen Senderschaltlogik 30 kann hierin manchmal als Abschnitt mit hoher Abtastrate 98 oder als Schaltlogik mit hoher Abtastrate 98 der digitalen Senderschaltlogik 30 bezeichnet werden.
Der Ganzzahlinterpolator 114 kann eine Ganzzahlinterpolation an dem (hochabgetasteten) selbststörungskompensierten Signal soi' durchführen. Die Grobverstärkungssteuerschaltlogik 116 kann Multiplizierer, Bitverschieber oder andere Komponenten einschließen, welche die Größe des selbststörungskompensierten Signals soi' grob einstellen (z. B. mit gröberen Einstellungen als die Feinverstärkungssteuerschaltlogik 108). Der Mehrphasendecoder 118 kann selbststörungskompensierte Signale vom I/Q-Format in ein mehrphasiges Format umwandeln (z. B. als Basisvektoren $\overset{⇀}{B V_{1}} = (n_{1}, θ_{1})$
und $\overset{⇀}{B V_{2}} = (n_{2}, θ_{2}) .$
Die Basisvektoren $\overset{⇀}{B V_{1}}$
und $\overset{⇀}{B V_{2}}$
können dem Satz von Signaleingängen des DAC 36 über den Signalpfad 46 bereitgestellt werden (z. B. als selbststörungskompensierte Signale sig' aus 1).
Der LO-Generator 34 kann rechteckförmigen LO-Wellenformen (z. B. die rechteckförmigen LO-Wellenformen 50 in 1) mit M-fachen Phasen von LO_p1 bis LO_pM herstellen, wobei der Phasenunterschied zwischen benachbarten LO-Wellenformen 360°/M beträgt. Der LO-Generator 34 kann diese M-Phasen von LO-Wellenformen über den LO-Pfad 48 an den Satz von LO-Eingängen des DAC 36 bereitstellen. Der DAC 36 kann auf der Grundlage der vom Mehrphasendecoder 118 empfangenen selbststörungskompensierten Signale und der von der digitalen Senderschaltlogik 30 empfangenen rechteckförmigen LO-Wellenformen 50 am Ausgangspfad 52 analoge (kontinuierliche) Hochfrequenzsignale sigrf (1) erzeugen.
Im Beispiel von 5 befindet sich der Selbststörungsunterdrücker 32 im Abschnitt mit niedriger Abtastrate 96 der digitalen Senderschaltlogik 30 (z. B. ist der fraktionale Abtastratenwandler 112 auf dem Signalpfad 100 zwischen dem Selbststörungsunterdrücker 32 und dem Mehrphasendecoder 118 zwischengeschaltet). Dies ist lediglich veranschaulichend. In einer anderen geeigneten Anordnung kann der Selbststörungsunterdrücker 32 im Abschnitt mit hoher Abtastrate 98 der digitalen Senderschaltlogik 30 (z. B. nach der Abtastratenumwandlung durch den fraktionalen Abtastratenwandler 112) angeordnet sein. 6 ist ein Diagramm, das zeigt, wie der Selbststörungsunterdrücker 32 im Abschnitt mit hoher Abtastrate 98 der digitalen Senderschaltlogik 30 angeordnet sein kann.
Wie in 6 dargestellt, kann der fraktionale Abtastratenwandler 112 in der Sendekette der digitalen Senderschaltlogik 30 vor dem Selbststörungsunterdrücker 32 angeordnet sein. Im Beispiel von 6 ist der Eingang des fraktionalen Abtastratenwandlers 112 mit dem Ausgang der Feinverstärkungssteuerschaltlogik 108 gekoppelt (z. B. kann der Abschnitt mit niedriger Abtastrate 96 der digitalen Senderschaltlogik 30 die Frequenzdomänenschaltlogik 102, die Schaltlogik zur inversen schnellen Fouriertransformation 104, die CFR-Schaltlogik 106 und die Feinverstärkungssteuerschaltlogik 108 einschließen, wohingegen der Abschnitt mit hoher Abtastrate 98 der digitalen Senderschaltlogik 30 den Ganzzahlinterpolator 114, die Grobverstärkungssteuerschaltlogik 116, die DPD-Schaltlogik 110, den Selbststörungsunterdrücker 32 und den Mehrphasendecoder 118 einschließt). Darüber hinaus ist in diesem Beispiel der Eingang der DPD-Schaltlogik 110 mit dem Ausgang der Grobverstärkungssteuerschaltlogik 116 gekoppelt und der Ausgang des Selbststörungsunterdrückers 32 ist mit dem Eingang des Mehrphasendecoders 118 gekoppelt (z. B. kann der Selbststörungsunterdrücker 32 in den Signalpfad 100 zwischen dem fraktionalen Abtastratenwandler 112 und dem Mehrphasendecoder 118 zwischengeschaltet werden). Dieses Beispiel ist lediglich veranschaulichend, und im Allgemeinen können die Komponenten der digitalen Senderschaltlogik 30 in beliebiger Reihenfolge angeordnet werden. Auf Wunsch können auch andere Architekturen verwendet werden, um den Selbststörungsunterdrücker 32 in die digitale Senderschaltlogik 30 zu integrieren.
7 ist ein Diagramm, das zeigt, wie der Selbststörungsunterdrücker 32 die spektrale Leistungsdichte des Hochfrequenzsenders 28 optimieren kann. Wie in 7 dargestellt, stellt die Kurve 120 die spektrale Leistungsdichte (PSD) von Hochfrequenzsignalen, die vom Hochfrequenzsender 28 übertragen werden (z. B. die Hochfrequenzsignale sigrf aus 1), in Abhängigkeit von der Frequenz dar (z. B. wenn die Hochfrequenzsignale mit einer entsprechenden Trägerfrequenz und mit der Bandbreite B übertragen werden), und zwar in einem Szenario, in dem der Selbststörungsunterdrücker 32 weggelassen wird. Wie durch Kurve 120 dargestellt, können die Hochfrequenzsignale eine Spitzen-PSD über die Bandbreite B aufweisen, aber relativ dichte Ausläufer (spektrales Nachwachsen) oberhalb und unterhalb der Bandbreite B aufweisen.
Kurve 122 stellt die PSD der Hochfrequenzsignale dar, wenn der Selbststörungsunterdrücker 32 im Abschnitt mit niedriger Abtastrate 96 der digitalen Senderschaltlogik 30 gebildet wird (5). Wie durch Kurve 122 dargestellt, kann der Selbststörungsunterdrücker 32 im Abschnitt mit niedriger Abtastrate 96 bewirken, dass die Hochfrequenzsignale eine PSD aufweisen, die geringer ist als die PSD, die der Kurve 120 unmittelbar oberhalb und unterhalb der Bandbreite B zugeordnet ist, wie in den Pfeilen 126 dargestellt (z. B. um 10 dB oder mehr).
Die gestrichelte Kurve 124 stellt die PSD der Hochfrequenzsignale dar, wenn der Selbststörungsunterdrücker 32 im Abschnitt mit hoher Abtastrate 98 der digitalen Senderschaltlogik 30 gebildet wird (6). Wie durch die gestrichelte Kurve 124 dargestellt, kann der Selbststörungsunterdrücker 32 im Abschnitt mit hoher Abtastrate 98 dazu führen, dass die Hochfrequenzsignale bei Frequenzen, die noch weiter oberhalb und unterhalb der Bandbreite B liegen, eine PSD aufweisen, die geringer ist als die PSD, die der Kurve 122 zugeordnet ist, wie durch die Pfeile 128 dargestellt (z. B. um 6-9 dB oder mehr). Diese Verbesserungen der spektralen Emission, dargestellt durch die Pfeile 126 und 128, können durch den Betrieb des Selbststörungsunterdrückers 32 hergestellt werden, indem er beispielsweise Selbststörungswiederholungsrepliken des interessierenden Signals davon abhält, auf die Trägerfrequenz zu treffen. Das Beispiel von 7 dient lediglich der Veranschaulichung. Die Kurven 120, 122 und 124 können in der Praxis auch andere Formen aufweisen.
8 ist ein Diagramm, das zeigt, wie der Selbststörungsunterdrücker 32 die EVM-Leistung des Hochfrequenzsenders 28 optimieren kann. Wie in 8 dargestellt, stellt die Kurve 130 den EVM von Hochfrequenzsignalen, die vom Hochfrequenzsender 28 übertragen werden (z. B. die Hochfrequenzsignale sigrf aus 1), in Abhängigkeit vom Symbolindex dar, und zwar in einem Szenario, in dem der Selbststörungsunterdrücker 32 weggelassen wird. Wie durch Kurve 130 dargestellt, können die Hochfrequenzsignale einen relativ hohen EVM aufweisen.
Die Kurve 132 stellt den EVM der Hochfrequenzsignale dar, wenn der Selbststörungsunterdrücker 32 im Abschnitt mit niedriger Abtastrate 96 der digitalen Senderschaltlogik 30 gebildet wird (5). Die gestrichelte Kurve 134 stellt die PSD der Hochfrequenzsignale dar, wenn der Selbststörungsunterdrücker 32 im Abschnitt mit hoher Abtastrate 98 der digitalen Senderschaltlogik 30 gebildet wird (6). Wie durch die Kurven 132 und 134 dargestellt, kann der Selbststörungsunterdrücker 32 bewirken, dass die Hochfrequenzsignale einen EVM aufweisen, der geringer ist als der mit Kurve 130 verbundene EVM, wie durch Pfeil 136 dargestellt (z. B. um 14 dB oder mehr). Das Beispiel von 8 dient lediglich der Veranschaulichung. Die Kurven 130, 132 und 134 können in der Praxis auch andere Formen aufweisen.
Die Verfahren und Abläufe, die vorstehend in Verbindung mit 1-8 beschrieben wurden, können von den Komponenten der Vorrichtung 10 unter Verwendung von Software, Firmware und/oder Hardware (z. B. dedizierter Schaltlogik oder Hardware) durchgeführt werden. Der Softwarecode zum Durchführen dieser Vorgänge kann auf nichtflüchtigen, computerlesbaren Speichermedien (z. B. materiellen computerlesbaren Speichermedien) gespeichert werden, die auf einer oder mehreren Komponenten der Vorrichtung 10 (z. B. der Speicherschaltlogik 16 und/oder der digitalen Senderschaltlogik 30 von 1) gespeichert sind. Der Softwarecode kann manchmal als Software, Daten, Anweisungen, Programmanweisungen oder Code bezeichnet werden. Die nichtflüchtigen computerlesbaren Speichermedien können Laufwerke, nichtflüchtige Speicher wie nichtflüchtige Speicher mit wahlfreiem Zugriff (NVRAM), entfernbare Flash-Laufwerke oder andere entfernbare Medien, andere Arten von Speichern mit wahlfreiem Zugriff usw. einschließen. Die auf den nichtflüchtigen, computerlesbaren Speichermedien gespeicherte Software kann von der Verarbeitungsschaltlogik einer oder mehrerer Komponenten der Vorrichtung 10 ausgeführt werden (z. B. von der Verarbeitungsschaltlogik in der digitalen Senderschaltlogik 30, der Verarbeitungsschaltlogik 18 von 1 usw.). Die Verarbeitungsschaltung kann Mikroprozessoren, zentrale Verarbeitungseinheiten (CPUs), anwendungsspezifische integrierte Schaltungen mit Verarbeitungsschaltlogik oder andere Verarbeitungsschaltlogik einschließen.
Gemäß einer Ausführungsform wird eine elektronische Vorrichtung bereitgestellt, die einen Basisbandprozessor einschließt, der so konfiguriert ist, dass er Basisbandsignale erzeugt, einen digitalen Sender, der mit dem Basisbandprozessor gekoppelt und so konfiguriert ist, dass er die Basisbandsignale empfängt, einen Selbststörungsunterdrücker in dem digitalen Sender, der so konfiguriert ist, dass er selbststörungskompensierte Signale auf der Grundlage von Basisbandsignalen erzeugt, einen Digital-Analog-Wandler (DAC), der mit dem digitalen Sender gekoppelt ist, wobei der DAC einen Signaleingang aufweist, der so konfiguriert ist, dass er die selbststörungskompensierten Signale empfängt, und der DAC so konfiguriert ist, dass er Hochfrequenzsignale auf der Grundlage von selbststörungskompensierten Signalen erzeugt, und eine Antenne, die mit einem Ausgang des DAC gekoppelt und so konfiguriert ist, dass sie die Hochfrequenzsignale sendet.
Gemäß einer anderen Ausführungsform ist ein Generator für einen lokalen Oszillator (LO) so konfiguriert, dass er rechteckförmige LO-Wellenformen erzeugt, der DAC weist LO-Eingänge auf, die so konfiguriert sind, dass sie die rechteckförmigen LO-Wellenformen empfangen, und der DAC ist so konfiguriert, dass er die Hochfrequenzsignale auf der Grundlage von selbststörungskompensierten Signalen und rechteckförmigen LO-Wellenformen erzeugt.
Gemäß einer anderen Ausführungsform weist der DAC eine Anzahl von M LO-Eingänge auf und die rechteckförmigen LO-Wellenformen weisen M Phasen auf.
Gemäß einer anderen Ausführungsform schließt der digitale Sender einen ersten Abschnitt, der mit dem Basisbandprozessor gekoppelt und so konfiguriert ist, dass er mit ersten Abtastraten arbeitet, einen zweiten Abschnitt, der mit dem Signaleingang des DAC gekoppelt und so konfiguriert ist, dass er mit zweiten Abtastraten arbeitet, die größer sind als die ersten Abtastraten, und einen Abtastratenwandler, der zwischen den ersten und zweiten Abschnitten des digitalen Senders gekoppelt ist, ein, wobei der Selbststörungsunterdrücker im ersten Abschnitt des digitalen Senders angeordnet ist.
Gemäß einer anderen Ausführungsform schließt der digitale Sender einen ersten Abschnitt, der mit dem Basisbandprozessor gekoppelt und so konfiguriert ist, dass er mit ersten Abtastraten arbeitet, einen zweiten Abschnitt, der mit dem Signaleingang des DAC gekoppelt und so konfiguriert ist, dass er mit zweiten Abtastraten arbeitet, die größer sind als die ersten Abtastraten, und einen Abtastratenwandler, der zwischen den ersten und zweiten Abschnitten des digitalen Senders gekoppelt ist, ein, wobei der Selbststörungsunterdrücker im zweiten Abschnitt des digitalen Senders angeordnet ist.
Gemäß einer anderen Ausführungsform schließt der Selbststörungsunterdrücker einen Eingangspfad, der so konfiguriert ist, dass er ein den Basisbandsignalen entsprechendes interessierendes Signal empfängt, und Selbststörungstermgeneratoren, die mit dem Eingangspfad parallel gekoppelt und so konfiguriert sind, dass sie Selbststörungsterme auf der Grundlage des interessierenden Signals erzeugen, ein.
Gemäß einer anderen Ausführungsform schließt der Selbststörungsunterdrücker Filter mit endlicher Impulsantwort (FIR-Filter) ein, wobei jedes der FIR-Filter in Reihe mit einem entsprechenden der Selbststörungstermgeneratoren gekoppelt ist und die FIR-Filter so konfiguriert sind, dass sie auf der Grundlage von Selbststörungstermen gefilterte Terme erzeugen.
Gemäß einer anderen Ausführungsform schließt der Selbststörungsunterdrücker Multiplizierer ein, wobei jeder der Multiplizierer in Reihe mit einem entsprechenden FIR-Filter gekoppelt ist und die Multiplizierer so konfiguriert sind, dass sie skalierte Terme durch Multiplizieren der gefilterten Terme mit komplexen Koeffizientenwerten erzeugen.
Gemäß einer anderen Ausführungsform schließt der Selbststörungsunterdrücker einen Addierer ein, der mit den Multiplizierern gekoppelt und so konfiguriert ist, dass er die skalierten Terme summiert, um Selbststörungsunterdrückungsterme zu erzeugen, wobei die Selbststörungstermgeneratoren, die FIR-Filter und die Multiplizierer parallel zwischen dem Addierer und dem Eingangspfad gekoppelt sind.
Gemäß einer anderen Ausführungsform schließt der Selbststörungsunterdrücker einen Ausgangspfad, einen zwischen dem Eingangspfad und dem Ausgangspfad gekoppelten Umgehungspfad, eine auf dem Umgehungspfad zwischengeschaltete Verzögerungsschaltlogik, die so konfiguriert ist, dass sie eine zeitverzögerte Version des interessierenden Signals erzeugt, und einen zusätzlichen Addierer, der einen mit dem Addierer gekoppelten ersten Eingang und einen mit der Verzögerungsschaltlogik gekoppelten zweiten Eingang aufweist, ein, wobei der zusätzliche Addierer so konfiguriert ist, dass er die selbststörungskompensierten Signale auf dem Ausgangspfad erzeugt, indem er die Selbststörungsunterdrückungsterme zu der zeitverzögerten Version des interessierenden Signals addiert.
Gemäß einer anderen Ausführungsform sind die FIR-Filter so konfiguriert, dass sie eine sinc-Antwort eines Haltevorgangs nullter Ordnung implementieren.
Gemäß einer anderen Ausführungsform schließt der Selbststörungsunterdrücker einen Mehrphasendecoder ein, der zwischen den Eingangspfad und die Selbststörungstermgeneratoren gekoppelt ist, wobei der Mehrphasendecoder so konfiguriert ist, dass er das interessierende Signal in erste und zweite Basisvektoren umwandelt, und die Selbststörungstermgeneratoren so konfiguriert sind, dass sie die Selbststörungsterme auf der Grundlage von ersten und zweiten Basisvektoren erzeugen.
Gemäß einer anderen Ausführungsform schließt der Selbststörungsunterdrücker einen Polarwandler ein, der zwischen dem Eingangspfad und den Selbststörungstermgeneratoren gekoppelt ist, wobei der Polarwandler so konfiguriert ist, dass er das interessierende Signal in eine Amplitude und eine Phase umwandelt, und die Selbststörungstermgeneratoren so konfiguriert sind, dass sie die Selbststörungsterme auf der Grundlage der Amplitude und der Phase erzeugen.
Gemäß einer anderen Ausführungsform schließen die parallel mit dem Eingangspfad gekoppelten Selbststörungstermgeneratoren einen ersten Selbststörungstermgenerator ein, der mit einem ersten der FIR-Filter in Reihe gekoppelt und so konfiguriert ist, dass er einen ersten der Selbststörungsterme als ein Bild eines Grundterms des interessierenden Signals erzeugt, der erste FIR-Filter so konfiguriert ist, dass er einen ersten der gefilterten Werte auf der Grundlage des ersten Selbststörungsterms erzeugt, und einen zweiten Selbststörungstermgenerator, der mit einem zweiten der FIR-Filter in Reihe gekoppelt und so konfiguriert ist, dass er einen zweiten der Selbststörungsterme als einen Selbststörungsterm zweiter Ordnung des interessierenden Signals erzeugt, wobei der zweite FIR-Filter so konfiguriert ist, dass er einen zweiten der gefilterten Werte auf der Grundlage des zweiten Selbststörungsterms erzeugt.
Gemäß einer anderen Ausführungsform schließen die parallel mit dem Eingangspfad gekoppelten Selbststörungstermgeneratoren einen dritten Selbststörungstermgenerator, der in Reihe mit einem dritten der FIR-Filter gekoppelt und so konfiguriert ist, dass er einen dritten der Selbststörungsterme als ein Bild des Selbststörungsterms zweiter Ordnung erzeugt, der dritte FIR-Filter so konfiguriert ist, dass er einen dritten der gefilterten Werte auf der Grundlage des dritten Selbststörungsterms erzeugt, einen vierten Selbststörungstermgenerator, der in Reihe mit einem vierten der FIR-Filter gekoppelt und so konfiguriert ist, dass er einen vierten der Selbststörungsterme als einen Selbststörungsterm dritter Ordnung des interessierenden Signals erzeugt, der vierte FIR-Filter so konfiguriert ist, dass er einen vierten der gefilterten Werte auf der Grundlage des vierten Selbststörungsterms erzeugt, und einen fünften Selbststörungstermgenerator ein, der mit einem fünften der FIR-Filter in Reihe gekoppelt und so konfiguriert ist, dass er einen fünften der Selbststörungsterme als ein Bild des Selbststörungsterms dritter Ordnung des interessierenden Signals erzeugt, wobei der fünfte FIR-Filter so konfiguriert ist, dass er einen fünften der gefilterten Werte auf der Grundlage des fünften Selbststörungsterms erzeugt.
Gemäß einer Ausführungsform ist ein Verfahren zum Betreiben eines Selbststörungsunterdrückers an einem digitalen Sender vorgesehen, um ein selbststörungskompensiertes Signal zu erzeugen, das einem Hochfrequenzsignal für die Übertragung durch eine Antenne entspricht, wobei das bereitgestellte Verfahren Folgendes einschließt: mit einer Umwandlungsschaltlogik in dem Selbststörungsunterdrücker, das Umwandeln eines interessierenden Signals von einem In-Phase-Quadratur-Phase-Format (I/Q-Format) in Signalterme eines anderen Formats, mit Selbststörungstermgeneratoren, die parallel zu der Umwandlungsschaltlogik gekoppelt sind, das Erzeugen von Selbststörungstermen des interessierenden Signals auf der Grundlage von Signaltermen des anderen Formats, mit FIR-Filtern, die mit den Selbststörungstermgeneratoren gekoppelt sind, das Filtern der Selbststörungsterme, um gefilterte Terme zu erzeugen, mit Multiplizierern, die mit den FIR-Filtern gekoppelt sind, das Multiplizieren der gefilterten Terme mit komplexen Koeffizientenwerten, um skalierte Terme zu erzeugen, mit einem ersten Addierer, der mit den Multiplizierern gekoppelt ist, das Summieren der skalierten Terme, um Selbststörungsunterdrückungsterme zu erzeugen, mit einer Verzögerungsschaltlogik in dem Selbststörungsunterdrücker, das Erzeugen einer zeitverzögerten Version des interessierenden Signals, und mit einem zweiten Addierer, der mit dem ersten Addierer und der Verzögerungsschaltlogik gekoppelt ist, das Erzeugen des selbststörungskompensierten Signals durch Addieren der Selbststörungsunterdrückungsterme zu der zeitverzögerten Version des interessierenden Signals.
Gemäß einer anderen Ausführungsform schließt das Erzeugen der Selbststörungsterme Folgendes: mit einem ersten der Selbststörungstermgeneratoren, das Erzeugen eines ersten der Selbststörungsterme als ein Bild eines Grundterms des interessierenden Signals, mit einem zweiten der Selbststörungstermgeneratoren parallel mit dem ersten Selbststörungstermgenerator, der den ersten Selbststörungsterm erzeugt, das Erzeugen eines zweiten der Selbststörungsterme als einen Selbststörungsterm zweiter Ordnung des interessierenden Signals und mit einem dritten der Selbststörungstermgeneratoren parallel mit dem ersten Selbststörungstermgenerator, der den ersten Selbststörungsterm erzeugt, und dem zweiten Selbststörungsgenerator, der den zweiten Selbststörungsterm generiert, das Erzeugen eines dritten der Selbststörungsterme als ein Bild des Selbststörungsterms zweiter Ordnung.
Gemäß einer anderen Ausführungsform schließt das Filtern der Selbststörungsterme das Implementieren einer sinc-Antwort auf einen Haltevorgang nullter Ordnung ein.
Gemäß einer Ausführungsform speichert ein nichtflüchtiges computerlesbares Speichermedium ein oder mehrere Programme, die so konfiguriert sind, dass sie von mindestens einem Prozessor auf einer elektronischen Vorrichtung ausgeführt werden können, wobei das eine oder die mehreren Programme Anweisungen einschließen, die, wenn sie von dem mindestens einen Prozessor ausgeführt werden, den mindestens einen Prozessor veranlassen, ein interessierendes Signal von einem In-Phase-Quadratur-Phase-Format (I/Q-Format) in Signalterme eines anderen Formats umzuwandeln, Selbststörungsterme des interessierenden Signals auf der Grundlage von Signaltermen des anderen Formats zu erzeugen, die Selbststörungsterme zu filtern, um gefilterte Terme zu erzeugen, die gefilterten Terme mit komplexen Koeffizientenwerten zu multiplizieren, um skalierte Terme zu erzeugen, die skalierten Terme zu summieren, um Selbststörungsunterdrückungsterme zu erzeugen, eine zeitverzögerte Version des interessierenden Signals zu erzeugen und ein selbststörungskompensiertes Signal zu erzeugen, indem die Selbststörungsunterdrückungsterme zu der zeitverzögerten Version des interessierenden Signals addiert werden.
Gemäß einer anderen Ausführungsform schließt das nichtflüchtige computerlesbare Speichermedium Anweisungen ein, die, wenn sie von dem mindestens einen Prozessor ausgeführt werden, den mindestens einen Prozessor veranlassen, rechteckförmige Wellenformen des lokalen Oszillators (LO) zu erzeugen und ein Hochfrequenzsignal auf der Grundlage des selbststörungskompensierten Signals und der rechteckförmigen LO-Wellenformen zu erzeugen.
Das Vorstehende ist lediglich veranschaulichend, und verschiedene Modifikationen können an den beschriebenen Ausführungsformen vorgenommen werden. Die vorstehenden Ausführungsformen können einzeln oder in einer beliebigen Kombination implementiert werden.
ZITATE ENTHALTEN IN DER BESCHREIBUNG
Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
Zitierte Patentliteratur

US 16/994423 [0001]

Claims

Elektronische Vorrichtung, umfassend: einen Basisbandprozessor, der so konfiguriert ist, dass er Basisbandsignale erzeugt; einen digitalen Sender, der mit dem Basisbandprozessor gekoppelt und zum Empfangen der Basisbandsignale konfiguriert ist; einen Selbststörungsunterdrücker in dem digitalen Sender, der so konfiguriert ist, dass er selbststörungskompensierte Signale auf der Grundlage von Basisbandsignalen erzeugt; einen Digital-Analog-Wandler (DAC), der mit dem digitalen Sender gekoppelt ist, wobei der DAC einen Signaleingang aufweist, der so konfiguriert ist, dass er die selbststörungskompensierten Signale empfängt, und wobei der DAC so konfiguriert ist, dass er Hochfrequenzsignale auf der Grundlage von selbststörungskompensierten Signalen erzeugt; und eine Antenne, die mit einem Ausgang des DAC gekoppelt und so konfiguriert ist, dass sie die Hochfrequenzsignale überträgt.
Elektronische Vorrichtung nach Anspruch 1, die ferner Folgendes umfasst: einen Generator für einen lokalen Oszillator (LO), der so konfiguriert ist, dass er rechteckförmige LO-Wellenformen erzeugt, wobei der DAC LO-Eingänge aufweist, die so konfiguriert sind, dass sie die rechteckförmigen LO-Wellenformen empfangen, und wobei der DAC so konfiguriert ist, dass er die Hochfrequenzsignale auf der Grundlage von selbststörungskompensierten Signalen und den rechteckförmigen LO-Wellenformen erzeugt.
Elektronische Vorrichtung nach Anspruch 2, wobei der DAC eine Anzahl von M LO-Eingängen aufweist und wobei die rechteckförmigen LO-Wellenformen M Phasen aufweisen.
Elektronische Vorrichtung nach Anspruch 3, wobei der digitale Sender Folgendes umfasst: einen ersten Abschnitt, der mit dem Basisbandprozessor gekoppelt und konfiguriert ist, um mit ersten Abtastraten betrieben zu werden; einen zweiten Abschnitt, der mit dem Signaleingang des DAC gekoppelt und konfiguriert ist, um mit zweiten Abtastraten, die größer sind als die ersten Abtastraten, betrieben zu werden; und einen Abtastratenwandler, der zwischen den ersten und den zweiten Abschnitten des digitalen Senders gekoppelt ist, wobei der Selbststörungsunterdrücker im ersten Abschnitt des digitalen Senders angeordnet ist.
Elektronische Vorrichtung nach Anspruch 3, wobei der digitale Sender Folgendes umfasst: einen ersten Abschnitt, der mit dem Basisbandprozessor gekoppelt und konfiguriert ist, um mit ersten Abtastraten betrieben zu werden; einen zweiten Abschnitt, der mit dem Signaleingang des DAC gekoppelt und konfiguriert ist, um mit zweiten Abtastraten, die größer sind als die ersten Abtastraten, betrieben zu werden; und einen Abtastratenwandler, der zwischen den ersten und den zweiten Abschnitten des digitalen Senders gekoppelt ist, wobei der Selbststörungsunterdrücker im zweiten Abschnitt des digitalen Senders angeordnet ist.
Elektronische Vorrichtung nach Anspruch 2, wobei der Selbststörungsunterdrücker Folgendes umfasst: einen Eingangspfad, der so konfiguriert ist, dass er ein den Basisbandsignalen entsprechendes interessierendes Signal empfängt; und Selbststörungstermgeneratoren, die parallel mit dem Eingangspfad gekoppelt und so konfiguriert sind, dass sie Selbststörungsterme auf der Grundlage des interessierenden Signals erzeugen.
Elektronische Vorrichtung nach Anspruch 6, wobei der Selbststörungsunterdrücker Folgendes umfasst: Filter mit endlicher Impulsantwort (FIR-Filter), wobei jedes der FIR-Filter in Reihe mit einem entsprechenden der Selbststörungstermgeneratoren gekoppelt ist und wobei die FIR-Filter so konfiguriert sind, dass sie auf der Grundlage von Selbststörungstermen gefilterte Terme erzeugen.
Elektronische Vorrichtung nach Anspruch 7, wobei der Selbststörungsunterdrücker Folgendes umfasst: Multiplizierer, wobei jeder der Multiplizierer in Reihe mit einem jeweiligen der FIR-Filter gekoppelt ist und wobei die Multiplizierer so konfiguriert sind, dass sie skalierte Terme durch Multiplizieren der gefilterten Terme mit komplexen Koeffizientenwerten erzeugen.
Elektronische Vorrichtung nach Anspruch 8, wobei der Selbststörungsunterdrücker Folgendes umfasst: einen Addierer, der mit den Multiplizierern gekoppelt und so konfiguriert ist, dass er die skalierten Terme summiert, um Selbststörungsunterdrückungsterme zu erzeugen, wobei die Selbststörungstermgeneratoren, die FIR-Filter und die Multiplizierer parallel zwischen dem Addierer und dem Eingangspfad geschaltet sind.
Elektronische Vorrichtung nach Anspruch 9, wobei der Selbststörungsunterdrücker Folgendes umfasst: einen Ausgangspfad; einen Umgehungspfad, der zwischen den Eingangspfad und den Ausgangspfad gekoppelt ist; Verzögerungsschaltlogik, die in den Umgehungspfad zwischengeschaltet und so konfiguriert ist, dass sie eine zeitverzögerte Version des interessierenden Signals erzeugt; und einen zusätzlichen Addierer mit einem ersten Eingang, der mit dem Addierer gekoppelt ist, und einem zweiten Eingang, der mit der Verzögerungsschaltlogik gekoppelt ist, wobei der zusätzliche Addierer so konfiguriert ist, dass er die selbststörungskompensierten Signale auf dem Ausgangspfad erzeugt, indem er die Selbststörungsunterdrückungsterme zu der zeitverzögerten Version des interessierenden Signals addiert.
Elektronische Vorrichtung nach Anspruch 10, wobei die FIR-Filter so konfiguriert sind, dass sie eine sinc-Antwort eines Haltevorgangs nullter Ordnung implementieren.
Elektronische Vorrichtung nach Anspruch 10, wobei der Selbststörungsunterdrücker Folgendes umfasst: einen Mehrphasendecoder, der zwischen den Eingangspfad und die Selbststörungstermgeneratoren gekoppelt ist, wobei der Mehrphasendecoder so konfiguriert ist, dass er das interessierende Signal in erste und zweite Basisvektoren umwandelt, und wobei die Selbststörungstermgeneratoren so konfiguriert sind, dass sie die Selbststörungsterme auf Grundlage der ersten und zweiten Basisvektoren erzeugen.
Elektronische Vorrichtung nach Anspruch 10, wobei der Selbststörungsunterdrücker Folgendes umfasst: einen Polarwandler, der zwischen den Eingangspfad und die Selbststörungstermgeneratoren gekoppelt ist, wobei der Polarwandler so konfiguriert ist, dass er das interessierende Signal in eine Amplitude und eine Phase umwandelt, und wobei die Selbststörungstermgeneratoren so konfiguriert sind, dass sie die Selbststörungsterme auf der Grundlage der Amplitude und der Phase erzeugen.
Elektronische Vorrichtung nach Anspruch 10, wobei die parallel mit dem Eingangspfad gekoppelten Selbststörungstermgeneratoren Folgendes umfassen: einen ersten Selbststörungstermgenerator, der mit einem ersten der FIR-Filter in Reihe gekoppelt und so konfiguriert ist, dass er einen ersten der Selbststörungsterme als ein Bild eines Grundterm des interessierenden Signals erzeugt, wobei der erste FIR-Filter so konfiguriert ist, dass er einen ersten der gefilterten Werte auf der Grundlage des ersten Selbststörungsterms erzeugt; und einen zweiten Selbststörungstermgenerator, der mit einem zweiten der FIR-Filter in Reihe gekoppelt und so konfiguriert ist, dass er einen zweiten der Selbststörungsterme als einen Selbststörungsterm zweiter Ordnung des interessierenden Signals erzeugt, wobei der zweite FIR-Filter so konfiguriert ist, dass er einen zweiten der gefilterten Werte auf der Grundlage des zweiten Selbststörungsterms erzeugt.
Elektronische Vorrichtung nach Anspruch 14, wobei die parallel mit dem Eingangspfad gekoppelten Selbststörungstermgeneratoren Folgendes umfassen: einen dritten Selbststörungstermgenerator, der mit einem dritten der FIR-Filter in Reihe gekoppelt und so konfiguriert ist, dass er einen dritten der Selbststörungsterme als ein Bild des Selbststörungsterms zweiter Ordnung erzeugt, wobei der dritte FIR-Filter so konfiguriert ist, dass er einen dritten der gefilterten Werte auf der Grundlage des dritten Selbststörungsterms erzeugt; einen vierten Selbststörungstermgenerator, der mit einem vierten der FIR-Filter in Reihe gekoppelt und so konfiguriert ist, dass er einen vierten der Selbststörungsterme als einen Selbststörungsterm dritten Ordnung des interessierenden Signals erzeugt, wobei der vierte FIR-Filter so konfiguriert ist, dass er einen vierten der gefilterten Werte auf der Grundlage des vierten Selbststörungsterms erzeugt; und einen fünften Selbststörungstermgenerator, der mit einem fünften der FIR-Filter in Reihe gekoppelt und so konfiguriert ist, dass er einen fünften der Selbststörungsterme als ein Bild des Selbststörungsterms dritter Ordnung des interessierenden Signals erzeugt, wobei der fünfte FIR-Filter so konfiguriert ist, dass er einen fünften der gefilterten Werte auf der Grundlage des fünften Selbststörungsterms erzeugt.