CN114285425B - 一种适用于NI PXle-1092平台的基带信号变频处理方法 - Google Patents

Abstract

本发明公开了一种适用于NI PXle‑1092平台的基带信号变频处理方法，属于信号处理领域。本发明通过并行预处理的方式，信号序列采样率由f_s提升至2f_s，即插值前的直接变频范围由

扩展为±f_s。提高了通信链路中出现频偏混叠的阈值，定频系统整体可用带宽提高了约4.8％，跳频系统整体可用带宽提高了约16％；通过滤波标志进行滤波参数切换，相较于传统系统的非泛用性设计框架，变频模块将更加灵活高效且可在不同系统中复用，同时降低了FPGA板卡LUT资源的消耗。采用LabView终端和FPGA结合的计算方式，终端负责接收目标变频指令并计算对应参数，通过LabView下传至FPGA板卡中，进行变频操作。该处理方式结合了终端的高运算能力和FPGA高时序逻辑性。

Description

一种适用于NI PXle-1092平台的基带信号变频处理方法

技术领域

本发明属于NI PXle-1092平台的基带信号变频处理领域，提出了一种能在固定主时钟频率下，完成可定义中频的变频技术方法。

背景技术

在PXle-1092平台的无线通信系统开发中，常常需要将该平台的信号数据送入其他设备中进行二次处理，信道模拟等过程，以构建完整的通信系统搭建。而不同设备所需要的中频协议不尽相同，这导致在每次平台接入不同设备时，需要编写无泛用性的变频模块来进行匹配，使得整体系统设计缺乏灵活性，且不同接入设备配置时无法复用。

同时，由于该平台是基于FPGA和LabView终端的联合设计框架，其主时钟频率通常较低，根据奈奎斯特采样定理，在匹配高于平台主时钟频率的中频协议时，常会产生较为频繁的频谱混叠，中频位置错误等问题。目前主流解决办法为提高平台主时钟频率，但该方法上限较低，容易进而引发定时冲突问题。

故如何实现在平台较低主频下，完成可定义较高中频的变频协议匹配，使设计方案同时具有对不同设备接入协议的泛用能力，以及在不同中频需求下，通信系统整体的高稳定性，是本发明的设计核心。

发明内容

本发明针对PXle-1092平台变频中存在的缺陷，提出了一种具有自适应能力的可定义中频变频的设计方法。引入自适应滤波完成不同需求中频信号的稳定提取。从而大大降低PXle-1092平台的变频方案设计的冗余度，提升了可变频范围和稳定性。提出了基于并行处理和插值操作的底层架构，协同提升信号的可变频范围；通过实例链路测试结果表明，本方法能够有效替代系统变频模块，且性能无损失。

本发明技术方案为一种适用于NI PXle-1092平台的基带信号变频处理方法，该方法包括：

步骤1、系统主时钟频率为f_s，用户向终端输入期望的目标频点F_MF后，送入变频映射模块，由终端开始对F_MF进行区间判定，得到区间判定结果L_MF，区间判定规则为，0区：0＜F_MF＜f_s，L_MF＝0；1区：f_s＜F_MF＜3f_s，L_MF＝1；2区：3f_s＜F_MF＜5f_s，L_MF＝2，转入步骤2；

步骤2、按照分区结果L_MF对F_MF进行变频映射，得到对应的映射变频值F_IMF后，和系统默认中频F_default做差值计算得到频率偏移量，转控制字模块以C_control位宽的控制字形式输出计算结果F_offset，即：

F_IMF＝|F_MF-f_s*L_MF|，L_MF＝0,1,2

至此，变频映射环节完成，转入步骤3进行滤波切换标志计算；

步骤3、自适应滤波参数切换模块判定F_MF落入的滤波区间，并以此给出滤波切换标志S_filt，即：

终端将参数F_offset，S_filt下发至FPGA板卡中，转入步骤4进行并行插值处理环节；

步骤4、FPGA板卡接收到RRC滤波数据源发来的长度为n信号序列X_RRC后，将其实虚部分离为信号序列X_Irrc和X_Qrrc，对两序列分别进行2倍插值滤波处理，具体插值操作为间隔插0，滤波为0～f_s的低通滤波，得到长度为2n的插值信号X_Iint和X_Qin，转入步骤5；

步骤5、将X_Iint和X_Qin进行间隔拆分操作，得到长度均为n的信号序列X_i1,X_i2,X_q1,X_q2，重新组合为复信号X_Duc1＝X_i1+i*X_q1和X_Duc2＝X_i2+i*X_q2，分别送入两路DUC变频模块进行变频环节，DUC本地载波由直接数字式频率合成器(DDS)产生，默认配置中频为

实际输入变频频点为

的控制字形式，为保证两路信号序列在时域上交错出现，给予第二路DDS一个初始相位配置P_offset：

X_Duc1，X_Duc2通过两路DUC变频后，转入步骤6；

步骤6、对两路变频信号做2输入10输出的5倍插值处理，得到长度为10n的插值序列信号X_inter，至此，并行插值处理环节完成，转入步骤7；

步骤7、根据步骤3得出的滤波参数切换标志S_filt，选择对应的滤波范围，对X_inter进行滤波处理，得到发送端最终信号序列X_trans；由此完成发送端信号处理流程，转入步骤8进行接收端配置；

步骤8、接收端采用和发送端相同的计算流程得到对应参数F_offset，S_filt；并对步骤6,7进行反向处理，完成接收端下变频信号处理；至此，方法结束。

本发明的主要特点在于：第一、通过并行预处理的方式，相较于单路模式，信号序列采样率由f_s提升至2f_s，即插值前的直接变频范围由

扩展为±f_s。提高了通信链路中出现频偏混叠的阈值，定频系统整体可用带宽提高了约4.8％，跳频系统整体可用带宽提高了约16％；第二、提出了自适应滤波对目标变频位置进行信号滤出，并通过滤波标志进行滤波参数切换，相较于传统系统的非泛用性设计框架，变频模块将更加灵活高效且可在不同系统中复用，同时降低了FPGA板卡LUT资源的消耗。第三、采用LabView终端和FPGA结合的计算方式，终端负责接收目标变频指令并计算对应参数，通过LabView下传至FPGA板卡中，进行变频操作。该处理方式结合了终端的高运算能力和FPGA高时序逻辑性。在保证变频系统性能的同时，进一步降低了PXle-1092平台整体资源消耗。且该方式也提供了更多可扩展的通信接口，例如可配合信道模拟器，误码仪等，完成无线通信系统的搭建，测试及验证。本方法能够在PXle-1092平台下自适应调整变频参数，结合FPGA设计和终端计算结果，突破平台自身的时钟限制，达到更高频率范围的中频变频处理。

附图说明

图1为本发明发送端变频处理的整体流程图

图2为变频映射的流程图

图3为自适应滤波参数切换的设计图

图4为全区间测试变频信号频谱图

具体实施方式

下面结合附图和实施例，详述本发明的技术方案。但不应将此理解为本发明上述主体的范围仅限于以下实施例，凡基于本发明内容所实现的技术均属于本发明的范围。

本发明的主要模块如下：

以PXle-1092平台f_s主时钟频率为例，本发明处理的信号为基带RRC滤波后的复信号，定频信号带宽为4MHz，跳频范围为20MHz。主要流程可拆分为3个步骤，分别为：变频映射，并行插值处理和自适应滤波参数切换。

以信号发射端为例，由终端下发期望变频频点F_MF，首先由变频映射模块将该频点映射为f_s内的值，本模块的输出结果将作为输入参数，送入采样率同为f_s的标准DDS(数字正余弦信号发生器)，以产生映射后的基础变频信号F_off，计算公式如下：

本发明提出一种并行预处理的插值方法，以提升数据流的采样率和可变频范围，具体而言，本发明将变频拆分为2路并行预处理和变频后插值两个阶段完成。在本发明接收到RRC成型滤波信号后，先对其进行2路并行预处理，以提升信号的采样率，在跳频范围20MHz时，可变频范围R_Allow为：

(f_s*N)+15≤R_Allow≤f_s*(N+1)-15,N＝0,1,...4

相较于无预处理的可变频范围，系统可用带宽提高了16％。二阶段采用5倍插值操作，以产生对应镜像频谱，扩大变频范围的上限，镜像频谱位置M_p为：

M_p＝F_off+(f_s*N)N＝0,1,...4

同时，输入的期望变频频点将传入自适应滤波参数切换步骤中，决定具体选取的滤波范围和滤波参数。该结果参数将由终端下发至FPGA中，对并行插值处理后的信号进行滤波处理，得到最终的输出信号，完成信号发射端的处理过程。该模块具体将由切换标志S_filt进行控制。

系统参数设置如下：

以PXle-1092平台125MHz系统时钟为例，输入数据为n＝203472长度的RRC成型滤波序列X_RRC，数据采样率f_s＝125MHz，定频数据带宽R_B＝4MHz，跳频范围H_B＝±10MHz，控制字位宽C_control＝24，默认变频F_default＝62.5MHz，目标变频点F_MF＝479MHz。

图1所示是本发明发送端变频处理的整体系统流程。

包括以下步骤：

步骤1、向终端输入目标变频点F_MF＝479MHz后，送入变频映射模块，该模块具体计算流程如图2所示。由终端开始对F_MF进行区间判定，得到区间判定结果L_MF＝2。转入步骤2。

步骤2、按照分区结果L_MF对F_MF进行变频映射，得到对应的映射变频值F_IMF＝21MHz后，和系统默认中频F_default＝62.5MHz做差值计算得到频率偏移量F_shift＝41.5MHz，以24位宽的控制字形式输出计算结果F_offset＝24'd5570036，转入步骤3。

步骤3、图3所示为适应滤波参数切换的设计图，红色区域为不可变频区；绿色为可变频区；蓝色为参数切换分区。终端判定F_MF落入的滤波区间为3区，并以此给出滤波切换标志S_filt＝4，终端将参数F_offset，S_filt下发至FPGA板卡中，转入步骤4。

步骤4、平台的FPGA板卡接收到X_RRC后，进行并行插值处理结构，包含步骤4至步骤6。将其实虚部分离为信号序列X_Irrc和X_Qrrc。对两序列分别进行2倍插值滤波处理，滤波为0～125MHz低通滤波，得到长度为406944的插值信号X_Iint和X_Qin，转入步骤5。

步骤5、将X_Iint和X_Qin进行间隔拆分操作，得到长度均为203472的信号序列X_i1,X_i2,X_q1,X_q2，重组为复信号X_Duc1＝X_i1+i*X_q1和X_Duc2＝X_i2+i*X_q2。分别送入两路DUC变频模块进行上变频。X_Duc1，X_Duc2通过两路DUC变频后，转入步骤6。

步骤6、对两路变频信号做2输入10输出的5倍插值处理，得到长度为2034720的插值序列信号X_inter。至此，并行插值处理环节完成，转入步骤7。

步骤7、根据步骤3得出的滤波参数切换标志S_filt，选择对应的滤波范围为375MHz～500MHz，对X_inter进行滤波处理，得到发送端最终信号序列X_trans。由此完成发送端信号处理流程。

步骤8、切换步骤1中的输入目标变频点F_MF，选取频点为：21MHz，200MHz，320MHz，479MHz，580MHz。每个区间选取一个变频频点，测试全频带覆盖情况，频谱仪观测结果如图4所示。可以观测到，各区间的变频信号中心频点位置准确，信号带宽，幅值相近且未出现波形畸变。即本发明在可变频区间中，均能无损失实现变频功能。

Claims (1)

1.一种适用于NI PXle-1092平台的基带信号变频处理方法，该方法包括：

步骤1、系统主时钟频率为f_s，用户向终端输入期望的目标频点F_MF后，送入变频映射模块，由终端开始对F_MF进行区间判定，得到区间判定结果L_MF，区间判定规则为，0区：0＜F_MF＜f_s，L_MF＝0；1区：f_s＜F_MF＜3f_s，L_MF＝1；2区：3f_s＜F_MF＜5f_s，L_MF＝2，转入步骤2；

步骤2、按照分区结果L_MF对F_MF进行变频映射，得到对应的映射变频值F_IMF后，和系统默认中频F_default做差值计算得到频率偏移量，转控制字模块以C_control位宽的控制字形式输出计算结果F_offset，即：

F_IMF＝|F_MF-f_s*L_MF|，L_MF＝0,1,2

至此，变频映射环节完成，转入步骤3进行滤波切换标志计算；

步骤3、自适应滤波参数切换模块判定F_MF落入的滤波区间，并以此给出滤波切换标志S_filt，即：

终端将参数F_offset，S_filt下发至FPGA板卡中，转入步骤4进行并行插值处理环节；

步骤4、FPGA板卡接收到RRC滤波数据源发来的长度为n信号序列X_RRC后，将其实虚部分离为信号序列X_Irrc和X_Qrrc，对两序列分别进行2倍插值滤波处理，具体插值操作为间隔插0，滤波为0～f_s的低通滤波，得到长度为2n的插值信号X_Iint和X_Qin，转入步骤5；

步骤5、将X_Iint和X_Qin进行间隔拆分操作，得到长度均为n的信号序列X_i1,X_i2,X_q1,X_q2，重新组合为复信号X_Duc1＝X_i1+i*X_q1和X_Duc2＝X_i2+i*X_q2，分别送入两路DUC变频模块进行变频环节，DUC本地载波由直接数字式频率合成器(DDS)产生，默认配置中频为

实际输入变频频点为

的控制字形式，为保证两路信号序列在时域上交错出现，给予第二路直接数字式频率合成器(DDS)一个初始相位配置P_offset：

X_Duc1，X_Duc2通过两路DUC变频后，转入步骤6；

步骤6、对两路变频信号做2输入10输出的5倍插值处理，得到长度为10n的插值序列信号X_inter，至此，并行插值处理环节完成，转入步骤7；

步骤7、根据步骤3得出的滤波参数切换标志S_filt，选择对应的滤波范围，对X_inter进行滤波处理，得到发送端最终信号序列X_trans；由此完成发送端信号处理流程，转入步骤8进行接收端配置；

步骤8、接收端采用和发送端相同的计算流程得到对应参数F_offset，S_filt；并对步骤6,7进行反向处理，完成接收端下变频信号处理；至此，方法结束。

Images