CN105140293A - 薄膜晶体管、goa栅极驱动电路、阵列基板和显示装置 - Google Patents
薄膜晶体管、goa栅极驱动电路、阵列基板和显示装置 Download PDFInfo
- Publication number
- CN105140293A CN105140293A CN201510487758.7A CN201510487758A CN105140293A CN 105140293 A CN105140293 A CN 105140293A CN 201510487758 A CN201510487758 A CN 201510487758A CN 105140293 A CN105140293 A CN 105140293A
- Authority
- CN
- China
- Prior art keywords
- comb teeth
- source electrode
- teeth part
- electrode comb
- drain electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000010409 thin film Substances 0.000 title claims abstract description 61
- 239000000758 substrate Substances 0.000 title abstract 3
- 238000005530 etching Methods 0.000 abstract description 20
- 244000126211 Hericium coralloides Species 0.000 abstract 12
- 239000002184 metal Substances 0.000 description 8
- 238000000034 method Methods 0.000 description 8
- 230000001154 acute effect Effects 0.000 description 3
- 230000009286 beneficial effect Effects 0.000 description 3
- OFIYHXOOOISSDN-UHFFFAOYSA-N tellanylidenegallium Chemical compound [Te]=[Ga] OFIYHXOOOISSDN-UHFFFAOYSA-N 0.000 description 3
- 230000001788 irregular Effects 0.000 description 2
- 239000004973 liquid crystal related substance Substances 0.000 description 2
- 238000000059 patterning Methods 0.000 description 2
- 238000009738 saturating Methods 0.000 description 2
- 238000013461 design Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000002474 experimental method Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000011160 research Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
- H01L29/41725—Source or drain electrodes for field effect devices
- H01L29/41733—Source or drain electrodes for field effect devices for thin film transistors with insulated gate
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Ceramic Engineering (AREA)
- Nonlinear Science (AREA)
- Mathematical Physics (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Optics & Photonics (AREA)
- Liquid Crystal (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Abstract
本发明公开了一种薄膜晶体管、GOA栅极驱动电路、阵列基板和显示装置，涉及显示技术领域，能够解决由刻蚀不均匀引起的源、漏极之间发生短路的问题。其中，所述薄膜晶体管包括同层设置的分别呈梳状的源极和漏极，源极与源极引线连接，源极包括多个第一源极梳齿部以及连接多个第一源极梳齿部的源极梳柄部，漏极包括至少一个第一漏极梳齿部以及连接第一漏极梳齿部的漏极梳柄部；源极还包括第二源极梳齿部，第二源极梳齿部与源极梳柄部连接，且与源极引线连接；漏极还包括位于第二源极梳齿部和邻近第二源极梳齿部的第一源极梳齿部之间的第二漏极梳齿部，第二漏极梳齿部不与漏极梳柄部连接。本发明提供的薄膜晶体管可应用于阵列基板中。
Description
技术领域
本发明涉及显示技术领域，尤其涉及一种薄膜晶体管、GOA栅极驱动电路、阵列基板和显示装置。
背景技术
阵列基板行驱动(GateDriveronArray，简称：GOA)技术是显示装置的栅极驱动技术之一，GOA技术的基本概念是将显示装置的GOA栅极驱动电路集成在阵列基板上，无需外接GOA栅极驱动电路，从而可减小显示装置的边框。
现有技术中，使用GOA技术的阵列基板包括GOA栅极驱动电路，如图1所示，该GOA栅极驱动电路包括薄膜晶体管和源极引线1’，其中，薄膜晶体管包括同层设置的分别呈梳状的源极3’和漏极4’，以及栅极2’；源极3’包括多个梳齿部31’以及与多个梳齿部31’连接的梳柄部32’，漏极4’包括多个梳齿部41’以及与多个梳齿部41’连接的梳柄部42’；源极3’的梳齿部31’和漏极4’的梳齿部41’间隔排列，源极3’的最外侧梳齿部31’与源极引线1’电连接，以为GOA栅极驱动电路充电。
通常，上述源极3’、漏极4’以及源极引线1’同层设置且同时形成，其制作方法包括：形成一层源漏极金属层，经过包括曝光、显影以及刻蚀等步骤的一次构图工艺形成包括源极3’、漏极4’和源极引线1’的图形。其中，在上述刻蚀工艺中，容易产生刻蚀不均匀的问题，造成源极3’的梳齿部31’和漏极4’的梳齿部41’之间发生短路，进而造成源极3’和漏极4’之间发生短路。
发明内容
本发明的目的在于提供一种薄膜晶体管、GOA栅极驱动电路、阵列基板和显示装置，以解决由刻蚀不均匀引起的源、漏极之间发生短路的问题。
为达到上述目的，本发明采用如下技术方案：
一种薄膜晶体管，包括同层设置的分别呈梳状的源极和漏极，所述源极与所述源极引线连接，所述源极包括多个第一源极梳齿部以及连接所述多个第一源极梳齿部的源极梳柄部，所述漏极包括至少一个第一漏极梳齿部以及连接所述第一漏极梳齿部的漏极梳柄部，所述第一源极梳齿部和所述第一漏极梳齿部间隔排列；
所述源极还包括第二源极梳齿部，所述第二源极梳齿部与所述源极梳柄部连接，且与源极引线连接；
所述漏极还包括位于所述第二源极梳齿部和邻近所述第二源极梳齿部的第一源极梳齿部之间的第二漏极梳齿部，所述第二漏极梳齿部不与所述漏极梳柄部连接。
本发明提供的薄膜晶体管具有如上结构，其中源极包括第二源极梳齿部，漏极包括位于第二源极梳齿部和邻近第二源极梳齿部的第一源极梳齿部之间的第二漏极梳齿部，该第二漏极梳齿部不与漏极梳柄部连接，从而当源、漏极的邻近源极引线的梳齿部之间发生短路时，也即第二漏极梳齿部与第二源极梳齿部之间发生短路时，由于第二漏极梳齿部不与漏极梳柄部连接，因而漏极与源极之间不会发生短路，避免了现有技术中源、漏极中邻近源极引线的梳齿部之间发生短路所造成的源极和漏极之间发生短路的问题。
进一步地，本发明还提供了一种GOA栅极驱动电路，该GOA栅极驱动电路包括如上所述的薄膜晶体管和与所述薄膜晶体管的源极连接的源极引线。
进一步地，本发明还提供了一种阵列基板，该阵列基板包括如上所述的GOA栅极驱动电路。
进一步地，本发明还提供了一种显示装置，该显示装置包括如上所述的阵列基板。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为现有技术中薄膜晶体管的平面结构图；
图2为现有技术中薄膜晶体管中源极和漏极之间发生短路的平面结构图；
图3为本发明实施例提供的第一种薄膜晶体管；
图4为本发明实施例提供的第二种薄膜晶体管；
图5为本发明实施例提供的第三种薄膜晶体管。
附图标记说明：
1—源极；11—第一源极梳齿部；12—源极梳柄部；
13—第二源极梳齿部；2—漏极；21—第一漏极梳齿部；
22—漏极梳柄部；23—第二漏极梳齿部；3—源极引线；
4—栅极。
具体实施方式
正如背景技术所述，在制作源极3’、漏极4’和源极引线1’时容易产生刻蚀不均匀的问题，造成源极3’和漏极4’之间短路。发明人经过大量研究和实验发现，造成前述问题的主要原因之一为：在形成源极和漏极的构图工艺中，通常使用浓度均匀的刻蚀溶液刻蚀源漏极金属层，以形成包括源极、漏极和源极引线的图形。在刻蚀溶液的浓度均匀的情况下，同样面积的区域内需要刻蚀的源漏极金属的量会影响刻蚀情况，具体来说，需要刻蚀的源漏极金属的量与所需要的刻蚀离子的量成正比，但是在刻蚀溶液的浓度均匀的情况下，同样面积的区域所对应的刻蚀离子的量是相同的，这就造成同样面积的区域内需要刻蚀的源漏极金属的量越多，刻蚀离子越不够用，越容易在该区域出现刻蚀不透的状况。
具体到现有技术中，如图2所示，在GOA栅极驱动电路中，邻近源极引线1’的区域内需要刻蚀的源漏极金属的量比远离源极引线1’的区域内需要刻蚀的源漏极金属的量多，但是两个区域所对应的刻蚀溶液中的刻蚀离子的量却是相同的，这就造成在刻蚀源漏极金属层过程中，源极3’的邻近源极引线1’的梳齿部和漏极4’的邻近源极引线1’的梳齿部之间的部分区域(如图中虚线所示)容易发生刻蚀不透的问题，从而造成源极3’邻近源极引线1’的梳齿部和漏极4’的邻近源极引线1’的梳齿部之间发生短路，进而造成源极3’和漏极4’之间发生短路。
针对以上引起的源极和漏极之间发生短路的原因，本申请的发明人提出了相应的技术方案，该技术方案通过以下实施例进行说明。
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
实施例一
本发明实施例提供了一种薄膜晶体管，如图3所示，该薄膜晶体管包括同层设置的分别呈梳状的源极1和漏极2，源极1与源极引线3连接，源极1包括多个第一源极梳齿部11以及连接多个第一源极梳齿部11的源极梳柄部12，漏极2包括至少一个第一漏极梳齿部21以及连接第一漏极梳齿部21的漏极梳柄部22，第一源极梳齿部11和第一漏极梳齿部21间隔排列，源极1还包括第二源极梳齿部13，第二源极梳齿部13与源极梳柄部12连接，且与源极引线3连接；漏极2还包括位于第二源极梳齿部13和邻近第二源极梳齿部13的第一源极梳齿部11之间的第二漏极梳齿部23，第二漏极梳齿部23不与漏极梳柄部22连接。
需要说明的是，第一，如图3所示，上述薄膜晶体管还可包括栅极4，该薄膜晶体管可为顶栅型薄膜晶体管或底栅型薄膜晶体管。当薄膜晶体管为顶栅型薄膜晶体管时，栅极4位于源极1和漏极2所在膜层的上方，当薄膜晶体管为底栅型薄膜晶体管时，栅极4位于源极1和漏极2所在膜层的下方。本发明以薄膜晶体管为底栅型薄膜晶体管为例对薄膜晶体管进行说明。
第二，第一源极梳齿部11的数量可为两个或两个以上，第一漏极梳齿部21的数量可为一个或一个以上，第一源极梳齿部11和第一漏极梳齿部21的数量可根据实际需求确定。此外，第二源极梳齿部13和第二漏极梳齿部23的数量可均为一个或多于一个，其数量也可根据实际需求确定。
第三，第一源极梳齿部11和第一漏极梳齿部21可均为条状结构，示例性地，可为矩形、椭圆形或不规则图形，本发明对此不作具体限定。此外，源极梳齿部22和漏极梳齿部32也可均为条状结构，示例性地，可为矩形、椭圆形或不规则图形，本发明对此不作具体限定。示例性地，如图3所示，第一源极梳齿部11的延伸方向与源极梳柄部12的延伸方向相互垂直，相应地，第一漏极梳齿部21的延伸方向与漏极梳柄部22的延伸方向相互垂直；还可为，第一源极梳齿部11的延伸方向与源极梳柄部12的延伸方向之间的夹角呈锐角，相应地，第一漏极梳齿部21的延伸方向与漏极梳柄部22的延伸方向之间的夹角呈锐角。上述形状以及结构可根据实际需要确定。
第四，相对于原有薄膜晶体管，本发明的薄膜晶体管中的第二源极梳齿部13和第二漏极梳齿部23可均为新增梳齿部，即第一源极梳齿部11的数量与原有薄膜晶体管中源极的梳齿部的数量相同，第一漏极梳齿部21的数量与原有薄膜晶体管中漏极的梳齿部的数量相同，第二源极梳齿部13和第二漏极梳齿部23均为在此基础上新增加的梳齿部；此外本发明的薄膜晶体管中的第二源极梳齿部13和第二漏极梳齿部23也可均为原有梳齿部，即第一源极梳齿部11和第二源极梳齿部13的总数量与原有薄膜晶体管中源极的梳齿部的数量相同，第一漏极梳齿部21和第二漏极梳齿部23的总数量与原有薄膜晶体管中漏极的梳齿部的数量相同。为了保持本发明中源极1和漏极2之间的沟道的宽长比与原有沟道的宽长比相同，优选地，第二源极梳齿部13和第二漏极梳齿部23均为新增梳齿部，此时可保持源极1和漏极2之间的沟道的宽长比，从而维持薄膜晶体管的导电性能。
第五，第二源极梳齿部13的形状可参见第一源极梳齿部11的形状，第二漏极梳齿部23的形状可参见第一漏极梳齿部21的形状，需要说明的是，第二漏极梳齿部23的形状可与第一漏极梳齿部21的形状不同，仅需不与漏极梳柄部22连接即可。
第六，薄膜晶体管还包括有源层等膜层，其相关设置可参见现有技术，本发明不再赘述。
在本发明实施例中，当源极1和漏极2的邻近源极引线3的梳齿部之间发生短路时，也即第二源极梳齿部13与第二漏极梳齿部23之间发生短路时，由于第二漏极梳齿部23不与漏极梳柄部22连接，因而漏极2与源极1之间不会发生短路，相对于现有技术中当源、漏极的邻近源极引线的梳齿部之间发生短路时，源极和漏极之间即会发生短路而言，在本发明中，由于漏极2的邻近源极引线3的梳齿部不与漏极2的梳柄部连接，因而即使源级2和漏极2的邻近源极引线3的梳齿部之间发生短路，源极1和漏极2之间也不会发生短路。此外，由于第二源极梳齿部13和第二漏极梳齿部23可为新增梳齿部，因而与现有技术相比，本发明中与漏极2的梳柄部相连的梳齿部的数量可与现有技术中的相同，因而可维持薄膜晶体管的导电性能。
在上述实施例中，可选地，如图4所示，第二漏极梳齿部23可与第二源极梳齿部13连接，或者，第二漏极梳齿部23可与邻近第二源极梳齿部13的第一源极梳齿部11连接，或者，第二漏极梳齿部23可与第二源极梳齿部13连接，且可与邻近第二源极梳齿部13的第一源极梳齿部11连接。由于第二漏极梳齿部23不与漏极梳柄部22连接，因而当源极1和漏极2的邻近源极引线3的梳齿部之间发生短路时，也即第二源极梳齿部13与第二漏极梳齿部23之间发生短路时，漏极2与源极1之间不会发生短路。
此外，在上述实施例中，可选地，如图5所示，第二漏极梳齿部23还可与源极引线3连接。由于第二漏极梳齿部23不与漏极梳柄部22连接，因而当源极1和漏极2的邻近源极引线3的梳齿部之间发生短路时，也即第二源极梳齿部13与第二漏极梳齿部23之间发生短路时，漏极2与源极1之间不会发生短路。。
在上述实施例中，如图3-图5所示，第一源极梳齿部11和第一漏极梳齿部21间隔排列可为，第一源极梳齿部11和第一漏极梳齿部21相互穿插排列。此时，第一源极梳齿部11和第一漏极梳齿部21可平行设置，也可为，第一源极梳齿部11和第一漏极梳齿部21之间的夹角为锐角，优选地，第一源极梳齿部11和第一漏极梳齿部21平行设置，可使在第一源极梳齿部11的延伸方向上，第一源极梳齿部11和第一漏极梳齿部21之间的沟道的宽度相同，从而可提高薄膜晶体管的导电性能。此外，如图3所示，第二源极梳齿部13可与第一源极梳齿部11平行，相应地，第二漏极梳齿部23可与第一漏极梳齿部21平行，且第二漏极梳齿部23位于第二源极梳齿部13和邻近第二源极梳齿部13的第一源极梳齿部11之间。
在上述实施例中，当第一源极梳齿部11和第一漏极梳齿部21平行设置时，任意相邻的第一源极梳齿部11和第一漏极梳齿部21之间的间隔可均相同，也可不相同，优选地，任意相邻的第一源极梳齿部11和第一漏极梳齿部21之间的间隔均相同，可使任意相邻的第一源极梳齿部11和第一漏极梳齿部21之间的沟道宽度均相同，从而可提高薄膜晶体管的导电性能。此外，当第二源极梳齿部13与第二漏极梳齿部23平行设置时，第二源极梳齿部13和第二漏极梳齿部23之间的间隔与第一源极梳齿部11和第一漏极梳齿部21之间的间隔可相同，也可不同，本发明对此不作具体限定。
在上述实施例中，相邻的两个第一源极梳齿部11与源极梳柄部12中位于该相邻的两个第一源极梳齿部11之间的部分可共同构成凹型结构。优选地，在凹型结构中，如图3-图5所示，相邻两个第一源极梳齿部11与源极梳柄部12中位于该相邻的两个第一源极梳齿部之间的部分共同构成U型结构，如此设计，可使沿相邻的两个第一源极梳齿部11和位于其间的源极梳柄部12，源极1和漏极2之间的沟道的宽度均相同，从而可提高薄膜晶体管的导电性能。
需要说明的是，本发明实施例中的薄膜晶体管可应用于液晶显示技术领域或者有机发光显示技术领域，示例性地，可应用于液晶显示装置或有机发光二极管显示装置的阵列基板的GOA栅极驱动电路中，此外还可应用于其它类型的存在同样技术问题的电路或器件中。
本发明实施例还提供了一种GOA栅极驱动电路，该GOA栅极驱动电路包括上述技术方案中的薄膜晶体管以及与薄膜晶体管的源极1连接的源极引线3。由于前述GOA栅极驱动电路包括以上技术方案中的薄膜晶体管，因此前述GOA栅极驱动电路与以上技术方案中的薄膜晶体管具有相同的有益效果，在此不再赘述。
本发明实施例还提供了一种阵列基板，包括上述技术方案所提供的GOA栅极驱动电路。由于该阵列基板包括以上技术方案中的GOA栅极驱动电路，以上技术方案中的GOA栅极驱动电路又包括以上技术方案中的薄膜晶体管，因此该阵列基板与以上技术方案中的薄膜晶体管具有相同的有益效果，在此不再赘述。
需要说明的是，本发明实施例所提供的阵列基板所包括的GOA栅极驱动电路设置在阵列基板的非显示区域。
此外，本发明实施例所提供的阵列基板还包括设置在显示区域中的薄膜晶体管等元件。
本发明实施例还提供了一种显示装置，包括上述技术方案所提供的阵列基板。由于该显示装置包括以上技术方案中的阵列基板，以上技术方案中的阵列基板又包括以上技术方案中的薄膜晶体管，因此该显示装置与以上技术方案中的薄膜晶体管具有相同的有益效果，在此不再赘述。
需要说明的是，本发明实施例所提供的显示装置可为：电子纸、手机、平板电脑、电视机、显示器、笔记本电脑、导航仪等任何具有显示功能的产品或部件。
以上所述，仅为本发明的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应以所述权利要求的保护范围为准。
Claims (10)
1.一种薄膜晶体管，包括同层设置的分别呈梳状的源极和漏极，所述源极与源极引线连接，其特征在于，所述源极包括多个第一源极梳齿部以及连接所述多个第一源极梳齿部的源极梳柄部，所述漏极包括至少一个第一漏极梳齿部以及连接所述第一漏极梳齿部的漏极梳柄部，所述第一源极梳齿部和所述第一漏极梳齿部间隔排列；
所述源极还包括第二源极梳齿部，所述第二源极梳齿部与所述源极梳柄部连接，且与所述源极引线连接；
所述漏极还包括位于所述第二源极梳齿部和邻近所述第二源极梳齿部的第一源极梳齿部之间的第二漏极梳齿部，所述第二漏极梳齿部不与所述漏极梳柄部连接。
2.根据权利要求1所述的薄膜晶体管，其特征在于，所述第二漏极梳齿部与所述第二源极梳齿部连接；或者，
所述第二漏极梳齿部与邻近所述第二源极梳齿部的第一源极梳齿部连接；或者，
所述第二漏极梳齿部与所述第二源极梳齿部连接，且与邻近所述第二源极梳齿部的第一源极梳齿部连接。
3.根据权利要求1所述的薄膜晶体管，其特征在于，所述第二漏极梳齿部与所述源极引线连接。
4.根据权利要求1-3任一项所述的薄膜晶体管，其特征在于，所述第一源极梳齿部、所述第二源极梳齿部、所述第一漏极梳齿部和所述第二漏极梳齿部平行设置。
5.根据权利要求4所述的薄膜晶体管，其特征在于，任意相邻的所述第一源极梳齿部和所述第一漏极梳齿部之间的间隔均相同。
6.根据权利要求4所述的薄膜晶体管，其特征在于，相邻的两个第一源极梳齿部与所述源极梳柄部中位于该相邻的两个第一源极梳齿部之间的部分共同构成U型结构。
7.根据权利要求1所述的薄膜晶体管，其特征在于，所述薄膜晶体管还包括位于所述源极和所述漏极所在膜层的上方或下方的栅极。
8.一种GOA栅极驱动电路，其特征在于，包括如权利要求1-7任一项所述的薄膜晶体管以及与所述薄膜晶体管的源极连接的源极引线。
9.一种阵列基板，其特征在于，包括如权利要求8所述的GOA栅极驱动电路。
10.一种显示装置，其特征在于，包括如权利要求9所述的阵列基板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201510487758.7A CN105140293B (zh) | 2015-08-10 | 2015-08-10 | 薄膜晶体管、goa栅极驱动电路、阵列基板和显示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201510487758.7A CN105140293B (zh) | 2015-08-10 | 2015-08-10 | 薄膜晶体管、goa栅极驱动电路、阵列基板和显示装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN105140293A true CN105140293A (zh) | 2015-12-09 |
| CN105140293B CN105140293B (zh) | 2018-03-27 |
Family
ID=54725580
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201510487758.7A Active CN105140293B (zh) | 2015-08-10 | 2015-08-10 | 薄膜晶体管、goa栅极驱动电路、阵列基板和显示装置 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN105140293B (zh) |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111179765A (zh) * | 2018-11-12 | 2020-05-19 | 惠科股份有限公司 | 显示面板及显示装置 |
| WO2020098048A1 (zh) * | 2018-11-12 | 2020-05-22 | 惠科股份有限公司 | 显示面板和显示装置 |
| WO2020252927A1 (zh) * | 2019-06-21 | 2020-12-24 | 深圳市华星光电半导体显示技术有限公司 | 薄膜晶体管及 goa 电路 |
| CN112925139A (zh) * | 2021-03-29 | 2021-06-08 | 绵阳惠科光电科技有限公司 | 一种驱动电路的控制开关、阵列基板和显示面板 |
| CN112925135A (zh) * | 2021-03-29 | 2021-06-08 | 绵阳惠科光电科技有限公司 | 一种驱动电路的控制开关、阵列基板和显示面板 |
| CN112925137A (zh) * | 2021-03-29 | 2021-06-08 | 绵阳惠科光电科技有限公司 | 一种驱动电路的控制开关、阵列基板和显示面板 |
| CN112925136A (zh) * | 2021-03-29 | 2021-06-08 | 绵阳惠科光电科技有限公司 | 一种驱动电路的控制开关、阵列基板和显示面板 |
| CN112925138A (zh) * | 2021-03-29 | 2021-06-08 | 绵阳惠科光电科技有限公司 | 一种驱动电路的控制开关、阵列基板和显示面板 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101359720A (zh) * | 2007-07-30 | 2009-02-04 | 精工爱普生株式会社 | 有机晶体管及有源矩阵基板 |
| TW200929146A (en) * | 2007-12-26 | 2009-07-01 | Au Optronics Corp | Gate driver-on-array and display panel |
| TW201205531A (en) * | 2010-07-29 | 2012-02-01 | Au Optronics Corp | Active device array substrate, display panel and repair method |
| CN104091830A (zh) * | 2014-06-20 | 2014-10-08 | 京东方科技集团股份有限公司 | 一种薄膜晶体管及其修复方法、goa电路及显示装置 |
-
2015
- 2015-08-10 CN CN201510487758.7A patent/CN105140293B/zh active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101359720A (zh) * | 2007-07-30 | 2009-02-04 | 精工爱普生株式会社 | 有机晶体管及有源矩阵基板 |
| TW200929146A (en) * | 2007-12-26 | 2009-07-01 | Au Optronics Corp | Gate driver-on-array and display panel |
| TW201205531A (en) * | 2010-07-29 | 2012-02-01 | Au Optronics Corp | Active device array substrate, display panel and repair method |
| CN104091830A (zh) * | 2014-06-20 | 2014-10-08 | 京东方科技集团股份有限公司 | 一种薄膜晶体管及其修复方法、goa电路及显示装置 |
Cited By (19)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111179765A (zh) * | 2018-11-12 | 2020-05-19 | 惠科股份有限公司 | 显示面板及显示装置 |
| WO2020098048A1 (zh) * | 2018-11-12 | 2020-05-22 | 惠科股份有限公司 | 显示面板和显示装置 |
| WO2020098034A1 (zh) * | 2018-11-12 | 2020-05-22 | 惠科股份有限公司 | 显示面板及显示装置 |
| CN111244124A (zh) * | 2018-11-12 | 2020-06-05 | 惠科股份有限公司 | 显示面板及显示装置 |
| CN111244124B (zh) * | 2018-11-12 | 2021-09-03 | 惠科股份有限公司 | 显示面板及显示装置 |
| WO2020252927A1 (zh) * | 2019-06-21 | 2020-12-24 | 深圳市华星光电半导体显示技术有限公司 | 薄膜晶体管及 goa 电路 |
| CN112925136A (zh) * | 2021-03-29 | 2021-06-08 | 绵阳惠科光电科技有限公司 | 一种驱动电路的控制开关、阵列基板和显示面板 |
| CN112925137A (zh) * | 2021-03-29 | 2021-06-08 | 绵阳惠科光电科技有限公司 | 一种驱动电路的控制开关、阵列基板和显示面板 |
| CN112925135A (zh) * | 2021-03-29 | 2021-06-08 | 绵阳惠科光电科技有限公司 | 一种驱动电路的控制开关、阵列基板和显示面板 |
| CN112925138A (zh) * | 2021-03-29 | 2021-06-08 | 绵阳惠科光电科技有限公司 | 一种驱动电路的控制开关、阵列基板和显示面板 |
| CN112925139A (zh) * | 2021-03-29 | 2021-06-08 | 绵阳惠科光电科技有限公司 | 一种驱动电路的控制开关、阵列基板和显示面板 |
| WO2022206078A1 (zh) * | 2021-03-29 | 2022-10-06 | 绵阳惠科光电科技有限公司 | 驱动电路的控制开关、阵列基板和显示面板 |
| CN112925137B (zh) * | 2021-03-29 | 2023-03-10 | 绵阳惠科光电科技有限公司 | 一种驱动电路的控制开关、阵列基板和显示面板 |
| CN112925136B (zh) * | 2021-03-29 | 2023-03-10 | 绵阳惠科光电科技有限公司 | 一种驱动电路的控制开关、阵列基板和显示面板 |
| JP2023526571A (ja) * | 2021-03-29 | 2023-06-22 | 綿陽恵科光電科技有限公司 | 駆動回路の制御スイッチ、アレイ基板及び表示パネル |
| EP4106010A4 (en) * | 2021-03-29 | 2023-08-30 | Mianyang Hkc Optoelectronics Technology Co., Ltd | CONTROL SWITCH FOR DRIVER, MATRIX SUBSTRATE AND DISPLAY PANEL |
| EP4113204A4 (en) * | 2021-03-29 | 2023-09-27 | Mianyang Hkc Optoelectronics Technology Co., Ltd | CONTROL SWITCH FOR DRIVER CIRCUIT, NETWORK SUBSTRATE AND DISPLAY SCREEN |
| JP7372476B2 (ja) | 2021-03-29 | 2023-10-31 | 綿陽恵科光電科技有限公司 | 駆動回路の制御スイッチ、アレイ基板及び表示パネル |
| CN112925135B (zh) * | 2021-03-29 | 2024-03-15 | 绵阳惠科光电科技有限公司 | 一种驱动电路的控制开关、阵列基板和显示面板 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN105140293B (zh) | 2018-03-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN105140293A (zh) | 薄膜晶体管、goa栅极驱动电路、阵列基板和显示装置 | |
| US9995976B2 (en) | Array substrate and manufacturing method thereof, display panel and display device | |
| US9568761B2 (en) | Array substrate, liquid crystal display panel and liquid crystal display device | |
| US9261750B2 (en) | Array substrate, method for fabricating the same and liquid crystal panel | |
| EP3076437B1 (en) | Thin film transistor and manufacturing method thereof | |
| CN102655175B (zh) | Tft、阵列基板及显示装置、制备该tft的掩模板 | |
| US8502945B2 (en) | Array substrate of fringe field switching mode liquid crystal display panel and method of manufacturing the same | |
| US9502575B2 (en) | Oxide thin film transistor array substrate having transparent connection structure connecting source electrode and data line of oxide TFT and display panel including the same | |
| JP6892065B2 (ja) | 表示パネル | |
| US20170148858A1 (en) | Array Substrate and Display Device | |
| US10345665B2 (en) | Array substrate and method of manufacturing the same, display panel and display device | |
| CN104932159A (zh) | 显示基板及其制造方法、驱动方法和显示装置 | |
| KR20200040302A (ko) | Amoled 디스플레이 패널 및 디스플레이 장치 | |
| CN104409514A (zh) | 一种薄膜晶体管结构、其制作方法及相关装置 | |
| JP2017083821A (ja) | 表示装置 | |
| CN106611764B (zh) | 显示设备 | |
| US9905177B2 (en) | Pixel structure, array substrate, display panel and display device | |
| CN107065324B (zh) | 像素结构 | |
| JP2014239173A (ja) | 薄膜トランジスタ及びそれを用いた表示装置 | |
| CN105633136A (zh) | 一种薄膜晶体管、其驱动方法、阵列基板及显示装置 | |
| US9563084B2 (en) | Liquid crystal display device and array substrate thereof | |
| CN106054516A (zh) | 一种掩膜板、阵列基板、其制作方法及显示装置 | |
| US20150077691A1 (en) | Pixel structure, display panel and manufacturing method of pixel structure | |
| US9620606B2 (en) | Method for manufacturing thin film transistor, and thin film transistor thereof | |
| CN105185839B (zh) | Tft及其制造方法、驱动电路和显示装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |