CN105185839B - Tft及其制造方法、驱动电路和显示装置 - Google Patents

Tft及其制造方法、驱动电路和显示装置 Download PDF

Info

Publication number
CN105185839B
CN105185839B CN201510680211.9A CN201510680211A CN105185839B CN 105185839 B CN105185839 B CN 105185839B CN 201510680211 A CN201510680211 A CN 201510680211A CN 105185839 B CN105185839 B CN 105185839B
Authority
CN
China
Prior art keywords
pole
grid
layer
tft
semiconductor layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201510680211.9A
Other languages
English (en)
Other versions
CN105185839A (zh
Inventor
崔贤植
田正牧
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN201510680211.9A priority Critical patent/CN105185839B/zh
Publication of CN105185839A publication Critical patent/CN105185839A/zh
Application granted granted Critical
Publication of CN105185839B publication Critical patent/CN105185839B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025—Channel region of field-effect devices
    • H01L29/1029—Channel region of field-effect devices of field-effect transistors
    • H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
    • H01L29/1037—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure and non-planar channel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L2021/775—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate comprising a plurality of TFTs on a non-semiconducting substrate, e.g. driving circuits for AMLCDs

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)

Abstract

本发明公开了一种TFT及其制造方法、驱动电路和显示装置，属于显示领域。包括：栅极；在所述栅极上形成有栅绝缘层；在所述栅绝缘层上形成有第一极，所述第一极在所述栅极所在层的正投影与所述栅极不重叠；在所述第一极上形成有半导体层，所述半导体层在所述栅极所在层的正投影与所述栅极部分重叠；在所述半导体层上形成有第二极，所述半导体层分别与所述第一极、所述第二极连接，所述第二极在所述栅极所在层的正投影与所述栅极重叠；其中，所述第一极与所述第二极形成高度差。本发明能够解决显示装置的集成度较低的问题，本发明能够实现在提高开态电流的情况下，保证显示装置的集成度的有益效果，本发明用于显示装置的制造。

Description

TFT及其制造方法、驱动电路和显示装置
技术领域
本发明涉及显示领域，特别涉及一种TFT及其制造方法、驱动电路和显示装置。
背景技术
在LCD(液晶显示器)或OLED(有机发光二极管)显示器中，每个像素点都是由集成在像素点后面的薄膜场效应晶体管(英文：Thin Film Transistor；简称：TFT)来驱动，从而可以做到高速度、高亮度、高对比度的显示屏幕信息。
相关技术中，TFT的开态电流(Ion)与TFT的沟道区域的宽长比正相关，为了提高开态电流，可以通过增加沟道区域的宽度或者减少沟道区域的长度来提高宽长比，通过刻蚀工艺形成的半导体层在外加电压作用下在源、漏极之间形成沟道区域，沟道区域的形状取决于该半导体层的形状，由于TFT的源极和漏极均位于形成有半导体层的栅绝缘层上，沟道区域的长度通常指源极和漏极间的水平距离，该沟道区域的宽度所在方向与长度所在方向垂直。
但是，由于刻蚀工艺的限制，沟道区域的长度通常无法有效减小，而增加沟道区域的宽度后，TFT的体积相应增大，该TFT所在的显示装置的整体集成度降低，影响显示装置的集成度。
发明内容
为了解决现有技术显示装置的集成度较低的问题，本发明实施例提供了一种TFT及其制造方法、驱动电路和显示装置。所述技术方案如下：
第一方面，提供了一种TFT，包括：
栅极；
在所述栅极上形成有栅绝缘层；
在所述栅绝缘层上形成有第一极，所述第一极在所述栅极所在层的正投影与所述栅极不重叠；
在所述第一极上形成有半导体层，所述半导体层在所述栅极所在层的正投影与所述栅极部分重叠，所述第二极在所述栅极所在层的正投影与所述栅极重叠；
在所述半导体层上形成有第二极，所述半导体层分别与所述第一极、所述第二极连接；
其中，所述第一极与所述第二极形成高度差。
可选的，所述第二极在所述第一极所在层的正投影与所述第一极部分重叠，所述第一极与所述第二极之间的沟道区域的长度等于所述第一极与所述第二极的高度差，所述长度所在方向平行所述高度差所在方向。
可选的，所述TFT形成于衬底基板上。
可选的，所述半导体层为弯折结构，所述半导体层由依次连接的平行所述衬底基板表面的第一有源层、垂直所述衬底基板表面的第二有源层和平行所述衬底基板表面的第三有源层形成，所述第一有源层与所述第三有源层的垂直距离等于所述长度。
可选的，所述第一极为源极，所述第二极为漏极；
或者，所述第一极为漏极，所述第一极为源极。
第二方面，提供一种驱动电路，包括：第一方面任一所述的TFT。
可选的，所述驱动电路包括2个所述TFT，所述驱动电路的2个TFT对称设置。
可选的，所述2个TFT共用同一个栅极，所述栅极的两侧对称形成有沟道区域，所述2个TFT并联。
可选的，所述2个TFT分别连接驱动信号线，2个驱动信号线输入的驱动信号相反。
可选的，所述驱动电路为像素电路或GOA电路。
第三方面，提供一种TFT的制造方法，用于第一方面任一所述的TFT，包括：
在栅极上形成栅绝缘层；
在所述栅绝缘层上形成第一极，所述第一极在所述栅极所在层的正投影与所述栅极不重叠；
在所述第一极上形成半导体层，所述半导体层在所述栅极所在层的正投影与所述栅极部分重叠；
在所述半导体层上形成第二极，所述半导体层分别与所述第一极、所述第二极连接，所述第二极在所述栅极所在层的正投影与所述栅极重叠；
其中，所述第一极与所述第二极形成高度差。
可选的，所述第二极在所述第一极所在层的正投影与所述第一极部分重叠，所述第一极与所述第二极之间的沟道区域的长度等于所述第一极与所述第二极的高度差，所述长度所在方向平行所述高度差所在方向。
可选的，在栅极上形成栅绝缘层之前，所述方法还包括：
在衬底基板上形成所述栅极。
可选的，所述半导体层为弯折结构，所述半导体层由依次连接的平行所述衬底基板表面的第一有源层、垂直所述衬底基板表面的第二有源层和平行所述衬底基板表面的第三有源层形成，所述第一有源层与所述第三有源层的距离等于所述长度。
可选的，所述第一极为源极，所述第二极为漏极；
或者，所述第一极为漏极，所述第一极为源极。
第四方面，提供一种显示装置，包括：第二方面任一所述的驱动电路。
本发明实施例提供的技术方案带来的有益效果是：
本发明实施例提供的TFT及其制造方法、驱动电路和显示装置，由于第一极与第二极存在高度差，则第一极与第二极之间的沟道区域的长度取决于栅绝缘层的厚度，由于栅绝缘层的形成工艺较刻蚀工艺的精度高，则沟道区域的长度可以有效减小，无需增大沟道区域的宽度即可在提高开态电流的情况下，保证显示装置的集成度。
附图说明
为了更清楚地说明本发明实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1是本发明实施例提供的一种TFT结构示意图；
图2是本发明实施例提供的一种半导体层结构示意图；
图3是本发明实施例提供的一种驱动电路的结构示意图；
图4是本发明实施例提供的另一种驱动电路的结构示意图；
图5是本发明实施例提供的一种TFT制造方法流程图；
图6是本发明实施例提供的另一种TFT制造方法流程图；
图7是本发明实施例提供的一种形成有栅极的衬底基板的结构示意图；
图8是本发明实施例提供的一种形成有栅绝缘层的衬底基板的结构示意图；
图9是本发明实施例提供的一种形成有源极的衬底基板；
图10是本发明实施例提供的一种形成有半导体层的衬底基板；
图11是本发明实施例提供的一种形成有漏极的衬底基板；
图12是本发明实施例提供的一种驱动电路的制造方法流程图；
图13是本发明实施例提供的另一种形成有栅极的衬底基板的结构示意图；
图14是本发明实施例提供的另一种形成有栅绝缘层的衬底基板的结构示意图；
图15是本发明实施例提供的另一种形成有源极的衬底基板的结构示意图；
图16是本发明实施例提供的又一种形成有源极的衬底基板的结构示意图；
图17是本发明实施例提供的另一种形成有半导体层的衬底基板的结构示意图；
图18是本发明实施例提供的又一种形成有半导体层的衬底基板的结构示意图；
图19是本发明实施例提供的另一种形成有源极与漏极的衬底基板的结构示意图；
图20是本发明实施例提供的又一种形成有源极与漏极的衬底基板的结构示意图。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚，下面将结合附图对本发明实施方式作进一步地详细描述。
本发明实施例提供一种TFT10，如图1，包括：
栅极101；
在栅极101上形成有栅绝缘层102；
在栅绝缘层102上形成有第一极104，该第一极104在栅极101所在层的正投影与该栅极101不重叠；
在第一极104上形成有半导体层103，半导体层103在栅极101所在层的正投影与栅极101重叠，即半导体层103在栅极101所在层的正投影与栅极101可以部分或全部重叠。
在半导体层103上形成有第二极105，半导体层103分别与第一极104、第二极105连接，该第二极105在栅极101所在层的正投影与该栅极101重叠；
其中，第一极104与第二极105形成高度差，第一极104与第二极105之间的沟道区域的长度L如图1所示，该L可以等于第一极104与第二极105垂直距离(竖直方向的距离)也即第一极104与第二极105形成高度差，与水平距离(水平方向的距离)之和。
综上所述，由于第一极与第二极存在高度差，则第一极与第二极之间的沟道区域的长度取决于栅绝缘层的厚度，由于栅绝缘层的形成工艺较刻蚀工艺的精度高，则沟道区域的长度可以有效减小，无需增大沟道区域的宽度即可在提高开态电流的情况下，保证显示装置的集成度。
如图1所示，TFT10可以形成于衬底基板00上，上述第一极可以为源极，第二极可以为漏极；或者，第一极为漏极，第一极为源极。
图1中，第一极104与衬底基板00的距离大于第二极105到衬底基板00的距离。实际应用中，第一极104与衬底基板00的距离小于第二极105到衬底基板00的距离。本发明对此不做限定。
实际应用中，如图2所示，第二极105在第一极104所在层的正投影与第一极104可以部分重叠，此时，第一极104与第二极105之间的沟道区域的长度L可以等于第一极104与第二极105的高度差，该长度L所在方向平行高度差所在方向。由于第一极与第二极之间的沟道区域的长度等于第一极与第二极的高度差，则第一极与第二极之间的沟道区域的长度可以约等于栅绝缘层的厚度，从而进一步减小沟道长度。
如图2所示，半导体层103为弯折结构，半导体层由依次连接的平行衬底基板表面的第一有源层1031、垂直衬底基板表面的第二有源层1032和平行衬底基板表面的第三有源层1033形成，第一有源层与第三有源层的垂直距离等于长度L，该长度L取决于栅绝缘层的厚度，栅绝缘层的厚度越薄，长度L越短，在一些情况下，长度L可以视为等于栅绝缘层的厚度。半导体层103在栅极101所在层的正投影与栅极101部分可以为图2中虚线所对应的区域W。
综上所述，由于第一极与第二极之间的沟道区域的长度等于第一极与第二极的高度差，则第一极与第二极之间的沟道区域的长度取决于栅绝缘层的厚度，由于栅绝缘层的形成工艺较刻蚀工艺的精度高，则沟道区域的长度可以有效减小，无需增大沟道区域的宽度即可在提高开态电流的情况下，保证显示装置的集成度。
本发明实施例提供一种驱动电路，包括：图1的TFT10。该驱动电路可以包括2个TFT，该驱动电路的2个TFT对称设置。如图3所示，图3是一种驱动电路01的结构示意图，该驱动电路01中，2个TFT10可以共用同一个栅极101，栅极101的两侧对称形成有沟道区域，2个TFT10并联。通过这样的驱动电路01，相较于相关技术，可以在TFT显示装置的宽度相同的前提下，集成更多的TFT，进一步提高TFT显示装置的集成度。
如图4所示，图4是另一种驱动电路01的结构示意图，该驱动电路01包括2个TFT10，每个TFT10包括自身的栅极101，2个TFT分别连接驱动信号线，2个驱动信号线输入的驱动信号相反，这样能够实现双边驱动，降低驱动电路01的工作应力，增长其使用寿命。
需要说明的是，图3或图4所示的驱动电路01可以为像素电路或阵列基板行驱动(英文：Gate driver On Array；简称：GOA)电路。
本发明实施例提供一种TFT的制造方法，如图5所示，用于制造如图1所示的TFT10，该TFT制造方法包括：
步骤501、在栅极上形成栅绝缘层。
步骤502、在栅绝缘层上形成第一极，该第一极在栅极所在层的正投影与栅极不重叠。
步骤503、在第一极上形成半导体层，半导体层在栅极所在层的正投影与栅极部分重叠。
步骤504、在半导体层上形成第二极，半导体层分别与第一极、第二极连接，第二极在栅极所在层的正投影与栅极重叠；其中，第一极与第二极形成高度差。
综上所述，由于第一极与第二极存在高度差，则第一极与第二极之间的沟道区域的长度取决于栅绝缘层的厚度，由于栅绝缘层的形成工艺较刻蚀工艺的精度高，则沟道区域的长度可以有效减小，无需增大沟道区域的宽度即可在提高开态电流的情况下，保证显示装置的集成度。
本发明实施例提供一种TFT的制造方法，如图6所示，用于制造如图1所示的TFT10，本发明实施例假设，图1中第一极104为源极，第二极105为漏极，该TFT制造方法包括：
步骤601、在衬底基板上形成栅极。
示例的，可以在衬底基板00上形成薄膜(或膜层)，对该薄膜通过一次构图工艺形成栅极101，形成有栅极101的衬底基板00可以如图7所示，其中，形成薄膜通常有沉积、涂敷、溅射等多种方式，该构图工艺通常包括光刻胶涂敷、曝光、显影、刻蚀、光刻胶剥离等工艺。
步骤602、在栅极上形成栅绝缘层。
示例的，可以通过沉积、涂敷和溅射等多种方式中的任意一种来形成栅绝缘层102，形成有栅绝缘层102的衬底基板00可以如图8所示。
步骤603、在栅绝缘层上形成源极，该源极在栅极所在层的正投影与栅极不重叠。
示例的，可以在形成有栅绝缘层102的衬底基板00上形成薄膜(或膜层)，对该薄膜通过一次构图工艺形成源极104，形成有源极104的衬底基板00可以如图9所示，其中，形成薄膜通常有沉积、涂敷、溅射等多种方式，该构图工艺通常包括光刻胶涂敷、曝光、显影、刻蚀、光刻胶剥离等工艺。
步骤604、在源极上形成半导体层，该半导体层在栅极所在层的正投影与栅极部分重叠。
示例的，可以在形成有源极104的衬底基板00上形成薄膜(或膜层)，对该薄膜通过一次构图工艺形成半导体层103，形成有半导体层103的衬底基板00可以如图10所示，其中，形成薄膜通常有沉积、涂敷、溅射等多种方式，该构图工艺通常包括光刻胶涂敷、曝光、显影、刻蚀、光刻胶剥离等工艺。
半导体层为弯折结构，可以视为Z字形，半导体层由依次连接的平行衬底基板表面的第一有源层、垂直衬底基板表面的第二有源层和平行衬底基板表面的第三有源层形成，第一有源层与第三有源层的距离等于长度。
步骤605、在半导体层上形成漏极，该半导体层分别与源极、漏极连接，漏极在栅极所在层的正投影与栅极重叠。
示例的，可以在形成有半导体层103的衬底基板00上形成薄膜(或膜层)，对该薄膜通过一次构图工艺形成漏极105，形成有漏极105的衬底基板00可以如图11所示，其中，形成薄膜通常有沉积、涂敷、溅射等多种方式，该构图工艺通常包括光刻胶涂敷、曝光、显影、刻蚀、光刻胶剥离等工艺。
示例的，本发明实施例中重叠指的是部分或全部重叠。如图11所示，漏极在源极所在层的正投影与源极部分重叠，则漏极在栅极所在层的正投影与栅极也部分重叠，源极与漏极之间的沟道区域的长度等于源极与漏极的高度差，该长度所在方向平行高度差所在方向。
源极与衬底基板的距离大于漏极到衬底基板的距离或者漏极到衬底基板的距离大于源极与衬底基板的距离，本发明实施例对此不做限定。
形成漏极105之后，本发明实施例中如图1所示的TFT10即形成在了衬底基板00上。
需要说明的是，在形成有漏极105的衬底基板00上还可以形成其他图形，本发明对此不做限定。
相关技术中，通过光刻工艺制造源极和漏极的沟道区域时，由于掩膜版的精度限制，曝光形成的沟道的长度最少为2um(微米)。另外刻蚀时，该长度会产生变化，通常从2um变为4um，最终形成的长度的最小距离通常为4um。
而采用本发明实施例提供的TFT制造工艺，沟道长度与源漏极间的高度差相等，通常等于栅绝缘层的厚度，而栅绝缘层可以通过涂覆或沉积等工艺形成，其精度远远小于微米级，因此，本发明实施例中形成的沟道长度可以远远小于相关技术中的沟道长度。
综上所述，由于第一极与第二极之间的沟道区域的长度等于第一极与第二极的高度差，则第一极与第二极之间的沟道区域的长度取决于栅绝缘层的厚度，由于栅绝缘层的形成工艺较刻蚀工艺的精度高，则沟道区域的长度可以有效减小，无需增大沟道区域的宽度即可在提高开态电流的情况下，保证显示装置的集成度。
本发明实施例提供一种驱动电路的制造方法，该驱动电路可以为像素电路或GOA电路。如图12所示，用于制造如图3或图4所示的驱动电路01，本发明实施例假设，第一极104为源极，第二极105为漏极，该驱动电路的制造方法包括：
步骤701、在衬底基板上形成至少一个栅极。
示例的，可以在衬底基板00上形成薄膜(或膜层)，对该薄膜通过一次构图工艺形成至少一个栅极101，若制造如图3所示的驱动电路，形成有栅极101的衬底基板00可以如图7所示，若制造如图4所示的驱动电路，形成有栅极101的衬底基板00可以如图13所示，其中，形成薄膜通常有沉积、涂敷、溅射等多种方式，该构图工艺通常包括光刻胶涂敷、曝光、显影、刻蚀、光刻胶剥离等工艺。
步骤702、在栅极上形成栅绝缘层。
示例的，可以通过沉积、涂敷和溅射等多种方式中的任意一种来形成栅绝缘层102，若制造如图3所示的驱动电路，形成有栅绝缘层102的衬底基板00可以如图8所示。若制造如图4所示的驱动电路，形成有栅绝缘层102的衬底基板00可以如图14所示。
步骤703、在栅绝缘层上形成源极，该源极在栅极所在层的正投影与栅极不重叠。
示例的，可以在形成有栅绝缘层102的衬底基板00上形成薄膜(或膜层)，对该薄膜通过一次构图工艺形成源极104，若制造如图3所示的驱动电路，形成有源极104的衬底基板00可以如图15所示，该源极包括在栅极101两侧对称设置的两部分，若制造如图4所示的驱动电路，形成有源极104的衬底基板00可以如图16所示，其中，形成薄膜通常有沉积、涂敷、溅射等多种方式，该构图工艺通常包括光刻胶涂敷、曝光、显影、刻蚀、光刻胶剥离等工艺。
步骤704、在源极上形成半导体层，该半导体层在栅极所在层的正投影与栅极部分重叠。
示例的，可以在形成有源极104的衬底基板00上形成薄膜(或膜层)，对该薄膜通过一次构图工艺形成半导体层103，该半导体层103包括在栅极101两侧对称设置的两部分，若制造如图3所示的驱动电路，形成有半导体层103的衬底基板00可以如图17所示，若制造如图4所示的驱动电路，形成有半导体层103的衬底基板00可以如图18所示，其中，形成薄膜通常有沉积、涂敷、溅射等多种方式，该构图工艺通常包括光刻胶涂敷、曝光、显影、刻蚀、光刻胶剥离等工艺。
其中，每个半导体层103为弯折结构，可以视为Z字形，半导体层由依次连接的平行衬底基板表面的第一有源层、垂直衬底基板表面的第二有源层和平行衬底基板表面的第三有源层形成，第一有源层与第三有源层的距离等于长度。
步骤705、在半导体层上形成漏极，该半导体层分别与源极、漏极连接，漏极在栅极所在层的正投影与栅极重叠。
示例的，可以在形成有半导体层103的衬底基板00上形成薄膜(或膜层)，对该薄膜通过一次构图工艺形成漏极105，若制造如图3所示的驱动电路，形成有漏极105的衬底基板00可以如图19所示，若制造如图4所示的驱动电路，形成有漏极105的衬底基板00可以如图20所示，其中，形成薄膜通常有沉积、涂敷、溅射等多种方式，该构图工艺通常包括光刻胶涂敷、曝光、显影、刻蚀、光刻胶剥离等工艺。如图19或20所示，栅极101两侧对称设置有两组源极104与漏极105，在通电时，能够分别形成两个沟道区域。
实际应用中，源极与衬底基板的距离大于漏极到衬底基板的距离或者漏极到衬底基板的距离大于源极与衬底基板的距离，本发明实施例对此不做限定。
形成源极104与漏极105之后，本发明实施例中如图3或图4所示的驱动电路01即形成在了衬底基板00上。
其中，漏极在源极所在层的正投影与源极部分重叠，源极与漏极之间的沟道区域的长度等于源极与漏极的高度差，该长度所在方向平行高度差所在方向。
需要说明的是，在形成有源极104与漏极105的衬底基板00还可以形成其他图形，例如，本发明对此不做限定。
综上所述，由于第一极与第二极之间的沟道区域的长度等于第一极与第二极的高度差，则第一极与第二极之间的沟道区域的长度取决于栅绝缘层的厚度，由于栅绝缘层的形成工艺较刻蚀工艺的精度高，则沟道区域的长度可以有效减小，无需增大沟道区域的宽度即可在提高开态电流的情况下，保证显示装置的集成度。
本发明实施例还提供了一种显示装置，其包括上述任意一种驱动电路。显示装置可以为：液晶面板、电子纸、OLED面板、手机、平板电脑、电视机、显示器、笔记本电脑、数码相框、导航仪等任何具有显示功能的产品或部件。
本领域普通技术人员可以理解实现上述实施例的全部或部分步骤可以通过硬件来完成，也可以通过程序来指令相关的硬件完成，所述的程序可以存储于一种计算机可读存储介质中，上述提到的存储介质可以是只读存储器，磁盘或光盘等。
以上所述仅为本发明的较佳实施例，并不用以限制本发明，凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (14)

1.一种TFT，其特征在于，包括：
栅极；
在所述栅极上形成有栅绝缘层；
在所述栅绝缘层上形成有第一极，所述第一极在所述栅极所在层的正投影与所述栅极不重叠；
在所述第一极上形成有半导体层，所述半导体层在所述栅极所在层的正投影与所述栅极部分重叠；
在所述半导体层上形成有第二极，所述半导体层分别与所述第一极、所述第二极连接，所述第二极在所述栅极所在层的正投影与所述栅极重叠；
其中，所述第一极与所述第二极形成高度差，
所述第二极在所述第一极所在层的正投影与所述第一极部分重叠，所述第一极与所述第二极之间的沟道区域的长度等于所述第一极与所述第二极的高度差，所述长度所在方向平行所述高度差所在方向。
2.根据权利要求1所述的TFT，其特征在于，所述TFT形成于衬底基板上。
3.根据权利要求2所述的TFT，其特征在于，所述半导体层为弯折结构，所述半导体层由依次连接的平行所述衬底基板表面的第一有源层、垂直所述衬底基板表面的第二有源层和平行所述衬底基板表面的第三有源层形成，所述第一有源层与所述第三有源层的垂直距离等于所述长度。
4.根据权利要求1至3任一所述的TFT，其特征在于，
所述第一极为源极，所述第二极为漏极；
或者，所述第一极为漏极，所述第一极为源极。
5.一种驱动电路，其特征在于，包括：权利要求1至3任一所述的TFT。
6.根据权利要求5所述的驱动电路，其特征在于，所述驱动电路包括2个所述TFT，所述驱动电路的2个TFT对称设置。
7.根据权利要求6所述的驱动电路，其特征在于，所述2个TFT共用同一个栅极，所述栅极的两侧对称形成有沟道区域，所述2个TFT并联。
8.根据权利要求7所述的驱动电路，其特征在于，所述2个TFT分别连接驱动信号线，2个驱动信号线输入的驱动信号相反。
9.根据权利要求5至8任一所述的驱动电路，其特征在于，所述驱动电路为像素电路或GOA电路。
10.一种TFT的制造方法，其特征在于，用于如权利要求1至4任一所述的TFT，包括：
在栅极上形成栅绝缘层；
在所述栅绝缘层上形成第一极，所述第一极在所述栅极所在层的正投影与所述栅极不重叠；
在所述第一极上形成半导体层，所述半导体层在所述栅极所在层的正投影与所述栅极部分重叠；
在所述半导体层上形成第二极，所述半导体层分别与所述第一极、所述第二极连接，所述第二极在所述栅极所在层的正投影与所述栅极重叠；
其中，所述第一极与所述第二极形成高度差，
所述第二极在所述第一极所在层的正投影与所述第一极部分重叠，所述第一极与所述第二极之间的沟道区域的长度等于所述第一极与所述第二极的高度差，所述长度所在方向平行所述高度差所在方向。
11.根据权利要求10所述的方法，其特征在于，在栅极上形成栅绝缘层之前，所述方法还包括：
在衬底基板上形成所述栅极。
12.根据权利要求11所述的方法，其特征在于，所述半导体层为弯折结构，所述半导体层由依次连接的平行所述衬底基板表面的第一有源层、垂直所述衬底基板表面的第二有源层和平行所述衬底基板表面的第三有源层形成，所述第一有源层与所述第三有源层的距离等于所述长度。
13.根据权利要求10至12任一所述的方法，其特征在于，
所述第一极为源极，所述第二极为漏极；
或者，所述第一极为漏极，所述第一极为源极。
14.一种显示装置，包括：权利要求5至9任一所述的驱动电路。
CN201510680211.9A 2015-10-19 2015-10-19 Tft及其制造方法、驱动电路和显示装置 Active CN105185839B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201510680211.9A CN105185839B (zh) 2015-10-19 2015-10-19 Tft及其制造方法、驱动电路和显示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201510680211.9A CN105185839B (zh) 2015-10-19 2015-10-19 Tft及其制造方法、驱动电路和显示装置

Publications (2)

Publication Number Publication Date
CN105185839A CN105185839A (zh) 2015-12-23
CN105185839B true CN105185839B (zh) 2018-10-23

Family

ID=54907812

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510680211.9A Active CN105185839B (zh) 2015-10-19 2015-10-19 Tft及其制造方法、驱动电路和显示装置

Country Status (1)

Country Link
CN (1) CN105185839B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106024637B (zh) * 2016-07-20 2018-06-29 深圳市华星光电技术有限公司 薄膜晶体管及其制作方法
CN107104112A (zh) 2017-06-20 2017-08-29 京东方科技集团股份有限公司 一种阵列基板及其制作方法、显示面板、显示装置

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6977406B2 (en) * 2001-04-27 2005-12-20 National Institute Of Information And Communications Technology, Incorporated Administrative Agency Short channel insulated-gate static induction transistor and method of manufacturing the same
US7629633B2 (en) * 2004-05-20 2009-12-08 Isaac Wing Tak Chan Vertical thin film transistor with short-channel effect suppression
CN101752424B (zh) * 2008-12-17 2011-10-26 财团法人工业技术研究院 薄膜晶体管
US20100244017A1 (en) * 2009-03-31 2010-09-30 Randy Hoffman Thin-film transistor (tft) with an extended oxide channel

Also Published As

Publication number Publication date
CN105185839A (zh) 2015-12-23

Similar Documents

Publication Publication Date Title
CN103208491B (zh) 阵列基板及其制造方法、显示装置
US10534461B2 (en) In-cell touch substrate and method for driving the same, display panel
CN105068373B (zh) Tft基板结构的制作方法
CN106932990B (zh) 显示面板、显示装置及显示面板的制作方法
US9397123B1 (en) Array substrate, manufacture method thereof, and display device
US20190051667A1 (en) An array substrate and a manufacturing method thereof, a display panel, as well as a display device
CN102655175B (zh) Tft、阵列基板及显示装置、制备该tft的掩模板
US9478565B2 (en) Array substrate and method for fabricating the same, and display panel
CN103309108A (zh) 阵列基板及其制造方法、显示装置
WO2020248701A1 (zh) 阵列基板、显示面板及显示装置
US9897877B2 (en) Thin film transistor array substrate and liquid crystal display panel using same
CN106019751B (zh) 阵列基板及其制造方法、显示装置
CN104900655A (zh) 阵列基板及其制备方法、显示装置
US9627416B2 (en) Array substrate and method for manufacturing the same, display device
US10163938B2 (en) Array substrate and manufacturing method thereof, and display device
US20160379996A1 (en) Display Substrate and Manufacturing Method Thereof, and Display Device
US20230163141A1 (en) Thin film transistor, array substrate, fabricating methods thereof, and display apparatus
CN103681514B (zh) 阵列基板及其制作方法、显示装置
CN104409514A (zh) 一种薄膜晶体管结构、其制作方法及相关装置
CN105096753A (zh) 一种阵列基板、其制作方法及显示装置
US20180151749A1 (en) Thin Film Transistor, Array Substrate and Methods for Manufacturing and Driving the same and Display Device
US10747349B2 (en) Display substrate, display panel, display apparatus and method for driving the same
CN105759515B (zh) 液晶显示装置及其驱动方法
CN105185839B (zh) Tft及其制造方法、驱动电路和显示装置
CN108535925B (zh) 显示面板和显示装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant