CN105118778B - 多高度鳍式场效应管基体制备方法 - Google Patents
多高度鳍式场效应管基体制备方法 Download PDFInfo
- Publication number
- CN105118778B CN105118778B CN201510435407.1A CN201510435407A CN105118778B CN 105118778 B CN105118778 B CN 105118778B CN 201510435407 A CN201510435407 A CN 201510435407A CN 105118778 B CN105118778 B CN 105118778B
- Authority
- CN
- China
- Prior art keywords
- semiconductor
- semiconductor substrate
- field effect
- height
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 230000005669 field effect Effects 0.000 title claims abstract description 29
- 239000011159 matrix material Substances 0.000 title claims abstract description 21
- 238000002360 preparation method Methods 0.000 title claims abstract description 16
- 239000004065 semiconductor Substances 0.000 claims abstract description 82
- 239000000758 substrate Substances 0.000 claims abstract description 35
- 239000011248 coating agent Substances 0.000 claims abstract description 26
- 238000000576 coating method Methods 0.000 claims abstract description 26
- 238000005530 etching Methods 0.000 claims abstract description 9
- 239000000463 material Substances 0.000 claims description 9
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical group O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 6
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical group [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 claims description 3
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 3
- 229910052799 carbon Inorganic materials 0.000 claims description 3
- 229910021421 monocrystalline silicon Inorganic materials 0.000 claims description 3
- 229920002120 photoresistant polymer Polymers 0.000 claims description 3
- 239000000377 silicon dioxide Substances 0.000 claims description 3
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical group N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 3
- 239000004020 conductor Substances 0.000 claims description 2
- 238000000059 patterning Methods 0.000 claims 2
- 230000003628 erosive effect Effects 0.000 claims 1
- 238000004519 manufacturing process Methods 0.000 description 6
- 238000012986 modification Methods 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 238000000034 method Methods 0.000 description 2
- 230000008859 change Effects 0.000 description 1
- 239000005416 organic matter Substances 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 230000000717 retained effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
- H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Recrystallisation Techniques (AREA)
- Thin Film Transistor (AREA)
- Element Separation (AREA)
Abstract
一种多高度鳍式场效应管基体制备方法，包括：提供半导体基体，在基体上掺杂外延生长半导体外延层；图案化蚀刻部分地去除半导体外延层；形成氧化物层以覆盖半导体基体；在氧化物层上覆盖图案化掩膜层；利用图案化掩膜层来第一次蚀刻氧化物层，并且在半导体外延层处停止所述第一次蚀刻；以图案化掩膜层和残留的氧化物层为掩膜，蚀刻留下的部分半导体外延层，仅留下第一掩膜图案下方的外延层部分，使得刻蚀停止于半导体基体；利用图案化掩膜层来第二次蚀刻残留的氧化物层；以图案化掩膜层为遮掩，蚀刻半导体基体，从而分别形成第一半导体基体鳍部和第二半导体基体鳍部；去图案化掩膜层和剩余的氧化物层，从而形成多高度鳍式场效应管基体结构。
Description
技术领域
本发明涉及半导体制造领域，更具体地说，本发明涉及一种多高度鳍式场效应管基体制备方法。
背景技术
随着集成电路的发展，器件尺寸越来越小，集成度越来越高。随着半导体器件特征尺寸的不断减小，传统的平面半导体制造技术已经无法使用，目前鳍式场效应管在小尺寸领域被广发使用。
在模拟电路中如读出放大器和SRAM单元等，对晶体管的沟道宽度非常敏感，不同的电路性能需要调整沟道宽度来实现。而在鳍式场效应管(FinFET)结构中，鳍片的高度决定了沟道面积的大小，而传统的鳍式场效应管制造工艺只能制造相同高度的鳍片结构。
因此，需要一种多高度的鳍式场效应管的制造方法，以制造出具有不同鳍片高度的鳍式场效应管结构。
发明内容
本发明所要解决的技术问题是针对现有技术中存在上述缺陷，提供一种能够制造出具有不同鳍片高度的多高度鳍式场效应管基体制备方法。
为了实现上述技术目的，根据本发明，提供了一种多高度鳍式场效应管基体制备方法，包括：提供半导体基体，并且在所述半导体基体上掺杂外延生长半导体外延层；图案化蚀刻部分地去除半导体外延层，留下部分半导体外延层；形成氧化物层以覆盖半导体基体；在所述氧化物层上覆盖图案化掩膜层，所述图案化掩膜层包括处于留下的部分半导体外延层上方的第一掩膜图案，以及不处于留下的部分半导体外延层上方的第二掩膜图案；利用图案化掩膜层来第一次蚀刻氧化物层，并且在半导体外延层处停止所述第一次蚀刻；以图案化掩膜层和残留的氧化物层为掩膜，蚀刻留下的部分半导体外延层，仅留下第一掩膜图案下方的外延层部分，使得刻蚀停止于半导体基体；利用图案化掩膜层来第二次蚀刻残留的氧化物层，所述第二次蚀刻停止于半导体基体；以图案化掩膜层为遮掩，蚀刻半导体基体，从而在第一掩膜图案和第二掩膜图案下方分别形成第一半导体基体鳍部和第二半导体基体鳍部；以及去图案化掩膜层和剩余的氧化物层，从而形成多高度鳍式场效应管基体结构。
优选地，在多高度鳍式场效应管基体结构中，第一半导体基体鳍部及其上面的留下的部分半导体外延层形成了第一高度的鳍，而第二半导体基体鳍部单独地形成了第二高度的鳍。
优选地，所述半导体基体为单晶硅。
优选地，半导体外延层的掺杂方式是锗掺杂外延生长方式。
优选地，半导体外延层的掺杂方式是碳掺杂外延生长方式。
优选地，氧化物层的材料为氧化硅。
优选地，图案化掩膜层的材料是氮化硅。
优选地，图案化掩膜层的材料是光阻。
本发明可以利用掺杂外延层与半导体基体的蚀刻速度的差异性，进行多次蚀刻，形成多高度的鳍形半导体基体结构，同时还可以利用外延层的高度来精确控制鳍形沟道的高度差。
附图说明
结合附图，并通过参考下面的详细描述，将会更容易地对本发明有更完整的理解并且更容易地理解其伴随的优点和特征，其中：
图1至图9示意性地示出了根据本发明优选实施例的多高度鳍式场效应管基体制备方法的各个步骤。
需要说明的是，附图用于说明本发明，而非限制本发明。注意，表示结构的附图可能并非按比例绘制。并且，附图中，相同或者类似的元件标有相同或者类似的标号。
具体实施方式
为了使本发明的内容更加清楚和易懂，下面结合具体实施例和附图对本发明的内容进行详细描述。
图1至图9示意性地示出了根据本发明优选实施例的多高度鳍式场效应管基体制备方法的各个步骤。
如图1至图9所示，在具体优选实施例中，根据本发明的多高度鳍式场效应管基体制备方法包括下述步骤：
提供半导体基体10，并且在所述半导体基体上掺杂外延生长半导体外延层20，如图1所示；
图案化蚀刻部分地去除半导体外延层20，留下部分半导体外延层21，如图2所示；
覆盖氧化物层30以覆盖半导体基体，并机械磨平覆盖氧化物层30表面，如图3所示；
在所述氧化物层上覆盖图案化掩膜层，所述图案化掩膜层包括处于留下的部分半导体外延层21上方的第一掩膜图案41，以及不处于留下的部分半导体外延层21上方的第二掩膜图案42，如图4所示；
利用图案化掩膜层来第一次蚀刻氧化物层30，并且在半导体外延层21处停止所述第一次蚀刻；如图5所示，第一掩膜图案41和第二掩膜图案42下方的氧化物被保留下来，留下的部分半导体外延层21上方的氧化物层部分中其它部分被完全刻蚀掉，而不处于留下的部分半导体外延层21上方的氧化物层部分中其它部分被刻蚀成与半导体外延层21大致齐平；
以图案化掩膜层和残留的氧化物层为掩膜，蚀刻留下的部分半导体外延层21，仅留下第一掩膜图案41下方的外延层部分22，刻蚀停止于半导体基体10，如图6所示；
利用图案化掩膜层来第二次蚀刻残留的氧化物层，所述第二次蚀刻停止于半导体基体，如图7所示；
以图案化掩膜层为遮掩，蚀刻半导体基体10，从而在第一掩膜图案41和第二掩膜图案42下方分别形成第一半导体基体鳍部11和第二半导体基体鳍部12，如图8所示；
最后，去图案化掩膜层和剩余的氧化物层，从而形成多高度鳍式场效应管基体结构。
具体地，如图9所示，在多高度鳍式场效应管基体结构中，第一半导体基体鳍部11及其上面的留下的部分半导体外延层21形成了第一高度的鳍，而第二半导体基体鳍部12单独地形成了第二高度的鳍。
其中，优选地，所述半导体基体为单晶硅，当然也可以其他合适的半导体材料。
优选地，半导体外延层20的掺杂方式是锗掺杂外延生长方式。此外，在其它实施例中，优选地，半导体外延层20的掺杂方式是碳掺杂外延生长方式。但是，优选地，半导体外延层20的掺杂方式不仅限于这两种掺杂方式。
优选地，氧化物层30的材料为氧化硅。优选地，图案化掩膜层的材料是氮化硅。此外，在其它实施例中，优选地，图案化掩膜层的材料也可以是有机物如光阻等。
本发明可以利用掺杂外延层与半导体基体的蚀刻速度的差异性，进行多次蚀刻，形成多高度的鳍形半导体基体结构，同时还可以利用外延层的高度来精确控制鳍形沟道的高度差。
需要说明的是，除非特别说明或者指出，否则说明书中的术语“第一”、“第二”、“第三”等描述仅仅用于区分说明书中的各个组件、元素、步骤等，而不是用于表示各个组件、元素、步骤之间的逻辑关系或者顺序关系等。
可以理解的是，虽然本发明已以较佳实施例披露如上，然而上述实施例并非用以限定本发明。对于任何熟悉本领域的技术人员而言，在不脱离本发明技术方案范围情况下，都可利用上述揭示的技术内容对本发明技术方案作出许多可能的变动和修饰，或修改为等同变化的等效实施例。因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所做的任何简单修改、等同变化及修饰，均仍属于本发明技术方案保护的范围内。
Claims (8)
1.一种多高度鳍式场效应管基体制备方法，其特征在于包括：
提供半导体基体，并且在所述半导体基体上掺杂外延生长半导体外延层；
图案化蚀刻部分地去除半导体外延层，留下部分半导体外延层；
形成氧化物层以覆盖半导体基体；
在所述氧化物层上覆盖图案化掩膜层，所述图案化掩膜层包括处于留下的部分半导体外延层上方的第一掩膜图案，以及不处于留下的部分半导体外延层上方的第二掩膜图案；
利用图案化掩膜层来第一次蚀刻氧化物层，并且在半导体外延层处停止所述第一次蚀刻；
以图案化掩膜层和残留的氧化物层为掩膜，蚀刻留下的部分半导体外延层，仅留下第一掩膜图案下方的外延层部分，使得刻蚀停止于半导体基体；
利用图案化掩膜层来第二次蚀刻残留的氧化物层，所述第二次蚀刻停止于半导体基体；
以图案化掩膜层为遮掩，蚀刻半导体基体，从而在第一掩膜图案和第二掩膜图案下方分别形成第一半导体基体鳍部和第二半导体基体鳍部；以及
去图案化掩膜层和剩余的氧化物层，从而形成多高度鳍式场效应管基体结构。
2.根据权利要求1所述的多高度鳍式场效应管基体制备方法，其特征在于，在多高度鳍式场效应管基体结构中，第一半导体基体鳍部及其上面的留下的部分半导体外延层形成了第一高度的鳍，而第二半导体基体鳍部单独地形成了第二高度的鳍。
3.根据权利要求1或2所述的多高度鳍式场效应管基体制备方法，其特征在于，所述半导体基体为单晶硅。
4.根据权利要求1或2所述的多高度鳍式场效应管基体制备方法，其特征在于，半导体外延层的掺杂方式是锗掺杂外延生长方式。
5.根据权利要求1或2所述的多高度鳍式场效应管基体制备方法，其特征在于，半导体外延层的掺杂方式是碳掺杂外延生长方式。
6.根据权利要求1或2所述的多高度鳍式场效应管基体制备方法，其特征在于，氧化物层的材料为氧化硅。
7.根据权利要求1或2所述的多高度鳍式场效应管基体制备方法，其特征在于，图案化掩膜层的材料是氮化硅。
8.根据权利要求1或2所述的多高度鳍式场效应管基体制备方法，其特征在于，图案化掩膜层的材料是光阻。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201510435407.1A CN105118778B (zh) | 2015-07-22 | 2015-07-22 | 多高度鳍式场效应管基体制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201510435407.1A CN105118778B (zh) | 2015-07-22 | 2015-07-22 | 多高度鳍式场效应管基体制备方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN105118778A CN105118778A (zh) | 2015-12-02 |
| CN105118778B true CN105118778B (zh) | 2018-05-11 |
Family
ID=54666732
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201510435407.1A Active CN105118778B (zh) | 2015-07-22 | 2015-07-22 | 多高度鳍式场效应管基体制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN105118778B (zh) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1993136A1 (en) * | 2007-05-14 | 2008-11-19 | Interuniversitair Microelektronica Centrum (IMEC) | Multi-gate MOSFET device and method of manufacturing same |
| CN103594344A (zh) * | 2012-08-15 | 2014-02-19 | 中芯国际集成电路制造(上海)有限公司 | 多高度FinFET器件的制造方法 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7544994B2 (en) * | 2006-11-06 | 2009-06-09 | International Business Machines Corporation | Semiconductor structure with multiple fins having different channel region heights and method of forming the semiconductor structure |
-
2015
- 2015-07-22 CN CN201510435407.1A patent/CN105118778B/zh active Active
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1993136A1 (en) * | 2007-05-14 | 2008-11-19 | Interuniversitair Microelektronica Centrum (IMEC) | Multi-gate MOSFET device and method of manufacturing same |
| CN103594344A (zh) * | 2012-08-15 | 2014-02-19 | 中芯国际集成电路制造(上海)有限公司 | 多高度FinFET器件的制造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN105118778A (zh) | 2015-12-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN104143505B (zh) | 自对准环绕结构 | |
| US9748107B2 (en) | Method for removing semiconductor fins using alternating masks | |
| CN109786458A (zh) | 半导体器件及其形成方法 | |
| CN102969353A (zh) | 多鳍片器件及其制造方法 | |
| CN105374871A (zh) | 鳍状结构及其形成方法 | |
| CN109309091A (zh) | 图案化方法 | |
| CN105470137A (zh) | 一种鳍片刻蚀方法 | |
| CN109841503A (zh) | 自对准双重图形化半导体结构的制作方法 | |
| CN110010684A (zh) | 半导体元件及其制作方法 | |
| CN105304490A (zh) | 半导体结构的制作方法 | |
| US10290503B2 (en) | Spacer enabled poly gate | |
| CN105047564B (zh) | 鳍式场效应管基体制备方法 | |
| CN105161535B (zh) | 多沟道全包围栅极鳍式半导体器件制备方法 | |
| CN105118778B (zh) | 多高度鳍式场效应管基体制备方法 | |
| CN106711214A (zh) | 栅极全包覆式纳米线场效晶体管装置 | |
| CN105789049B (zh) | 图案化鳍式场效应晶体管（finfet）器件的多个部件的方法 | |
| CN103378005B (zh) | 多栅极场效应晶体管鳍状结构的制造方法 | |
| CN104392917B (zh) | 一种全包围栅结构的形成方法 | |
| CN103855019B (zh) | 一种半导体器件的制造方法 | |
| US10483167B2 (en) | Method for manufacturing dual FinFET device | |
| CN105161409A (zh) | U形栅极的形成方法 | |
| TWI509709B (zh) | 半導體結構之製作方法 | |
| CN106783615A (zh) | 一种全包围栅极鳍形半导体器件的制备方法 | |
| US9425060B2 (en) | Method for fabricating multiple layers of ultra narrow silicon wires | |
| CN103730361B (zh) | 半导体器件制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| TA01 | Transfer of patent application right | ||
| TA01 | Transfer of patent application right |
Effective date of registration: 20180408 Address after: 201203 Shanghai, China (Shanghai) free trade test area, No. 298, Kang Qiao East Road, room 1060, room 1 Applicant after: Shanghai Huali integrated circuit manufacturing Co. Ltd. Address before: 201203 Shanghai Gauss Pudong New Area Zhangjiang Road Development Zone No. 568 Applicant before: Shanghai Hua Li Microelectronics Co., Ltd. |
|
| GR01 | Patent grant | ||
| GR01 | Patent grant |