CN1051095A - 个人计算机存储单元奇偶错误指示器 - Google Patents

个人计算机存储单元奇偶错误指示器 Download PDF

Info

Publication number
CN1051095A
CN1051095A CN90108277A CN90108277A CN1051095A CN 1051095 A CN1051095 A CN 1051095A CN 90108277 A CN90108277 A CN 90108277A CN 90108277 A CN90108277 A CN 90108277A CN 1051095 A CN1051095 A CN 1051095A
Authority
CN
China
Prior art keywords
parity
storage unit
links
latch
signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
CN90108277A
Other languages
English (en)
Other versions
CN1017382B (zh
Inventor
路易斯·本尼·喀普斯·Jr
吉米·格兰特·福斯特
威廉·艾弗雷特·布里斯
罗伯特·威廉·鲁伯
肯尼斯·爱伦·厄林尔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Lenovo Singapore Pte Ltd
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of CN1051095A publication Critical patent/CN1051095A/zh
Publication of CN1017382B publication Critical patent/CN1017382B/zh
Expired legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
    • G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
    • G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
    • G06F11/1008—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices
    • G06F11/1044—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices with specific ECC/EDC distribution
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
    • G06F11/0706—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation the processing taking place on a specific hardware platform or in a specific software environment
    • G06F11/073—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation the processing taking place on a specific hardware platform or in a specific software environment in a memory management context, e.g. virtual memory or cache management
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
    • G06F11/0766—Error or fault reporting or storing
    • G06F11/0772—Means for error signaling, e.g. using interrupts, exception flags, dedicated error registers

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Quality & Reliability (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Detection And Correction Of Errors (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)
  • Debugging And Monitoring (AREA)
  • Storage Device Security (AREA)

Abstract

一台个人计算机具有分别与两个用来检测奇偶 错误的奇偶校验单元相连的两个存储单元。每个奇 偶校验单元向一个分开的锁存器输送一个奇偶错误 信号。锁存器与一个逻辑电路相连，而后者又与中断 控制器相连，当出现奇偶错误时，中断控制器启动中 断过程。一个锁存器还与I/O端口的寄存器校检 位相连，检验位由一个锁存器设置。中断处理器读寄 存器，并提供信息，指出哪一个存储单元出现了奇偶 错误。

Description

本发明涉及数据处理领域，特别是为了改进用于指出在具有单元化存储器的个人计算机中产生奇偶错误的存储器单元的奇偶错误指示器。
奇偶校验是一种人们熟知的在数据传输过程中检测错误的方法。据此方法，将奇偶位加或不加在二进制数组，例如，一个字节中，保持总位数（包括奇偶位）为一奇数或偶数。数据包传输后，计算总位数。当计算结果与原设定的奇数或偶数不同时，则出现奇偶错误。当代高性能的个人计算机具备32位长存贮数据通路，其中由4个8位字节排列组成，每个字节带有一奇偶位。一个奇偶校验电路当它与一条数据通路联接，发现奇偶错误时，发出信号并锁定产生奇偶校验信号的触发器。然后奇偶校验信号向处理器发出硬件中断，同时一个软件中断处理程序分析错误，并在显示器上显示错误代码，停止计算机运行。
为改进系统的性能，存储器可排列成64位单元化的存储器，其中数据按每字节32位的奇/偶22字形式存储在存储器中。每次对存储器访问时，读取奇偶位并同时核对这64位，因此错误不会被隔离在特定的存储器单元、模块或字段可替换的模块内。我们正是期望将错误隔离在发生错误存储单元内。
先有技术识别出这类问题且提出了解决的方法，但与我们的发明相比要复杂且成本较高。在先有技术中，奇偶校验电路及一些附加硬件是与每个存贮单元相联的。这里的先有技术实例如下：IBM技术公开报告1978年4月的第20卷第11B号中4834和4838页公开了“微代码完整性检测”，其中多个模块分别支持奇偶校验电路和计数器。模块存储计数字段、数据和奇偶校验位。单位的差错由奇偶校验电路检测，而22位的差错由计数器检测。文章指出这是一种“容易确定发生故障的模块”，但未确切描述它是如何工作的。
日本专利（JP56-19593）简要地描述了“存储器奇偶校验处理系统”，其中两个存储单元中两个奇偶检测电路向状态显示寄存器提供信息，从校验电路得到的结果“分别在状态显示寄存器中进行各自的报告”，处理器按奇存器的内容作出某种响应。奇偶校验电路向寄存器报告内容的细节未公开。
R.A.LEMAY等人的美国第4，809，276号专利公开了一个具有存储单元的“存储器故障检测装置”，和与之相关联的错误检测和校正电路，每个存储单元还带有计数器，记录已发生的校正数目。处理器周期性地察询计数器并提供信息替换存储板。
本发明的目的之一是为一个单元化存贮系统提供一种简单、低成本的奇偶校验方法，在该系统中发生错误的存储单元能被迅速识别。
另一目的是为具有两个存储单元的系统提供一种简单，低成本的奇偶校验方法，该系统不需要与每个存储单元相关联的双重硬件，以便指出哪个存储器单元产生了奇偶错误。
简单地说，根据本发明，一个存储器有两个与奇偶校验电路联接的存储单元，当出现奇偶错误时，校验电路立即引起中断。同时其中一组电路又在奇存器中设定一校验位，当出现中断时，中断处理程序判定校验位的状态并提供指明哪个存储单元发生错误的信息。
本发明的其他目的和优点从以下结合附图的描述中可以看得很清楚。
图1是体现本发明的个人计算机框图;
图2是按图1所示计算机运行的功能步骤流程图。
如附图所示，个人计算机包括与主存储器相连的微处理器10，主存贮器由两个经过奇偶校验单元16和18的存储单元12和14组成。存储器控制器20与微处理器和存储单元联接，以实现对主存储器运行的控制。奇偶校验单元以常规方式运行，在检测到奇偶错误时发出奇偶错误信号。
两锁存器或触发器22和24的输出线28和30与具有两个输入端的或门电路式逻辑单元26的输入端联接，锁存器或触发器22和24的输出线还各自与自身的清零输入端相联，当有输出时锁定某信号。锁存器22和24的输入线25和27分别与奇偶校验单元16和18的输出端联接。这两个锁存器的输入线29和31联接存储控制器20以接收来自地址存贮线的时钟信号。当住一奇偶校验单元检测到奇偶错误时，奇偶错误信号由输出线25或27传往相应的锁存器22和24，当收到下一个时钟信号时，该锁存器被设置产生一个启动输出信号。被设置的锁存器的启动输出信号打开或门电路26，以发出奇偶错误信号给中断控制器34。该控制器由导线36与微处理器10的中断输入端相连，用以根据从单元26接收的奇偶错误信号启动中断。
锁存器22的输出线30同时与可寻址的I/O接口38的寄存器40的单个位的位置41的输入联接。作为对产生在存储单元12的奇偶错误信号响应，来自锁存器22的启动信号将设置位的位置41（在这里把它称作校验位）。
个人计算机还包含一个常规中断处理器。它被以一种很显然的方式修改，以提供图2所示的功能。当微处理器启动中断后，中断处理程序首先判定是奇偶错误引起中断，然后转移到奇偶中断处理器42。在第44步或功能44中首先使I/O接口38中寄存器40的内容被读入微处理器。第46步，确定寄存器40的校验位是否被设置。如已设置，在第48步时发出一个信息，指出在存储单元12中产生奇偶错误。否则在第50步时发出一个信息，指出在存储器单元14中产生奇偶错误。接着此错误信息用来服务或替换有故障的存储单元。在此还需要指出，两个存储单元同时产生奇偶错误的情况是少见的，其结果信息只会表明错误来自存储单元12。在修复存储单元12后，根据计算机的进一步检测，另一个存储单元再次产生错误，当错误信息输出之后，该存储单元便被替换。
本发明的主要优点在于简化了对产生奇偶错误的存储器单元的判断。在不偏离本发明权利要求范围的前提下，本领域的技术人员是有可能对部分细节进行改动的。

Claims (5)

1、一个具有分为两个存储单元的主存储器的个人计算机奇偶校验系统，其特征在于：
第一和第二奇偶校验单元分别与上述不同的一个存储单元相连，当在所说的与之相连的存储单元中存取数据、检测到一个奇偶错误时，每个校验单元输出一个奇偶错误信号；
分别与所说的第一和第二奇偶校验单元相连的第一和第二锁存器，用以接收来自校验单元的所说奇偶错误信号，当从与之相连的所说奇偶校验单元接收到一个奇偶错误信号时，每个锁存器的输出端输出一个启动信号；
一个与所说锁存器输出端相连的逻辑电路，当在所说锁存器的任一输出端接收到一启动信号时，产生一个奇偶中断信号；
以及包括一条与所说第一锁存器的输出端相连的信号导线装置，在提供一个奇偶中断信号的同时，指出哪一个存储单元产生了奇偶错误。
2、如权利要求1所述的系统，其特征在于：
与信号线联接的一个寄存器，当在所说第一锁存器的输出线上接收到一个启动信号时，所说寄存器是可设置的。
3、如权利要求2所述的系统，其特征在予：
可按地址访问的I/O接口，所说寄存器是所说端口的一部分;
以及与所说端口相连、用于访问所说寄存器的一台微处理器。
4、如权利要求3所述系统，其特征在于：
相连的中断控制器用来接收从所说逻辑电路来的所说的输出的奇偶中断信号，同时所说的控制器还与所说的微处理器相连，当接收所说输出奇偶中断信号时，启动中断过程。
5、如权利要求4所述系统，其特征在于：
与所说微处理器相连的中断处理装置，并对所说的微处理器启动中断过程作出响应、访问所说的寄存器、分析它的内容、并且输出一个信息，指出哪一个存储单元产生了奇偶错误。
CN90108277A 1989-10-16 1990-10-12 个人计算机存储单元奇偶错误指示器 Expired CN1017382B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US42220489A 1989-10-16 1989-10-16
US07/422,204 1989-10-16

Publications (2)

Publication Number Publication Date
CN1051095A true CN1051095A (zh) 1991-05-01
CN1017382B CN1017382B (zh) 1992-07-08

Family

ID=23673830

Family Applications (1)

Application Number Title Priority Date Filing Date
CN90108277A Expired CN1017382B (zh) 1989-10-16 1990-10-12 个人计算机存储单元奇偶错误指示器

Country Status (11)

Country Link
EP (1) EP0423933B1 (zh)
JP (1) JPH03132829A (zh)
KR (1) KR940002273B1 (zh)
CN (1) CN1017382B (zh)
AT (1) ATE120867T1 (zh)
AU (1) AU635971B2 (zh)
BR (1) BR9005193A (zh)
CA (1) CA2021834C (zh)
DE (2) DE69018365T2 (zh)
HK (1) HK71596A (zh)
ZA (1) ZA907497B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1318972C (zh) * 2004-04-07 2007-05-30 国际商业机器公司 用于存储设备的自主错误恢复方法、系统及高速缓存

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5235602A (en) * 1991-06-11 1993-08-10 International Business Machines Corporation Synchronous/asynchronous i/o channel check and parity check detector
DE10135285B4 (de) * 2001-07-19 2005-08-04 Infineon Technologies Ag Speichereinrichtung und Verfahren zum Betreiben eines eine Speichereinrichtung enthaltenden Systems
US9075741B2 (en) 2011-12-16 2015-07-07 Intel Corporation Dynamic error handling using parity and redundant rows

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5619593A (en) * 1979-07-23 1981-02-24 Nippon Telegr & Teleph Corp <Ntt> Parity check processing system for memory
CA1240066A (en) * 1985-08-15 1988-08-02 John R. Ramsay Dynamic memory refresh and parity checking circuit
US4809276A (en) * 1987-02-27 1989-02-28 Hutton/Prc Technology Partners 1 Memory failure detection apparatus
DE3716594C2 (de) * 1987-05-18 1995-08-24 Siemens Ag Schaltungsanordnung für Fernmeldeanlagen, insbesondere Fernsprechvermittlungsanlagen, mit Speichereinrichtungen, in denen gespeicherte Informationsportionen auf ihre Richtigkeit überprüft werden
JPH01236331A (ja) * 1988-03-17 1989-09-21 Nec Corp エラー検出方式

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1318972C (zh) * 2004-04-07 2007-05-30 国际商业机器公司 用于存储设备的自主错误恢复方法、系统及高速缓存

Also Published As

Publication number Publication date
CN1017382B (zh) 1992-07-08
EP0423933A3 (en) 1992-04-08
ZA907497B (en) 1991-06-26
KR940002273B1 (ko) 1994-03-19
DE4032571C2 (zh) 1991-08-29
AU6388890A (en) 1991-04-18
BR9005193A (pt) 1991-09-17
EP0423933A2 (en) 1991-04-24
KR910008568A (ko) 1991-05-31
ATE120867T1 (de) 1995-04-15
DE69018365T2 (de) 1995-10-12
HK71596A (en) 1996-05-03
AU635971B2 (en) 1993-04-08
CA2021834A1 (en) 1991-04-07
JPH03132829A (ja) 1991-06-06
CA2021834C (en) 1993-12-21
EP0423933B1 (en) 1995-04-05
DE4032571A1 (de) 1991-05-02
DE69018365D1 (de) 1995-05-11

Similar Documents

Publication Publication Date Title
US6886116B1 (en) Data storage system adapted to validate error detection logic used in such system
US4787060A (en) Technique for determining maximum physical memory present in a system and for detecting attempts to access nonexistent memory
US6880113B2 (en) Conditional hardware scan dump data capture
US20020144193A1 (en) Method and system for fault isolation methodology for I/O unrecoverable, uncorrectable error
US20020178404A1 (en) Method for prioritizing bus errors
US6845469B2 (en) Method for managing an uncorrectable, unrecoverable data error (UE) as the UE passes through a plurality of devices in a central electronics complex
US5177747A (en) Personal computer memory bank parity error indicator
EP0279396B1 (en) Cache memory having self-error checking and sequential verification circuits
CA1208795A (en) Data processing scan-art system
CN1051095A (zh) 个人计算机存储单元奇偶错误指示器
US4761783A (en) Apparatus and method for reporting occurrences of errors in signals stored in a data processor
US6567952B1 (en) Method and apparatus for set associative cache tag error detection
US5561672A (en) Apparatus for preventing computer data destructively read out from storage unit
CN218957199U (zh) 一种电子门锁级联电控电路
JP3154853B2 (ja) イリーガルメモリアクセス検出方式
JPH0922387A (ja) メモリ装置
JPS60163135A (ja) デ−タバスチエツク方式
JPS63261436A (ja) パリテイエラ−リカバリ方式
JPS61226853A (ja) 半導体メモリにおける誤り検出訂正機能テスト回路
JPH07152497A (ja) ディスク制御装置
JPH03502619A (ja) データバスイネーブルベリフィケーションロジック
CN117711475A (zh) 存储单元的故障检测电路及方法、功能芯片
JPS63129440A (ja) ストアスル−バツフア装置
JPS62180440A (ja) 記憶領域テスト方式
JPH0496844A (ja) キャッシュメモリ制御回路

Legal Events

Date Code Title Description
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C06 Publication
PB01 Publication
C13 Decision
GR02 Examined patent application
C14 Grant of patent or utility model
GR01 Patent grant
C15 Extension of patent right duration from 15 to 20 years for appl. with date before 31.12.1992 and still valid on 11.12.2001 (patent law change 1993)
OR01 Other related matters
ASS Succession or assignment of patent right

Owner name: LIAN XIANG(SINGAPORE)PRIVATE LTD.

Free format text: FORMER OWNER: INTERNATIONAL BUSINESS MACHINE CORP.

Effective date: 20061027

C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20061027

Address after: Singapore Changi

Patentee after: Lenovo (Singapore) Pte. Ltd.

Address before: New York, USA

Patentee before: International Business Machines Corp.

C19 Lapse of patent right due to non-payment of the annual fee
CF01 Termination of patent right due to non-payment of annual fee