CN105074871A - 用于掩蔽含氧化硅的表面的方法 - Google Patents

用于掩蔽含氧化硅的表面的方法 Download PDF

Info

Publication number
CN105074871A
CN105074871A CN201480020436.5A CN201480020436A CN105074871A CN 105074871 A CN105074871 A CN 105074871A CN 201480020436 A CN201480020436 A CN 201480020436A CN 105074871 A CN105074871 A CN 105074871A
Authority
CN
China
Prior art keywords
cabosil
fluosilicic acid
silicon
silica
etching
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201480020436.5A
Other languages
English (en)
Other versions
CN105074871B (zh
Inventor
F.莱尔默
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Robert Bosch GmbH
Original Assignee
Robert Bosch GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Robert Bosch GmbH filed Critical Robert Bosch GmbH
Publication of CN105074871A publication Critical patent/CN105074871A/zh
Application granted granted Critical
Publication of CN105074871B publication Critical patent/CN105074871B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0332—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their composition, e.g. multilayer masks, materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3081—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their composition, e.g. multilayer masks, materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks

Abstract

本发明涉及用于掩蔽表面的方法，特别是包含氧化硅、铝或硅的表面，所述方法包括以下方法步骤：a)提供具有待掩蔽的表面的基材，特别是具有包含氧化硅、铝或硅的表面的基材；和b)通过在所述表面上局部选择性地形成胶态氧化硅，产生确定的掩蔽图型。相对于多数蚀刻介质，例如特别相对于氢氟酸，上述方法使得可按简单且成本有利的方式实现极其稳定的掩蔽，从而通过例如蚀刻过程实现最高准确度的和确定的结构。本发明进一步涉及电子组件，以及涉及胶态氧化硅用于局部选择性地掩蔽待处理的表面的用途。

Description

用于掩蔽含氧化硅的表面的方法
本发明涉及一种用于掩蔽表面的方法，特别是包含氧化硅、铝或硅的表面。本发明进一步涉及胶态氧化硅用于选择性地掩蔽待处理的表面的用途，特别是相对于随后在含有氢氟酸的蚀刻介质中的蚀刻，例如相对于随后在氢氟酸蒸气中的蚀刻。
现有技术
常常将含有氢氟酸的蚀刻介质，特别是氢氟酸蒸气在微型系统技术中用于所谓的牺牲层蚀刻，其中通过掏蚀使得氧化硅层上的微型机械结构可自由移动。使用氢氟酸蒸气的优点在于，通过“半干燥”的工艺操作可阻止所谓的“粘结”，即完全掏蚀的结构不可逆地粘附在底层或其它结构部分上。
在文献US2002/0106865A1中，描述了用于形成凿隔离(Grabenisolation)的方法。就这类方法而言，通过使用过饱和的其中发生离析的含水氟硅酸溶液，实现来自液相的第二氧化物选择性地在第一氧化物表面上沉积。
此外，在硅基材上产生隔离结构的方法由文献US5453395而已知，其中应当仅在基材的凿中实施氧化物的选择性离析。
本发明公开内容
本发明的主题是用于掩蔽表面的方法，特别是包含氧化硅、铝或硅的表面，所述方法包括以下方法步骤：
a)提供具有待掩蔽的表面的基材，特别是具有包含氧化硅、铝或硅的表面的基材；和
b)通过在所述表面上局部选择性地形成胶态氧化硅，产生确定的掩蔽图型。
相对于多数蚀刻介质，例如特别相对于氢氟酸，上述方法使得可按简单且成本有利的方式实现极其稳定的掩蔽，从而通过例如蚀刻过程实现最高准确度的和确定的结构。
对此，用于掩蔽表面，特别是包含氧化硅、铝或硅的表面的方法，根据方法步骤a)包括提供具有待掩蔽的表面的基材，特别是具有包含氧化硅、铝或硅的表面的基材。因此，在该方法步骤中，提供了一种基材或初始组件，其包含表面，所述表面优选至少部分包含氧化硅（一般为二氧化硅(SiO2)）、铝或硅。例如，相应的表面或者所述基材可以由一种或多种上述材料构成，其中所述氧化硅可以例如通过硅表面的热氧化或也通过氧化物在硅表面上的离析而施加于其上。通过在掩蔽之后特别通过蚀刻过程选择性地将确定的区域从这类基材中去除，可以由此特别形成电子组件或微型机械组件，以产生确定的功能结构。关于铝-表面，它例如可以为铝-触点，所述铝-触点可例如出现在电子开关电路的使用中。
因此，可将本发明所述的掩蔽特别地理解为选择性钝化或覆盖待处理的表面的单个区域和相应地释放该表面其它区域。因此，除了可处理的区域之外，可通过掩蔽来理解钝化区域确定的结构，其中所述钝化或覆盖可始终涉及确定的处理，为此，该掩蔽区域或钝化区域是失活的或惰性的或受到保护的。
因此，在前述方法的情况下进行对表面的掩蔽，根据方法步骤b)通过在表面上局部选择性地形成胶态氧化硅而产生确定的掩蔽图型。因此，就前述方法而言，将胶态氧化硅局部和/或空间选择性地提供至待处理组件或基材的表面。因此，通过胶态氧化硅进行对不将处理的区域的掩蔽，反之可使不含胶态氧化硅的区域经受进一步的处理，例如特别是蚀刻过程。换言之，将胶态氧化硅空间选择性并因此确定地施加在表面上的位置，所述位置在其它方法步骤(例如通过随后的蚀刻过程)期间应将被保护，因此，在该处应不发生蚀刻。因此，进行表面(如晶片表面)的受控钝化或掩蔽，以防例如被保护的氧化物被处理，例如通过氢氟酸蒸气以及钾碱液和其它蚀刻介质的侵蚀。
对于胶态氧化硅可理解为：可通过在表面上干燥和浓缩饱和或过饱和的氟硅酸溶液，以最精细的结构尺寸形成的氧化硅。这些通过干燥从氟硅酸沉淀出来的组合物可以任选除了硅和氧之外还有氟和/或任选结合的水。可将它用总式SixOyFz*nH2O化学上示例性且非限制性地描述，其中x和y和z以及n可以例如为1、2或3或更大的1的整数倍数(x，y，z=1，2，3，......；n=1，2，3......)。在释放氢氟酸的情况下，胶体可基于氟硅酸到氧化硅-簇(Clustern)的反应形成。该效果本身已知，且在半导体工业中，以概念“锈斑(staining)”或“斑点(stains)”而令人担忧，因为，例如在栅极氧化之前去除本体氧化物的情况下，胶体的形成导致半导体的缺陷，例如随后形成的栅极-氧化物。
特别是通过例如由干燥氟硅酸例如在晶片表面形成的这些胶态氧化硅，可产生特别稳定且持久的掩蔽，其对多数蚀刻介质具有高抗性，且因此通过它可产生精准确定的结构或常常完全仅对下层的保护。在此，基材表面(例如特别是氧化物表面)上的同样被称为所谓“斑点”的胶态氧化硅首先减缓了氧化物蚀刻，并最终将所述蚀刻完全中止。这类表面为基本完全惰性的，并在长时间状态中受到严重的蚀刻侵蚀。
详细来说，例如相对于氢氟酸(作为通常使用的蚀刻介质)的影响，来自胶态氧化硅的掩蔽在长时间的使用下，在下面的氧化物层中也对缺陷的形成(例如所谓的小孔的形成)特别具有抗性。此外，除了确保防止由于形成机械损害而引起的侵蚀之外，还例如可以确保防止在升温或例如醇混合物的情况下氢氟酸扩散穿过掩蔽或穿过保护层。由此确保防止组件或基材的表面的掩蔽区域受到这类腐蚀性蚀刻物质的影响。
同样，相对于与多数蚀刻介质的反应，例如特别是相对于与氢氟酸的反应，由胶态氧化硅形成的掩蔽或保护层为惰性的。因为这涉及特定的氧化硅，所以随后在大多数情况下，所述氧化硅基本上将不会损害所产生的组件的性能，使得大多不必要在另一方法步骤中耗费地将该层去除。
因此，可使得工艺技术简单并成本有利的是：在相同基材上获得除活性区域之外的空间选择性的掩蔽，它在长时间段中呈现出足够的稳定性。虽然它对于使用每种化学品(也如含氢氟酸的蚀刻溶液或蚀刻蒸气)的蚀刻，或同样对于热处理，特别是高温处理具有稳定性，但若期望，可通过物理方法(如机械磨光或离子喷雾方法)将由胶态氧化硅形成的掩蔽去除。
总的来说，通过上述掩蔽特别提供一种方法，该方法可以确保在处理表面(例如特别是基于氢氟酸蒸气的作用的牺牲层蚀刻)期间，例如在晶片的微型机械结构的区域中保护功能性氧化物(例如在微电子开关回路区域内的氧化物层)，并进一步防止制造的组件的微电子开关回路区域内的失灵。
在一个实施方案的框架中，可通过在表面上空间选择性地和逐渐地施加并干燥氟硅酸(H2SiF6)，以实现胶态氧化硅的选择性形成。因此，在该实施方案中，归因于所谓的锈斑效应，该锈斑效应在一定的前提下在用含氢氟酸的蚀刻介质蚀刻氧化硅时出现。因此，在该实施方案中充分利用的是，在一定的前提下，当氢氟酸作用在氧化硅上时或当使用氟硅酸时，可形成稳定且不可再被蚀刻的胶态氧化硅(SiO2，胶态)。
因此，可取决于所用表面实现氟硅酸的直接施加，或所述胶态氧化硅可以作为氧化硅被氢氟酸蚀刻的产物而产生，其中在干燥过程中特别根据下列反应而形成并且随后分解含水氟硅酸：
SiO2+6HF→H2SiF6+2H2O(1)
H2SiF6+2H2OSiO2，胶态+6HF(2)，
其中反应方程式(1)描述使用氢氟酸蚀刻作为本体氧化物的氧化硅，且反应方程式(2)示例性和非限制性地描述从富集的蚀刻溶液中沉淀出胶态氧化硅(SiO2，胶态)，特别是在基材表面干燥蚀刻溶液残余物的情况下。胶态氧化硅还可称为斑点，且为反应产物，其结构与起始蚀刻的氧化硅有区别，且不能发生逆反应，但它在该形式下为稳定的。
在该实施方案中，可将例如含水氟硅酸(H2SiF6)的浓溶液选择性地施加于表面的这一区域并将其干燥，随后应不处理(例如蚀刻)该区域，而更应当进行掩蔽。干燥可在室温下通过空气进行，或可采用相关已知的加热装置，例如加热板、辐射加热器、加热风扇或烘箱。因此，可例如通过在浓缩的含水氢氟酸或无水氢氟酸(可在蚀刻反应开始时与少量的水混合)中，根据前述反应(1)，使含有氧化硅的表面的氧化硅或石英玻璃(热解二氧化硅SiO2)反应，以原位生成氟硅酸。因此，根据反应方程式(1)，形成含水的浓氟硅酸，其适用于在干燥的情况下，根据反应方程式(2)，通过水解裂解使胶态氧化硅斑点沉淀，其中形成的氢氟酸可气态挥发。或者，可根据反应方程式(2)直接并立即使用预制的氟硅酸。
在另一实施方案的框架内，可通过压印、离心涂布、喷雾或刷涂氟硅酸，或通过将表面浸渍在氟硅酸中，或通过使用氟硅酸印刷所述表面，将氟硅酸选择性地施加在表面上。就印刷而言，用氟硅酸“盖印”或类似于喷墨打印机以小滴形式喷印相应于所述表面的所需掩蔽的图型。由此，可在表面上直接产生图型。特别在该实施方案中，可将氟硅酸简单地且限定地和均匀地或均质地涂布在例如含有氧化硅的表面上。因此，前述实施方案特别适于与前置掩蔽图型的产生相组合，如以下所详述。因此可持续接连多次进行前置施涂方式，且在每次施涂之后进行氟硅酸的干燥步骤。换言之，可进行氟硅酸的多次施加，特别是组合前述施涂方式，继之以干燥。
关于离心涂布的方法变型，可将基材(例如晶片)置于离心机(例如晶片离心机)，于该处将氟硅酸滴入或喷雾至离心机，并将氟硅酸均匀地供给至基材并使其干燥。因此，晶片离心机包括将晶片置于其中的晶片支架。随后使带有晶片的晶片支架以预定的转数转动。这类晶片离心机用于例如光刻胶层的施加，或还用于使用溶剂的各种清洗步骤，或类似“洗涤离心机”用于晶片的干燥。随后可多次重复该步骤。关于氟硅酸的喷雾，可通过喷雾器将其喷雾于待处理的表面上并干燥，其中也可多次重复该步骤。关于浸渍，可将待处理的表面浸入氟硅酸溶液，并从溶液中取出，和随后例如将它的底面置于加热板上，由此干燥所述表面。同样，可多次重复该步骤。
关于刮涂，可通过例如使用刮刀或刮器（Wischer）施加氟硅酸，其中可对应窗户刮水器(如用于机动车的车窗雨刮器)设置所述刮器，或可特别具有刮器片。刮器，特别是刮器片，可通过使用例如布置在刮器上的多个出口(它们可以连接至氟硅酸溶液的储蓄器，并可沿刮器片的长度分布)，以均匀地施加氟硅酸并通过刮器片非常均匀地分散在表面。当刮器片将氟硅酸分散之后，可开始干燥氟硅酸，以形成胶态氧化硅，随后任选重新使用氟硅酸处理该表面。
在另一实施方案的框架中，所述方法在方法步骤(b)之前可包括以下另一方法步骤：c)通过形成负性（negativ）掩蔽图型掩蔽表面。在该实施方案中，可在表面上实现胶态氧化硅特别确定的和工艺技术上简单的空间选择性的形成。具体来说，可制备负性掩蔽图型，其在本发明中应特别解释为，应将进行之后处理(如之后蚀刻)的区域掩蔽，反之使其它区域暴露。因此，将该方法步骤中施加的掩蔽图型准确地反向布置，如在掩蔽过程中基本上通过形成胶态氧化硅而形成的掩蔽图型。因此，在该实施方案中，可特别简单地将所述区域预掩蔽，所述区域应为供给胶态氧化硅空留出来的区域，因此，应在掩蔽之后处理该区域。
例如可通过这类负性掩蔽图型的形成，使得将氟硅酸准确地施涂至应布置有胶态氧化硅所处的位置高度简单化，这可使得工艺操作特别简单，并因此省时和成本有利。
在另一实施方案的框架下，可通过使用光刻胶(Photolack)产生负性掩蔽图型。特别地，通过使用光刻胶可产生特别确定以及高分辨率的掩蔽图型。此外，光刻胶的使用基本上为成熟的方法，且因此可以不存在工艺技术问题。
在该实施方案中，可将光刻胶整面地施涂(例如离心涂布)在表面上，并随后通过曝光和洗片，从通过施加胶态氧化硅而钝化或惰性化的区域除去。在单块集成MEMS-传感器或单块集成MEMS麦克风的情况中，例如可例如在电子开关回路的区域上将光刻胶移除，以使得随后通过胶态氧化硅钝化或掩蔽该位置成为可能，以由此保护相应的电路回路。因此，可在一个实施方案中，将MEMS-区域或活性麦克风区域用光刻胶保持覆盖，因为此处应该不会进行由胶态氧化硅引起的掩蔽，因为在之后的步骤中，该区域应被蚀刻。因此可使用半导体工业中常用的正性光刻胶类型AZ8112或AZ4620等，将其以1μm-6μm的厚度离心涂布并然后曝光并洗片。就正性胶(Positivlack)如AZ8112而言，曝光区域通过洗片去除。同样可使用所谓的步进光刻胶(Stepperlacke)，将其优化用于步进曝光器。同样可采用所谓的负性胶或图像-翻转-胶，其中曝光区域在洗片中保留，而未曝光的区域则被去除，这与正性胶相反。
在随后通过胶态氧化硅的形成掩蔽之后，可将含有负性掩蔽的光刻胶以简单的方式再次去除。例如可通过使用合适的溶剂，如丙酮、二甲亚砜(DMSO)、乙酸乙酯、二甲基酮或所谓的抗除去剂，以标准工艺(也称为剥离(Lift-off)工艺)除去掩蔽。当此处正性胶与负性胶均适用时，可取决于具体应用的胶特别地选择溶剂。去除光刻胶的另一个可能是，使用氧等离子体，例如通过使用所谓的氧离子体提取器，因为在胶表面上没有形成稳定的斑点（Strains）或稳定的胶态氧化硅，因此通过密封层没有保护所述胶免受氧气或氧等离子体的作用。
在另一实施方案的框架中，可通过使用烘箱、也称为热板的加热板、加热风扇、辐射加热器或特别是在室温下的空气干燥进行干燥。特别是通过上述方法，可通过浓缩特别是氟硅酸溶液实现干燥，从而形成胶态氧化硅。所述方法进一步保护待掩蔽的基材不受损害。
在另一实施方案的框架中，可在方法步骤b)之前清洁表面，例如通过蚀刻过程。在该实施方案中，可通过胶态氧化硅的形成使特别有效的掩蔽成为可能。对此，可将待处理的例如含有氧化硅的表面，例如短时间暴露于氢氟酸溶液或氢氟酸蒸气，以将表面轻微地或非本质地开始蚀刻。这类清洁的或刚开始蚀刻的表面特别具有反应性，并特别有效地形成良好粘附的胶态氧化硅。
在另一实施方案的框架中，可在方法步骤b)之前活化特别含氧化硅的表面，特别是使其亲水化。在该实施方案中，可例如通过将羟基施加或形成于表面上（例如通过产生硅-氢氧根-键(Si-OH)）以活化表面，这使得可通过胶态氧化硅的形成来允许特别有效的掩蔽。这类亲水化例如可以通过使待掩蔽的表面与氧化组分接触进行，所述氧化组分为例如但不受限于氧等离子体、浓硝酸(HNO3)或双氧水(H2O2)与盐酸(HCl)或氨(NH3)的混合物或双氧水与浓硫酸(H2SO4)的混合物。在这类活化步骤之后或期间，如前文所详述，可通过例如将表面短暂暴露于氢氟酸溶液或氢氟酸蒸气来清洁表面，以获得新鲜以及干净的蚀刻表面。相应的活化也可用于其它表面。
因此，特别有利的是，所述表面尤其直接在预处理(如清洁或活化)之后通过胶态氧化硅的形成而掩蔽，因为之后氧化物表面的反应能力或结合能力不会通过来自周围环境中杂质的不希望的污染而降低或消失。
另外，对于如前文所详述的预处理还可有益的是，例如通过光刻胶施加负性掩蔽，以此仅将通过胶态氧化硅待掩蔽的区域清洁或亲水化，并以此活化所述区域。
本文将参照结合本发明的应用以及本发明的组件对其它相关优点和特征作出详尽解释。明显适用的是，本发明方法的本发明的特征和优点也可用于本发明的应用和本发明的组件，反之亦然。本发明还涉及来自说明书、权利要求和/或附图中公开的至少两个特征的所有组合。
本发明的主题进一步为胶态氧化硅以局部选择性地掩蔽待处理的表面的用途。特别地，通过胶态氧化硅可产生特别稳定和持久的掩蔽，其对于多数蚀刻介质有抗性，并因此可产生准确确定的结构。从而使得胶态氧化硅的使用在工艺技术上简单并且成本合算。另外，尽管胶态氧化硅对于使用任何化学品(如含氢氟酸的蚀刻溶液或蚀刻蒸气)的蚀刻具有稳定性，但若期望，也可通过物理方法，如机械磨光或离子喷雾过程将其去除。
关于其它优点和特征，本文将参照结合本发明的方法和本发明的组件对其作出详尽解释。明显适用的是，本发明方法以及本发明组件的本发明的特征和优点应当也可用于本发明的应用，且反之亦然。本发明还涉及来自说明书、权利要求和/或附图所公开的至少两个特征的所有组合。
本发明的主题进一步为电子组件，其通过包括如上述实施的掩蔽过程的方法而制造。
通过这类方法可生产多数组件，其包括例如含有氧化物的基材，如晶片基材，该基材应通过空间受限的蚀刻加工或处理。可制造例如单块集成的MEMS-麦克风或单块集成的MEMS-传感器，其包括微型机械膜部分和具有待保护的氧化物层的微电子分析电路，且在不损害或破坏相邻电路区域的情况下，在此处通过在牺牲氧化物层中的掏蚀使微型机械膜结构暴露。例如对于单块集成的微型传感器或MEMS-传感器，其包括例如加速传感器、转速传感器、压力传感器和MEMS-麦克风。
在施加负性掩蔽之后，可通过含有氢氟酸的介质的作用，使表面或具有表面的基材经受例如蚀刻，使得可发生在牺牲氧化物层中的微型机械结构（例如麦克风膜）的例如掏蚀，而例如在单块集成的MEMS-麦克风的电路区域中通过由胶态氧化硅钝化的氧化物表面而保护功能性氧化物。
关于其它优点和特征，本文将参照结合本发明的方法以及本发明的应用对其作出详尽解释。同样，显而易见的是，本发明的方法以及本发明的应用的本发明的特征和优点同样可用于本发明的组件，且反之亦然。本发明还涉及来自说明书、权利要求和/或附图中公开的至少两个特征的所有组合。

Claims (10)

1.用于掩蔽表面，特别是包含氧化硅、铝或硅的表面的方法，所述方法包括以下方法步骤：
a)提供具有待掩蔽的表面的基材，特别是具有包含氧化硅、铝或硅的表面的基材；和
b)通过在所述表面上局部选择性地形成胶态氧化硅，产生确定的掩蔽图型。
2.根据权利要求1的方法，其中通过在所述表面上空间选择性地和逐渐地施加和干燥氟硅酸(H2SiF6)，以实现选择性地形成胶态氧化硅。
3.根据权利要求2的方法，其中通过压印、离心涂布、喷雾或刷涂所述氟硅酸，或通过将所述表面浸渍在氟硅酸中，或通过使用氟硅酸印刷所述表面，将氟硅酸选择性地施加在所述表面上。
4.根据权利要求2或3的方法，其中通过使用烘箱、加热板、加热风扇、辐射加热器，或通过特别是在室温下的空气干燥，实现干燥。
5.根据权利要求1-4中任一项的方法，其中所述方法在方法步骤b)之前包括以下其它方法步骤：
c)通过形成负性掩蔽图型，来掩蔽所述表面。
6.根据权利要求5的方法，其中通过使用光刻胶产生所述负性掩蔽图型。
7.根据权利要求1-6中任一项的方法，其中在方法步骤b)之前清洁所述表面，特别是开始蚀刻所述表面。
8.根据权利要求1-7中任一项的方法，其中在方法步骤b)之前使所述表面活化，特别是亲水化。
9.胶态氧化硅用于局部选择性地掩蔽待处理的表面的用途。
10.通过包括根据权利要求1-8中任一项的方法的方法制造的电子组件。
CN201480020436.5A 2013-04-12 2014-03-18 用于掩蔽含氧化硅的表面的方法 Active CN105074871B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
DE102013206527.2A DE102013206527A1 (de) 2013-04-12 2013-04-12 Verfahren zum Maskieren einer Siliziumoxid haltigen Oberfläche
DE102013206527.2 2013-04-12
PCT/EP2014/055361 WO2014166706A1 (de) 2013-04-12 2014-03-18 Verfahren zum maskieren einer siliziumoxid haltigen oberfläche

Publications (2)

Publication Number Publication Date
CN105074871A true CN105074871A (zh) 2015-11-18
CN105074871B CN105074871B (zh) 2019-02-12

Family

ID=50289669

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201480020436.5A Active CN105074871B (zh) 2013-04-12 2014-03-18 用于掩蔽含氧化硅的表面的方法

Country Status (5)

Country Link
US (1) US10490403B2 (zh)
EP (1) EP2984677A1 (zh)
CN (1) CN105074871B (zh)
DE (1) DE102013206527A1 (zh)
WO (1) WO2014166706A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110280051A (zh) * 2019-07-09 2019-09-27 四川省蜀爱新材料有限公司 一种低硅消泡剂

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5773335A (en) * 1996-08-20 1998-06-30 United Microelectronics Corp. Method for forming twin-tub wells in substrate
US6090726A (en) * 1996-07-05 2000-07-18 National Science Council Pretreatment method of a silicon wafer using nitric acid
CN2480380Y (zh) * 2001-05-28 2002-03-06 财团法人工业技术研究院 液相沉积生产装置
US20020106865A1 (en) * 2001-02-05 2002-08-08 Tai-Ju Chen Method of forming shallow trench isolation

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5262282A (en) * 1989-06-22 1993-11-16 Kabushiki Kaisha Toshiba Pattern forming method
JPH05326504A (ja) * 1992-05-15 1993-12-10 Nec Corp 半導体装置の製造方法
US5453395A (en) 1994-03-21 1995-09-26 United Microelectronics Corp. Isolation technology using liquid phase deposition
US5612239A (en) 1995-08-24 1997-03-18 United Microelectronics Corporation Use of oxide spacers formed by liquid phase deposition
JP5359270B2 (ja) * 2006-06-30 2013-12-04 王子ホールディングス株式会社 単粒子膜エッチングマスクを用いた微細構造体の製造方法およびナノインプリント用または射出成型用モールドの製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6090726A (en) * 1996-07-05 2000-07-18 National Science Council Pretreatment method of a silicon wafer using nitric acid
US5773335A (en) * 1996-08-20 1998-06-30 United Microelectronics Corp. Method for forming twin-tub wells in substrate
US20020106865A1 (en) * 2001-02-05 2002-08-08 Tai-Ju Chen Method of forming shallow trench isolation
CN2480380Y (zh) * 2001-05-28 2002-03-06 财团法人工业技术研究院 液相沉积生产装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110280051A (zh) * 2019-07-09 2019-09-27 四川省蜀爱新材料有限公司 一种低硅消泡剂

Also Published As

Publication number Publication date
US10490403B2 (en) 2019-11-26
WO2014166706A1 (de) 2014-10-16
US20160035570A1 (en) 2016-02-04
EP2984677A1 (de) 2016-02-17
DE102013206527A1 (de) 2014-10-16
CN105074871B (zh) 2019-02-12

Similar Documents

Publication Publication Date Title
EP1559555B1 (en) A method of making an inkjet printhead
JP6591280B2 (ja) 基板処理装置および基板処理方法
KR20120117682A (ko) 에칭 방법, 에칭 장치 및 기억 매체
KR20090061302A (ko) 잉크젯 프린트헤드의 노즐 플레이트 및 그 제조 방법
US5328871A (en) Manufacturing process for semiconductor device
CN105374735A (zh) 通过未预干燥的湿润表面用旋涂电介质覆盖高深宽比特征
JP2015149385A (ja) ウェーハの加工方法
CN105074871A (zh) 用于掩蔽含氧化硅的表面的方法
CN101719469A (zh) 一种可提高成形质量的cvd氧化硅制造方法
US4634495A (en) Dry etching process
JPH1041222A (ja) 半導体装置の製造方法
JP6095315B2 (ja) 液体吐出ヘッドの製造方法
RU2468467C2 (ru) Жидкая композиция, способ получения кремниевой подложки и способ получения подложки для головки для выброса жидкости
JP2008147434A (ja) 半導体装置の製造方法
Burham et al. Effect of temperature on the etching rate of nitride and oxide layer using Buffered Oxide Etch
CN100541714C (zh) 半导体装置的制造方法及其制造装置
JP2009295734A (ja) 半導体装置の製造装置及びその製造方法
WO2011004769A1 (ja) エッチング装置および基板処理方法
JPH04171820A (ja) 塗布膜形成方法
KR20180001496A (ko) 기판 코팅 방법 및 코팅 시스템
JP2009160686A (ja) 機能デバイスの製造方法
CN103871862B (zh) 一种双栅氧的制备方法
JP2008126504A (ja) インクジェット記録ヘッドの製造方法、およびインクジェット記録ヘッド
KR101752782B1 (ko) 하부전극의 코팅층 제거용 세정액 및 이를 이용한 하부전극의 코팅층 제거방법
Sim et al. Studying the etch rates and selectivity of SiO2 and Al in BHF solutions

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant