CN105074612B - 通过对空闲部件断电来在显示管道中节省电力的方法和设备 - Google Patents

通过对空闲部件断电来在显示管道中节省电力的方法和设备 Download PDF

Info

Publication number
CN105074612B
CN105074612B CN201480009560.1A CN201480009560A CN105074612B CN 105074612 B CN105074612 B CN 105074612B CN 201480009560 A CN201480009560 A CN 201480009560A CN 105074612 B CN105074612 B CN 105074612B
Authority
CN
China
Prior art keywords
display
data
buffer
view data
mode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201480009560.1A
Other languages
English (en)
Other versions
CN105074612A (zh
Inventor
P·霍兰德
陈浩
A·郭
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Apple Inc
Original Assignee
Apple Computer Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Apple Computer Inc filed Critical Apple Computer Inc
Publication of CN105074612A publication Critical patent/CN105074612A/zh
Application granted granted Critical
Publication of CN105074612B publication Critical patent/CN105074612B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T1/00—General purpose image data processing
    • G06T1/60—Memory management
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3206—Monitoring of events, devices or parameters that trigger a change in power modality
    • G06F1/3228—Monitoring task completion, e.g. by use of idle timers, stop commands or wait commands
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/325—Power saving in peripheral device
    • G06F1/3265—Power saving in display device
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/3287—Power saving characterised by the action undertaken by switching off individual functional units in the computer system
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T3/00—Geometric image transformations in the plane of the image
    • G06T3/40—Scaling of whole images or parts thereof, e.g. expanding or contracting
    • G06T3/4007—Scaling of whole images or parts thereof, e.g. expanding or contracting based on interpolation, e.g. bilinear interpolation
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/36—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the display of a graphic pattern, e.g. using an all-points-addressable [APA] memory
    • G09G5/363—Graphics controllers
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/36—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the display of a graphic pattern, e.g. using an all-points-addressable [APA] memory
    • G09G5/39—Control of the bit-mapped memory
    • G09G5/391—Resolution modifying circuits, e.g. variable screen formats
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/36—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the display of a graphic pattern, e.g. using an all-points-addressable [APA] memory
    • G09G5/39—Control of the bit-mapped memory
    • G09G5/395—Arrangements specially adapted for transferring the contents of the bit-mapped memory to the screen
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/36—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the display of a graphic pattern, e.g. using an all-points-addressable [APA] memory
    • G09G5/39—Control of the bit-mapped memory
    • G09G5/399—Control of the bit-mapped memory using two or more bit-mapped memories, the operations of which are switched in time, e.g. ping-pong buffers
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/021—Power management, e.g. power saving
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2340/00—Aspects of display data processing
    • G09G2340/04—Changes in size, position or resolution of an image
    • G09G2340/0407—Resolution change, inclusive of the use of different resolutions for different screen areas
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2340/00—Aspects of display data processing
    • G09G2340/04—Changes in size, position or resolution of an image
    • G09G2340/045—Zooming at least part of an image, i.e. enlarging it or shrinking it
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2360/00—Aspects of the architecture of display systems
    • G09G2360/12—Frame memory handling
    • G09G2360/127—Updating a frame memory using a transfer of data from a source area to a destination area
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D30/00—Reducing energy consumption in communication networks
    • Y02D30/50—Reducing energy consumption in communication networks in wire-line communication networks, e.g. low power modes or reduced link rate

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Engineering & Computer Science (AREA)
  • Computing Systems (AREA)
  • Computer Graphics (AREA)
  • Controls And Circuits For Display Device (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Image Processing (AREA)
  • Image Generation (AREA)
  • Power Sources (AREA)

Abstract

本发明公开了关于显示管(200)内的电力管理的技术。显示缓冲器(114)通过数据传送互连器来接收图像数据(202)。基于显示管(200)以定标模式还是非定标模式工作来对数据传送互连器断电。显示缓冲器(114)将图像数据的至少一部分传输到显示管(200)的一个或多个部件，并且响应于该传输，数据传送互连器被上电。在一些实施例中，显示缓冲器(114)包括多个行缓冲器(310a‑x)，其中每个行缓冲器被配置为存储相应的图像源行(312)。在此类实施例中，被配置为呈现要被显示的图像的显示管(200)包括显示缓冲器(114)，并且断电是响应于所接收的包括两个或更多个图像源行(312)的图像数据而执行的。

Description

通过对空闲部件断电来在显示管道中节省电力的方法和设备
技术领域
本公开涉及显示管，更具体地，涉及与显示管道相关联的电力管理。
背景技术
随着计算机系统的电力和复杂性增加，图形操作越来越多地利用专用图形呈现硬件来执行。因此，图形处理单元(GPU)可包括显示管道内的各种内置且能配置的结构，用于呈现要经由显示器展示的像素数据的图像。这些结构可实现对应于如下的各种管级，例如光栅化、叠置、混合、剪辑、抖动、色彩空间转换、帧旋转、帧缓冲等等。
在一些情况下，显示管道还可包括专用结构，用于将图像诸如定标达到输出设备的物理分辨率。这些结构可实现定标操作，定标操作执行线性变换来放大或缩小图像数据。这样的定标可包括水平和/或垂直定标。
发明内容
本公开描述了其中电力管理是基于显示缓冲器的操作来执行的实施例。在一个实施例中，显示缓冲器存储从存储器取得的用于显示管道的图像源行(例如水平或垂直图像行)，显示管道使用源行来呈现用于显示器的图像。在各种实施例中，基于显示管道正执行的操作，图像源行可作为单独行或者作为多个行的块来取得。例如，在一个实施例中，如果定标的话，则显示管道可更频繁地取得单独行，并且如果不是定标的话，则可较不频繁地取得块。
在各种实施例中，一个或多个电路可根据正在为显示缓冲器取得多个图像源行还是取得单独图像源行来进行电力管理。在一些实施例中，这些电路可包括将图像源行从存储器传输到显示缓冲器的数据传送互连器、存储图像源行的存储器的存储器控制器等等。因此，在一个实施例中，如果图像源行的块正被取得，则这些电路在其在取得源行之间空闲时可被断电 (即其电力可被降低)。然后，一旦接收到取附加源行的请求，它们可以被上电。在多个实例中，以这种方式对电路进行电力管理就可实现电力节省，而不会使性能受到非常大的损害。
附图说明
图1是示出计算机系统的一个实施例的框图。
图2是示出计算机系统内的显示管道的一个实施例的框图。
图3是示出显示管道内的部件的一个实施例的框图。
图4是示出用于接收图像数据的方法的一个实施例的流程图。
图5是示出用于对数据传送互连器断电的方法的一个实施例的流程图。
图6是示出用于以不同模式操作显示管道的方法的一个实施例的流程图。
本说明书包括对“一个实施例”或“实施例”的提及。出现短语“在一个实施例中”或“在实施例中”并不一定是指同一个实施例。特定特征、结构、或特性能够以符合本公开的任何适当的方式结合。
本公开中的各种单元、电路或其他部件可以被描述或声称为“被配置为”执行一项任务或多项任务。在此类语境中，“被配置为”是被用来通过指示单元/电路/部件包括在运行期间执行那个或那些任务的结构(例如电路系统)来暗示结构。如此，单元/电路/部件即使在所指定的单元/电路/部件当前不运行(例如未接通)时也可被描述为被配置为执行所述任务。与短语“被配置为”一起使用的单元/电路/部件包括硬件，例如电路、存储可执行以实施操作的程序指令的存储器等等。描述单元/电路/部件“被配置为”执行一个或多个任务明确地是旨在对于该单元/电路/部件不援引35 U.S.C.§112，第六段。
具体实施方式
现在转向图1，示出了系统100的一个实施例的框图。如图所示，系统100包括各种部件，诸如处理器单元108、存储器106、存储设备112、显示处理单元110和构造102。系统100可对应于任何合适的计算机系统。因此，在一些实施例中，系统100可以是移动设备(例如移动电话、平板电脑、个人数据助理(PDA)等等)、台式计算机系统、服务器系统、网络设备(例如路由器、网关等)、微控制器等等。在一个实施例中，系统100的多个部件可一起被包括在片上系统(即，将计算机的部件集成到单个集成电路中的集成电路)内。
在某些实施例中，系统100被配置为在耦接到系统100的屏幕上呈现视频和图像。因此，在各种实施例中，系统100包括专用于在呈现显示之前处理和操纵图形数据的特殊电路。
另外，系统100被配置为被进行电力管理。因此，在各种实施例中，系统100可禁用电力和/或使一个或多个电路或构造(即构造102)进入电力管理状态。如本文所用，术语“电力管理”、“断电”、“使休眠”等是指降低电路的电力消耗。这种降低可通过例如时钟门控(即禁止电路接收时钟信号)、功率门控(即禁用电路的电压供应)等来实现。在某些情况下，与对电路进行时钟门控相比，对电路进行功率门控可能获得更大的功率节省。使电路或标准化总线断电可能导致电路的功能性被禁用。
在一些实施例中，电力管理状态可以适用于部件102-114中的多者或者适用于系统100整体。例如在系统100是移动电话或平板电脑的一个实施例中，系统100被配置为在移动电话或平板电脑空闲时(例如在使用者的口袋里或者当使用者已经离开平板电脑时)进入电力管理状态。在系统100处于低电力状态中的情况下，其可对构造102、存储器控制器104和存储器106进行时钟门控或功率门控，如下文中进一步所讨论。可能由于多种原因而希望实现系统100的电力管理。在一些实施例中，系统100的电力管理可降低总体能量消耗、延长电池寿命、降低冷却要求、以及降低能量和冷却的工作成本。
如图所示，系统100的部件经由构造102耦接。术语“构造”(或“数据传送互连器”)一般地是指在两个或更多结构(例如显示处理单元110和存储器106)之间共享的一组物理连接。这些物理连接提供用于在可能出现在系统100上的设备、部件或单元内传送信息的通道。因此，在一些实施例中，构造102可包括一个或多个总线、控制器、互连器、和/或桥接器。在一些实施例中，构造102可实施单个通信协议，并且耦接到构造102的元件可内部地从所述单个通信协议转换为其他通信协议。例如，在一个实施例中，构造102包括北桥和南桥。如下文中进一步所述，在各种实 施例中，构造102可被配置为如果处于空闲则断电并且在接收到通信时又上电。
在各种实施例中，处理器单元108可执行控制对显示处理单元110、存储器控制器104、存储器106和存储设备112的操作的程序指令(例如驱动程序)。在此类实施例中，处理器单元108还可执行可提供要被传输到系统100内的一个或多个部件的数据的程序指令(例如应用程序)。处理器单元108可实施任何指令集架构，并可被配置为执行该指令集架构中限定的指令。处理器单元108可采用任何微架构，包括标量、超标量、管、超管、无序、有序、推测性、非推测性等，或它们的组合。处理器单元108可包括电路，并且任选地可实施微编码技术。此外，处理器单元108可包括一个或多个高速缓存级。在一些实施例中，处理器单元108可以是多个处理器。
在一个实施例中，存储器106存储可被用于呈现图像显示的图像数据。图像数据可包括为显示单元上的每个特定像素指定图像值的数据比特。图像数据可包括光栅图形，光栅图形在本文中也可被称为位图。光栅图形数据可作为通过显示介质能查看的各个像素的网格来被存储和操纵。位图可通过其像素宽度和高度来表征。彩色位图常常可在RGB(即，红绿蓝)色彩空间中限定，并且其还可包括用于存储附加数据(诸如每个像素的透明值)的阿尔法通道。在其它实施例中，图像数据可利用其他色彩空间来限定，诸如sRGB、Adobe RGB(ARGB)、青品黄黑(CMYK)、YCBCR、CIE 1931 XYZ等等。在一些实施例中，图像数据可包括二次采样色度。例如，就YCBCR4:2:2色彩空间而言，两个水平相邻像素可包括其各自相应的与亮度(即光强度)相关的Y分量，并且共享CB和CR色度分量。存储器106可存储各种类型的图像数据，诸如视频、图片、和其他类型的可在显示单元上显示的图形图像。
图像数据可被呈现给显示单元，诸如计算机监视器、电视或电话监视器。可使用被配置为显示数字图像数据的任何成像设备。图像设备可被配置为显示显示处理单元110所读取的数据，下文中将进一步讨论。
存储器106可以是任何类型的存储器，诸如动态随机存取存储器(DRAM)、同步动态随机存取存储器(SDRAM)、双倍速率(DDR、DDR2、DDR3等)。SRAM(包括SDRAMS的移动版本，例如mDDR3 等，和/或SDRAMS的低功率版本，例如LPDDR2等)、RAMBUS DRAM(RDRAM)、静态RAM(SRAM)等。一个或多个存储器设备可耦合到电路板上以形成存储器模块，诸如单列直插存储器模块(SIMM)、双列直插存储器模块(DIMM)等。在一些实施例中，存储器106可以芯片堆叠结构、封装堆叠结构、或者多芯片模块结构来与集成电路一起安装。
在各种实施例中，存储器106可由存储器控制器104控制。因此，存储器控制器104可有利于响应于经由构造102从单元108和110所接收的数据请求来执行读写操作。存储器控制器104可执行各种存储器物理接口(PHY)功能，诸如存储器刷新、存储器行地址和列地址选通操作等。如下文所讨论的，存储器控制器104还可用于对存储器106进行电力管理。图像数据可经由构造102访问，并且被传送到显示处理单元110，如下文中进一步所述。
在各种实施例中，存储设备112可存储处理器单元108能执行的程序指令(例如应用程序)。在某些实施例中，存储设备112可存储可被传送到存储器106(即，使得未来对该数据的请求可更快地被服务)或被直接传送到显示处理单元110的多个图像数据。存储设备112可以是任何适当类型的非易失性存储器硬盘驱动器(例如小计算机系统接口(SCSI)驱动器、串行AT连接(SATA)驱动器等等)、磁带驱动器、光驱(例如CD驱动器、DVD驱动器、蓝光驱动器等)等等。存储设备112也可以是固态设备(SSD)，诸如包括NAND闪存、NOR闪存、纳米RAM(“NRAM”)等的固态设备。
在各种实施例中，显示处理单元110被配置为处理图像数据，使得系统100能在显示单元上呈现该数据。显示处理单元110可包括显示管道，显示管道包括各种管级，诸如光栅化、叠置、混合、剪辑、抖动、色彩空间转换、帧旋转、和帧缓冲。显示处理单元110还包括一个或多个显示缓冲器114，用于缓冲这些级中一者或多者所使用的图像数据。在各种实施例中，数据可被缓冲为图像源行。如本文所用，“图像源行”是指对应于图像的垂直或水平行的图像数据(即对应于水平或垂直像素行的数据)。为了本公开的目的，这个术语可以是指整行(例如跨图像整个宽度的水平行)或者行的一部分(例如水平行内的九个像素)。因此，在各种实施例 中，存储在显示缓冲器114中的源行可对应于图像中的部分行，而不是完全行。
在各种实施例中，显示处理单元110通过经由构造102向存储器106发送对图像数据的请求来取得图像数据以存储在缓冲器114中。在某些实施例中，在系统100内的电路系统可基于显示处理单元110对图像数据的取得来被进行电力管理。在一个实施例中，这个电路系统包括构造102。因此，可通过降低提供至一个或多个总线控制器、控制线、数据线、和/或时钟信号线的电力来对构造102进行电力管理。在一些实施例中，可对构造102的整体降低电力；在其它实施例中，可仅仅对一部分(例如显示处理单元110与存储器控制器104之间的互连控制器和线)降低电力。在一个实施例中，存储器控制器104也可被进行电力管理，例如单元104可被时钟门控和/或功率门控。
在一些实施例中，单元110和104可基于对图像数据的取来被进行电力管理。在一个实施例中，取得数据的速率是确定是否要对单元断电的一个因素。例如，在各种实施例中，显示处理单元110可根据显示处理单元110正执行的操作而频繁地取得单独图像源行(例如每10ms取单个行)或者较不频繁地取得多个图像源行的块(例如每100ms取块)。(例如，如将参考图2和3所讨论的，在一个实施例中，可基于图像处理单元110是否在定标图像数据而取得单独图像源行或行块。)在各种实施例中，当显示处理单元110取得多个图像源行的块时，构造102和存储器控制器104在另一数据块被取得之前可空闲一定时间。因此，在此类实施例中，构造102和存储器控制器104可被断电。
在某些实施例中，可基于跟踪某个单元已经空闲了多久的计时器来确定对构造102和/或存储器控制器104断电。在一个实施例中，一旦计时器指示单元(例如构造102或存储器控制器104)已经空闲了所分配的时间量，则控制逻辑部件就可使该单元被断电。这样，当显示处理单元110成簇地取得数据，从而使构造102和存储器控制器104在取得数据之间空闲时，单元102和104可响应于计时器满足特定阈值而被断电。例如，控制逻辑部件可在计时器指示100ms或更长的空闲时间段之后对构造102断电。在一个实施例中，一旦已经对构造102和/或存储器控制器104降低了 电力，就可响应于后续来自任何单元(例如显示处理单元110或处理器单元108)的对数据的请求(例如读或写请求)而恢复电力。
现在转向图2，示出了显示处理单元110的框图。如上所述，在各种实施例中，显示处理单元110可被配置为取得和处理图像数据，使得系统100能在显示单元上呈现该数据。在例示的实施例中，显示处理单元110包括显示管道200，以有利于图像呈现。显示管道200又包括显示缓冲器114和115、定标单元210和211、和混合单元230。在一些实施例中，显示缓冲器114和定标单元210分别与显示缓冲器115和定标单元211相同。(这样，适用于单元114和210的任何描述类似地适用于单元115和211。)虽然没有示出，但是在各种实施例中，显示管道200可包括多个附加管级。
如上所述，在一个实施例中，显示缓冲器114被配置为存储从存储器106取得的图像数据202。在某些实施例中，图像数据202可另选地从存储设备112取得。如将参考图3所述，在各种实施例中，图像数据202作为图像源行被存储在显示缓冲器114的行缓冲器内。如本文所用，术语“行缓冲器”是指被配置为存储单独图像源行(或源行的一部分)的电路。如上所述，显示缓冲器114可一次取得一个图像源行或者可取得多个图像源行的块，这取决于显示处理单元110正工作的模式(例如定标或非定标模式)。
在例示的实施例中，定标单元210被配置为对从缓冲器114所接收的图像数据202进行定标。一般来讲，定标可以是指改变图像的像素分辨率。定标单元210所执行的定标可包括缩小、放大、垂直定标和/或水平定标。例如，分辨率为200像素宽乘100像素高的图像可被水平和垂直地缩小到分辨率为100像素宽乘75像素高。在一个实施例中，定标单元210可通过基于原始图像中附近像素的分量生成经定标的图像的输出像素分量(例如R、G、B分量)来降低这样的图像的分辨率。仅仅作为一个示例，可在应用程序生成的图像数据不符合显示单元的物理分辨率(例如原本被格式编排用于在计算机屏幕上显示网络内容的网络浏览器在电话上被查看)时执行定标。
但是在一些情况下，不是所有的图像源行都被定标(例如，当应用程序以该物理分辨率被格式编排时)。因此，在各种实施例中，显示管道200可被配置为使得其以“定标模式”或“非定标模式”工作。在一个实施例 中，当显示管道200正以定标模式工作时，图像源行在被传输到混合单元230之前被定标单元210定标。在处于定标模式时，显示缓冲器114也可一次一个地从存储器取得各个图像源行。在非定标模式中，图像源行在被传输到混合单元230之前不被定标。在某些实施例中，当以非定标模式工作时，显示缓冲器114可成块地取得图像源行。(即，一次两个或更多个图像源行)。
在例示的实施例中，图像源行(经定标的和未定标的)可被传输到混合单元230(或者在其它实施例中，被传输到管中的另一级)。附加图像数据可包括关于要与图像数据202一起显示的另一图像的(例如与透明性或定位相关的)信息。图像源行和附加图像数据可被混合单元230以多种方式组合，以呈现最终图像(例如与桌面背景组合的图标)。
现在转向图3，更详细地示出了显示缓冲器114和定标单元210的框图。如图所示，显示管道200包括与定标相关的电路(即定标单元210)、显示缓冲器114、定标模式寄存器340和复用器350。在例示的实施例中，显示缓冲器114还包括缓冲器读取逻辑部件320和多个行缓冲310a-x(在一个实施例中是九(9)个缓冲器310)，其中每个行缓冲器被配置为存储相应图像源行。如将讨论的，在各种实施例中，电路310-350可被用于实现对定标和非定标模式的支持。
在例示的实施例中，显示管道200工作的模式可由以一个或多个比特来指示的定标模式寄存器340的值来控制。在各种实施例中,操作系统可设置寄存器340中的值(即控制显示管道200应工作于哪个模式中)。在各种实施例中，在处于非定标模式中时，缓冲器读取逻辑部件320可被配置为使得其选择性地一次读取一个行缓冲器310a-x。这样，显示缓冲器114可被配置为将所有图像源行保持在行缓冲器310a-x中，直到每一个都已经被缓冲器读取逻辑部件320读取。随后，显示缓冲器114可取得另一块图像源行来由缓冲器读取逻辑部件320读取。
在定标模式中，缓冲器读取逻辑部件320可被配置为同时读取所有行缓冲器310a-x。在每个读取之后，显示缓冲器114可被配置为将每个图像源行下移到相邻行缓冲器(例如将图像源行从行缓冲器310a传送到310b)并取得新的图像源行(例如用新的图像源行填充行缓冲器310a)。因此， 显示缓冲器114可被配置为在缓冲器读取逻辑部件320执行的每个读取之后取新的图像源行。
在定标模式中，图像源行经由定标路径322被传送到定标单元210。如图所示，定标单元210包括水平定标器332和垂直定标器334。水平定标器332可被配置为处理水平像素行；类似地，垂直定标器334可被配置为处理垂直像素行。如图所示，定标单元210可被配置为基于原始图像中附近像素的特性生成经定标的图像中的输出像素分量。例如，在定标路径322传输九个图像源行(即从行缓冲器312a-x)的情况下，这些源行代表彼此相邻的9个像素行。这样，水平定标器332和垂直定标器334可将任何公式组合应用于这九个图像源行，以输出经定标的行335。
在非定标模式中，图像源行经由绕行路径324被传送到复用器350。这样，图像源行不被定标。如图所示，定标模式寄存器340可向复用器350指示显示管道200被配置为以哪个模式工作。复用器350可相应地选择经定标的行335或绕行路径324，并将图像数据输出到混合单元230或管中的另一级。
在显示管道200正对利用二次采样色度编码的图像数据进行操作的某些实施例中，显示管道200可以包含定标模式和非定标模式的功能的混合模式工作。在这个混合模式中，图像数据可在一个维度(例如水平维度)中被定标，但在另一维度中不被定标。在一个实施例中，当以这样的模式工作时，显示管道200可经由定标路径322传输图像数据。与非定标模式相同，可从行缓冲器310读取各个源图像行(即一次一个)，从而使多个图像源行的块能从存储器106被读取。在到达定标单元时，图像源行可被相关定标器(例如水平定标器332或垂直定标器334)处理，并且可绕过不相关定标器。例如就YCBCR4:2:2色彩空间而言，如果数据正被转换到RGB色彩空间，则可执行水平放大，因为两个水平相邻像素共享CB和CR色度分量。在此类情况下，水平定标器332可执行放大，而垂直定标器334被绕过。在各种实施例中，绕过定标器332或334中的一者可提供额外的电力节省，因为被绕过的定标器可被功率门控和/或时钟门控。
如前面所述，在非定标模式中，缓冲器读取逻辑部件320可被配置为一次一个地选择性地读取每个行缓冲器310a-x。在这种模式中，显示缓冲器114可成簇地取得图像源行数据块(而不是连续地取得图像源行)。这 就使构造102和存储器控制器104在取得之间空闲。这样，构造102和存储器控制器104可响应于空闲时间满足特定阈值而被断电。这就得到显著的电力节省。另外，通过(例如在非定标模式中)经由绕行路径324绕过定标单元210或(例如在混合模式中)绕过各个定标器332和334，可实现进一步的电力节省(例如定标单元210或各个定标器332和334可在不使用时被断电)。在某些实施例中，构造102在定标模式中也可在取得操作之间被断电，但是构造102可比在以非定标模式工作时被断电更短的时间间隔。
现在转向图4，示出了例示用于在系统内实施非定标模式的方法的一个实施例的流程图。方法400可由支持对一个或多个电路进行电力管理的任何合适的系统(诸如系统100)来执行。在各种实施例中，图4中所示的框中的一些可同时执行、按与所示顺序不同的顺序执行、或者可被省略。还可以根据需要来执行额外的方法组成部分。
方法400开始于步骤402，在帧的开头处，在决策框404确定是否要以定标模式工作。如果是，则流程接着以定标模式工作。如果否，则流程接着以非定标模式工作，开始于步骤410。在步骤410，单元(例如显示管道200)通过数据传送互连器(例如构造102)接收数据(例如图像数据202)。在某些实施例中，步骤410可在显示管道200正以非定标或混合模式工作时发生。显示管道可相应地接收指示(例如从定标模式寄存器340中所设置的比特)，并接着成块地取得图像源行。在决策框415，确定所接收的图像数据的量是否大于阈值数据量(例如两个或更多个源行被取得)。由于显示管道被配置为以非定标(或混合)模式工作，如上所述，所以一旦阈值图像数据量被接收到，则显示管道就接着选择性地读取每个行缓冲器(例如310a-x)。如果阈值数据量没有被接收到，则流程接着返回到步骤410，在步骤410，显示管道可继续取图像数据直到接收到阈值量。
如上所述，在决策框415，如果阈值数据量被接收到，则数据传送互连器和其他单元(例如存储器控制器104)可在显示管道读取图像数据期间保持空闲。如前所述，在一些实施例中，步骤415需要检查计时器以确定数据传送互连器是否已经空闲了阈值时间量。在其它实施例中，关于阈值数据量已经被接收到的指示可由显示管道200发送。因此，一旦指示或确 定数据传送互连器应该被断电，在步骤420，数据传送互连器就被断电。步骤420还可包括对其他电路(诸如存储器控制器104)断电或降低电力。在其它实施例中，数据传送互连器的一部分(而不是其全部)可被断电。
在步骤425，显示管道将所接收的数据传输到输出端。在某些实施例中，这可以是混合单元(例如混合单元230)或者输出到管中的任何其他级。此时，显示管道可取得更多数据。这样，响应于传输图像数据，在步骤430，数据传送互连器被上电，从而可取得更多数据。在步骤435，确定是否已经到达帧的末端。如果是，则流程接着返回到步骤402。如果否，则流程接着返回到步骤410，在步骤410中，通过数据传送互连器410接收更多数据。如前所述，在某些实施例中，以定标模式工作阻止构造在取得之间被断电，因为显示管道相继地一次取一个图像源行。但是在其它实施例中，构造在定标模式中仍然可被断电，但与非定标模式中所发生的相比被断电明显更短的时间量。
现在转向图5，示出了用于对数据传送互连器断电的方法的一个实施例的流程图。与方法400类似，方法500可由支持电力管理的任何合适的系统来执行。在各种实施例中，方法500可由执行方法400来取得图像数据的任何系统使用。在各种实施例中，图5中所示的框中的一些可同时执行、按与所示顺序不同的顺序执行、或者可被省略。还可以根据需要来执行额外的方法组成部分。
方法500开始于步骤502，在步骤502中，图像数据(例如图像数据202)通过数据传送互连器(例如构造102)传输。如前所述，在各种实施例中，图像数据可从存储器(例如存储器106)传送到显示管道(例如显示管道200)。在决策框504，确定互连器是否空闲。如上所述，在某些实施例中，该确定可由计时器来进行。如果互连器不空闲，则流程接着返回到步骤502。如果互连器空闲，则流程前进到步骤516，在步骤516确定互连器是否已经空闲了阈值时间量。如果空闲时间低于阈值时间量，则流程接着返回到决策框504。否则，流程前进到步骤522。在步骤522，对数据传送互连器进行功率门控。在步骤524，数据传送互连器在接收到数据请求(例如显示管道200请求从存储器106取另一数据块)时被重新上电。
现在转向图6，示出了例示用于以两个不同模式操作显示管道的方法的一个实施例的流程图。在各种实施例中，方法600在显示处理单元(例 如显示处理单元110)内执行。在各种实施例中，图6中所示的框中的一些可同时执行、按与所示顺序不同的顺序执行、或者可被省略。还可以根据需要来执行额外的方法组成部分。
方法600开始于步骤602，在步骤602中，显示缓冲器(例如显示缓冲器114)内的行缓冲器(例如行缓冲器310a-x)被填充以数据(例如图像数据202)。在决策框604，确定显示管道是否正以非定标模式工作(例如在一个实施例中，这可由寄存器、诸如定标模式寄存器340来指示)。如果指示定标模式，则流程前进到步骤608。在步骤608，读取逻辑部件(例如缓冲器读取逻辑部件320)读取所有行缓冲器。如上所述，在读取所有行缓冲器之后，显示管道相继地取得新的图像源行。因此，在步骤610，由于构造没有保持空闲，所以系统继续对构造供电。流程接着返回到步骤602。
在决策框604，如果指示非定标模式，则流程前进到步骤614。在步骤614，数据传送互连器被断电(即在某些实施例中，计时器对此进行控制；在其他实施例中，显示管道可对此进行控制)。在步骤616，读取逻辑部件一次一个地选择性地读取每个行缓冲器。在读取所有缓冲器之后，在步骤618，构造被上电。流程接着返回到步骤602。
***
虽然上面已经介绍了具体的实施例，但这些实施例并非旨在对本公开的范围进行限制，即使对于某个特征只描述了单个实施例。除非另行指出，否则本公开中提供的特征示例旨在是示例性的，而不是限制性的。上面的描述旨在涵盖本领域技术人员得益于本公开而会显然想到的此类另选方案、修改形式、和等同形式。
本公开的范围包括本文(明确地或隐含地)公开的任何特征或特征组合、或者其任何归纳概括，而不管其是否解决了本文所处理的任何或全部问题。因此，在本申请(或要求本申请的优先权的申请)的申请过程中可对任何此类特征组合撰写新的权利要求。特别地，对于所附的权利要求书，从属权利要求的特征可与独立权利要求的特征组合，并且各个独立权利要求的特征可以任何适当的方式组合，而不仅仅是所附权利要求书中所列出的具体组合。

Claims (20)

1.一种用于显示单元的电力管理的方法，包括：
以第一操作模式操作显示单元，包括：
显示缓冲器通过数据传送互连器来接收多组图像数据，每组图像数据具有第一尺寸；
定标电路在至少两个维度中对来自所述显示缓冲器的图像数据进行定标；以及
以第二操作模式操作所述显示单元，包括：
所述显示缓冲器通过所述数据传送互连器接收多组图像数据，每组图像数据具有比所述第一尺寸大的第二尺寸；
所述定标电路在至多一个维度中对来自所述显示缓冲器的图像数据进行定标；以及
在所述显示缓冲器接收所述多组图像数据之间的一个或多个时间间隔期间对所述数据传送互连器断电。
2.根据权利要求1所述的方法，其中所述显示缓冲器包括多个行缓冲器，每个行缓冲器被配置为存储相应的图像源行，其中被配置为呈现要被显示的图像的显示管道包括所述显示缓冲器；并且
其中所述断电是响应于所接收的图像数据包括两个或更多个图像源行而执行的。
3.根据权利要求2所述的方法，其中以所述第二操作模式操作包括：
从所述多个行缓冲器选择性地读取所述图像源行中的一个或多个图像源行，其中所述选择性地读取在所述时间间隔期间被多次执行。
4.根据权利要求1所述的方法，其中所述第二操作模式是非定标模式，其中以所述第二操作模式操作包括所述定标电路经由绕行路径传输来自所述显示缓冲器的所述图像数据，而不对来自所述显示缓冲器的所述图像数据进行定标。
5.根据权利要求1所述的方法，还包括：
基于存储在显示管道的寄存器中的可编程设置来确定是使用所述第一操作模式还是所述第二操作模式。
6.根据权利要求1所述的方法，还包括：
其中基于计时器来对所述数据传送互连器断电，所述计时器保持用于指示所述数据传送互连器已经空闲的时间量的值。
7.一种显示装置，包括：
数据传送互连器；
显示缓冲器；
显示管道，所述显示管道被配置为：
以第一模式操作，在第一模式中所述显示管道被配置为：
经由所述数据传送互连器接收多组图像数据并将所述多组图像数据存储在所述显示缓冲器中，每组图像数据具有第一尺寸；以及
在至少两个维度中对来自所述显示缓冲器的图像数据进行定标；以及
以第二模式操作，在第二模式中所述显示管道被配置为：
经由所述数据传送互连器接收多组图像数据并将所述多组图像数据存储在所述显示缓冲器中，每组图像数据具有比所述第一尺寸大的第二尺寸；以及
在至多一个维度中对来自所述显示缓冲器的图像数据进行定标，其中所述装置在所述第二模式中被配置为在接收多组图像数据之间的一个或多个时间间隔期间降低提供至所述数据传送互连器的电力。
8.根据权利要求7所述的装置，其中所述装置被配置为响应于在取得所述多组图像数据之间的间隔而降低提供至所述数据传送互连器的电力，每组图像数据具有所述第二尺寸，其中所述间隔的长度超过阈值。
9.根据权利要求8所述的装置，其中所述装置被配置为保持用于指示所述数据传送互连器已经保持空闲的时间量的计时器，并且其中所述装置被配置为基于所述计时器来降低提供至所述数据传送互连器的电力。
10.根据权利要求7所述的装置，其中所述装置在所述第二模式中被配置为在取得多组图像数据之间降低提供至存储器控制器的电力，其中所述存储器控制器被配置为从所述存储器检索数据。
11.根据权利要求7所述的装置，其中所述显示缓冲器包括被配置为存储图像数据行的多个行缓冲器，其中所述第一尺寸对应于单个图像数据行，并且其中所述第二尺寸对应于多个图像数据行。
12.根据权利要求7所述的装置，其中所述第二模式是非定标模式，其中所述显示管道被配置为使存储在所述显示缓冲器中的所述多组图像数据绕过定标电路而不对所述多组图像数据进行定标。
13.根据权利要求11所述的装置，其中所述显示管道被配置为在所述第一模式中执行所述显示缓冲器中的所述图像数据的水平定标和垂直定标两者。
14.根据权利要求11所述的装置，其中所述显示管道被配置为取得具有二次采样色度的图像源行，并且其中所述显示管道在所述第二模式中被配置为使具有二次采样色度的所述图像源行绕过所述定标电路的垂直定标器或水平定标器。
15.一种显示装置，包括：
被配置为经由数据传送互连器从存储器接收图像数据的多个行缓冲器；
被配置为在多个维度中对来自所述行缓冲器的图像数据定标的定标电路；和
显示电路，所述显示电路被配置为：
以定标模式操作以使用所述定标电路通过在至少两个维度中对所述图像数据的至少一部分执行一个或多个定标操作来生成图像数据的输出行，其中所述图像数据的所述至少一部分是从包括所述多个行缓冲器中的两个或更多个行缓冲器的第一组行缓冲器读取的；以及
以非定标模式或混合模式操作，在所述非定标模式或所述混合模式中所述装置被配置为通过从包括比所述第一组行缓冲器更少数量的行缓冲器的第二组行缓冲器选择性地读取所述图像数据的一部分，并绕过来自所述第二组行缓冲器的所述图像数据或对来自所述第二组行缓冲器的所述图像数据在至多一个维度中执行一个或多个定标操作，来生成图像数据的输出行；并且在所述非定标模式或所述混合模式中在取得所述行缓冲器的图像数据之间的一个或多个时间间隔期间降低提供至所述数据传送互连器的电力。
16.根据权利要求15所述的装置，其中所述装置被配置为在以所述定标模式操作时保持提供至所述数据传送互连器的电力。
17.根据权利要求15所述的装置，其中所述显示电路被配置为：
在所述非定标模式或所述混合模式中，执行从所述存储器的第一组读取操作，其中所述第一组读取操作中的每个读取操作是多个图像源行的读取操作；以及
响应于以所述定标模式操作，执行从所述存储器的第二组读取操作，其中所述第二组读取操作中的一个读取操作是单个图像源行的读取操作；
其中所述显示电路被配置为相比所述第一组读取操作以更高的速率执行所述第二组读取操作。
18.根据权利要求15所述的装置，还包括：
寄存器，所述寄存器被配置为存储用于指示所述装置是以所述定标模式还是所述非定标模式或所述混合模式来操作的值。
19.根据权利要求15所述的装置，其中所述装置被配置为：
将一组图像数据标识为具有二次采样色度；以及
响应于所述标识，使所述一组图像数据绕过所述定标电路的水平定标器和垂直定标器中的一者。
20.根据权利要求15所述的装置，其中所述装置被配置为：
在以所述非定标模式操作时降低提供至所述存储器的存储器控制器的电力；以及
在以所述定标模式操作时保持提供至所述存储器控制器的电力。
CN201480009560.1A 2013-02-21 2014-02-12 通过对空闲部件断电来在显示管道中节省电力的方法和设备 Active CN105074612B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US13/773,522 US9105112B2 (en) 2013-02-21 2013-02-21 Power management for image scaling circuitry
US13/773,522 2013-02-21
PCT/US2014/015979 WO2014130316A1 (en) 2013-02-21 2014-02-12 Method and device for saving power in a display pipeline by powering down idle components

Publications (2)

Publication Number Publication Date
CN105074612A CN105074612A (zh) 2015-11-18
CN105074612B true CN105074612B (zh) 2017-10-20

Family

ID=50236267

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201480009560.1A Active CN105074612B (zh) 2013-02-21 2014-02-12 通过对空闲部件断电来在显示管道中节省电力的方法和设备

Country Status (7)

Country Link
US (1) US9105112B2 (zh)
JP (1) JP6078173B2 (zh)
KR (1) KR101672154B1 (zh)
CN (1) CN105074612B (zh)
DE (1) DE112014000938B4 (zh)
TW (1) TWI524176B (zh)
WO (1) WO2014130316A1 (zh)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10817043B2 (en) * 2011-07-26 2020-10-27 Nvidia Corporation System and method for entering and exiting sleep mode in a graphics subsystem
US9653043B2 (en) * 2013-02-06 2017-05-16 Dexin Corporation Input device for magnifying a screen content and method thereof
KR101440231B1 (ko) * 2013-05-15 2014-09-12 엘에스산전 주식회사 고속철도에서 atc 불연속정보 처리방법
US20150015782A1 (en) * 2013-07-12 2015-01-15 Vixs Systems, Inc. Video processing device for reformatting an audio/video signal and methods for use therewith
TWI538519B (zh) * 2014-11-17 2016-06-11 廣達電腦股份有限公司 視訊影像之擷取裝置
KR102327803B1 (ko) * 2014-11-21 2021-11-17 삼성전자 주식회사 전력 소모를 줄이기 위한 전력 제어 방법 및 장치
TWI653527B (zh) * 2014-12-27 2019-03-11 美商英特爾公司 當計算元件運作時致能系統低電力狀態之技術
CN106303152A (zh) * 2015-05-25 2017-01-04 聚晶半导体股份有限公司 图像处理芯片与图像处理系统
US10474408B2 (en) * 2017-09-07 2019-11-12 Apple Inc. Image data processing pipeline bypass systems and methods
US10304506B1 (en) 2017-11-10 2019-05-28 Advanced Micro Devices, Inc. Dynamic clock control to increase stutter efficiency in the memory subsystem
JP2019109353A (ja) * 2017-12-18 2019-07-04 シャープ株式会社 表示制御装置および該表示制御装置を備えた液晶表示装置
US11709624B2 (en) * 2018-02-15 2023-07-25 Xilinx, Inc. System-on-chip having multiple circuits and memory controller in separate and independent power domains
US10713756B2 (en) * 2018-05-01 2020-07-14 Nvidia Corporation HW-assisted upscaling and multi-sampling using a high resolution depth buffer
US11012694B2 (en) 2018-05-01 2021-05-18 Nvidia Corporation Dynamically shifting video rendering tasks between a server and a client

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5886689A (en) * 1995-06-07 1999-03-23 Seiko Epson Corporation Computer system with video display controller having power saving modes
US6894706B1 (en) * 1998-09-18 2005-05-17 Hewlett-Packard Development Company, L.P. Automatic resolution detection
US7802118B1 (en) * 2006-12-21 2010-09-21 Nvidia Corporation Functional block level clock-gating within a graphics processor
TW201207769A (en) * 2010-08-13 2012-02-16 Au Optronics Corp Scaling up controlling method and apparatus applied to monitor

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5469223A (en) * 1993-10-13 1995-11-21 Auravision Corporation Shared line buffer architecture for a video processing circuit
JP3497988B2 (ja) * 1998-04-15 2004-02-16 株式会社ルネサステクノロジ 図形処理装置及び図形処理方法
JP2000206953A (ja) * 1999-01-19 2000-07-28 Toshiba Corp 計算機の表示制御方法及び装置
JP2000298536A (ja) * 1999-04-15 2000-10-24 Toshiba Corp 情報処理装置
US6765622B2 (en) * 2001-10-26 2004-07-20 Koninklijke Philips Electronics N.V. Line-buffer reuse in vertical pixel-processing arrangement
JP2004302065A (ja) * 2003-03-31 2004-10-28 Canon Inc 表示装置の駆動制御装置及び駆動制御方法
US20050030319A1 (en) * 2003-08-06 2005-02-10 Rai Barinder Singh Method and apparatus for reducing the transmission requirements of a system for transmitting image data to a display device
US7418606B2 (en) 2003-09-18 2008-08-26 Nvidia Corporation High quality and high performance three-dimensional graphics architecture for portable handheld devices
US9883202B2 (en) 2006-10-06 2018-01-30 Nxp Usa, Inc. Scaling video processing complexity based on power savings factor
JP5523035B2 (ja) * 2009-09-18 2014-06-18 パナソニック株式会社 画像処理装置、及び画像処理方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5886689A (en) * 1995-06-07 1999-03-23 Seiko Epson Corporation Computer system with video display controller having power saving modes
US6894706B1 (en) * 1998-09-18 2005-05-17 Hewlett-Packard Development Company, L.P. Automatic resolution detection
US7802118B1 (en) * 2006-12-21 2010-09-21 Nvidia Corporation Functional block level clock-gating within a graphics processor
TW201207769A (en) * 2010-08-13 2012-02-16 Au Optronics Corp Scaling up controlling method and apparatus applied to monitor

Also Published As

Publication number Publication date
TW201433912A (zh) 2014-09-01
WO2014130316A1 (en) 2014-08-28
DE112014000938T5 (de) 2015-11-26
US20140232731A1 (en) 2014-08-21
CN105074612A (zh) 2015-11-18
JP2016509261A (ja) 2016-03-24
JP6078173B2 (ja) 2017-02-08
US9105112B2 (en) 2015-08-11
DE112014000938B4 (de) 2020-06-25
TWI524176B (zh) 2016-03-01
KR101672154B1 (ko) 2016-11-02
KR20150113063A (ko) 2015-10-07

Similar Documents

Publication Publication Date Title
CN105074612B (zh) 通过对空闲部件断电来在显示管道中节省电力的方法和设备
US8838859B2 (en) Cable with fade and hot plug features
JP5632891B2 (ja) インライン画像回転
CN105898157B (zh) 从单一图像产生各种分辨率图像的缩放器电路及包含其的设备
KR102254676B1 (ko) 이미지를 실시간으로 처리할 수 있는 이미지 처리 회로와 이를 포함하는 장치들
US9858635B2 (en) Application processor sharing resource based on image resolution and devices including same
US10445851B2 (en) Image processing apparatus and method
US11049429B2 (en) Electronic device for blending layer of image data
US20080320414A1 (en) Edge anti-aliasing
US9164884B2 (en) Display controller and display device including the same

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant