CN105898157B - 从单一图像产生各种分辨率图像的缩放器电路及包含其的设备 - Google Patents

Abstract

提供一种缩放器电路。所述缩放器电路包括：第一缩放器，其被配置在第一垂直缩放操作之后执行第一水平缩放操作；第二缩放器，其被配置在第二垂直缩放操作之后执行第二水平缩放操作；以及线存储器，其被第一缩放器和第二缩放器共享。第一缩放器和第二缩放器的每一个使用线存储器产生与单一图像分别具有不同分辨率的第一图像和第二图像。

Description

从单一图像产生各种分辨率图像的缩放器电路及包含其的 设备

相关申请的交叉引用

本申请主张于2015年2月12日提交的韩国专利申请No.10-2015-0021800的优先权，通过全文参考将其公开合并于此。

技术领域

一个或多个示例实施例涉及缩放器电路，更具体地，涉及能够以并行方式产生与单一图像具有不同缩放比的图像以及具有其的设备。

背景技术

图像缩放器可以是能够放大或缩小图像或图像数据的电路，或者是能够执行放大或缩小图像的算法的软件。例如，图像处理应用(或应用程序)可以为了诸如预览、记录、捕获和缩略图的各种目的而将单一图像重新调整尺寸为多个图像。

当使用从单一输入图像产生单一输出图像的图像缩放器从单一输入图像产生多个被调整尺寸的图像时，图像缩放器需要通过多次读取存储在存储器中的相同图像产生多个被调整尺寸的图像。为了在给定时间内从单一输入图像产生所述多个被调整尺寸的图像，被提供给图像缩放器的时钟信号的频率需要很高。因此，使用具有高频率时钟信号的图像缩放器引发被图像缩放器以及含有其的图像处理系统所消耗的功率量的增加。

发明内容

根据示例实施例的方面，提供一种缩放器电路。所述缩放器电路包括：第一缩放器，其在第一垂直缩放操作之后执行第一水平缩放操作；第二缩放器，其在第二垂直缩放操作之后执行第二水平缩放操作；以及线存储器，其被第一缩放器和第二缩放器共享，其中，第一缩放器和第二缩放器的每一个使用线存储器分别产生与单一图像具有不同分辨率的第一图像和第二图像。所述缩放器电路进一步包括线存储器控制器，其将关于包含在单一图像中的像素的每一个的位置信息发送到第一缩放器和第二缩放器。

第一缩放器使用关于像素的每一个的位置信息选择所述像素当中的要被存储在线存储器中的与第一图像有关的第一像素，并且第二缩放器使用关于所述像素的每一个的位置信息选择所述像素当中的要被存储在线存储器中的与第二图像有关的第二像素。

第一缩放器使用关于所述像素的每一个的位置信息确定针对存储在线存储器中的第一像素的第一读定时，并且第二缩放器使用关于所述像素的每一个的位置信息确定针对存储在线存储器中的第二像素的第二读定时。

线存储器控制器将第一像素存储在线存储器中，并且根据第一缩放器的控制，根据第一读定时读取存储在线存储器中的第一像素，以及将第二像素存储在线存储器中，并且根据第二缩放器的控制，根据第二读定时读取存储在线存储器中的第二像素。

第一缩放器包括：第一垂直缩放器，其垂直地缩放从线存储器控制器发送的第一像素；以及第一水平缩放器，其水平地缩放从第一垂直缩放器输出的像素以产生第一图像。第二缩放器包括：第二垂直缩放器，其垂直地缩放从线存储器控制器发送的第二像素；以及第二水平缩放器，其水平地缩放从第二垂直缩放器输出的像素以产生第二图像。

缩放器电路进一步包括：第一后缩放器，其缩小被第一缩放器产生的第一图像；以及第二后缩放器，其缩小被第二缩放器产生的第二图像。

缩放器电路进一步包括线存储器控制器，其将像素当中的与第一图像有关的第一像素存储在线存储器中，并且根据第一缩放器的控制读取存储在线存储器中的第一像素，以及将像素当中与第二图像有关的第二像素存储在线存储器中，并且根据第二缩放器的控制读取存储在线存储器中的第二像素。

缩放器电路进一步包括：FIFO控制器；线缓冲器，其被FIFO控制器或线存储器控制器访问；以及选择器，其提供FIFO控制器的输入图像或FIFO控制器的输出图像作为单一图像。

当第一图像和第二图像是被缩小图像，并且单一图像是FIFO控制器的输出图像时，第一缩放器和第二缩放器的每一个使用线存储器分别产生第一图像和第二图像。当第一图像和第二图像是被放大图像，并且单一图像是FIFO控制器的输入图像时，第一缩放器和第二缩放器的每一个使用线存储器和线缓冲器分别产生第一图像和第二图像。

根据另一示例实施例的方面，提供应用处理器。所述应用处理器包括总线以及被连接到总线的缩放器电路，其中，缩放器电路包括：第一缩放器，其在垂直缩放操作之后执行水平缩放操作；第二缩放器，其在垂直缩放操作之后执行水平缩放操作；以及线存储器，其被第一缩放器和第二缩放器共享。第一缩放器和第二缩放器的每一个使用线存储器分别产生与单一图像具有不同分辨率的第一图像和第二图像。

根据另一示例实施例的方面，提供移动计算设备。所述移动计算设备包括图像传感器、外部存储器以及被连接到图像传感器和外部存储器的应用处理器，其中，所述应用处理器包括总线以及被连接到总线的缩放器。所述缩放器包括：第一缩放器，其在垂直缩放操作之后执行水平缩放操作；第二缩放器，其在垂直缩放操作之后执行水平缩放操作；以及线存储器，其被第一缩放器和第二缩放器共享。第一缩放器和第二缩放器的每一个使用线存储器分别产生与单一图像具有不同分辨率的第一图像和第二图像。

移动计算设备进一步包括线存储器控制器，其将关于包含在单一图像中的像素的每一个的位置信息发送到第一缩放器和第二缩放器，第一缩放器使用像素的每一个的位置信息选择像素当中要被存储在线存储器中的与第一图像有关的第一像素，并且第二缩放器使用关于像素的每一个的位置信息选择像素当中要被存储在线存储器中的与第二图像有关的第二像素。

根据示例实施例的方面，提供缩放器电路。所述缩放器电路包括：线存储器，其被配置存储单一图像；第一缩放器，其被配置从线存储器读取单一图像并且通过对单一图像执行第一水平缩放操作和第一垂直缩放操作产生第一图像；以及第二缩放器，其被配置从线存储器读取单一图像并且通过对单一图像执行第二水平缩放操作和第二垂直缩放操作产生第二图像。第一图像和第二图像具有与单一图像不同的分辨率。

附图说明

从结合附图的以下描述中，示例实施例的这些和/或其它方面和优点将是更加显而易见并且更加容易理解，其中：

图1是根据示例实施例的数据处理系统的框图；

图2是示出图1中所示的缩放器电路的示例实施例的框图；

图3是示出图2中所示的单输入多输出缩放器的示例实施例的框图；

图4是图3中所示的第一垂直缩放器的框图；

图5是示出图2中所示的单输入多输出缩放器的另一示例实施例的框图；

图6构思性地示出原始图像中所包含的不同区域；

图7A至7C是描述处理图6中所示的原始图像中所包含的第一区域和第二区域的过程的构思性图示；

图8A和8B构思性地示出放大和缩小；

图9是示出图1中所示的缩放器电路的另一示例实施例的框图；

图10是图9中所示的后缩放器(post-scaler)的框图；

图11是描述图1中所示的数据处理系统的操作的流程图；以及

图12是描述图2中所示的缩放器电路的操作的流程图。

具体实施方式

现在将详细参照附图中示出的示例实施例，其中，全文中相似的参考编号指示相似的元件。下面描述示例实施例以便通过参照附图解释本一般发明构思。

图1是根据示例实施例的数据处理系统的框图。参照图1，数据处理系统100可以包括数据处理设备200、图像传感器300、存储器310、显示器320以及用户输入设备330。图像传感器300和存储器310的每一个可以执行图像源的功能。可以以个人计算机(PC)或移动计算设备来实现数据处理系统100。可以以膝上计算机、移动电话、智能电话、平板PC、个人数字助理(PDA)、企业数字助理(EDA)、数字静止图像照相机、数字视频照相机、便携式多媒体播放器(PMP)、个人导航设备或便携式导航设备(PND)、手持游戏终端、移动互联网设备(MID)、可穿戴计算机、物联网(IoT)设备、万物网(IoE)设备、无人机或电子书来实现移动计算设备。

数据处理设备200可以包括CPU 210、总线结构或总线203、接口220、图像信号处理器230、缩放器电路240、存储器控制器250、显示控制器260以及用户接口(或用户输入接口)270。可以以集成电路(IC)、母版、片上系统、应用处理器(AP)或移动AP来实现数据处理设备200；然而不限于此。

数据处理设备200可以同时或以并行方式从单一输入图像中缩放出具有不同缩放比的图像、具有不同分辨率的图像、或者重新调整尺寸的图像，并且产生缩放的图像。

CPU 210通常可以控制数据处理设备200的操作。响应于从用户接口270发送的放大信号、缩小信号或指示旋转的检测信号，CPU 210可以控制图像信号处理器230的操作，缩放器电路240的操作和/或存储器控制器250的操作。例如，可以以图像信号处理器230来实现缩放器电路240。

CPU 210、接口220、图像信号处理器230、缩放器电路240、存储器控制器250、显示控制器260和用户接口270通过总线结构203可以彼此发送或接收命令和/或数据。

可以以使用高级微控制器总线结构(AMBA)协议的总线、使用高级高性能总线(AHB)协议的总线、使用高级外围总线(APB)协议的总线或者使用AMBA可扩展互联(AXI)协议的总线来实现总线结构203；然而总线结构203不限于此。示例性地示出图1中所示的总线结构203，并且根据示例实施例的总线结构203不限于此。

接口220可以接收从图像传感器300输出的像素(例如，具有贝尔模板(pattern)的像素)，并且将所接收的像素发送到图像信号处理器230。例如，所述像素可以是RGB数据。

当以照相机模块来实现图像传感器300时，可以以照相机接口来实现接口220。根据示例实施例，可以以CMOS图像传感器来实现图像传感器300；然而不限于此。根据示例实施例，可以将由图像传感器300产生的像素通过移动产业处理器接口(MIPI)照相机串行接口(CSI)发送到接口220。

图像信号处理器230可以将从图像传感器300输出的像素的第一数据格式转换为第二数据格式。例如，第一数据格式可以是贝尔模式(或RGB数据)，并且第二数据格式可以是YUV数据(或YCbCr)；然而不限于此。

当放大(或增采样)包含在要被缩放器电路240处理的图像(或图像数据)中的像素时，图像信号处理器230可以根据CPU 210的控制将从接口220输出的像素通过总线结构203发送到存储器控制器250。

存储器控制器250可以将从图像信号处理器230输出的像素(例如，图像)存储在存储器310中。可以将存储在存储器310中的像素(例如，图像)通过总线结构203发送到缩放器电路240。一次性地读取存储在存储器310中的图像。缩放器电路240可以使用被一次读取的图像同时地或以并行方式缩放出具有不同缩放比的图像、具有不同分辨率的图像以及重新调整尺寸的图像，并且产生被缩放的图像。例如，帧数据可以包括所述像素。

例如，当放大包含在要被缩放器电路240处理的图像中的像素时，缩放器电路240可以产生暂缓指示(stall indication)信号，并且将所产生的暂缓指示信号发送到图像信号处理器230。因此，响应于暂缓指示信号，图像信号处理器230可以暂缓被发送到缩放器电路240的像素或者通过总线结构203将像素发送到存储器控制器250。

然而，当放大包含在要被缩放器电路240处理的图像(或图像数据)中的像素时，图像信号处理器230可以根据CPU 210的控制将从接口220输出的像素发送到缩放器电路240。缩放器电路240可以动态地(on-the-fly)缩放从图像传感器300输出的像素。

当用户通过用户输入设备330放大或缩小相应图像时，用户接口270可以检测到通过用户输入设备330输入的用户输入，并且通过总线结构203将检测信号发送到CPU 210。例如，可以以帧为单位执行缩放操作。

例如，如图8A中所示，当用户将在显示器320上显示的包含在原始图像OIM中的第一图像区域SRC放大或扩展为第二图像区域SUI时，用户输入设备330可以感知所述放大或扩展，并且发送与感知结果相对应的信号到用户接口270。响应于所述信号，用户接口270可以通过总线结构203将指示放大的检测信号发送到CPU 210。

如图8B中所示，当用户将在显示器320上显示的包含在原始图像OIM中的第三图像区域SRC缩小或消减为第四图像区域SDI时，用户输入设备330可以感知所述缩小或消减，并且将与感知结果相对应的信号发送到用户接口270。响应于所述信号，用户接口270可以通过总线结构203将指示缩小的检测信号发送到CPU 210。

响应于从用户接口270输出的检测信号，CPU 210可以产生指示放大或缩小的选择信号，并且将所述选择信号通过总线结构203发送到图像信号处理器230、缩放器电路240和/或存储器控制器250。

缩放器电路240根据CPU 210的控制，可以对通过总线结构203从图像信号处理器230发送的图像(或包含在图像中的像素OTFI)或者从存储器310输出的图像(或像素)执行缩放操作。

能够被称为存储器接口的存储器控制器250在CPU 210的控制下可以通过总线结构203将从图像信号处理器230输出的图像或像素存储在存储器310中，或者将存储在存储器310中的图像(或像素)发送到缩放器电路240。本说明书中的图像可以是图像数据，并且像素可以是像素数据。

显示控制器260根据CPU 210的控制可以将通过总线结构203发送的数据(或像素、被放大像素或被缩小像素)发送到显示器320。

根据示例实施例，显示控制器260通过

显示器串行接口(DSI)可以将从总线结构203发送的数据发送到显示器320。根据示例实施例，可以以支持嵌入式显示口(eDP)协议或高清晰多媒体接口(HDMI)的接口来实现显示控制器260与显示器320之间的接口；然而不限于此。

用户接口270可以感知通过用户输入设备330输入的用户输入，并且通过总线结构203将与感知结果相对应的检测信号发送到CPU 210。

可以以易失性存储器和/或非易失性存储器来实现存储器310。可以以随机存取存储器(RAM)、动态RAM(DRAM)或静态RAM(SRAM)来实现易失性存储器。可以以基于快闪的存储器、相变RAM(PRAM)、电阻RAM(RRAM)或自旋转移力矩磁随机存取存储器(STT-MRAM)来实现非易失性存储器；然而不限于此。

即使图1中示出一个存储器控制器250和一个存储器310；然而，数据处理系统100根据示例实施例可以包括多个存储器控制器以及与所述多个存储器控制器相对应的多个存储器。所述多个存储器可以是不同类型的存储器。例如，当所述多个存储器包括DRAM和基于快闪的存储器时，多个存储器控制器可以包括DRAM控制器和基于快闪的存储器控制器。

可以以平板显示器来实现显示器320。可以以薄膜晶体管液晶显示器(TFT-LCD)、发光二极管(LED)显示器、有机LED(OLED)显示器、有源矩阵OLED(AMOLED)显示器、或柔性显示器、双侧显示器或透明显示器来实现平板显示器。

可以以触摸屏、触摸屏面板或触摸屏控制器来实现用户输入设备330。用户输入设备330可以是通过用户使用触笔或至少一个手指触摸显示器320时发生的触摸姿势而能够执行感知的电子视觉显示器。

因此，可以以一个模块来实现显示器320和用户输入设备330。用户可以使用显示器320和/或用户输入设备330来缩放在显示器320上所显示的图像或文本。例如，图8A可以是放大(zoom-in)，并且图8B可以是缩小(zoom-out)。

图2是示出图1中所示的缩放器电路的示例实施例的框图。参照图1和2，缩放器电路240可以包括：选择器401；读直接存储器存取(DMA)控制器403；多个写DMA控制器405-1至405-n，其中，n是3或更大的自然数；以及单输入多输出缩放器410。图2中共同示出总线结构203、图像信号处理器230、缩放器电路240、存储器控制器250以及存储器310。

在缩小操作期间，可以通过第一路径PATH1和选择器401将被图像信号处理器230处理的图像(或包含在图像中的像素OTFI)动态地发送到缩放器电路240。

在缩小操作期间，响应于由CPU 210所产生的选择信号SEL，选择器401可以将被图像信号处理器230处理的像素OTFI发送到单输入多输出缩放器410。然而，在放大操作期间可以通过第二路径PATH2将被图像信号处理器230处理的图像(或被包含在图像中的像素DMI)发送到缩放器电路240。第二路径PATH2可以包括总线结构203、存储器控制器250、存储器310、读DMA控制器403以及选择器401。例如，像素OTFI和像素DMI可以是彼此相同的像素。

在放大操作期间，图像信号处理器230根据CPU 210的控制可以通过总线结构203将像素DMI发送到存储器控制器250。存储器控制器250根据CPU 210的控制可以将像素DMI存储在存储器310中。读DMA控制器403可以读取或取回存储在存储器310中的像素DIM，并且将已读取像素DIM发送到选择器401。

在放大操作期间，响应于由CPU 210所产生的选择信号SEL，选择器401可以将从读DMA控制器403输出的像素DIM发送到单输入多输出缩放器410。可以将选择器401的第一输入端连接到第一路径PATH1，并且可以将选择器401的第二输入端连接到第二路径PATH2。

例如，CPU 210在缩小操作期间可以产生具有第一电平(例如，低电平或逻辑0)的选择信号SEL，并且CPU 210在放大操作期间可以产生具有第二电平(例如，高电平或逻辑1)的选择信号SEL。选择信号SEL可以由CPU 210产生。

单输入多输出缩放器410可以接收从选择器401顺序输出的像素IM，并且同时地或以并行方式输出每一个以不同缩放比缩放的像素HS1至HSn。就是说，单输入多输出缩放器410可以同时地或以并行方式产生从单一图像IM重新调整尺寸的多个图像HS1至HSn。

第一写DMA控制器405-1可以根据CPU 210的控制，通过总线结构203将以第一缩放比缩放的像素HS1发送到存储器控制器250和/或显示控制器260。

以与第一写DMA控制器405-1的操作同时或并行的方式，第二写DMA控制器405-2可以根据CPU 210的控制通过总线结构203将以第二缩放比被缩放的像素HS2发送到存储器控制器250和/或显示控制器260。

以与第二写DMA控制器405-2的操作同时或并行的方式，第n写DMA控制器405-n可以根据CPU 210的控制通过总线结构203将以第n缩放比被缩放的像素HSn发送到存储器控制器250和/或显示控制器260。例如，存储器控制器250可以将像素HS1、HS2和/或HSn写入存储器310中。

响应于从单输入多输出缩放器410输出的暂缓指示信号STALL，图像信号处理器230可以停止或延迟像素OTFI的发送。例如，单输入多输出缩放器410在放大操作期间可以产生具有第二电平的暂缓指示信号STALL。因此，响应于具有第二电平的暂缓指示信号STALL，图像信号处理器230可以停止或延迟像素OTFI的发送。

图3是示出图2中所示的单输入多输出缩放器的示例实施例的框图。参照图3，单输入多输出缩放器410A可以包括缩放器核410-1和线存储器430。即使图3中示出单输入多输出缩放器410A包括线存储器430，但是也可以将线存储器430布置在单输入多输出缩放器410A的外部。可以以能够存储与至少一条线相对应的线数据的线缓冲器来实现线存储器430。

缩放器核410-1可以包括能够执行缩放操作的电路或逻辑电路。缩放器核410-1可以包括线存储器控制器420、写请求信号产生器431、读请求信号产生器433、暂缓指示信号产生器435、以及多个缩放器440-1至440-n。多个缩放器440-1至440-n的每一个可以在垂直缩放操作之后执行水平缩放操作。

参照图2和3，线存储器控制器420可以接收通过第一路径PATH1和第二路径PATH2之一顺序输入的像素IM，并且将所接收像素IM当中在不同时间点输入的当前像素的位置信息CPI发送到多个缩放器440-1至440-n的每一个。

响应于从写请求信号产生器431输出的写请求信号WR，线存储器控制器420可以将像素IM当中的第一像素写入线存储器430中。例如，在写请求信号WR维持第二电平时，线存储器控制器420可以将像素IM当中的第一像素写入线存储器430中。此外，响应于从读请求信号产生器433输出的读请求信号RR，线存储器控制器420可以读取存储在线存储器430中的第二像素，并且将所读取的第二像素作为图像数据DATA发送到多个缩放器440-1至440-n的每一个。

线存储器控制器420可以将从暂缓指示信号产生器435输出的暂缓指示信号STALL发送到图像信号处理器230。就是说，根据示例实施例的线存储器控制器420可以不将所有的像素IM存储在线存储器430中，而是有选择地仅存储与写请求信号WR相对应的像素。

线存储器控制器420可以包括位置信息计算器421、写控制电路423、读控制电路425以及暂缓控制电路427。

位置信息计算器421可以产生关于像素IM的每一个的位置信息CPI。根据示例实施例，位置信息计算器421可以计算像素IM当中的当前像素的坐标，并且将与计算结果相对应的位置信息CPI发送到多个缩放器440-1至440-n的每一个。当前像素可以是像素IM当中的在特定时间点输入的像素。

响应于写请求信号WR，写控制电路423可以将像素IM当中的要在多个缩放器440-1至440-n的每一个中被处理的第一像素存储在线存储器430中。响应于读请求信号RR，读控制电路425可以读取存储在线存储器430中的像素当中的要在多个缩放器440-1至440-n的每一个中被处理的第二像素，并且将所读取的第二像素发送到多个缩放器440-1至440-n的每一个。

暂缓控制电路427可以控制将暂缓指示信号STALL发送到图像处理处理器230。线存储器430根据线存储器控制器420的控制，可以存储像素IM当中的要在多个缩放器440-1至440-n的每一个中被处理的第一像素，或者读取存储在线存储器430中的像素当中的要在多个缩放器440-1至440-n的每一个中被处理的第二像素。

根据示例实施例，可以以RAM、DRAM或SRAM来实现线存储器430；然而不限于此。多个缩放器440-1至440-n可以共享线存储器430。例如，多个缩放器441-1至441-n可以共享线存储器430

写请求信号产生器431基于从缩放器440-1至440-n的每一个输出的写请求信号WR1至WRn的每一个可以产生写请求信号WR。例如，可以以OR门来实现写请求信号产生器431，然而不限于此。读请求信号产生器433可以基于从缩放器440-1至440-n的每一个输出的读请求信号RR1至RRn的每一个来产生读请求信号RR。例如，可以以OR门来实现读请求信号产生器433，然而不限于此。

暂缓指示信号产生器435基于从缩放器440-1至440-n的每一个输出的暂缓指示信号ST1至STn的每一个可以产生暂缓指示信号STALL。例如，可以以OR门来实现暂缓指示信号产生器435，然而不限于此。

第一缩放器440-1可以缩放包含在原始图像的第一区域中的像素并且根据第一缩放比产生被缩放的像素HS1。

第一缩放器440-1可以包括第一垂直缩放器441-1和第一水平缩放器445-1。第一垂直缩放器441-1可以根据第一垂直缩放比垂直地缩放包含在第一区域中的像素，并且输出被垂直缩放的像素VS1。第一水平缩放器445-1可以根据第一水平缩放比水平地缩放从第一垂直缩放器441-1输出的被垂直缩放的像素VS1，并且输出被水平缩放的像素HS1。

可以根据第一垂直缩放比和第一水平缩放比确定第一缩放比。例如，第一垂直缩放比和第一水平缩放比可以分别是放大或缩小的比率。

当第一水平缩放器445-1放大从第一垂直缩放器441-1输出的被垂直缩放的像素VS1时，第一水平缩放器445-1可以向第一垂直缩放器441-1输出第一暂缓指示信号ST1。响应于第一暂缓指示信号ST1，第一垂直缩放器441-1可以停止或延迟向第一水平缩放器445-1发送被垂直缩放的像素VS1。此外，响应于从第一水平缩放器445-1输出的第一暂缓指示信号ST1，第一垂直缩放器441-1可以向暂缓指示信号产生器435发送第一暂缓指示信号ST1。

线存储器控制器420的暂缓控制电路427可以将暂缓指示信号STALL输出到图像处理处理器230。因此，响应于暂缓指示信号STALL，图像处理处理器230可以停止或延迟向缩放器电路240发送像素OTFI。

当第一垂直缩放器441-1放大从线存储器控制器420输出的与包含在第一区域中的像素相对应的图像数据DATA时，第一垂直缩放器441-1可以向暂缓指示信号产生器435发送第一暂缓指示信号ST1。因此，线存储器控制器420的暂缓控制电路427可以将暂缓指示信号STALL输出到图像处理处理器230。因此，响应于暂缓指示信号STALL，图像处理处理器230可以停止或延迟向缩放器电路240发送像素OTFI。

如上所述，当第一垂直缩放器441-1和第一水平缩放器445-1的至少之一执行放大操作时，暂缓指示信号产生器435可以产生暂缓指示信号STALL。

以与第一缩放器440-1同时或并行的方式，第二缩放器440-2可以根据第二缩放比缩放包含在原始图像的第二区域中的像素并且产生被缩放的像素HS2。

第二缩放器440-2可以包括第二垂直缩放器441-2和第二水平缩放器445-2。第二垂直缩放器441-2可以根据第二垂直缩放比垂直地缩放包含在第二区域中的像素，并且输出被垂直缩放的像素VS2。第二水平缩放器445-2可以根据第二水平缩放比水平地缩放从第二垂直缩放器441-2输出的被垂直缩放的像素VS2，并且输出被水平缩放的像素HS2。

第二缩放比可以根据第二垂直缩放比和第二水平缩放比来确定。例如，第二垂直缩放比和第二水平缩放比可以分别是放大或缩小的比率。

当第二水平缩放器445-2放大从第二垂直缩放器441-2输出的被垂直缩放的像素VS2时，第二水平缩放器445-2可以向第二垂直缩放器441-2输出第二暂缓指示信号ST2。响应于第二暂缓指示信号ST2，第二垂直缩放器441-2可以停止或延迟向第二水平缩放器445-2发送被垂直缩放的像素VS2。此外，响应于从第二水平缩放器445-2输出的第二暂缓指示信号ST2，第二垂直缩放器441-2可以向暂缓指示信号产生器435发送第二暂缓指示信号ST2。

线存储器控制器420的暂缓控制电路427可以向图像处理处理器230输出暂缓指示信号STALL。因此，响应于暂缓指示信号STALL，图像处理处理器230可以停止或延迟向缩放器电路240发送的像素OTFI的发送。

当第二垂直缩放器441-2放大从线存储器控制器420输出的与包含在第二区域中的像素相对应的图像数据DATA时，第二垂直缩放器441-2可以向暂缓指示信号产生器435发送第二暂缓指示信号ST2。因此，线存储器控制器420的暂缓控制电路427可以向图像处理处理器230输出暂缓指示信号STALL。因此，响应于暂缓指示信号STALL，图像处理处理器230可以停止或延迟被发送到缩放器电路240的像素OTFI的发送。

如上所述，当第二垂直缩放器441-2和第二水平缩放器445-2的至少之一执行放大操作时，暂缓指示信号产生器435可以产生暂缓指示信号STALL。

以与第二缩放器440-2操作同时或并行方式，第n缩放器440-n可以根据第n缩放比缩放包含在原始图像的第n区域中的像素并且产生被缩放的像素HSn。

第n缩放器440-n可以包括第n垂直缩放器441-n和第n水平缩放器445-n。第n垂直缩放器441-n可以根据第n垂直缩放比垂直地缩放包含在第n区域中的像素，并且输出被垂直缩放的像素VSn。第n水平缩放器445-n可以水平地缩放从第n垂直缩放器441-n输出的被垂直缩放的像素VSn，并且输出被水平缩放的像素HSn。

第n缩放比可以根据第n垂直缩放比和第n水平缩放比来确定。例如，第n垂直缩放比和第n水平缩放比可以分别是针对放大或缩小的比率。

当第n水平缩放器445-n放大从第n垂直缩放器441-n输出的被垂直缩放的像素VSn时，第n水平缩放器445-n可以向第n垂直缩放器441-n输出第n暂缓指示信号STn。响应于第n暂缓指示信号STn，第n垂直缩放器441-n可以停止或延迟被发送到第n水平缩放器445-n的被垂直缩放的像素VSn的发送。此外，响应于第n暂缓指示信号STn，第n垂直缩放器441-n可以向暂缓指示信号产生器435发送第n暂缓指示信号STn。

线存储器控制器420的暂缓控制电路427可以向图像处理处理器230输出暂缓指示信号STALL。因此，响应于暂缓指示信号STALL，图像处理处理器230可以停止或延迟被发送到缩放器电路240的像素OTFI的发送。

当第n垂直缩放器441-n放大从线存储器控制器420输出的与包含在第二区域中的像素相对应的图像数据DATA时，第n垂直缩放器441-n可以向暂缓指示信号产生器435发送第n暂缓指示信号STn。因此，线存储器控制器420的暂缓控制电路427可以向图像处理处理器230输出暂缓指示信号STALL。因此，响应于暂缓指示信号STALL，图像处理处理器230可以停止或延迟被发送到缩放器电路240的像素OTFI的发送。

如上所述，当第n垂直缩放器441-n和第n水平缩放器445-n的至少之一执行放大操作时，暂缓指示信号产生器435可以产生暂缓指示信号STALL。

被垂直缩放器440-1至440-n的每一个处理的相应区域可以在尺寸上彼此不同。此外，缩放器440-1至440-n的缩放比可以彼此不同。缩放器440-1至440-n的每一个可以同时或以并行方式处理包含在被分配给缩放器440-1至440-n的每一个的区域中的像素。

垂直缩放器441-1至441-n的每一个可以包括存储垂直缩放器441-1至441-n的每一个的操作所必需的数据或信息的存储设备REG1-1至REG1-n的每一个。例如，存储设备REG1-1至REG1-n的每一个可以是能够被CPU 210设置或编程的存储器。根据示例实施例，可以以例如特殊功能寄存器(SFR)的寄存器来实现存储设备REG1-1至REG1-n的每一个，但是不限于此。存储设备REG1-1至REG1-n的每一个可以存储区域信息和缩放比。

水平缩放器445-1至445-n的每一个可以包括存储水平缩放器445-1至445-n的每一个的操作所必需的数据或信息的存储设备REG2-1至REG2-n的每一个。存储设备REG2-1至REG2-n的每一个可以是能够被CPU 210设置或编程的存储器。根据示例实施例，可以以例如特殊功能寄存器(SFR)的寄存器来实现存储设备REG2-1至REG2-n的每一个，但是不限于此。存储设备REG2-1至REG2-n的每一个可以存储缩放比。

图4是图3中所示的第一垂直缩放器的框图，图6构思性示出包含在原始图像中的不同区域，图7A至7C是描述处理图6中所示的包含在原始图像中的第一区域和第二区域的过程的构思图示，并且图8A和8B构思性示出放大和缩小。

由于垂直缩放器441-1至441-n在结构和操作上彼此相同或类似，因此将参照图1至8详细描述第一垂直缩放器441-1的结构和操作。

第一垂直缩放器441-1可以包括垂直缩放控制器442-1、开关电路443-1、垂直缩放核444-1以及存储设备REG1-1。

原始图像可以由宽度IMAGEW和高度IMAGEH确定。宽度IMAGEW和高度IMAGEH的每一个可以根据像素数确定。

假设第一缩放器440-1对包含在原始图像中的像素当中的包含在第一区域SC0中的像素执行缩放操作，并且第二缩放器440-2对包含在原始图像中的像素当中的包含在第二区域SC1中的像素执行缩放操作。

假设包含在第一缩放器440-1中的存储设备REG1-1包括存储第一区域信息的第一存储区域RI和存储第一缩放比的第二存储区域SR。也假设包含在第二缩放器440-2中的存储设备REG1-2包括存储第二区域信息的第一存储区域RI和存储第二缩放比的第二存储区域SR。

存储设备REG1-1的第一存储区域RI可以存储第一区域SC0的尺寸或关于尺寸的信息。例如，所述尺寸可以包括第一区域SC0的第一起始坐标SP1、第一区域SC0的第一宽度SW1以及第一区域SC0的第一高度SH1。例如，第一区域SC0的第一结束坐标EP1可以由第一起始坐标SP1、第一宽度SW1和第一高度SH1来确定。根据示例实施例，存储设备REG1-1的第一存储区域RI可以存储第一区域SC0的第一起始坐标SP1和第一区域SC0的第一结束坐标EP1；然而不限于此。

存储设备REG1-2的第一存储区域RI可以存储第二区域SC1的尺寸或关于尺寸的信息。例如，所述尺寸可以包括第二区域SC1的第二起始坐标SP2、第二区域SC1的第二宽度SW2以及第二区域SC1的第二高度SH2。例如，第二区域SC1的第二结束坐标EP2可以由第二起始坐标SP2、第二宽度SW2和第二高度SH2确定。根据示例实施例，存储设备REG1-2的第一存储区域RI可以存储第二区域SC1的第二起始坐标SP2和第二区域SC1的第二结束坐标EP2；然而不限于此。

存储设备REG1-1和REG1-2的每一个的第一存储区域RI存储能够定义区域SC0和SC1的每一个的尺寸的信息。根据示例实施例，区域SC0和SC1可以或可以不重叠。

第一缩放器440-1的垂直缩放控制器442-1可以控制开关信号SC0_VALID的激活定时、第一写请求信号WR1的激活定时、第一读请求信号RR1的激活定时、以及第一暂缓指示信号ST1的激活定时。这里，激活可以是高电平和低电平之一；然而，假设图7A至7C中的激活电平是高电平。

第二缩放器440-2的垂直缩放控制器可以使用存储在存储设备REG1-2中的数据或信息来控制开关信号SC1_VALID的激活定时、第二写请求信号WR2的激活定时、第二读请求信号RR2的激活定时、以及第二暂缓指示信号ST2的激活定时。

第一缩放器440-1的垂直缩放控制器442-1可以使用存储在存储设备REG1-1的第二存储区域SR中的数据来控制垂直缩放核441-1的垂直缩放比。第二缩放器440-2的垂直缩放控制器可以使用存储在存储设备REG1-2的第二存储区域中的数据来控制垂直缩放核441-2的垂直缩放比。

可以将包含在原始图像或原始帧中的像素IM顺序地输入到线存储器控制器420。位置信息计算器421可以计算像素IM当中的当前像素的位置(1,1)，并且向垂直缩放器441-1至441-n的每一个发送与所计算位置相对应的位置信息CPI。

第一垂直缩放器441-1的垂直缩放控制器442-1可以把与位置信息CPI相对应的当前坐标(1,1)与第一起始坐标SP1＝(3,4)进行比较，并且根据比较结果向写请求信号产生器431输出具有低电平的第一写请求信号WR1。此外，垂直缩放控制器442-1可以根据比较结果向读请求信号产生器433输出具有低电平的第一读请求信号RR1。此外，垂直缩放控制器442-1可以根据比较结果向开关电路443-1输出具有低电平的开关信号SC0_VALID。

这里，(x,y)示出像素的坐标(或位置)；然而，为了描述方便假设(x,y)是坐标或像素。因此，写请求信号产生器431产生具有低电平的写请求信号WR，以便写控制电路423不会将当前像素(1,1)存储到线存储器430中。根据示例实施例，可以放弃当前像素(1,1)。

根据示例实施例，即使将当前像素(1,1)发送到第一垂直缩放器441-1，垂直缩放控制器442-1输出具有低电平的开关信号SC0_VALID，也不会将当前像素(1,1)发送到垂直缩放核444-1。

对不包含在第一区域SC0中的各个像素(1,2)、(3,1)、(3,2)、(3,3)、(3,10)、(3,11)、(4,1)、(4,2)、(4,3)、(4,10)、(4,11)、(5,10)、(5,11)、(6,10)、(6,11)、(7,10)、(7,11)、(8,10)、(8,11)、(9,4)等的处理与对不包含在第一区域SC0中的像素(1,1)的处理相同，从而将省略对各个像素(1,2)、(3,1)、(3,2)、(3,3)、(3,10)、(3,11)、(4,1)、(4,2)、(4,3)、(4,10)、(4,11)、(5,10)、(5,11)、(6,10)、(6,11)、(7,10)、(7,11)、(8,10)、(8,11)、(9,4)等的处理的详细描述。

然而，位置信息计算器421可以计算像素IM当中的当前像素(3,4)的位置，并且向垂直缩放器444-1至441-n的每一个发送与所计算位置相对应的位置信息CPI。

第一垂直缩放器441-1的垂直缩放控制器442-1把与位置信息CPI相对应的当前坐标(3,4)与第一起始坐标SP1＝(3,4)进行比较，并且根据比较结果向写请求信号产生器431输出具有高电平的第一写请求信号WR1。此外，垂直缩放控制器442-1可以根据比较结果向读请求信号产生器433输出具有低电平的第一读请求信号RR1。此外，垂直缩放控制器442-1可以根据比较结果向开关电路443-1输出具有低电平的开关信号SC0_VALID。写请求信号产生器431产生具有高电平的写请求信号WR，以便写控制电路423可以将当前像素(3,4)存储在线存储器430中。

针对包含在第一区域SC0中的各个像素(3,5)至(3,9)、(4,4)至(4,9)、(5,4)至(5,9)、(6,4)至(6,9)、(7,4)至(7,9)和(8,4)至(8,9)的处理与针对包含在第一区域SC0中的像素(3,4)的处理相同，从而将省略对各个像素(3,5)至(3,9)、(4,4)至(4,9)、(5,4)至(5,9)、(6,4)至(6,9)、(7,4)至(7,9)和(8,4)至(8,9)的处理的详细描述。

假设以4*6个像素为单位执行读操作。当在将4*6个像素(3,4)至(3,9)、(4,4)至(4,9)、(5,4)至(5,9)、(6,4)至(6,9)存储在线存储器430中之后的第一时间点T1将当前像素(7,4)输入到线存储器控制器420时，位置信息计算器421可以计算当前像素(7,4)的位置，并且向垂直缩放器441-1至441-n的每一个发送与所计算位置相对应的位置信息CPI。

在第一时间点T1，第一垂直缩放器441-1的垂直缩放控制器442-1基于与位置信息CPI相对应的当前坐标(7,4)，可以产生具有高电平的第一写请求信号WR1、具有高电平的第一读请求信号RR1以及具有高电平的开关信号SC0_VALID。

因此，写控制电路423可以将当前像素(7,4)写入线存储器430中，读控制电路425可以读取存储在线存储器430中的4*6个像素(3,4)至(3,9)、(4,4)至(4,9)、(5,4)至(5,9)、(6,4)至(6,9)，并且将与读取像素相对应的图像数据DATA发送到垂直缩放器441-1至441-n的每一个。

第一垂直缩放器441-1的垂直缩放控制器442-1产生具有高电平的开关信号SC0_VALID，以便响应于具有高电平的开关信号SC0_VALID，开关电路443-1可以向垂直缩放核444-1发送与4*6个像素(3,4)至(3,9)、(4,4)至(4,9)、(5,4)至(5,9)、(6,4)至(6,9)相对应的图像数据DATA。图像数据DATA可以包括如图7B中所示的多个图像数据SC0_DATA0至SC0_DATA3。例如，可以以并行方式发送多个图像数据SC0_DATA0至SC0_DATA3。

垂直缩放核444-1根据存储在第一存储区域SR中的第一垂直缩放比可以垂直地缩放与4*6个像素(3,4)至(3,9)、(4,4)至(4,9)、(5,4)至(5,9)以及(6,4)至(6,9)相对应的图像数据DATA，并且输出被垂直缩放的像素VS1。以与在其中将像素(7,4)存储在线存储器430中的方法相同的方式，将像素(7,5)至(7,9)的每一个存储在线存储器430中。

当在将4*6个像素(4,4)至(4,9)、(5,4)至(5,9)、(6,4)至(6,9)以及(7,4)至(7,9)存储在线存储器430中之后的第二时间点T2将当前像素(8,4)输入到线存储器控制器420时，位置信息计算器421可以计算当前像素(8,4)的位置，并且向垂直缩放器441-1至441-n的每一个发送与所计算位置相对应的位置信息CPI。

第一垂直缩放器441-1的垂直缩放控制器442-1基于与位置信息CPI相对应的当前坐标(8,4)，可以产生具有高电平的第一写请求信号WR1、具有高电平的第一读请求信号RR1以及具有高电平的开关信号SC0_VALID。

因此，写控制电路423可以将当前像素(8,4)写入线存储器430中，读控制电路425可以读取存储在线存储器430中的4*6个像素(4,4)至(4,9)、(5,4)至(5,9)、(6,4)至(6,9)以及(7,4)至(7,9)，并且向垂直缩放器441-1至441-n的每一个发送与读取像素(4,4)至(4,9)、(5,4)至(5,9)、(6,4)至(6,9)以及(7,4)至(7,9)相对应的图像数据DATA。

由于第一垂直缩放器441-1的垂直缩放控制器442-1产生具有高电平的开关信号SC0_VALID，响应于具有高电平的开关信号SC0_VALID，开关电路443-1可以向垂直缩放核444-1发送与4*6个像素(4,4)至(4,9)、(5,4)至(5,9)、(6,4)至(6,9)以及(7,4)至(7,9)相对应的图像数据DATA。图像数据DATA可以包括如图7B中所示的多个图像数据SC0_DATA0至SC0_DATA3。例如，可以以并行方式发送多个图像数据SC0_DATA0至SC0_DATA3。

垂直缩放核444-1可以根据存储在第一存储区域SR中的第一垂直缩放比来垂直地缩放与4*6个像素(4,4)至(4,9)、(5,4)至(5,9)、(6,4)至(6,9)以及(7,4)至(7,9)相对应的图像数据DATA，并且输出被垂直缩放的像素VS1。

第二缩放器440-2可以产生具有高电平的第二写请求信号WR2，以便将包含在原始图像中的像素IM当中的包含在第二区域SC1中的像素(4,5)至(4,10)、(5,5)至(5,10)、(6,5)至(6,10)、(7,5)至(7,10)和(8,5)至(8,10)存储在线存储器430中。

当在将包含在第二区域SC1中的像素(4,5)至(4,10)、(5,5)至(5,10)以及(6,5)至(6,10)、(7,5)至(7,10)以及(8,5)至(8,10)当中的4*6个像素(4,5)至(4,10)、(5,5)至(5,10)以及(6,5)至(6,10)以及(7,5)至(7,10)存储在线存储器430之后的第三时间点T3将当前像素(8,5)输入到线存储器控制器420时，位置信息计算器421可以计算当前像素(8,5)的位置，并且向垂直缩放器441-1至441-n的每一个发送与所计算位置相对应的位置信息CPI。

在第三时间点T3，第二垂直缩放器441-2的垂直缩放控制器基于与位置信息CPI相对应的当前坐标(8,5)，可以产生具有高电平的第二写请求信号WR2、具有高电平的第二读请求信号RR2以及具有高电平的开关信号SC1_VALID。

因此，写控制电路423可以将当前像素(8,5)写入线存储器430中，读控制电路425读取存储在线存储器430中的4*6个像素(4,5)至(4,10)、(5,5)至(5,10)以及(6,5)至(6,10)以及(7,5)至(7,10)，并且向垂直缩放器441-1至441-n的每一个发送与所读取像素(4,5)至(4,10)、(5,5)至(5,10)以及(6,5)至(6,10)以及(7,5)至(7,10)相对应的图像数据DATA。

由于第二垂直缩放器441-2的垂直缩放控制器产生具有高电平的开关信号SC1_VALID，因此响应于具有高电平的开关信号SC1_VALID，第二垂直缩放器441-2的开关电路可以向第二垂直缩放器441-2的垂直缩放核发送与4*6个像素(4,5)至(4,10)、(5,5)至(5,10)以及(6,5)至(6,10)以及(7,5)至(7,10)相对应的图像数据DATA。所述图像数据DATA可以包括如图7C中所示的多个图像数据SC1_DATA0至SC1_DATA3。例如，可以以并行方式发送多个图像数据SC1_DATA0至SC1_DATA3。

第二垂直缩放器441-2的垂直缩放核可以根据存储在第一存储区域中的第二垂直缩放比垂直地缩放与4*6个像素(4,5)至(4,10)、(5,5)至(5,10)以及(6,5)至(6,10)以及(7,5)至(7,10)相对应的图像数据DATA，并且输出被垂直缩放的像素VS2。

在第三时间点T3，可以以并行方式执行第一垂直缩放器441-1的操作和第二垂直缩放器441-2的操作。就是说，在从第三时间点T3开始的给定时间内，可以以并行方式执行第一缩放器440-1的操作和第二缩放器440-2的操作。例如，第一缩放器440-1的操作可以与第二缩放器440-2的操作部分或完全地重叠。

图5是示出图2中所示的单输入多输出缩放器的另一示例实施例的框图。参照图2和5，单输入多输出缩放器410B可以包括缩放器核410-1、线存储器430、先入先出(FIFO)控制器450、第一选择器451、第二选择器453以及线缓冲器455。例如，FIFO可以包括FIFO控制器450和线缓冲器455。

除了将输入像素从IM改为PO以外，图3的缩放器核410-1的结构和操作与图5的缩放器核410-1的结构和操作相同，从而将省略对图5的缩放器核410-1的详细描述。

能够以K个像素为单位(其中K是2或更大的自然数)执行缩放操作的缩放器需要K个线缓冲器以便执行放大操作(或者增采样操作)，并且需要(K-1)个线缓冲器以便执行缩小操作(或者减采样操作)。K个像素可以是包含在包含在原始图像中的相同行或相同列中的像素。

假设缩放器核410-1以四个像素为单位执行缩放操作，线存储器430包括三个线缓冲器430-1、430-2和430-3，并且FIFO包括一个线缓冲器455。假设选择信号SEL在放大操作期间具有第一电平并且选择信号SEL在缩小操作期间具有第二电平。假设基于存储在寄存器(例如，SFR)中的数据或信息确定选择信号SEL的电平。假设关于缩放比的数据或信息存储在SFR中。

当产生具有第一电平(例如，逻辑0)的选择信号SEL时，通过第一选择器451将线缓冲器455连接到缩放器核410-1。因此，缩放器核410-1在放大期间可以使用四个线缓冲器430-1、430-2、430-3和455。就是说，缩放器核410-1可以对存储在四个线缓冲器430-1、430-2、430-3和455中的像素执行缩放操作。

当产生具有第一电平的选择信号SEL时，可以通过第二选择器453将从图2的选择器401(顺序)输出的像素IM作为输入像素FO输入到缩放器核410-1。就是说，像素IM旁路(bypass)了FIFO控制器450。

当产生具有第二电平的选择信号SEL时，通过第一选择器451将线缓冲器455连接到FIFO控制器450。因此，缩放器核410-1在缩小操作期间仅可以访问三个线缓冲器430-1、430-2和430-3。

通过FIFO控制器450、线缓冲器455和第二选择器453可以将从图2的选择器401输出的像素IM作为输入像素FO输入到缩放器核410-1。因此，单输入多输出缩放器410B在缩小操作期间通过FIFO可以作为硬实时系统来操作。例如，当以K个像素为单位执行处理的单输入多输出缩放器410B作为硬实时系统来操作时，缩小所需的线缓冲器数是(K-1)，从而可以将剩余的线缓冲器(例如，455)用作用于硬实时系统的缓冲器。

可以以解复用器来实现第一选择器451，并且可以以复用器来实现第二选择器453。通过根据选择信号SEL的电平操作的第一选择器451，FIFO控制器450和缩放器核410-1可以使用线缓冲器455。就是说，可以将线缓冲器455用作共享线缓冲器。

FIFO在缩小操作期间可以克服诸如存储器310的封锁(blackout)或存储器管理单元(MMU)的地址转换丢失的时延或延迟。当以DRAM来实现存储器310时，当由于DRAM的刷新操作而不能将数据写入DRAM中时可以产生封锁。以单输入多输出缩放器410B来实现FIFO，从而可以减小能够被多个写DMA控制器405-1至405-n的至少之一使用的DMA FIFO的区域。

通过根据选择信号SEL的电平操作的第二选择器453，可以提供FIFO控制器450的输入像素IM或FIFO控制器450的输出像素来作为缩放器核410-1的输入像素FO。

图9是示出图1中所示的缩放器电路的另一示例实施例的框图。参照图9，缩放器电路240A可以包括选择器401、读DMA控制器403、多个写DMA控制器405-1至405-n、单输入多输出缩放器410以及多个后缩放器407-1至407-n。

后缩放器407-1至407-n的每一个可以垂直和水平地缩小从单输入多输出缩放器410输出的被缩放像素HS1至HSn的每一个，并且将被缩小的像素HS1’至HSn’发送到多个DMA控制器405-1至405-n。就是说，后缩放器407-1至407-n的每一个可以仅执行缩小操作。

为了在小面积内来实现具有高缩小比的缩放器电路240A，能够分两步执行缩小操作。单输入多输出缩放器410执行两步中的第一步，并且后缩放器407-1至407-n执行两步中的第二步。例如，当缩放器电路240A的缩小比可以是1/8时，单输入多输出缩放器410的缩小比可以是1/4，并且后缩放器407-1至407-n的每一个的缩小比可以是1/2。

后缩放器407-1至407-n的每一个的最大输入带宽可以由单输入多输出缩放器410的最大输入带宽和单输入多输出缩放器410的最大缩小比来确定。例如，通过将单输入多输出缩放器410的最大输入带宽与单输入多输出缩放器410的最大缩小比相乘可以确定后缩放器407-1至407-n的每一个的最大输入带宽。

单输入多输出缩放器410的输入图像需要是原始图像，并且线存储器430需要被共享，使得用于后缩放的后缩放器407-1至407-n需要被连接到单输入多输出缩放器410的输出端。

图10是图9中所示的后缩放器的框图。参照图10，多个后缩放器407-1至407-n在结构和操作上彼此大致相同或类似，从而将描述第一后缩放器407-1的结构和操作。

第一后缩放器407-1可以包括线存储器501、垂直缩放器503和水平缩放器505。

垂直缩放器503可以接收从图3的第一缩放器440-1的第一水平缩放器445-1输出的被缩放像素HS1，并且将被缩放像素HS1存储在存储器501中。当将需要处理的被缩放像素HS1存储在线存储器501中时，垂直缩放器503可以从线存储器501中读取被缩放像素HS1，根据垂直缩放比垂直地缩小被读取的被缩放像素HS1，并且将被垂直缩小的像素VS1’输出到水平缩放器505。

水平缩放器505可以根据水平缩放比水平地缩小被垂直缩放的像素VS1’，并且将被水平缩小的像素HS1’输出到第一写DMA控制器405。第一后缩放器407-1的缩放比可以根据包含在第一后缩放器407-1中的垂直缩放器503的垂直缩放比(例如，缩小比)和水平缩放器505的水平缩放比(例如，缩小比)来确定。

第二后缩放器407-2的缩放比可以根据包含在第二后缩放器407-2中的垂直缩放器的垂直缩放比(例如，缩小比)和水平缩放器的水平缩放比(例如，缩小比)来确定。

第n后缩放器407-n的缩放比可以根据包含在第n后缩放器407-n中的垂直缩放器的垂直缩放比(例如，缩小比)和水平缩放器的水平缩放比(例如，缩小比)来确定。

第一后缩放器407-1的缩放比、第二后缩放器407-2的缩放比以及第n后缩放器407-n的缩放比可以彼此不同。

如图3中所示，包含在后缩放器407-1至407-n的每一个中的每个垂直缩放器可以包括存储垂直缩小比的存储设备，并且包含在后缩放器407-1至407-n的每一个中的每个水平缩放器可以包括存储水平缩小比的存储设备。此外，每个垂直缩放器和每个水平缩放器可以包括能够控制缩放操作的缩放控制器。

图11是描述图1中所示的数据处理系统的操作的流程图。参照图1至11，图像传感器300可以产生与原始图像(或原始图像数据)相对应的像素，并且将所产生的像素发送到接口220(操作S110)。图像信号处理器230可以转换通过接口220接收的像素的格式(操作S112)。

当放大包含在包含在原始图像中的至少一个区域中的像素时(操作S114的是)，图像信号处理器230可以通过第二路径PATH2将像素RIM存储在存储器310中(操作S116)。读DMA控制器403根据CPU 210的控制可以读取(或取回)存储在存储器310中的像素RIM，并且通过选择器401将所读取的像素RIM发送到单输入多输出缩放器410(操作S118)。

包含在单输入多输出缩放器410中的缩放器440-1至440-n的每一个可以对包含在要被缩放器440-1至440-n的每一个处理的每个区域中的像素执行缩放操作(例如，放大操作)(操作S120)。例如，当缩放器440-1至440-n的至少之一执行放大操作时，可以执行操作S114至S120。

根据多个写DMA控制器405-1至405-n的至少之一的控制可以将被缩放器440-1至440-n的至少之一放大的像素存储在存储器310中(操作S124)。

当缩小与包含在原始图像中的至少一个区域相对应的像素时(操作S114的否)，图像信号处理器230可以通过第一路径PATH1将像素OTFI发送到选择器401。选择器401可以将输入像素OTFI作为输出像素IM发送到单输入多输出缩放器410。

单输入多输出缩放器410可以动态地缩放从选择器401输出的像素IM(操作S122)。就是说，包含在单输入多输出缩放器410中的缩放器440-1至440-n的每一个可以对包含在要被缩放器440-1至440-n的每一个处理的区域中的像素动态地执行缩放操作(例如，缩小操作)(操作S122)。

可以根据多个写DMA控制器405-1至405-n的至少之一的控制将被缩放器440-1至440-n的至少之一缩小的像素存储在存储器310中(操作S124)。例如，可以以帧或帧数据为单位处理操作S114至S124。

图12是描述图2中所示的缩放器电路的操作的流程图。参照图1至12，单输入多输出缩放器410可以接收与原始图像(或原始图像数据)相对应的像素IM当中的当前像素(操作S210)。可以通过多个路径PATH1和PATH2之一以像素为单位顺序地输入像素IM。一个像素可以用多个位来表达。

位置信息计算器421可以计算当前像素的位置信息CPI(例如，当前坐标)(操作S212)。可以将所计算的当前像素的位置信息CPI(例如，当前坐标)发送到缩放器440-1至440-n的每一个的垂直缩放器441-1至441-n的每一个(操作S214)。

如参照图6、7A、7B和7C所述，垂直缩放器441-1至441-n的每一个可以确定所接收的当前坐标是否与存储在存储设备REG1-1至REG1-n的每一个中的每个区域的起始坐标(或每个区域中的坐标)相同(操作S216)。

当当前坐标是要被垂直缩放器441-1至441-n的每一个处理的区域的起始坐标(或区域中的坐标)时，垂直缩放器441-1至441-n的至少之一可以产生激活的写请求信号(操作S218)。例如，不论当前坐标是否是在要被垂直缩放器441-1至441-n的每一个处理的区域中的坐标，位置信息计算器421可以计算在每个时间点输入的当前坐标(操作S212)。

在写请求信号WR保持高电平时，写控制电路423可以将输入到线存储器控制器420中的像素写入线存储器430中(操作S220)。例如，写控制电路423可以将包含在第一区域SC0中的像素写入线存储器430中，并且将包含在第二区域SC1中的像素写入线存储器430中。

根据示例实施例，当当前坐标是要被垂直缩放器441-1至441-n的至少之一处理的区域的结束坐标时，垂直缩放器441-1至441-n的至少之一可以产生读请求信号(操作S222)。根据另一示例实施例，如参照图7A至7C所述，在将要被处理的像素(例如，4*6个像素)存储在线存储器430中之后，垂直缩放器441-1至441-n的至少之一可以产生激活的读请求信号。

读控制电路425可以读取包含在区域SC0和SC1的每一个中的像素以及存储在线存储器430中的像素，并且将所读取像素发送到垂直缩放器441-1至441-n的每一个(操作S224)。

在垂直缩放器441-1至441-n当中能够缩放包含在第一区域SC0中的像素的第一垂直缩放器441-1可以根据第一垂直缩放器441-1的垂直缩放比垂直地缩放像素(操作S226)。

在垂直缩放器441-1至441-n当中能够缩放包含在第二区域SC1中的像素的第二垂直缩放器441-2可以根据第二垂直缩放器441-2的垂直缩放比垂直地缩放像素(操作S226)。垂直缩放器441-1、441-2和441-n可以同时或以并行方式执行缩放操作。

第一水平缩放器445-1可以根据第一水平缩放器445-1的水平缩放比水平地缩放被第一垂直缩放器441-1垂直缩放的像素(操作S228)。第二水平缩放器445-2可以根据第二水平缩放器445-2的水平缩放比水平地缩放被第二垂直缩放器441-2垂直缩放的像素(操作S228)。第n水平缩放器445-n可以根据第n水平缩放器445-n的水平缩放比水平地缩放被第n垂直缩放器441-n垂直缩放的像素(操作S228)。

第一写DMA控制器405-1可以通过总线结构203将从第一水平缩放器445-1输出的被缩放像素HS1输出到例如存储器控制器250和/或显示器330的外围电路(操作S230)。第二写DMA控制器405-2通过总线结构203可以将从第二水平缩放器445-2输出的被缩放像素HS2输出到例如存储器控制器250和/或显示器330的外围电路。

第n写DMA控制器405-n通过总线结构203可以将从第n水平缩放器445-n输出的被缩放像素HSn输出到例如存储器控制器250和/或显示器330的外围电路(操作S230)。

虽然对其没有限制，但是示例实施例能够包括被来实现为计算机可读记录介质上的计算机可读代码的一个或多个单元。所述计算机可读记录介质是能够存储能够在其后被计算机系统读取的数据的任何数据存储设备。计算机可读记录介质的实例包括只读存储器(ROM)、随机存取存储器(RAM)、CD-ROM、磁带、软盘以及光数据存储设备。也能够将计算机可读记录介质分布在被网络耦接的计算机系统上，以便以分布方式存储和运行计算机可读代码。此外，可以将示例实施例写为在诸如载波的计算机可读传输介质上被发送，并且在运行所述程序的通用或专用数字计算机中被接收和实现的计算机程序。根据示例实施例的缩放器电路以及含有其的设备可以以并行方式产生与单一图像具有不同缩放的图像，具有不同分辨率的图像、或被调整尺寸的图像。因此，能够降低缩放器电路以及包含缩放器的设备的功耗。

尽管已经示出和描述了几个示例实施例构思，但是本领域技术人员将理解到，在不脱离在所附权利要求书及其等价物中定义其范围的本一般发明构思的原则与精神的情况下，可以在这些示例实施例中进行修改。

Claims (20)

1.一种缩放器电路，包括：

第一缩放器，其被配置在第一垂直缩放操作之后执行第一水平缩放操作；

第二缩放器，其被配置在第二垂直缩放操作之后执行第二水平缩放操作；以及

线存储器，其被第一缩放器和第二缩放器共享，

其中，所述第一缩放器和所述第二缩放器中的每一个使用关于包含在单一图像中的像素的每一个的位置信息，使用所述线存储器分别产生与所述单一图像具有不同分辨率的第一图像和第二图像中的每一个。

2.如权利要求1所述的缩放器电路，进一步包括线存储器控制器，其被配置将关于包含在单一图像中的像素中的每一个的位置信息发送到第一缩放器和第二缩放器。

3.如权利要求2所述的缩放器电路，其中，配置所述第一缩放器以使用关于像素中的每一个的位置信息选择像素当中的要被存储在线存储器中的与第一图像有关的第一像素，以及

其中，配置所述第二缩放器以使用关于像素中的每一个的位置信息选择像素当中的要被存储在线存储器中的与第二图像有关的第二像素。

4.如权利要求3所述的缩放器电路，其中，配置所述第一缩放器以使用关于像素中的每一个的位置信息确定针对存储在线存储器中的第一像素的第一读取定时，以及

其中，配置所述第二缩放器以使用关于像素中的每一个的位置信息确定针对存储在线存储器中的第二像素的第二读取定时。

5.如权利要求4所述的缩放器电路，其中，配置所述第一缩放器以控制所述线存储器控制器将第一像素存储在所述线存储器中，并且根据所述第一读取定时读取存储在所述线存储器中的第一像素，以及

其中，配置所述第二缩放器以控制所述线存储器控制器将第二像素存储在所述线存储器中，并且根据所述第二读取定时读取存储在所述线存储器中的第二像素。

6.如权利要求5所述的缩放器电路，其中，所述第一缩放器包括：

第一垂直缩放器，其被配置垂直地缩放从线存储器控制器发送的第一像素；以及

第一水平缩放器，其被配置水平地缩放从第一垂直缩放器输出的像素以产生第一图像，

其中，所述第二缩放器包括：

第二垂直缩放器，其被配置垂直地缩放从线存储器控制器发送的第二像素；以及

第二水平缩放器，其被配置水平地缩放从第二垂直缩放器输出的像素以产生第二图像。

7.如权利要求1所述的缩放器电路，进一步包括：

第一后缩放器，其被配置缩小由第一缩放器所产生的第一图像；以及

第二后缩放器，其被配置缩小由第二缩放器所产生的第二图像。

8.如权利要求1所述的缩放器电路，进一步包括线存储器控制器，其被配置将像素当中与所述第一图像有关的第一像素存储在所述线存储器中，并且根据所述第一缩放器的控制读取存储在所述线存储器中的第一像素，以及

将像素当中与所述第二图像有关的第二像素存储在所述线存储器中，并且根据所述第二缩放器的控制读取存储在所述线存储器中的第二像素。

9.如权利要求8所述的缩放器电路，其中，所述第一缩放器包括：

第一垂直缩放器，其被配置垂直地缩放从所述线存储器控制器发送的第一像素；以及

第一水平缩放器，其被配置水平地缩放从所述第一垂直缩放器输出的像素以产生第一图像，

其中，所述第二缩放器包括：

第二垂直缩放器，其被配置垂直地缩放从所述线存储器控制器发送的第二像素；以及

第二水平缩放器，其被配置水平地缩放从所述第二垂直缩放器输出的像素以产生第二图像。

10.如权利要求8所述的缩放器电路，进一步包括：

FIFO控制器；

线缓冲器，其可被所述FIFO控制器或线存储器控制器访问；以及

选择器，其被配置提供所述FIFO控制器的输入图像或所述FIFO控制器的输出图像作为单一图像。

11.如权利要求10所述的缩放器电路，其中，当所述第一图像和所述第二图像是被放大图像并且所述单一图像是所述FIFO控制器的输出图像时，所述第一缩放器和所述第二缩放器中的每一个使用所述线存储器分别产生第一图像和第二图像，以及

当所述第一图像和所述第二图像是被放大图像并且所述单一图像是所述FIFO控制器的输入图像时，所述第一缩放器和所述第二缩放器中的每一个使用所述线存储器和线缓冲器分别产生第一图像和第二图像。

12.一种应用处理器，包括：

总线；以及

缩放器电路，其被连接到总线，

其中，所述缩放器电路包括：

第一缩放器，其被配置在第一垂直缩放操作之后执行第一水平缩放操作，

第二缩放器，其被配置在第二垂直缩放操作之后执行第二水平缩放操作，以及

线存储器，其被所述第一缩放器和所述第二缩放器共享，

其中，第一缩放器和第二缩放器中的每一个使用关于包含在单一图像中的像素中的每一个的位置信息，使用线存储器分别产生与所述单一图像分别具有不同分辨率的第一图像和第二图像。

13.如权利要求12所述的应用处理器，进一步包括线存储器控制器，其被配置将关于包含在所述单一图像中的像素中的每一个的位置信息发送到所述第一缩放器和所述第二缩放器，

其中，配置所述第一缩放器以使用关于像素中的每一个的位置信息选择像素当中要被存储在所述线存储器中的与第一图像有关的第一像素，以及

配置所述第二缩放器以使用关于像素中的每一个的位置信息选择像素当中要被存储在所述线存储器中的与第二图像有关的第二像素。

14.如权利要求13所述的应用处理器，其中，配置所述第一缩放器以使用关于像素中的每一个的位置信息确定针对存储在所述线存储器中的第一像素的第一读取定时，

其中，配置所述第二缩放器以使用关于像素中的每一个的位置信息确定针对存储在所述线存储器中的第二像素的第二读取定时，

其中，配置所述第一缩放器以控制所述线存储器控制器将第一像素存储在所述线存储器中，并且根据所述第一读取定时读取存储在所述线存储器中的第一像素，以及

其中，配置所述第二缩放器以控制所述线存储器控制器将第二像素存储在所述线存储器中，并且根据所述第二读取定时读取存储在所述线存储器中的第二像素。

15.如权利要求14所述的应用处理器，其中，所述第一缩放器包括：

第一垂直缩放器，其被配置垂直地缩放从所述线存储器控制器发送的第一像素；以及

第一水平缩放器，其被配置水平地缩放从所述第一垂直缩放器输出的像素以产生第一图像，

所述第二缩放器包括：

第二垂直缩放器，其被配置垂直地缩放从所述线存储器控制器发送的第二像素；以及

第二水平缩放器，其被配置水平地缩放从所述第二垂直缩放器输出的像素以产生第二图像。

16.如权利要求12所述的应用处理器，进一步包括线存储器控制器，其被配置将像素当中与所述第一图像有关的第一像素存储在所述线存储器中，并且根据所述第一缩放器的控制读取存储在所述线存储器中的第一像素，以及将像素当中与所述第二图像有关的第二像素存储在所述线存储器中，并且根据所述第二缩放器的控制读取存储在所述线存储器中的第二像素。

17.一种移动计算设备，包括：

图像传感器；

外部存储器；以及

应用处理器，其被连接到所述图像传感器和所述外部存储器，

其中，所述应用处理器包括：

总线；以及

缩放器电路，其被连接到所述总线，

其中，所述缩放器电路包括：

第一缩放器，其被配置在第一垂直缩放操作之后执行第一水平缩放操作；

第二缩放器，其被配置在第二垂直缩放操作之后执行第二水平缩放操作；以及

线存储器，其被所述第一缩放器和所述第二缩放器共享，

其中，所述第一缩放器和第二缩放器中的每一个使用关于包含在单一图像中的像素中的每一个的位置信息，使用所述线存储器分别产生与所述单一图像分别具有不同分辨率的第一图像和第二图像。

18.如权利要求17所述的移动计算设备，进一步包括线存储器控制器，其被配置将关于包含在单一图像中的像素中的每一个的位置信息发送到所述第一缩放器和第二缩放器，

配置所述第一缩放器以使用关于像素中的每一个的位置信息选择像素当中要被存储在所述线存储器中的与第一图像有关的第一像素，以及

配置所述第二缩放器以使用关于像素中的每一个的位置信息选择像素当中的要被存储在所述线存储器中的与第二图像有关的第二像素。

19.如权利要求17所述的移动计算设备，进一步包括线存储器控制器，其被配置将像素当中与所述第一图像有关的第一像素存储在所述线存储器中，并且根据所述第一缩放器的控制读取存储在所述线存储器中的第一像素，以及将像素当中与所述第二图像有关的第二像素存储在所述线存储器中，并且根据所述第二缩放器的控制读取存储在所述线存储器中的第二像素。

20.如权利要求19所述的移动计算设备，其中，所述第一缩放器包括：

第一垂直缩放器，其被配置垂直地缩放从所述线存储器控制器发送的第一像素；以及

第一水平缩放器，其被配置水平地缩放从所述第一垂直缩放器输出的像素以产生第一图像，

其中，所述第二缩放器包括：

第二垂直缩放器，其被配置垂直地缩放从所述线存储器控制器发送的第二像素；以及

第二水平缩放器，其被配置水平地缩放从所述第二垂直缩放器输出的像素以产生第二图像。

Images