DE102016100469A1 - Skalierschaltung zum Erzeugen von Bildern verschiedener Auflösung aus einem einzelnen Bild und Vorrichtungen mit derselben - Google Patents

Skalierschaltung zum Erzeugen von Bildern verschiedener Auflösung aus einem einzelnen Bild und Vorrichtungen mit derselben Download PDF

Info

Publication number
DE102016100469A1
DE102016100469A1 DE102016100469.3A DE102016100469A DE102016100469A1 DE 102016100469 A1 DE102016100469 A1 DE 102016100469A1 DE 102016100469 A DE102016100469 A DE 102016100469A DE 102016100469 A1 DE102016100469 A1 DE 102016100469A1
Authority
DE
Germany
Prior art keywords
scaler
pixels
line memory
image
vertical
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE102016100469.3A
Other languages
English (en)
Inventor
Sung Rae Lee
Seung Hun JEONG
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of DE102016100469A1 publication Critical patent/DE102016100469A1/de
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T1/00—General purpose image data processing
    • G06T1/20—Processor architectures; Processor configuration, e.g. pipelining
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T3/00—Geometric image transformations in the plane of the image
    • G06T3/40—Scaling of whole images or parts thereof, e.g. expanding or contracting
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/222—Studio circuitry; Studio devices; Studio equipment
    • H04N5/262—Studio circuits, e.g. for mixing, switching-over, change of character of image, other special effects ; Cameras specially adapted for the electronic generation of special effects
    • H04N5/2628—Alteration of picture size, shape, position or orientation, e.g. zooming, rotation, rolling, perspective, translation
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T1/00—General purpose image data processing
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T3/00—Geometric image transformations in the plane of the image
    • G06T3/40—Scaling of whole images or parts thereof, e.g. expanding or contracting
    • G06T3/4023—Scaling of whole images or parts thereof, e.g. expanding or contracting based on decimating pixels or lines of pixels; based on inserting pixels or lines of pixels

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Controls And Circuits For Display Device (AREA)
  • Image Processing (AREA)
  • Studio Devices (AREA)

Abstract

Es ist eine Skalierschaltung (240, 240A) vorgesehen. Die Skalierschaltung (240, 240A) weist einen ersten Skalierer (440-1), welcher konfiguriert ist, um eine erste horizontale Skalieroperation nach einer ersten vertikalen Skalieroperation durchzuführen, einen zweiten Skalierer (440-2), welcher konfiguriert ist, um eine zweite horizontale Skalieroperation nach einer zweiten vertikalen Skalieroperation durchzuführen und einen Zeilenspeicher (430) auf, welcher durch den ersten Skalierer (440-1) und den zweiten Skalierer (440-2) gemeinsam verwendet wird. Jeder des ersten Skalierers (440-1) und des zweiten Skalierers (440-2) erzeugt ein erstes Bild und ein zweites Bild, welche jeweils unterschiedliche Auflösungen haben, aus einem einzelnen Bild unter Verwendung des Zeilenspeichers (430).

Description

  • QUERVERWEIS AUF EINE VERWANDTE ANMELDUNG
  • Diese Anmeldung beansprucht die Priorität der koreanischen Patentanmeldung Nr. 10-2015-0021800 , welche am 12. Februar 2015 eingereicht wurde, deren Offenbarung hiermit durch Bezugnahme in ihrer Gesamteinheit mit eingebunden ist.
  • HINTERGRUND
  • Eine oder mehrere beispielhafte Ausführungsformen beziehen sich auf eine Skalierschaltung und genauer auf eine Skalierschaltung, welche Bilder, welche unterschiedliche Skalierverhältnisse haben, aus einem einzelnen Bild in einer parallelen Art und Weise erzeugen kann, und Vorrichtungen mit derselben.
  • Ein Bildskalierer kann eine Schaltung sein, welche ein Bild oder Bilddaten hochskalieren oder herabskalieren (herunterskalieren) kann, oder Software, welche einen Algorithmus durchführen kann, um ein Bild hochzuskalieren oder herabzuskalieren. Beispielsweise kann eine Bildverarbeitungsanwendung (oder ein Anwendungsprogramm) die Grösse eines einzelnen Bildes in eine Mehrzahl von Bildern für verschiedene Zwecke wie beispielsweise Voransicht, Aufzeichnung, Aufnahme und Miniaturbilder ändern.
  • Wenn eine Mehrzahl von größengeänderten Bildern aus dem einzelnen zugeführten Bild bzw. Eingabebild unter Verwendung eines Bildskalierers erzeugt wird, welcher ein einzelnes Ausgabebild aus dem einzelnen Eingabebild erzeugt, muss der Bildskalierer die Mehrzahl von größengeänderten Bildern erzeugen durch ein Lesen desselben Bildes, welches in einem Speicher gespeichert ist, eine Mehrzahl von Malen. Um die Mehrzahl von größengeänderten Bildern aus dem einzelnen Eingabebild innerhalb einer gegebenen Zeit zu erzeugen, muss eine Frequenz eines Taktsignals, welche dem Bildskalierer zugeführt wird, hoch sein. Demnach verursacht ein Bildskalierer, welcher ein Taktsignal verwendet, welches eine hohe Frequenz hat, eine Zunahme in der Leistungsmenge, welche durch den Bildskalierer und ein Bildverarbeitungssystem, welches denselben hat, verbraucht wird.
  • KURZFASSUNG
  • Gemäß einem Aspekt einer beispielhaften Ausführungsform ist eine Skalierschaltung vorgesehen. Die Skalierschaltung weist einen ersten Skalierer, welcher einer erste horizontale Skalieroperation nach einer ersten vertikalen Skalieroperation durchführt, einen zweiten Skalierer, welcher eine zweite horizontale Skalieroperation nach einer zweiten vertikalen Skalieroperation durchführt, und einen Zeilenspeicher (line memory) auf, welcher durch den ersten Skalierer und den zweiten Skalierer gemeinsam verwendet wird, in welchem jeder des ersten Skalierers und des zweiten Skalierers jeweils ein erstes Bild und ein zweites Bild, welche unterschiedliche Auflösungen haben, aus einem einzelnen Bild unter Verwendung des Zeilenspeichers erzeugt. Die Skalierschaltung weist weiterhin einen Zeilenspeicher-Controller bzw. eine Zeilenspeichersteuerung auf, welche Positionsinformationen über jeden von Pixeln, welche in dem einzelnen Bild enthalten sind, zu dem ersten Skalierer und dem zweiten Skalierer überträgt.
  • Der erste Skalierer wählt erste Pixel bezogen auf das erste Bild, welches in dem Zeilenspeicher zu speichern ist, unter den Pixeln unter Verwendung der Positionsinformationen über jeden der Pixel aus, und der zweite Skalierer wählt zweite Pixel bezogen auf das zweite Bild, welches in dem Zeilenspeicher zu speichern ist, unter den Pixeln unter Verwendung der Positionsinformationen über jeden der Pixel aus.
  • Der erste Skalierer bestimmt erste Lesezeitvorgaben bzw. erste Leseeinstellungen für die ersten Pixel, welche in dem Zeilenspeicher gespeichert sind, unter Verwendung der Positionsinformationen über jeden der Pixel und der zweite Skalierer bestimmt zweite Lesezeitvorgaben bzw. Leseeinstellungen für die zweiten Pixel, welche in dem Zeilenspeicher gespeichert sind, unter Verwendung der Positionsinformationen über jeden der Pixel.
  • Der Zeilenspeicher-Controller speichert die ersten Pixel in dem Zeilenspeicher und liest die ersten Pixel, welche in dem Zeilenspeicher gespeichert sind, gemäß den ersten Leseeinstellungen bzw. Lesezeitvorgaben gemäß einer Steuerung des ersten Skalierers aus und speichert die zweiten Pixel in dem Zeilenspeicher und liest die zweiten Pixel, welche in dem Zeilenspeicher gespeichert sind, gemäß den zweiten Leseeinstellungen bzw. Lesezeitvorgaben gemäß einer Steuerung des zweiten Skalierers aus.
  • Der erste Skalierer weist einen ersten vertikalen Skalierer auf, welcher die ersten Pixel, welche von dem Zeilenspeicher-Controller übertragen werden, vertikal skaliert, und einen ersten horizontalen Skalierer, welcher Pixel, welche von dem ersten vertikalen Skalierer ausgegeben werden, horizontal skaliert, um das erste Bild zu erzeugen. Der zweite Skalierer weist einen zweiten vertikalen Skalierer auf, welcher die zweiten Pixel, welche von dem Zeilenspeicher-Controller übertragen werden, vertikal skaliert, und einen zweiten horizontalen Skalierer, welcher Pixel, welche von dem zweiten vertikalen Skalierer ausgegeben werden, horizontal skaliert, um das zweite Bild zu erzeugen.
  • Die Skalierschaltung weist weiterhin einen ersten Nach-Skalierer auf, welcher das erste Bild, welches durch den ersten Skalierer erzeugt wird, herabskaliert, und einen zweiten Nach-Skalierer, welcher das zweite Bild, welches durch den zweiten Skalierer erzeugt wird, herabskaliert.
  • Die Skaliererschaltung weist weiterhin einen Zeilenspeicher-Controller auf, welcher erste Pixel bezogen auf das erste Bild unter den Pixeln in dem Zeilenspeicher speichert und die ersten Pixel, welche in dem Zeilenspeicher gespeichert sind, gemäß einer Steuerung des ersten Skalierers liest, und der zweite Pixel bezogen auf das zweiten Bild unter den Pixeln in dem Zeilenspeicher speichert und die zweiten Pixel, welche in dem Zeilenspeicher gespeichert sind, gemäß einer Steuerung des zweiten Skalierers liest.
  • Die Skalierschaltung weist weiterhin einen FIFO-Controller, einen Zeilenpuffer, auf welchen durch den FIFO-Controller oder den Zeilenspeicher-Controller zugegriffen wird, und einen Selektor bzw. Auswähler auf, welcher ein Eingangsbild des FIFO-Controllers oder ein Ausgangsbild bzw. Ausgabebild des FIFO-Controllers als das einzelne Bild vorsieht.
  • Wenn das erste Bild und das zweite Bild herabskalierte Bilder sind, und das einzelne Bild das Ausgabebild des FIFO-Controllers ist, erzeugt jeder des ersten Skalierers und des zweiten Skalierers das erste Bild und das zweite Bild jeweils unter Verwendung des Zeilenspeichers. Wenn das erste Bild und das zweite Bild heraufskalierte bzw. hochskalierte Bilder sind, und das einzelne Bild das Eingabebild des FIFO-Controllers ist, erzeugt jeder des ersten Skalierers und des zweiten Skalierers das erste Bild und das zweite Bild jeweils unter Verwendung des Zeilenspeichers und des Zeilenpuffers.
  • Gemäß einem Aspekt einer anderen beispielhaften Ausführungsform ist ein Anwendungsprozessor vorgesehen. Der Anwendungsprozessor weist einen Bus und eine Skalierschaltung, welche mit dem Bus verbunden ist, auf, in welchem die Skalierschaltung einen ersten Skalierer, welcher eine horizontale Skalieroperation nach einer vertikalen Skalieroperation durchführt, und einen zweiten Skalierer, welcher eine horizontale Skalieroperation nach einer vertikalen Skalieroperation durchführt, und einen Zeilenspeicher aufweist, welcher durch den ersten Skalierer und den zweiten Skalierer gemeinsam verwendet wird. Jeder des ersten Skalierers und des zweiten Skalierers erzeugt jeweils ein erstes Bild und ein zweites Bild, welche unterschiedliche Auflösungen haben, aus einem einzelnen Bild unter Verwendung des Zeilenspeichers.
  • Gemäß einem Aspekt einer anderen beispielhaften Ausführungsform ist eine mobile Computervorrichtung bzw. mobile Berechnungsvorrichtung vorgesehen. Die mobile Computervorrichtung weist einen Bildsensor, einen externen Speicher und einen Anwendungsprozessor auf, welcher mit dem Bildsensor und dem externen Speicher verbunden ist, in welchem der Anwendungsprozessor einen Bus und eine Skalierschaltung, welche mit dem Bus verbunden ist, aufweist. Die Skalierschaltung weist einen ersten Skalierer, welcher eine horizontale Skalieroperation nach einer vertikalen Skalieroperation durchführt, einen zweiten Skalierer, welcher eine horizontale Skalieroperation nach einer vertikalen Skalieroperation durchführt, und einen Zeilenspeicher auf, welcher durch den ersten Skalierer und den zweiten Skalierer gemeinsam verwendet wird. Jeder des ersten Skalierers und des zweiten Skalierers erzeugt jeweils ein erstes Bild und ein zweites Bild, welche unterschiedliche Auflösungen haben, aus einem einzelnen Bild unter Verwendung des Zeilenspeichers.
  • Die mobile Computervorrichtung weist weiterhin einen Zeilenspeicher-Controller auf, welcher Positionsinformationen über jeden von Pixeln, welche in dem ersten Bild enthalten sind, zu dem ersten Skalierer und dem zweiten Skalierer überträgt, wobei der erste Skalierer erste Pixel bezogen auf das erste Bild, welches in dem Zeilenspeicher zu speichern ist, unter den Pixeln, welche die Positionsinformationen jedes der Pixel verwenden, auswählt, und der zweite Skalierer zweite Pixel bezogen auf das zweite Bild, welches in dem Zeilenspeicher zu speichern ist, unter den Pixeln auswählt, welche die Positionsinformationen über jeden der Pixel verwenden.
  • Gemäß einem Aspekt einer beispielhaften Ausführungsform ist eine Skalierschaltung vorgesehen. Die Skalierschaltung weist einen Zeilenspeicher auf, welcher konfiguriert ist, um ein einzelnes Bild zu speichern, einen ersten Skalierer, welcher konfiguriert ist, um das einzelne Bild von dem Zeilenspeicher zu lesen und um ein erstes Bild durch ein Durchführen einer ersten horizontalen Skalieroperation und einer ersten vertikalen Skalieroperation auf dem einzelnen Bild zu erzeugen, und einen zweiten Skalierer, welcher konfiguriert ist, um das einzelne Bild aus dem Zeilenspeicher zu lesen und um ein zweites Bild durch ein Durchführen einer zweiten horizontalen Skalieroperation und einer zweiten vertikalen Skalieroperation auf dem einzelnen Bild zu erzeugen. Das erste Bild und das zweite Bild haben unterschiedliche Auflösungen von dem einzelnen Bild.
  • KURZE BESCHREIBUNG DER ZEICHNUNGEN
  • Diese und/oder andere Aspekte und Vorteile der beispielhaften Ausführungsformen werden n aus der folgenden Beschreibung der beispielhaften Ausführungsformen, zusammengenommen mit den beigefügten Zeichnungen offensichtlich werden und leichter anerkannt werde, von welchen:
  • 1 ein Blockschaltbild eines Datenverarbeitungssystems gemäß einer beispielhaften Ausführungsform ist;
  • 2 ein Blockschaltbild ist, welches eine beispielhafte Ausführungsform einer Skalierschaltung, welche in 1 gezeigt ist, zeigt;
  • 3 ein Blockschaltbild ist, welches eine beispielhafte Ausführungsform eines Ein-Eingabe-Multi-Ausgabe-Skalierers zeigt, welcher in 2 gezeigt ist;
  • 4 ein Blockschaltbild eines ersten vertikalen Skalierers, welcher in 3 gezeigt ist, ist;
  • 5 ein Blockschaltbild ist, welches eine andere beispielhafte Ausführungsform des Ein-Eingabe-Multi-Ausgabe-Skalierers, welcher in 2 gezeigt ist, zeigt;
  • 6 konzeptuell unterschiedliche Bereiche, welche in einem Originalbild enthalten sind, zeigt;
  • 7A bis 7C Konzeptdiagramme sind, welche einen Vorgang zum Verarbeiten eines ersten Bereichs und eines zweiten Bereichs, welche in dem Originalbild, welches in 6 gezeigt ist, enthalten sind, beschreibt;
  • 8A und 8B konzeptuell ein Hochskalieren und Herabskalieren zeigen;
  • 9 ein Blockschaltbild ist, welches eine andere beispielhafte Ausführungsform der Skalierschaltung zeigt, welche in 1 gezeigt ist;
  • 10 ein Blockschaltbild eines Nach-Skalierers ist, welcher in 9 gezeigt ist;
  • 11 ein Flussdiagramm ist, welches einen Betrieb des Datenverarbeitungssystems beschreibt, welches in 1 gezeigt ist; und
  • 12 ein Flussdiagramm ist, welches einen Betrieb der Skalierschaltung beschreibt, welche in 2 gezeigt ist.
  • DETAILLIERTE BESCHREIBUNG DER BEISPIELHAFTEN AUSFÜHRUNGSFORMEN
  • Es wird nun im Detail auf die beispielhaften Ausführungsformen Bezug genommen, welche in den beigefügten Zeichnungen veranschaulicht sind, wobei gleiche Bezugszeichen sich durchgehend auf gleiche Elemente beziehen. Die beispielhaften Ausführungsformen sind untenstehend beschrieben, um das vorliegende allgemeine erfinderische Konzept durch eine Bezugnahme auf die Figuren zu erklären.
  • 1 ist ein Blockschaltbild eines Datenverarbeitungssystems gemäß einer beispielhaften Ausführungsform. Bezugnehmend auf 1 kann ein Datenverarbeitungssystem 100 eine Datenverarbeitungsvorrichtung 200, einen Bildsensor 300, einen Speicher 310, eine Anzeige 320 und eine Verwendereingabevorrichtung 330 aufweisen. Jeder des Bildsensors 300 und des Speichers 310 kann eine Funktion einer Bildquelle durchführen. Das Datenverarbeitungssystem 100 kann in einem Personal Computer (PC) oder einer mobilen Computervorrichtung ausgeführt sein. Die mobile Computervorrichtung kann in einem Laptop-Computer, einem Mobiltelefon, einem Smartphone, einem Tablet-PC, einem persönlichen digitalen Assistenten (PDA = Personal Digital Assistant), einem Enterprise Digital Assistant (EDA), einer digitalen Fotokamera, einer digitalen Videokamera, einem tragbaren Multimedia-Abspieler (PMP = Portable Multimedia Player = Tragbarer Multimedia-Abspieler), einer persönlichen Navigationsvorrichtung oder einer tragbaren Navigationsvorrichtung (PND = Portable Navigation Device = Tragbare Navigationsvorrichtung), einer handgeführten Spielekonsole, einer mobilen Internetvorrichtung (MID = Mobile Internet Device = Mobile Internetvorrichtung), einem tragbaren Computer, einer Internet of Things(IoT)-Vorrichtung, einer Internet of Everything(IoE)-Vorrichtung, einer Drohne oder einem E-Buch ausgeführt sein.
  • Die Datenverarbeitungsvorrichtung 200 kann eine CPU 210, eine Busarchitektur oder einen Bus 203, eine Schnittstelle 220, einen Bildsignalprozessor 230, eine Skalierschaltung 240, einen Speichercontroller 250, eine Anzeigecontroller 260 und eine Verwenderschnittstelle bzw. Nutzerschnittstelle (oder Nutzer-Eingabeschnittstelle) 270 aufweisen. Die Datenverarbeitungsvorrichtung 200 kann in einer integrierten Schaltung (IC = Integrated Circuit = Integrierte Schaltung), einem Motherboard, einem Ein-Chip-System (System on Chip), einem Anwendungsprozessor (AP = Application Processor = Anwendungsprozessor) oder einem mobilen AP ausgeführt sein; sie ist jedoch nicht darauf beschränkt.
  • Die Datenverarbeitungsvorrichtung 200 kann Bilder, welche unterschiedliche Skalierverhältnisse haben, Bilder, welche unterschiedliche Auflösungen haben oder größengeänderte Bilder aus einem einzelnen Eingabebild zu derselben Zeit oder in einer parallelen Art und Weise skalieren und die skalierten Bilder erzeugen.
  • Die CPU 210 kann allgemein einen Betrieb der Datenverarbeitungsvorrichtung 200 steuern. Die CPU 210 kann einen Betrieb des Bildsignalprozessors 230, einen Betrieb der Skalierschaltung 240 und/oder einen Betrieb des Speichercontrollers 250 in Antwort auf ein Hochskaliersignal, ein Herabskaliersignal oder ein Erfassungssignal, welches eine Drehung anzeigt, welche von der Nutzerschnittstelle 270 übertragen werden, steuern. Beispielsweise kann die Skalierschaltung 240 in dem Bildsignalprozessor 230 ausgeführt sein.
  • Die CPU 210, die Schnittstelle 220, der Bildsignalprozessor 230, die Skalierschaltung 240, der Speichercontroller 250 und der Anzeigecontroller 260 und die Nutzerschnittstelle 270 können einen Befehl und/oder Daten zu oder von jedem anderen über die Busarchitektur 203 übertragen.
  • Die Busarchitektur 203 kann in einem Bus, welcher ein Advanced Microcontroller Bus Architecture(AMBA)-Protokoll verwendet, einem Bus, welcher ein Advanced Highperformance Bus(AHB)-Protokoll verwendet, einem Bus, welcher ein Advanced Peripheral Bus(APB)-Protokoll verwendet, oder einem Bus, welcher ein AMBA Extensible Interconnect(AXI)-Protokoll verwendet ausgeführt sein; die Busarchitektur 203 ist jedoch nicht darauf beschränkt. Die Busarchitektur 203, welche in 1 gezeigt ist, ist beispielhaft gezeigt, und die Busarchitektur 203 gemäß einer beispielhaften Ausführungsform ist nicht darauf beschränkt.
  • Die Schnittstelle 220 kann eine Pixelausgabe von dem Bildsensor 300 empfangen, beispielsweise einen Pixel, welcher ein Bayer-Muster hat, und die empfangenen Pixel zu dem Bildsignalprozessor 230 übertragen. Beispielsweise kann der Pixel RGB-Daten sein.
  • Wenn der Bildsensor 300 in einem Kameramodul ausgeführt ist, kann die Schnittstelle 220 in einer Kameraschnittstelle ausgeführt sein. Gemäß einer beispielhaften Ausführungsform kann der Bildsensor 300 in einem CMOS-Bildsensor ausgeführt sein; er ist jedoch nicht darauf beschränkt. Gemäß einer beispielhaften Ausführungsform können Pixel, welche durch den Bildsensor 300 erzeugt werden, zu der Schnittstelle 220 über eine mobile Industrieprozessorschnittstellen(MIPI = Mobile Industrial Processor Interface = Mobile Industrieprozessorschnittstellen)-Kamera-Seriellschnittstelle (CSI = Camera Serial Interface = Kamera-Seriellschnittstelle) übertragen werden.
  • Der Bildsignalprozessor 230 kann ein erstes Datenformat von Pixeln, welche von dem Bildsensor 300 ausgegeben werden, in ein zweites Datenformat umwandeln. Beispielsweise kann das erste Datenformat ein Bayer-Muster (oder RGB-Daten) sein, und das zweite Datenformat können YUV-Daten (oder YCBCR) sein; sie sind jedoch nicht darauf beschränkt.
  • Wenn Pixel, welche in einem Bild (oder Bilddaten) enthalten sind, welches zu verarbeiten ist bzw. welche zu verarbeiten sind, durch die Skalierschaltung 240 hochskaliert (oder einem Upsampling bzw. einer Abtastratenerhöhung unterzogen werden) werden, kann der Bildsignalprozessor 230 Pixel, welche von der Schnittstelle 220 ausgegeben werden, zu dem Speichercontroller 250 über die Busarchitektur 203 gemäß einer Steuerung der CPU 210 übertragen.
  • Der Speichercontroller 250 kann Pixel, beispielsweise ein Bild, welche von dem Bildsignalprozessor 230 ausgegeben werden, in dem Speicher 310 speichern. Die Pixel, beispielsweise Bild, welche in dem Speicher 310 gespeichert werden, können zu der Skalierschaltung 240 über die Busarchitektur 203 übertragen werden. Das Bild, welches in dem Speicher 310 gespeichert wird, wird einmal gelesen. Die Skalierschaltung 240 kann Bilder, welche unterschiedliche Skalierverhältnisse haben, Bilder welche unterschiedliche Auflösungen haben, und größengeänderte Bilder zu derselben Zeit oder in einer parallelen Art und Weise unter Verwendung des Bildes, welches einmal gelesen wird, skalieren, und die skalierten Bilder erzeugen. Beispielsweise können Framedaten bzw. Rahmendaten die Pixel aufweisen.
  • Wenn beispielsweise Pixel, welche in einem Bild enthalten sind, welches durch die Skalierschaltung 240 zu verarbeiten ist, hochskaliert werden, kann die Skalierschaltung 240 ein Blockieranzeigesignal (stall indication signal) erzeugen und das erzeugte Blockieranzeigesignal zu dem Bildsignalprozessor 230 übertragen. Demzufolge kann der Bildsignalprozessor 230 Pixel, welche zu der Skalierschaltung 240 übertragen werden, blockieren oder die Pixel zu dem Speichercontroller 250 über die Busarchitektur 203 in Antwort auf das Blockieranzeigesignal übertragen.
  • Wenn die Pixel jedoch, welche in einem Bild (oder Bilddaten), welche bzw. welches durch die Skalierschaltung 240 zu verarbeiten sind, herabskaliert werden, kann der Bildsignalprozessor 230 Pixel, welche von der Schnittstelle 220 ausgegeben werden, zu der Skalierschaltung 240 gemäß einer Steuerung der CPU 210 übertragen. Die Skalierschaltung 240 kann Pixel, welche von dem Bildsensor 300 ausgegeben werden, fliegend (on-the-fly) bzw. während der Übertragung skalieren.
  • Wenn ein Nutzer bzw. Verwender ein entsprechendes Bild durch die Verwendereingabevorrichtung 330 hochskaliert oder herabskaliert, kann die Verwenderschnittstelle 270 eine Verwender-Eingabe erfassen, welche durch die Verwendereingabevorrichtung 330 eingegeben wird, und sie überträgt ein Erfassungssignal zu der CPU 210 über die Busarchitektur 203. Beispielsweise kann eine Skalieroperation in Einheiten von Frames bzw. Rahmen durchgeführt werden.
  • Wie beispielsweise in 8A gezeigt ist, kann, wenn ein Verwender einen ersten Bildbereich SRC, welcher in einem Originalbild OIM enthalten ist, welches auf der Anzeige 320 angezeigt wird, in einen zweiten Bildbereich SUI hochskaliert oder erweitert, die Verwendereingabevorrichtung 330 das Hochskalieren oder die Erweiterung abtasten und ein Signal entsprechend einem Ergebnis des Abtastens zu der Verwenderschnittstelle 270 übertragen. Die Verwenderschnittstelle 270 kann ein Erfassungssignal, welches ein Hochskalieren anzeigt, zu der CPU 210 über die Busarchitektur 203 in Antwort auf das Signal übertragen.
  • Wie in 8B gezeigt ist, kann, wenn ein Verwender einen dritten Bildbereich SRC, welcher in dem Originalbild OIM enthalten ist, welches auf der Anzeige 320 angezeigt wird, zu einem vierten Bildbereich SDI herabskaliert oder verkleinert, die Verwendereingabevorrichtung 330 das Herabskalieren oder die Verkleinerung abtasten und ein Signal, welches einem Ergebnis des Abtastens entspricht, zu der Verwenderschnittstelle 270 übertragen. Die Verwenderschnittstelle 270 kann ein Erfassungssignal, welches ein Herabskalieren anzeigt, zu der CPU 210 über die Busarchitektur 203 in Antwort auf das Signal übertragen.
  • Die CPU 210 kann ein Auswahlsignal erzeugen, welches ein Hochskalieren oder ein Herabskalieren anzeigt und das Auswahlsignal zu dem Bildsignalprozessor 230, der Skalierschaltung 240 und/oder dem Speichercontroller 250 über die Busarchitektur 203 in Antwort auf ein Erfassungssignal, welches von der Verwenderschnittstelle 270 ausgegeben wird, übertragen.
  • Die Skalierschaltung 240 kann eine Skalieroperation auf einem Bild (oder Pixeln OTFI, welche in dem Bild enthalten sind), welches von dem Bildsignalprozessor 230 übertragen wird, oder einem Bild (oder Pixeln), welches von dem Speicher 310 über die Busarchitektur 203 gemäß einer Steuerung der CPU 210 ausgegeben wird, durchführen.
  • Der Speichercontroller 250, auf welchen Bezug genommen werden kann als eine Speicherschnittstelle, kann ein Bild oder Pixel, welches bzw. welche von dem Bildsignalprozessor 230 in dem Speicher 310 ausgegeben wird bzw. werden, speichern oder das Bild (oder Pixel) welches bzw. welche in dem Speicher 310 gespeichert ist/sind, zu der Skalierschaltung 240 über die Busarchitektur 203 gemäß einer Steuerung der CPU 210 übertragen. Ein Bild in der vorliegenden Beschreibung können Bilddaten sein, und ein Pixel können Pixeldaten sein.
  • Der Anzeigecontroller 260 kann Daten (oder Pixel, hochskalierte Pixel oder herabskalierte Pixel), welche durch die Busarchitektur 203 zu der Anzeige 320 gemäß einer Steuerung der CPU 210 übrertragen werden, übertragen.
  • Gemäß einer beispielhaften Ausführungsform kann der Anzeigecontroller 260 Daten, welche von der Busarchitektur 203 zu der Anzeige 320 durch eine MIPI® serielle Anzeigeschnittstelle (DSI = Display Serial Interface = Serielle Anzeigeschnittstelle) übertragen werden, übertragen. Gemäß einer beispielhaften Ausführungsform kann eine Schnittstelle zwischen dem Anzeigecontroller 260 und der Anzeige 320 in einer Schnittstelle ausgeführt sein, welche ein embedded DisplayPport(eDP)-Protokoll oder ein High-Definition Multimedia-Interface bzw. -Schnittstelle (HDMI) unterstützt; sie ist jedoch nicht darauf beschränkt.
  • Die Verwenderschnittstelle 270 kann eine Verwendereingabe, welche durch die Verwendereingabevorrichtung 330 eingegeben wird, abtasten und ein Erfassungssignal entsprechend einem Ergebnis des Abtastens zu der CPU 210 über die Busarchitektur 203 übertragen.
  • Der Speicher 310 kann in einem flüchtigen Speicher und/oder einem nichtflüchtigen Speicher ausgeführt sein. Der flüchtige Speicher kann in einem Direktzugriffsspeicher (RAM = Random Access Memory = Direktzugriffsspeicher), einem dynamischen RAM (DRAM = Dynamic RAM = Dynamischer RAM) oder einem statischen RAM (SRAM = Statischer RAM) ausgeführt sein. Der nichtflüchtige Speicher kann in einem flashbasierten Speicher, einen Phasenübergangs-RAM (PRAM = Phase Change RAM = Phasenübergangs-RAM), einem resistiven RAM (RRAM = Resistive RAM = Resistiver RAM) oder einem Spintransfer-Drehmoment-Direktzugriffsspeicher (STT-MRAM = Spin-Transfer Torque Random-Access Memorry = Spin-Übertragsdrehmoment-Direktzugriffsspeicher) ausgeführt sein; er ist jedoch nicht darauf beschränkt.
  • Auch wenn ein Speichercontroller 250 und ein Speicher 310 in 1 gezeigt ist; das Datenverarbeitungssystem 100 kann jedoch eine Mehrzahl von Speichercontrollern und eine Mehrzahl von Speichern entsprechend der Mehrzahl von Speichercontrollern gemäß beispielhaften Ausführungsformen aufweisen. Die Mehrzahl von Speichern können unterschiedliche Typen von Speichern sein. Beispielsweise kann, wenn die Mehrzahl von Speichern einen DRAM und einen flashbasierten Speicher aufweist, eine Mehrzahl der Speichercontroller einen DRAM-Controller und einen flashbasierten Speichercontroller aufweisen.
  • Die Anzeige 320 kann in einer Flachpaneelanzeige ausgeführt sein. Die Flachpaneelanzeige kann in einer Dünnfilmtransistor-Flüssigkristallanzeige (TFT-LCD = Thin Film Transistor-Liquid Crystal Display = Dünnfilmtransistor-Flüssigkristallanzeige), einer Leuchtdioden(LED = Light Emitting Diode = Leuchtdioden)-Anzeige, einer organischen LED(OLED = Organic LED = Organische LED)-Anzeige, einer Aktivmatrix OLED(AMOLED = Active-Matrix OLED = Aktivmatrix-OLED)-Anzeige oder einer flexiblen Anzeige, einer doppelseitigen Anzeige oder einer transparenten Anzeige ausgeführt sein.
  • Die Verwendereingabevorrichtung 330 kann in einem Touscreen, einem Touchscreenpaneel oder einem Touchscreencontroller bzw. einer Touchscreensteuerung ausgeführt sein. Die Verwendereingabevorrichtung 330 kann eine elektronische visuelle Anzeige sein, welche ein Abtasten durch eine Berührungs-Gestik durchführen kann, welche auftritt, wenn ein Verwender die Anzeige 320 unter Verwendung eines Zeigegeräts (stylus pen) oder wenigstens eines Fingers berührt.
  • Demzufolge können die Anzeige 320 und die Verwendereingabevorrichtung 330 in einem Modul ausgeführt sein. Ein Verwender kann die Anzeige 320 und/oder die Verwendereingabevorrichtung 330 verwenden, um ein Bild oder einen Text, welcher auf der Anzeige 320 angezeigt wird, zu zoomen. Beispielsweise kann 8 ein Einzoomen und 8B ein Auszoomen sein.
  • 2 ist ein Blockschaltbild, welches eine beispielhafte Ausführungsform einer Skalierschaltung, welche in 1 gezeigt ist, zeigt. Bezugnehmend auf die 1 und 2 kann die Skalierschaltung 240 einen Wähler bzw. Auswähler 401, einen Lesedirektzugriffsspeicher(DMA = Direct Memory Access = Direktzugriffsspeicher)-Controller 403, eine Mehrzahl von Schreib-DMA-Controllern 405-1 bis 405-n, wobei n eine natürlich Zahl von 3 oder mehr ist und einen Eine-Eingabe-Multi-Ausgabe-Skalierer 410 haben. Die Busarchitektur 203, der Bildsignalprozessor 230, die Skalierschaltung 240, der Speichercontroller 250 und der Speicher 310 sind zusammen in 2 gezeigt.
  • Während einer Herabskalieroperation kann ein Bild (oder Pixel OTFI, welche in dem Bild enthalten sind), welche bzw. welches durch den Bildsignalprozessor 230 verarbeitet wird/werden zu der Skalierschaltung 240 über einen ersten Pfad PATH1 und den Auswähler 401 während der Übertragung bzw. on-the-fly übertragen werden.
  • Der Auswähler 401 kann die Pixel OTFI, welche durch den Bildsignalprozessor 230 verarbeitet werden, zu dem Ein-Eingabe-Multi-Ausgabe-Skalierer 410 in Antwort auf ein Auswahlsignal SEL übertragen, welches durch die CPU 210 während einer Herabskalieroperation erzeugt wird. Das Bild jedoch (oder Pixel DMI, welche in dem Bild enthalten sind), welches/welche durch den Bildsignalprozessor 230 verarbeitet wird/werden, kann/können zu der Skalierschaltung 240 über einen zweiten Weg PATH2 während einer Hochskalieroperation übertragen werden. Der zweite Weg bzw. Pfad PATH2 kann die Busarchitektur 203, den Speichercontroller 250, den Speicher 310, den Lese-DMA-Controller 403 und den Auswähler 401 aufweisen. Beispielsweise können die Pixel OTFI und die Pixel DMI dieselben Pixel wie die jeweils anderen sein.
  • Während der Hochskalieroperation kann der Bildsignalprozessor 230 die Pixel DMI zu dem Speichercontroller 250 über die Busarchitektur 203 gemäß einer Steuerung der CPU 210 übertragen. Der Speichercontroller 250 kann die Pixel DMI in dem Speicher 310 gemäß einer Steuerung der CPU 210 speichern. Der Lese-DMA-Controller 403 kann die Pixel DIM, welche in dem Speicher 310 gespeichert sind, lesen oder abrufen, und die gelesenen Pixel DIM zu dem Auswähler 401 übertragen.
  • Der Auswähler 401 kann die Pixel DIM, welche von dem Lese-DMA-Controller 403 ausgegeben werden, zu dem Ein-Eingabe-Multi-Ausgabe-Skalierer 410 in Antwort auf ein Auswahlsignal SEL ausgeben, welches durch die CPU 210 während der Hochskalieroperation erzeugt wird. Ein erster Eingabeanschluss des Auswählers 401 kann mit einem ersten Pfad PATH1 verbunden sein, und ein zweiter Eingabeanschluss des Auswählers 401 kann mit dem zweiten Pfad PATH2 verbunden sein.
  • Beispielsweise kann die CPU 210 ein Auswahlsignal SEL, welches einen ersten Pegel, beispielsweise einen niedrigen Pegel oder eine logische Null hat, während der Herabskalieroperation erzeugen, und die CPU 210 kann ein Auswahlsignal SEL, welches einen zweiten Pegel, beispielsweise einen hohen Pegel oder eine logische Eins hat, während der Hochskalieroperation erzeugen. Das Auswahlsignal SEL kann durch die CPU 210 erzeugt werden.
  • Der Eine-Eingabe-Multi-Ausgabe-Skalierer 410 kann Pixel IM, welche sequentiell bzw. nacheinanderfolgend von dem Auswähler 401 ausgegeben werden, empfangen, und Pixel HS1 bis HSn, welche jeweils mit einem unterschiedlichen Skalierverhältnis skaliert sind, zur derselben Zeit oder in einer parallelen Art und Weise ausgegeben. Das heißt, dass der Eine-Eingabe-Multi-Ausgabe-Skalierer 410 eine Mehrzahl von Bildern HS1 bis HSn, welche von einem einzelnen Bild IM in der Größe geändert sind, zu derselben Zeit oder in einer parallelen Art und Weise erzeugen kann.
  • Ein erster Schreib-DMA-Controller 405-1 kann Pixel HS1, welche mit einem ersten Skalierverhältnis skaliert sind, zu dem Speichercontroller 250 und/oder dem Anzeigecontroller 260 über die Busarchitektur 203 gemäß einer Steuerung der CPU 210 übertragen.
  • Zu derselben Zeit wie oder in einer parallelen Art und Weise mit einer Operation bzw. einem Betrieb des ersten Schreib-DMA-Controllers 405-1 kann ein zweiter Schreib-DMA-Controller 405-2 Pixel HS2, welche mit einem zweiten Skalierverhältnis skaliert sind, zu dem Speichercontroller 250 und/oder dem Anzeigecontroller 260 über die Busarchitektur 203 gemäß einer Steuerung der CPU 210 übertragen.
  • Zu derselben Zeit wie oder in einer parallelen Art und Weise mit einem Betrieb des zweiten Schreib-DMA-Controllers 405-2 kann ein n-ter Schreib-DMA-Controller 405-n Pixel HSn, welche mit einem n-ten Skalierverhältnis skaliert sind, zu dem Speichercontroller 250 und/oder dem Anzeigecontroller 260 über die Busarchitektur 203 gemäß einer Steuerung der CPU 210 übertragen. Beispielsweise kann der Speichercontroller 250 die Pixel HS1, HS2 und/oder HSn in den Speicher 310 schreiben.
  • Der Bildsignalprozessor 230 kann eine Übertragung der Pixel OTFI in Antwort auf ein Blockieranzeigesignal STALL, welches von dem Eine-Eingabe-Multi-Ausgabe-Skalierer 410 ausgegeben wird, stoppen oder verzögern. Beispielsweise kann der Eine-Eingabe-Multi-Ausgabe-Skalierer 410 ein Blockieranzeigesignal STALL, welches einen zweiten Pegel hat, während der Hochskalieroperation erzeugen. Demzufolge kann der Bildsignalprozessor 230 die Übertragung der Pixel OTFI in Antwort darauf, dass das Blockieranzeigesignal STALL einen zweiten Pegel hat, stoppen oder verzögern.
  • 3 ist ein Blockschaltbild, welches eine beispielhafte Ausführungsform des Eine-Eingabe-Multi-Ausgabe-Skalierers, welcher in 2 gezeigt ist, zeigt. Bezugnehmend auf 3 kann ein Eine-Eingabe-Multi-Ausgabe-Skalierer 410A einen Skaliererkern 410-1 und einen Zeilenspeicher (line memory) 430 aufweisen. Auch wenn es in 3 gezeigt ist, dass der Eine-Eingabe-Multi-Ausgabe-Skalierer 410A den Zeilenspeicher 430 aufweist, kann der Zeilenspeicher 430 jedoch außerhalb des Eine-Eingabe-Multi-Ausgabe-Skalierers 410A angeordnet sein. Der Zeilenspeicher 430 kann in einem Zeilenpuffer ausgeführt sein, welcher Zeilendaten entsprechend wenigstens einer Zeile speichern kann.
  • Der Skaliererkern 410-1 kann Schaltungen oder Logikschaltungen aufweisen, welche eine Skalieroperation durchführen können. Der Skaliererkern 410-1 kann einen Zeilenspeichercontroller 420, einen Schreibanfrage-Signalerzeuger 431, einen Leseanfrage-Signalerzeuger 433, einen Blockieranzeigesignalerzeuger 435 und eine Mehrzahl von Skalierern 440-1 bis 440-n aufweisen. Jeder der Mehrzahl von Skalierern 440-1 bis 440-n kann eine horizontale Skalieroperation nach einer vertikalen Skalieroperation durchführen.
  • Bezugnehmend auf die 2 und 3 kann der Zeilenspeichercontroller 420 Pixel IM empfangen, welche sequentiell durch einen des ersten Pfades PATH1 und des zweiten Pfades PATH2 eingegeben werden, und Positionsinformationen CPU eines gegenwärtigen Pixels, welcher zu unterschiedlichen Zeitpunkten unter den empfangenen Pixeln IM eingegeben wird, zu jedem der Mehrzahl von Skalierern 440-1 bis 440-n übertragen.
  • Der Zeilenspeichercontroller 420 kann erste Pixel unter den Pixeln IM in den Zeilenspeicher 430 in Antwort auf ein Schreibanfragesignal WR schreiben, welches von dem Schreibanfrage-Signalerzeuger 431 ausgegeben wird. Beispielsweise kann der Zeilenspeichercontroller 420 erste Pixel unter den Pixeln IM in den Zeilenspeicher 430 schreiben, während das Schreibanfragesignal WR einen zweiten Pegel aufrechterhält. Darüber hinaus kann der Zeilenspeichercontroller 420 zweite Pixel, welche in dem Zeilenspeicher 430 gespeichert sind, lesen und die gelesenen zweiten Pixel zu jedem der Mehrzahl von Skalierern 440-1 bis 440-n als Bilddaten DATA in Antwort auf das Leseanfragesignal RR, welches von dem Leseanfrage-Signalerzeuger 433 ausgegeben wird, übertragen.
  • Der Zeilenspeichercontroller 420 kann ein Blockieranzeigesignal STALL, welches von dem Blockieranzeige-Signalerzeuger 435 ausgegeben wird, zu dem Bildsignalprozessor 230 übertragen. Das heißt, dass der Zeilenspeichercontroller 420 gemäß einer beispielhaften Ausführungsform nicht alle der Pixel IM in dem Zeilenspeicher 430 speichern muss, sondern selektiv bzw. wahlweise nur Pixel entsprechend dem Schreibanfragesignal WR speichert.
  • Der Zeilenspeichercontroller 420 kann einen Positionsinformationsberechner 421, eine Schreibsteuerschaltung 423, eine Lesesteuerschaltung 425 und eine Blockiersteuerschaltung 427 aufweisen.
  • Der Positionsinformationsberechner 421 kann Positionsinformationen CPI über jeden der Pixel IM erzeugen. Gemäß einer beispielhaften Ausführungsform kann der Positionsinformationsberechner 421 Koordinaten eines gegenwärtigen Pixels unter den Pixeln IM berechnen, und Positionsinformationen CPI entsprechend einem Ergebnis der Berechnung zu jedem der Mehrzahl von Skalierern 440-1 bis 440-n übertragen. Ein gegenwärtiger Pixel kann ein Pixel sein, welcher zu einem bestimmten Zeitpunkt unter den Pixeln IM eingegeben wird.
  • Die Schreibsteuerschaltung 423 kann erste Pixel, welche in jedem der Mehrzahl von Skalierern 440-1 bis 440-n unter den Pixeln IM in dem Zeilenspeicher 430 zu verarbeiten sind, in Antwort auf ein Schreibanfragesignal WR speichern. Die Lesesteuerschaltung 425 kann zweite Pixel, welche in jedem der Mehrzahl von Skalierern 440-1 bis 440-n unter den Pixeln, welche in dem Zeilenspeicher 430 gespeichert sind, zu verrbeiten sind, lesen, und die gelesenen zweiten Pixel zu jedem der Mehrzahl von Skalierern 440-1 bis 440-n in Antwort auf ein Leseanfragesignal RR übertragen.
  • Die Blockiersteuerschaltung 427 kann eine Übertragung des Blockieranzeigesignals STALL zu dem Bildverarbeitungsprozessor 230 steuern. Der Zeilenspeicher 430 kann die ersten Pixel, welche in jedem der Mehrzahl von Skalierern 440-1 bis 440-n unter den Pixeln IM zu bearbeiten sind, speichern, oder zweite Pixel, welche in jedem der Mehrzahl von Skalierern 440-1 bis 440-n unter den Pixeln, welche in dem Zeilenspeicher 430 gespeichert sind, zu verarbeiten sind, gemäß einer Steuerung des Zeilenspeichercontrollers 420 lesen.
  • Gemäß einer beispielhaften Ausführungsform kann der Zeilenspeicher 430 in einem RAM, einem DRAM oder einem SRAM ausgeführt sein; er ist jedoch nicht darauf beschränkt. Der Zeilenspeicher 430 kann durch die Mehrzahl von Skalierern 440-1 bis 440-n gemeinsam verwendet werden. Beispielsweise kann der Zeilenspeicher 430 durch die Mehrzahl von Skalierern 441-1 bis 441-n gemeinsam verwendet werden.
  • Der Schreibanfrage-Signalerzeuger 431 kann ein Schreibanfragesignal WR basierend auf jedem von Schreibanfragesignalen WR1 bis WRn, welche von jedem der Skalierer 440-1 bis 440-n ausgegeben werden, erzeugen. Beispielsweise kann der Schreibsignal-Anfrageerzeuger 431 in einem OR-Gate bzw. ODER-Gatter ausgeführt sein; er ist jedoch nicht darauf beschränkt. Der Leseanfrage-Signalerzeuger 433 kann ein Leseanfragesignal RR basierend auf jedem von Leseanfragesignalen RR1 bis RRn, welche von jedem der Skalierer 440-1 bis 440-n ausgegeben werden, erzeugen. Beispielsweise kann der Leseanfrage-Signalerzeuger 433 in dem ODER-Gatter bzw. OR-Gate ausgeführt sein; er ist jedoch nicht darauf beschränkt.
  • Der Blockieranzeige-Signalerzeuger 435 kann ein Blockieranzeigesignal STALL basierend auf jedem von Blockieranzeigesignalen ST1 bis STn, welche von jedem der Skalierer 440-1 bis 440-n ausgegeben werden, erzeugen. Beispielsweise kann der Blockieranzeigesignalerzeuger 435 in dem ODER-Gatter bzw. OR-Gate ausgeführt sein; er ist jedoch nicht darauf beschränkt.
  • Der erste Skalierer 440-1 kann Pixel skalieren, welche in einem ersten Bereich eines Originalbildes enthalten sind, und die skalierten Pixel HS1 gemäß einem ersten Skalierverhältnis erzeugen.
  • Der erste Skalierer 440-1 kann einen ersten vertikalen Skalierer 441-1 und einen ersten horizontalen Skalierer 445-1 aufweisen. Der erste vertikale Skalierer 441-1 kann die Pixel, welche in dem ersten Bereich enthalten sind, gemäß dem ersten vertikalen Skalierverhältnis vertikal skalieren und die vertikal skalierten Pixel VS1 ausgeben. Der erste horizontale Skalierer 445-1 kann die vertikal skalierten Pixel VS1, welche von dem ersten vertikalen Skalierer 441-1 ausgegeben werden, gemäß einem ersten horizontalen Skalierverhältnis horizontal skalieren und die horizontal skalierten Pixel HS1 ausgeben.
  • Das erste Skalierverhältnis kann gemäß dem ersten vertikalen Skalierverhältnis und dem ersten horizontalen Skalierverhältnis bestimmt werden. Beispielsweise kann das erste vertikale Skalierverhältnis und das erste horizontale Skalierverhältnis jeweils ein Verhältnis zum Hochskalieren oder Herabskalieren sein.
  • Wenn der erste horizontale Skalierer 445-1 die vertikal skalierten Pixel VS1, welche von dem ersten vertikalen Skalierer 441-1 ausgegeben werden, hochskaliert, kann der erste horizontale Skalierer 445-1 das erste Blockieranzeigesignal ST1 zu dem ersten vertikalen Skalierer 441-1 ausgegeben. Der erste vertikale Skalierer 441-1 kann eine Übertragung der vertikal skalierten Pixel VS1 zu dem ersten horizontalen Skalierer 445-1 in Antwort auf das erste Blockieranzeigesignal ST1 stoppen oder verzögern. Darüber hinaus kann der erste vertikale Skalierer 441-1 das erste Blockieranzeigesignal ST1 zu dem Blockieranzeige-Signalerzeuger 435 in Antwort darauf, dass das erste Blockieranzeigesignal ST1 von dem ersten horizontalen Skalierer 445-1 ausgegeben wird, übertragen.
  • Eine Blockiersteuerschaltung 427 des Zeilenspeichercontrollers 420 kann ein Blockieranzeigesignal STALL zu dem Bildverarbeitungsprozessor 230 ausgeben. Demzufolge kann der Bildverarbeitungsprozessor 230 eine Übertragung der Pixel OTFI zu der Skalierschaltung 240 in Antwort auf das Blockieranzeigesignal STALL stoppen oder verzögern.
  • Wenn der erste vertikale Skalierer 441-1 Bilddaten DATA, welche den Pixeln entsprechen, welche in dem ersten Bereich enthalten sind, welcher von dem Zeilenspeichercontroller 420 ausgegeben wird, hochskaliert, kann der erste vertikale Skalierer 441-1 das erste Blockieranzeigesignal ST1 zu dem Blockieranzeige-Signalerzeuger 435 übertragen. Demzufolge kann die Blockiersteuerschaltung 427 des Zeilenspeichercontrollers 420 das Blockieranzeigesignal STALL zu dem Bildverarbeitungsprozessor 230 ausgeben. Demzufolge kann der Bildverarbeitungsprozessor 230 eine Übertragung der Pixel OTFI zu der Skalierschaltung 240 in Antwort auf das Blockieranzeigesignal STALL stoppen oder verzögern.
  • Wie obenstehend beschrieben ist, kann, wenn wenigstens einer des ersten vertikalen Skalierers 441-1 und des ersten horizontalen Skalierers 445-1 eine Hochskalieroperation durchführt, der Blockieranzeige-Signalerzeuger 435 das Blockieranzeigesignal STALL erzeugen.
  • Zu derselben Zeit wie oder in einer parallelen Art und Weise mit dem ersten Skalierer 440-1 kann der zweite Skalierer 440-2 Pixel skalieren, welche in dem zweiten Bereich des Originalbilds enthalten sind, und die skalierten Pixel HS2 gemäß einem zweiten Skalierverhältnis erzeugen.
  • Der zweite Skalierer 440-2 kann einen zweiten vertikalen Skalierer 441-2 und einen zweiten horizontalen Skalierer 445-2 aufweisen. Der zweite vertikale Skalierer 441-2 kann die Pixel, welche in dem zweiten Bereich enthalten sind, gemäß einem zweiten vertikalen Skalierverhältnis vertikal skalieren, und die vertikal skalierten Pixel VS2 ausgeben. Der zweite horizontale Skalierer 445-2 kann die vertikal skalierten Pixel VS2, welche von dem zweiten vertikalen Skalierer 441-2 ausgegeben werden, gemäß einem zweiten horizontalen Skalierverhältnis horizontal skalieren und die horizontal skalierten Pixel HS2 ausgeben.
  • Das zweite Skalierverhältnis kann gemäß dem zweiten vertikalen Skalierverhältnis und dem zweiten horizontalen Skalierverhältnis bestimmt werden. Beispielsweise kann das zweite vertikale Skalierverhältnis und das zweite horizontale Skalierverhältnis jeweils ein Verhältnis zum Hochskalieren oder Herabskalieren sein.
  • Wenn der zweite horizontale Skalierer 445-2 die vertikal skalierten Pixel VS2, welche von dem zweiten vertikalen Skalierer 441-2 ausgegeben werden, hochskaliert, kann der zweite horizontale Skalierer 445-2 ein zweites Blockieranzeigesignal ST2 zu dem zweiten vertikalen Skalierer 441-2 ausgeben. Der zweite vertikale Skalierer 441-2 kann eine Übertragung der vertikal skalierten Pixel VS2 zu dem zweiten horizontalen Skalierer 445-2 in Antwort auf das zweite Blockieranzeigesignal ST2 stoppen oder verzögern. Darüber hinaus kann der zweite vertikale Skalierer 441-2 das zweite Blockieranzeigesignal ST2 zu dem Blockieranzeige-Signalerzeuger 435 in Antwort darauf, dass das zweite Blockieranzeigesignal ST2 von dem zweiten horizontalen Skalierer 445-2 ausgegeben wird, übertragen.
  • Die Blockiersteuerschaltung 427 des Zeilenspeichercontrollers 420 kann ein Blockieranzeigesignal STALL zu dem Bildverarbeitungsprozessor 230 ausgeben. Demzufolge kann der Bildverarbeitungsprozessor 230 eine Übertragung der Pixel OTFI, welche zu der Skalierschaltung 240 in Antwort auf das Blockieranzeigesignal STALL übertragen werden, stoppen oder verzögern.
  • Wenn der zweite vertikale Skalierer 441-2 Bilddaten DATA hochskaliert, welche den Pixeln entsprechen, welche in dem zweiten Bereich enthalten sind, welcher von dem Zeilenspeichercontroller 420 ausgegeben wird, kann der zweite vertikale Skalierer 441-2 das zweite Blockieranzeigesignal ST2 zu dem Blockieranzeige-Signalerzeuger 435 übertragen. Demzufolge kann die Blockiersteuerschaltung 427 des Zeilenspeichercontrollers 420 das Blockieranzeigesignal STALL zu dem Bildverarbeitungsprozessor 230 ausgeben. Demzufolge kann der Bildverarbeitungsprozessor 230 eine Übertragung der Pixel OTFI, welche zu der Skalierschaltung 240 in Antwort auf das Blockieranzeigesignal STALL übertragen werden, stoppen oder verzögern.
  • Wie obenstehend beschrieben ist, kann, wenn wenigstens einer des zweiten vertikalen Skalierers 441-2 und des zweiten horizontalen Skalierers 445-2 eine Hochskalieroperation durchführt, der Blockieranzeige-Signalerzeuger 435 ein Blockieranzeigesignal STALL erzeugen.
  • Zu derselben Zeit wie oder in der parallelen Art und Weise mit einem Betrieb des zweiten Skalierers 440-2 kann ein n-ter Skalierer 440-n Pixel skalieren, welche in einem n-ten Bereich des Originalbildes enthalten sind, und die skalierten Pixel HSn gemäß einem n-ten Skalierverhältnis erzeugen.
  • Der n-te Skalierer 440-n kann einen n-ten vertikalen Skalierer 441-n und einen n-ten horizontalen Skalierer 445-n aufweisen. Der n-te vertikale Skalierer 441-n kann die Pixel, welche in dem n-ten Bereich enthalten sind, gemäß einem n-ten vertikalen Skalierverhältnis vertikal skalieren und die vertikal skalierten Pixel VSn ausgeben. Der n-te horizontale Skalierer 445-n kann die vertikal skalierten Pixel VSn, welche von dem n-ten vertikalen Skalierer 441-n ausgegeben werden, horizontal skalieren, und die horizontal skalierten Pixel HSn ausgeben.
  • Das n-te Skalierverhältnis kann gemäß dem n-ten vertikalen Skalierverhältnis und dem n-ten horizontalen Skalierverhältnis bestimmt werden. Beispielsweise kann das n-te vertikale Skalierverhältnis und das n-te horizontale Skalierverhältnis jeweils ein Verhältnis zum Hochskalieren oder Herabskalieren sein.
  • Wenn der n-te horizontale Skalierer 445-n die vertikal skalierten Pixel VSn, welche von dem n-ten vertikalen Skalierer 441-n ausgegeben werden, hochskaliert, kann der n-te horizontale Skalierer 445-n ein n-tes Blockieranzeigesignal STn zu dem n-ten vertikalen Skalierer 441-n ausgeben. Der n-te vertikale Skalierer 441-n kann eine Übertragung der vertikal skalierten Pixel VSn, welche zu dem n-ten horizontalen Skalierer 445-n übertragen werden, in Antwort auf ein n-tes Blockieranzeigesignal STn stoppen oder verzögern. Darüber hinaus kann der n-te vertikale Skalierer 441-n das n-te Blockieranzeigesignal STn zu dem Blockieranzeige-Signalerzeuger 435 in Antwort auf das n-te Blockieranzeigesignal STn übertragen.
  • Die Blockiersteuerschaltung 427 des Zeilenspeichercontrollers 420 kann das Blockieranzeigesignal STALL zu dem Bildverarbeitungsprozessor 230 ausgeben. Demzufolge kann der Bildverarbeitungsprozessor 230 eine Übertragung der Pixel OTFI, welche zu der Skalierschaltung 240 übertragen werden, in Antwort auf das Blockieranzeigesignal STALL stoppen oder verzögern.
  • Wenn der n-te vertikale Skalierer 441-n Bilddaten DATA hochskaliert, welche den Pixeln entsprechen, welche in dem zweiten Bereich enthalten sind, welcher von dem Zeilenspeichercontroller 420 ausgegeben wird, kann der n-te vertikale Skalierer 441-n das n-te Blockieranzeigesignal STn zu dem Blockieranzeige-Signalerzeuger 435 übertragen. Demzufolge kann die Blockiersteuerschaltung 427 des Zeilenspeichercontrollers 420 das Blockieranzeigesignal STALL zu dem Bildverarbeitungsprozessor 230 ausgegeben. Demzufolge kann der Bildverarbeitungsprozessor 230 eine Übertragung der Pixel OTFI, welche zu der Skalierschaltung 240 übertragen werden, in Antwort auf das Blockieranzeigesignal STALL stoppen oder verzögern.
  • Wie obenstehend beschrieben ist, kann, wenn wenigstens einer des n-ten vertikalen Skalierers 441-n und des n-ten horizontalen Skalierers 445-n eine Hochskalieroperation durchführt, der Blockieranzeige-Signalerzeuger 435 das Blockieranzeigesignal STALL erzeugen.
  • Entsprechende Bereiche, welche durch jeden der vertikalen Skalierer 440-1 bis 440-n verarbeitet werden, können voneinander in der Größe unterschiedlich sein. Darüber hinaus können Skalierverhältnisse der Skalierer 440-1 bis 440-n unterschiedlich voneinander sein. Jeder der Skalierer 440-1 bis 440-n kann Pixel, welche in einem Bereich enthalten sind, welcher jedem der Skalierer 440-1 bis 440-n zugeordnet bzw. alloziiert ist, zu derselben Zeit oder in einer parallelen Art und Weise verarbeiten.
  • Jeder der vertikalen Skalierer 441-1 bis 441-n kann jede von Speichervorrichtungen REG1-1 bis REG1-n aufweisen, welche Daten oder Informationen speichern, welche für Operationen bzw. einen Betrieb jedes der vertikalen Skalierer 441-1 bis 441-n notwendig sind. Beispielsweise kann jede der Speichervorrichtungen REG1-1 bis REG1-n ein Speicher sein, welcher durch die CPU 210 gesetzt bzw. eingestellt oder programmiert werden kann. Gemäß einer beispielhaften Ausführungsform kann jede der Speichervorrichtungen REG1-1 bis REG1-n in einem Register beispielsweise einem Spezialfunktionsregister (SFR = Special Function Register = Spezialfunktionsregister) ausgeführt sein, ist jedoch nicht darauf beschränkt. Jede der Speichervorrichtungen REG1-1 bis REG1-n kann Bereichsinformationen und ein Skalierverhältnis speichern.
  • Jeder der horizontalen Skalierer 445-1 bis 445-n kann jede von Speichervorrichtungen REG2-1 bis REG2-n aufweisen, welche Daten oder Informationen speichern, welche für Operationen jedes der horizontalen Skalierer 445-1 bis 445-n notwendig sind. Jede der Speichervorrichtungen REG2-1 bis REG2-n kann ein Speicher sein, welcher durch die CPU 210 eingestellt bzw. gesetzt oder programmiert werden kann. Gemäß einer beispielhaften Ausführungsform kann jede der Speichervorrichtungen REG2-1 bis REG2-n in einem Register, beispielsweise einem Spezialfunktionsregister (SFR = Special Function Register = Spezialfunktionsregister) ausgeführt sein, ist jedoch nicht darauf beschränkt. Jede der Speichervorrichtungen REG2-1 bis REG2-n kann ein Skalierverhältnis speichern.
  • 4 ist ein Blockschaltbild eines ersten vertikalen Skalierers, welcher in 3 gezeigt ist, 6 zeigt konzeptuell verschiedene Bereiche, welche in dem Originalbild enthalten sind, die 7A bis 7C sind Konzeptdiagramme, welche einen Vorgang des Verarbeitens eines ersten Bereichs und eines zweiten Bereichs, welcher in dem Originalbild, welches in 6 gezeigt ist, enthalten sind, beschreiben, und die 8A und 8B zeigen konzeptuell ein Hochskalieren und ein Herabskalieren.
  • Da die vertikalen Skalierer 441-1 bis 441-n dieselben sind oder ähnlich zueinander in der Struktur und dem Betrieb, wird eine Struktur und ein Betrieb des ersten vertikalen Skalierers 441-1 im Detail unter Bezugnahme auf die 1 bis 8 beschrieben werden.
  • Der erste vertikale Skalierer 441-1 kann einen Vertikal-Skaliercontroller 442-1, eine Schaltschaltung 443-1, einen Vertikal-Skalierkern 441-4 und eine Speichervorrichtungen REG1-1 aufweisen.
  • Das Originalbild kann durch eine Breite IMAGEW und eine Höhe IMAGEH bestimmt werden. Jede der Breite IMAGEW und der Höhe IMAGEH kann gemäß der Anzahl von Pixeln bestimmt werden.
  • Es wird angenommen, dass der erste Skalierer 440-1 eine Skalieroperation auf Pixeln, welche in einem ersten Bereich SC0 enthalten sind, unter den Pixeln, welche in dem Originalbild enthalten sind, durchführt und der zweite Skalierer 440-2 eine Skalieroperation auf Pixeln durchführt, welche in einem zweiten Bereich SC1 enthalten sind unter den Pixeln, welche in dem Originalbild enthalten sind.
  • Es wird angenommen, dass eine Speichervorrichtung REG1-1, welche in dem ersten Skalierer 440-1 enthalten ist, einen ersten Speicherbereich RI aufweist, welcher erste Bereichsinformationen speichert, und einen zweiten Speicherbereich SR, welcher ein erstes Skalierverhältnis speichert. Es wird ebenso angenommen, dass eine Speichervorrichtung REG1-2, welche in dem zweiten Skalierer 440-2 enthalten ist, einen ersten Speicherbereich RI aufweist, welcher zweite Bereichsinformationen speichert, und einen zweiten Speicherbereich SR, welcher ein zweites Skalierverhältnis speichert.
  • Der erste Speicherbereich RI der Speichervorrichtung REG1-1 kann eine Größe des ersten Bereichs SC0 oder Informationen über die Größe speichern. Beispielsweise kann die Größe erste Startkoordinaten SP1 des ersten Bereichs SC0, eine erste Breite SW1 des ersten Bereichs SC0 und eine erste Höhe SH1 des ersten Bereichs SC0 aufweisen. Beispielsweise kann eine erste Endkoordinate EP1 des ersten Bereichs SC0 durch die ersten Startkoordinaten SP1, die erste Breite SW1 und die erste Höhe SH1 bestimmt werden. Gemäß einer beispielhaften Ausführungsform kann der erste Speicherbereich RI der Speichervorrichtung REG1-1 die ersten Startkoordinaten SP1 des ersten Bereichs SC0 und die ersten Endkoordinaten EP1 des ersten Bereichs SC0 speichern; sie ist jedoch nicht darauf beschränkt.
  • Der erste Speicherbereich RI der Speichervorrichtung REG1-2 kann eine Größe des zweiten Bereichs SC1 oder Informationen über die Größe speichern. Beispielsweise kann die Größe eine zweite Startkoordinate bzw. zweite Startkoordinaten SP2 des zweiten Bereichs SC1, eine zweite Breite SW2 des zweiten Bereichs SC1 und eine zweite Höhe SH2 des zweiten Bereichs SC1 aufweisen. Beispielsweise kann eine zweite Endkoordinate bzw. zweite Endkoordinaten EP2 des zweiten Bereichs SC1 durch die zweiten Startkoordinaten SP2, die zweite Breite SW2 und die zweite Höhe SH2 bestimmt werden. Gemäß einer beispielhaften Ausführungsform kann der erste Speicherbereich RI der Speichervorrichtung REG1-2 die zweiten Startkoordinaten SP2 des zweiten Bereichs SC1 und die zweiten Endkoordinaten EP2 des zweiten Bereichs SC1 speichern; er ist jedoch nicht darauf beschränkt.
  • Es ist ausreichend, dass der erste Speicherbereich RI jeder der Speichervorrichtungen REG1-1 und REG1-2 Informationen speichert, welche eine Größe jedes der Bereiche SC0 und SC1 definieren bzw. begrenzen kann. Gemäß beispielhaften Ausführungsformen können die Bereiche SC0 und SC1 überlappen oder können nicht überlappen.
  • Der Vertikal-Skaliercontroller 442-1 des ersten Skalierers 440-1 kann einen Aktivierungszeitpunkt bzw. eine Aktivierungseinstellung eines Schaltsignals SC0_VALID, einen Aktivierungszeitpunkt eines ersten Schreibanfragesignals WR1, einen Aktivierungszeitpunkt eines ersten Leseanfragesignals RR1 und einen Aktivierungszeitpunkt eines ersten Blockieranzeigesignals ST1 steuern. Hier kann eine Aktivierung eine eines hohen Pegels und eines niedrigen Pegels sein; ein Aktivierungspegel in 7A bis 7C wird jedoch angenommen, ein hoher Pegel zu sein.
  • Ein Vertikal-Skaliercontroller des zweiten Skalierers 440-2 kann einen Aktivierungszeitpunkt bzw. eine Aktivierungseinstellung eines Schaltsignals SC1_VALID, einen Aktivierungszeitpunkt eines zweiten Schreibanfragesignals WR2, einen Aktivierungszeitpunkt eines zweiten Leseanfragesignals RR2 und einen Aktivierungszeitpunkt eines zweiten Blockieranzeigesignals ST2 unter Verwendung von Daten oder Informationen, welche in der Speichervorrichtung REG1-2 gespeichert sind, aktivieren.
  • Der Vertikal-Skaliercontroller 442-1 des ersten Skalierers 440-1 kann ein vertikales Skalierverhältnis des Vertikal-Skalierkerns 441-1 unter Verwendung von Daten, welche in dem zweiten Speicherbereich SR der Speichervorrichtung REG1-1 gespeichert sind, steuern. Ein Vertikal-Skaliercontroller des zweiten Skalierers 440-2 kann ein vertikales Skalierverhältnis des Vertikal-Skalierkerns 441-2 unter Verwendung von Daten, welche in dem zweiten Speicherbereich der Speichervorrichtung REG1-2 gespeichert sind, steuern.
  • Die Pixel IM, welche in dem Originalbild oder einem Original-Frame enthalten sind, können nacheinanderfolgend bzw. sequentiell dem Zeilenspeichercontroller 420 zugeführt werden. Der Positionsinformationsberechner 421 kann eine Position (1, 1) eines gegenwärtigen Pixels unter den Pixeln IM berechnen, und Positionsinformationen CPI, welche der berechneten Position entsprechen, zu jedem der vertikalen Skalierer 441-1 bis 441-n übertragen.
  • Der Vertikal-Skaliercontroller 442-1 des ersten vertikalen Skalierers 441-1 kann gegenwärtige Koordinaten (1, 1), welche den Positionsinformationen CPI entsprechen, mit ersten Startkoordinaten SP1 = (3, 4) vergleichen und das erste Schreibanfragesignal WR1, welches einen niedrigen Pegel hat, zu dem Schreibanfrage-Signalerzeuger 431 gemäß einem Ergebnis des Vergleichs ausgeben. Darüber hinaus kann der Vertikal-Skaliercontroller 442-1 das erste Leseanfragesignal RR1, welches einen niedrigen Pegel hat, zu dem Leseanfrage-Signalerzeuger 443 gemäß einem Ergebnis des Vergleichs ausgeben. Zusätzlich kann der Vertikal-Skaliercontroller 442-1 ein Schaltsignal SC0_VALID, welches einen niedrigen Pegel hat, zu der Schaltschaltung 443-1 gemäß einem Ergebnis des Vergleichs ausgeben.
  • Hier zeigt (x, y) Koordinaten (oder eine Position) eines Pixels; es wird jedoch zur Erleichterung der Beschreibung angenommen, dass (x, y) eine Koordinate bzw. Koordinaten oder ein Pixel sind. Demzufolge erzeugt der Schreibanfrage-Signalerzeuger 431 ein Schreibanfragesignal WR, welches einen niedrigen Pegel hat, derart, dass die Schreibsteuerschaltung 423 einen gegenwärtigen Pixel (1, 1) in dem Zeilenspeicher 430 nicht speichert. Gemäß einer beispielhaften Ausführungsform kann der gegenwärtige Pixel (1, 1) verworfen werden.
  • Gemäß einer beispielhaften Ausführungsform gibt, auch wenn der gegenwärtige Pixel (1, 1) zu dem ersten vertikalen Skalierer 441-1 übertragen wird, der Vertikal-Skaliercontroller 442-1 ein Schaltsignal SC0_VALID, welches einen niedrigen Pegel hat, aus, der gegenwärtige Pixel (1, 1) wird nicht zu dem Vertikal-Skalierkern 444-1 übertragen.
  • Eine Verarbeitung für jeweilige Pixel (1,2), (3,1), (3,2), (3,3), (3,10), (3,11), (4,1), (4,2), (4,3), (4,10), (4,11), (5,10), (5,11), (6,10), (6,11), (7,10), (7,11), (8,10), (8, 11), (9,4) und dergleichen, welche nicht in dem ersten Bereich SC0 enthalten sind, ist dieselbe wie eine Verarbeitung für den Pixel (1, 1), welcher nicht in dem ersten Bereich SC0 enthalten ist, so dass eine detaillierte Beschreibung über die Verarbeitung für jeweilige Pixel (1,2), (3,1), (3,2), (3,3), (3,10), (3,11), (4,1), (4,2), (4,3), (4,10), (4,11), (5,10), (5,11), (6,10), (6,11), (7,10), (7,11), (8,10), (8,11), (9,4) und dergleichen ausgelassen werden wird.
  • Der Positionsinformationsberechner 421 jedoch kann eine Position eines gegenwärtigen Pixels (3, 4) unter den Pixeln IM berechnen und Positionsinformationen CPI, welche der berechneten Position entsprechen, zu jedem der vertikalen Skalierer 441-1 bis 441-n übertragen.
  • Der Vertikal-Skaliercontroller 442-1 des ersten vertikalen Skalierers 441-1 vergleicht gegenwärtige Koordinaten (3, 4), welche den Positionsinformationen CPI entsprechen, mit einer ersten Startkoordinate SP1 = (3, 4) und gibt das erste Schreibanfragesignal WR1, welches einen hohen Pegel hat, an den Schreibanfrage-Signalerzeuger 431 gemäß einem Ergebnis des Vergleichs aus. Darüber hinaus kann der Vertikal-Skaliercontroller 442-1 das erste Leseanfragesignal RR1, welches einen niedrigen Pegel hat, zu dem Leseanfrage-Signalerzeuger 443 gemäß einem Ergebnis des Vergleichs ausgeben. Zusätzlich kann der Vertikal-Skaliercontroller 442-1 ein Schaltsignal SC0_VALID, welches einen niedrigen Pegel hat, zu der Schaltschaltung 443-1 gemäß einem Ergebnis des Vergleichs ausgeben. Der Schreibanfrage-Signalerzeuger 431 erzeugt ein Schreibanfragesignal WR, welches einen hohen Pegel hat, derart, dass die Schreibsteuerschaltung 423 den gegenwärtigen Pixel (3, 4) in dem Zeilenspeicher 430 speichern kann.
  • Eine Verarbeitung für jeweilige Pixel (3,5) bis (3,9), (4,4) bis (4,9), (5,4) bis (5,9), (6,4) bis (6,9), (7,4) bis (7,9), und (8,4) bis (8,9), welche in dem ersten Bereich SC0 enthalten sind, ist dieselbe wie eine Verarbeitung für den Pixel (3, 4), welcher in dem ersten Bereich SC0 enthalten ist, so dass eine detaillierte Beschreibung über eine Verarbeitung für jeweilige Pixel (3,5) bis (3,9), (4,4) bis (4,9), (5,4) bis (5,9), (6,4) bis (6,9), (7,4) bis (7,9), und (8,4) bis (8,9) ausgelassen werden wird.
  • Es wird angenommen, dass eine Leseoperation in Einheiten von 4×6 Pixeln durchgeführt wird. Wenn ein gegenwärtiger Pixel (7, 4) in den Zeilenspeichercontroller 420 zu einem ersten Zeitpunkt T1 eingegeben wird, nachdem 4×6 Pixel (3, 4) bis (3, 9), (4, 4) bis (4, 9), (5, 4) bis (5, 9) und (6, 4) bis (6, 9) in dem Zeilenspeicher 430 gespeichert sind, kann der Positionsinformationsberechner 421 eine Position des gegenwärtigen Pixels (7, 4) berechnen und Positionsinformationen CPI, welche der berechneten Position entsprechen, zu jedem der vertikalen Skalierer 441-1 bis 441-n übertragen.
  • Zu einem ersten Zeitpunkt T1 kann der Vertikal-Skaliercontroller 442-1 des ersten vertikalen Skalierers 441-1 ein erstes Schreibanfragesignal WR1, welches einen hohen Pegel hat, ein erstes Leseanfragesignal RR1, welches einen hohen Pegel hat und ein Schaltsignal SC0_VALID, welches einen hohen Pegel hat, basierend auf den gegenwärtigen Koordinaten (7, 4) entsprechend den Positionsinformationen CPI erzeugen.
  • Demzufolge kann die Schreibsteuerschaltung 423 den gegenwärtigen Pixel (7, 4) in den Zeilenspeicher 430 schreiben, die Lesesteuerschaltung 425 kann die 4×6 Pixel (3,4) bis (3,9), (4,4) bis (4,9), (5,4) bis (5,9), und (6,4) bis (6,9), welche in dem Zeilenspeicher 430 gespeichert sind, lesen, und Bilddaten DATA, welche den gelesenen Pixeln entsprechen, zu jedem der vertikalen Skalierer 441-1 bis 441-n übertragen.
  • Der Vertikal-Skaliercontroller 442-1 des ersten vertikalen Skalierers 441-1 erzeugt ein Schaltsignal SC0_VALID, welches einen hohen Pegel hat derart, dass die Schaltschaltung 443-1 Bilddaten DATA, welche den 4×6 Pixeln (3,4) bis (3,9), (4,4) bis (4,9), (5,4) bis (5,9), und (6,4) bis (6,9) entsprechen, zu dem Vertikal-Skalierkern 444-1 in Antwort darauf, dass das Schaltsignal SC0_VALID einen hohen Pegel hat, übertragen kann. Die Bilddaten DATA können eine Mehrzahl von Bilddaten SC0_DATA0 bis SC0_DATA3 aufweisen, wie in 7B gezeigt ist. Beispielsweise kann die Mehrzahl von Bilddaten SC0_DATA0 bis SC0_DATA3 in einer parallelen Art und Weise übertragen werden.
  • Der Vertikal-Skalierkern 444-1 kann die Bilddaten DATA, welche den 4×6 Pixeln (3,4) bis (3,9), (4,4) bis (4,9), (5,4) bis (5,9), und (6,4) bis (6,9) entsprechen, gemäß dem ersten vertikalen Skalierverhältnis, welches in dem ersten Speicherbereich SR gespeichert ist, vertikal skalieren, und die vertikal skalierten Pixel VS1 ausgeben. Jeder von Pixeln (7, 5) bis (7, 9) ist in dem Leistungsspeicher 430 in derselben Art und Weise gespeichert wie ein Verfahren, in welchem der Pixel (7, 4) in dem Zeilenspeicher 430 gespeichert wird.
  • Wenn ein gegenwärtiger Pixel (8, 4) den Zeilenspeichercontroller 420 zu einem zweiten Zeitpunkt T2 zugeführt wird, nachdem 4×6 Pixel (4,4) bis (4,9), (5,4) bis (5,9), und (6,4) bis (6,9), und (7,4) bis (7,9) in dem Zeilenspeicher 430 gespeichert sind, kann der Positionsinformationsberechner 421 eine Position des gegenwärtigen Pixels (8, 4) berechnen und Positionsinformationen CPI, welche der berechneten Position entsprechen, zu jedem der vertikalen Skalierer 441-1 bis 441-n übertragen.
  • Der Vertikal-Skaliercontroller 441-1 des ersten vertikalen Skalierers 441-1 kann ein erstes Schreibanfragesignal WR1, welches einen hohen Pegel hat, ein erstes Leseanfragesignal RR1, welches einen hohen Pegel hat, und ein Schaltsignal SC0_VALID, welches einen hohen Pegel hat, basierend auf den gegenwärtigen Koordinaten bzw. der gegenwärtigen Koordinate (8, 4), welche der Positionsinformation CPI entspricht, erzeugen.
  • Demzufolge kann die Schreibsteuerschaltung 423 den gegenwärtigen Pixel (8, 4) in dem Zeilenspeicher 430 schreiben, die Lesesteuerschaltung 425 kann 4×6 Pixel (4,4) bis (4,9), (5,4) bis (5,9), und (6,4) bis (6,9), und (7,4) bis (7,9), welche in dem Zeilenspeicher 430 gespeichert sind, lesen und Bilddaten, welche den gelesenen Pixeln (4,4) bis (4,9), (5,4) bis (5,9), und (6,4) bis (6,9), und (7,4) bis (7,9) entsprechen, zu jedem der vertikalen Skalierer 441-1 bis 441-n übertragen.
  • Da der erste Vertikal-Skaliercontroller 442-1 des ersten vertikalen Skalierers 441-1 ein Schaltsignal SC0_VALID, welches einen hohen Pegel hat, erzeugt, kann die Schaltschaltung 443-1 die Bilddaten DATA, welche den 4×6 Pixeln (4,4) bis (4,9), (5,4) bis (5,9), und (6,4) bis (6,9), und (7,4) bis (7,9) entsprechen, zu dem Vertikal-Skalierkern 444-1 in Antwort darauf, dass das Schaltschaltung SC0_VALID einen hohen Pegel hat, übertragen. Die Bilddaten DATA können die Mehrzahl von Bilddaten SC0_DATA0 bis SC0_DATA3, wie in 7B gezeigt, aufweisen. Beispielsweise kann die Mehrzahl von Bilddaten SC0_DATA0 bis SC0_DATA3 in einer parallelen Art und Weise übertragen werden.
  • Der Vertikal-Skalierkern 444-1 kann die Bilddaten DATA, welche den 4×6 Pixeln (4,4) bis (4,9), (5,4) bis (5,9), und (6,4) bis (6,9), und (7,4) bis (7,9) entsprechen, gemäß dem ersten vertikalen Skalierverhältnis, welches in dem ersten Speicherbereich SR gespeichert ist, vertikal skalieren und die vertikal skalierten Pixel VS1 ausgeben.
  • Der zweite Skalierer 440-2 kann ein zweites Schreibanfragesignal WR2, welches einen hohen Pegel hat, erzeugen, um Pixel (4,5) bis (4,10), (5,5) bis (5,10), und (6,5) bis (6,10), (7,5) bis (7,10), und (8,5) bis (8,10), welche in einem zweiten Bereich SC1 enthalten sind, unter den Pixeln IM, welche in dem Originalbild enthalten sind, in dem Zeilenspeicher 430 zu speichern.
  • Wenn ein gegenwärtiger Pixel (8, 5) dem Zeilenspeichercontroller 420 zu einem dritten Zeitpunkt T3 zugeführt bzw. eingegeben wird, nachdem 4×6 Pixel (4,5) bis (4,10), (5,5) bis (5,10), und (6,5) bis (6,10), und (7,5) bis (7,10) unter den Pixeln (4,5) bis (4,10), (5,5) bis (5,10), und (6,5) bis (6,10), (7,5) bis (7,10), und (8,5) bis (8,10), welche in dem zweiten Speicherbereich SC1 enthalten sind, in dem Zeilenspeicher 430 gespeichert sind, kann der Positionsinformationsberechner 421 eine Position des gegenwärtigen Pixels (8, 5) berechnen und Positionsinformationen CPI, welche der berechneten Position entsprechen, zu jedem der vertikalen Skalierer 441-1 bis 441-n übertragen.
  • Zu einem dritten Zeitpunkt T3 kann ein Vertikal-Skaliercontroller des zweiten vertikalen Skalierers 441-2 ein zweites Schreibanfragesignal WR2, welches einen hohen Pegel hat, ein zweites Leseanfragesignal RR2, welches einen hohen Pegel hat, und ein Schaltsignal SC1_VALID, welches einen hohen Pegel hat, basierend auf den gegenwärtigen Koordinaten (8, 5) entsprechend den Positionsinformationen CPI erzeugen.
  • Demzufolge kann die Schreibsteuerschaltung 423 den gegenwärtigen Pixel (8, 5) in den Zeilenspeicher 430 schreiben, die Lesesteuerschaltung 425 liest die 4×6 Pixel (4,5) bis (4,10), (5,5) bis (5,10), und (6,5) bis (6,10), und (7,5) bis (7,10), welche in dem Zeilenspeicher 430 gespeichert sind, und überträgt Bilddaten DATA, welche den gelesenen Pixeln (4,5) bis (4,10), (5,5) bis (5,10), und (6,5) bis (6,10), und (7,5) bis (7,10) entsprechen, zu jedem der vertikalen Skalierer 441-1 bis 441-n.
  • Da der Vertikal-Skaliercontroller des zweiten vertikalen Skalierers 441-2 ein Schaltsignal SC1_VALID, welches einen hohen Pegel hat, erzeugt, kann eine Schaltschaltung des zweiten Vertikalskalierers 441-2 die Bilddaten DATA, welche den 4×6 Pixeln (4,5) bis (4,10), (5,5) bis (5,10), und (6,5) bis (6,10), und (7,5) bis (7,10) entsprechen, zu einem Vertikal-Skalierkern des zweiten vertikalen Skalierers 441-2 in Antwort darauf, dass das Schaltsignal SC1_VALID einen hohen Pegel hat, übertragen. Die Bilddaten DATA können eine Mehrzahl von Bilddaten SC1_DATA0 bis SC1_DATA3 aufweisen, wie in 7C gezeigt ist. Beispielsweise kann die Mehrzahl von Bilddaten SC1_DATA0 bis SC1_DATA3 in einer parallelen Art und Weise übertragen werden.
  • Der Vertikal-Skalierkern des zweiten vertikalen Skalierers 441-2 kann die Bilddaten DATA, welche den 4×6 Pixeln (4,5) bis (4,10), (5,5) bis (5,10), und (6,5) bis (6,10), und (7,5) bis (7,10) entsprechen, gemäß einem zweiten vertikalen Skalierverhältnis, welches in dem ersten Speicherbereich gespeichert ist, vertikal skalieren und vertikal skalierte Pixel VS2 ausgeben.
  • Zu einem dritten Zeitpunkt T3 können eine Operation bzw. ein Betrieb des ersten vertikalen Skalierers 441-1 und eine Operation bzw. ein Betrieb des zweiten vertikalen Skalierers 441-2 in einer parallelen Art und Weise durchgeführt werden. Das heißt, dass für eine gegebene Zeit von dem dritten Zeitpunkt T3 eine Operation des ersten Skalierers 440-1 und eine Operation des zweiten Skalierers 440-2 in einer parallelen Art und Weise durchgeführt werden können. Beispielsweise kann die Operation des ersten Skalierers 440-1 teilweise oder in ihrer Gesamtheit mit der Operation des zweiten Skalierers 440-2 überlappen.
  • 5 ist ein Blockschaltbild, welches eine andere beispielhafte Ausführungsform des Eine-Eingabe-Multi-Ausgabe-Skalierers, welcher in 2 gezeigt ist, zeigt. Bezugnehmend auf die 2 und 5 kann ein Ein-Eingabe-Multi-Ausgabe-Skalierer 410B den Skaliererkern 410-1, den Zeilenspeicher 430, einen First-in-First-out(FIFO)-Controller 450, einen ersten Wähler bzw. Auswähler 451, einen zweiten Auswähler 453 und einen Zeilenpuffer 455 aufweisen. Beispielsweise kann der FIFO den FIFO-Controller 450 und den Zeilenpuffer 455 aufweisen.
  • Mit der Ausnahme, dass Eingabepixel von IM zu PO geändert sind, sind eine Struktur und ein Betrieb des Skaliererkerns 410-1 der 3 dieselben wie eine Struktur und ein Betrieb des Skaliererkerns 410-1 der 5, so dass eine detaillierte Beschreibung über den Skaliererkern 410-1 der 5 ausgelassen werden wird.
  • Ein Skalierer, welcher eine Skalieroperation in Einheiten von K Pixeln durchführen kann, wobei K eine natürliche Zahl von 2 oder mehr ist, benötigt K Zeilenpuffer, um eine Hochskalieroperation (oder eine Hoch-Abtastoperation) durchzuführen, und benötigt (K – 1) Zeilenpuffer, um eine Herabskalieroperation (oder eine Herab-Abtastoperation) durchzuführen. K Pixel können Pixel sein, welche in derselben Zeile oder derselben Spalte, welche in dem Originalbild enthalten ist, enthalten sind.
  • Es wird angenommen, dass der Skaliererkern 410-1 eine Skalieroperation in Einheiten von vier Pixeln durchführt, der Zeilenspeicher 430 drei Zeilenpuffer 430-1, 430-2 und 430-3 aufweist, und der FIFO einen Zeilenpuffer 455 aufweist. Es wird angenommen, dass ein Auswahlsignal SEL einen ersten Pegel während der Hochskalieroperation hat, und das Auswahlsignal SEL einen zweiten Pegel während der Herabskalieroperation hat. Es wird angenommen, dass ein Pegel des Auswahlsignals SEL basierend auf Daten oder Informationen, welche in einem Register, beispielsweise SFR gespeichert sind, bestimmt wird. Daten oder Informationen über ein Skalierverhalten werden als in dem SFR gespeichert angenommen.
  • Wenn ein Auswahlsignal SEL, welches einen ersten Pegel (beispielsweise logisch 0) hat, erzeugt wird, wird der Zeilenpuffer 455 mit dem Skaliererkern 410-1 über den ersten Auswähler 451 verbunden. Demzufolge kann der Skaliererkern 410-1 vier Zeilenpuffer 430-1, 430-2, 430-3 und 455 während der Hochskalieroperation verwenden. Das heißt, dass der Skaliererkern 410-1 eine Skalieroperation auf Pixeln durchführen kann, welche in vier Zeilenpuffern 430-1, 430-2, 430-3 und 455 gespeichert sind.
  • Wenn ein Auswahlsignal SEL, welches einen ersten Pegel hat, erzeugt wird, können die Pixel IM, welche (nacheinanderfolgend) von dem Auswähler 401 der 2 ausgegeben werden, dem Skaliererkern 410-1 als Eingabepixel FO über den zweiten Auswähler 453 zugeführt werden. Das heißt, dass die Pixel IM den FIFO-Controller 450 umgehen bzw. einen Bypass um diesen bilden.
  • Wenn ein Auswahlsignal SEL, welches einen zweiten Pegel hat, erzeugt wird, ist der Zeilenpuffer 455 mit dem FIFO-Controller 450 über den ersten Auswähler 451 verbunden. Demzufolge kann der Skaliererkern 410-1 auf nur drei Zeilenpuffer 430-1, 430-2 und 430-3 während der Herabskalieroperation zugreifen.
  • Die Pixel IM, welche von dem Auswähler 401 der 2 ausgegeben werden, können dem Skaliererkern 410-1 als Eingabepixel FO durch den FIFO-Controller 450, den Zeilenpuffer 455 und den zweiten Selektor 453 zugeführt werden. Demzufolge kann ein Eine-Eingabe-Multi-Ausgabe-Skalierer 410B als ein Hart-Echtzeit-System durch den FIFO während der Herabskalieroperation arbeiten. Beispielsweise ist, wenn der Ein-Eingabe-Multi-Ausgabe-Skalierer 410B, welcher eine Verarbeitung in Einheiten von K Pixeln durchführt, als ein Hart-Echtzeitsystem arbeitet, die Anzahl von Zeilenpuffern, welche für ein Herabskalieren notwendig sind, (K – 1), so dass ein verbleibender Zeilenpuffer (beispielsweise 455) als ein Puffer für das Hart-Echtzeit-System verwendet werden kann.
  • Der erste Auswähler 451 kann in einem De-Multiplexer ausgeführt sein, und der zweite Auswähler 453 kann in einem Multiplexer ausgeführt sein. Über den ersten Auswähler 451, welcher gemäß einem Pegel des Auswahlsignals SEL arbeitet, können der FIFO-Controller 450 und der Skaliererkern 14-1 den Zeilenpuffer 455 verwenden. Das heißt, dass der Zeilenpuffer 455 als ein gemeinsam verwendeter Zeilenpuffer verwendet werden kann.
  • Der FIFO kann eine Latenz oder eine Verzögerung wie beispielsweise einen Blackout bzw. Ausfall eines Speichers 310 bewältigen oder einen Übersetzungsfehler bzw. ein Auslassen einer Übersetzung einer Adresse einer Speicherverwaltungseinheit (MMU) während der Herabskalieroperation adressieren. Wenn der Speicher 310 in einem DRAM ausgeführt ist, kann der Ausfall erzeugt werden, wenn Daten nicht in dem DRAM geschrieben werden können aufgrund einer Auffrischoperation des DRAM. Der FIFO ist in dem Eine-Eingabe-Multi-Ausgabe-Skalierer 410B ausgeführt und dadurch kann ein Bereich des DMA FIFO, welcher durch wenigstens einen der Mehrzahl von Schreib-DMA-Controllern 405-1 bis 405-n verwendet werden kann, verringert werden.
  • Durch den zweiten Auswähler 453, welcher gemäß einem Pegel des Auswahlsignals SEL arbeitet, können Eingabepixel IM des FIFO-Controllers 450 oder Ausgabepixel des FIFO-Controllers 450 als Eingabepixel FO des Skaliererkerns 410-1 vorgesehen werden.
  • 9 ist ein Blockschaltbild, welches eine andere beispielhafte Ausführungsform der Skalierschaltung, welche in 1 gezeigt ist, zeigt. Bezugnehmend auf 9 kann die Skalierschaltung 240A den Auswähler 401, den Lese-DMA-Controller 403, die Mehrzahl von Schreib-DMA-Controllern 405-1 bis 405-n, den Eine-Eingabe-Multi-Ausgabe-Skalierer 410 und eine Mehrzahl von Nach-Skaliern 407-1 bis 407-n aufweisen.
  • Jeder der Nach-Skalierer 407-1 bis 407-n kann vertikal und horizontal jeden der skalierten Pixel HS1 bis HSn, welche von dem Eine-Eingabe-Multi-Ausgabe-Skalierer 410 ausgegeben werden, herabskalieren, und die herabskalierten Pixel HS1' bis HSn' zu der Mehrzahl von DMA-Controllern 405-1 bis 405-n übertragen. Das heißt, dass jeder der Nach-Skalierer 407-1 bis 407-n nur die Herabskalieroperation durchführen kann.
  • Um eine Skaliererschaltung 240A, welche ein hohes Herabskalierverhältnis in einer kleinen Fläche bzw. einem kleinen Gebiet hat, auszuführen, kann die Herabskalieroperation in zwei Schritten durchgeführt werden. Ein erster Schritt der zwei Schritte wird durch den Eine-Eingabe-Multi-Ausgabe-Skalierer 410 durchgeführt, und ein zweiter Schritt der zwei Schritte wird durch die Nach-Skalierer 407-1 bis 407-n durchgeführt. Wenn beispielsweise ein Herabskalier-Verhältnis der Skalierschaltung 240A 1/8 sein kann, kann ein Herabskalier-Verhältnis des Eine-Eingabe-Multi-Ausgabe-Skalierers 410 1/4 sein, und ein Herabskalier-Verhältnis jedes der Nach-Skalierer 407-1 bis 407-n kann 1/2 sein.
  • Eine maximale Eingabebandbreite jedes der Nach-Skalierer 407-1 bis 407-n kann durch eine maximale Eingabebandbreite des Eine-Eingabe-Multi-Ausgabe-Skalierers 410 und ein maximales Herabskalierverhältnis des Eine-Eingabe-Multi-Ausgabe-Skalierers 410 bestimmt sein. Beispielsweise kann die maximale Eingabebandbreite jedes der Nach-Skalierer 407-1 bis 407-n durch ein Multiplizieren der maximalen Eingabebandbreite des Eine-Eingabe-Multi-Ausgabe-Skalierers 410 und einem maximalen Herabskalierverhältnis des Eine-Eingabe-Multi-Ausgabe-Skalierers 410 bestimmt werden.
  • Ein Eingabebild des Eine-Eingabe-Multi-Ausgabe-Skalierers 410 muss das Originalbild sein, und der Zeilenspeicher 430 muss gemeinsam verwendet werden derart, dass die Nach-Skalierer 407-1 bis 407-n zum Nachskalieren mit einem Ausgangsanschluss des Eine-Eingabe-Multi-Ausgabe-Skalierers 410 verbunden sein müssen.
  • 10 ist ein Blockschaltbild eines Nach-Skalierers, welcher in 9 gezeigt ist. Bezugnehmend auf 10 ist die Mehrzahl von Nach-Skalierern 407-1 bis 407-n im Wesentlichen dieselbe wie oder ähnlich zu jedem anderen in der Struktur und der Operation bzw. dem Betrieb derart, dass eine Struktur und eine Operation bzw. ein Betrieb eines ersten Nach-Skalierers 407-1 beschrieben werden wird.
  • Der erste Nach-Skalierer 407-1 kann einen Zeilenspeicher 501, einen vertikalen Skalierer 503 und einen horizontalen Skalierer 505 aufweisen.
  • Der vertikale Skalierer 503 kann skalierte Pixel HS1 empfangen, welche von einem ersten horizontalen Skalierer 445-1 des ersten Skalierers 440-1 der 3 ausgegeben werden, und die skalierten Pixel HS1 in dem Zeilenspeicher 501 speichern. Wenn die skalierten Pixel HS1, welche zur Verarbeitung notwendig sind, in dem Zeilenspeicher 501 gespeichert sind, kann der vertikale Skalierer 503 die skalierten Pixel HS1 von dem Zeilenspeicher 501 lesen, die gelesenen skalierten Pixel HS1 gemäß einem vertikalen Skalierverhältnis vertikal herabskalieren und die vertikal herabskalierten Pixel VS1' an den horizontalen Skalierer 505 ausgeben.
  • Der horizontale Skalierer 505 kann die vertikal skalierten Pixel VS1' gemäß einem horizontalen Skalierverhältnis horizontal herabskalieren und die horizontal herabskalierten Pixel HS1' zu einem Schreib-DMA-Controller 450 ausgeben. Ein Skalierverhältnis des ersten Nachskalierers 407-1 kann gemäß einem vertikalen Skalierverhältnis (beispielsweise einem Herabskalierverhältnis) des vertikalen Skaliererrs 503 und einem horizontalen Skalierverhältnis (beispielsweise einem Herabskalierverhältnis) des horizontalen Skalierers 505, welche in dem ersten Nach-Skalierer 407-1 enthalten sind, bestimmt werden.
  • Ein Skalierverhältnis des zweiten Nach-Skalierers 407-2 kann bestimmt werden gemäß einem vertikalen Skalierverhältnis (beispielsweise einem Herabskalierverhältnis) eines vertikalen Skalierers und einem horizontalen Skalierverhältnis, beispielsweise ein Herabskalierverhältnis eines horizontalen Skalierers, welche in dem zweiten Nach-Skalierer 407-2 enthalten sind.
  • Ein Skalierverhältnis eines n-ten Nach-Skalierers 407-n kann bestimmt werden gemäß einem vertikalen Skalierverhältnis (beispielsweise einem Herabskalierverhältnis) eines vertikalen Skalierers und einem horizontalen Skalierverhältnis (beispielsweise einem Herabskalierverhältnis) eines horizontalen Skalierers, welche in dem n-ten Nach-Skalierer 407-n enthalten sind.
  • Das Skalierverhältnis des ersten Nach-Skalierers 407-1, das Skalierverhältnis des zweiten Nach-Skalierers 407-2 und das Skalierverhältnis des n-ten Skalierers 407-n kann unterschiedlich voneinander sein.
  • Wie in 3 gezeigt ist, kann jeder vertikale Skalierer, welcher in jedem der Nach-Skalierer 407-1 bis 407-n enthalten ist, eine Speichervorrichtung aufweisen, welche ein vertikales Herabskalierverhältnis speichert, und jeder horizontale Skalierer, welcher in jedem der Nach-Skalierer 407-1 bis 407-n enthalten ist, kann eine Speichervorrichtung aufweisen, welche ein horizontales Herabskalierverhältnis speichert. Darüber hinaus können der jede vertikale Skalierer und der jede horizontale Skalierer einen Skaliercontroller aufweisen, welcher einen Skalieroperation bzw. einen Skalierbetrieb steuern kann.
  • 11 ist ein Flussdiagramm, welches eine Operation bzw. einen Betrieb des Datenverarbeitungssystems, welches in 1 gezeigt ist, beschreibt. Bezugnehmend auf die 1 bis 11 kann ein Bildsensor 300 Pixel, welche einem Originalbild (oder Originalbilddaten) entsprechen, erzeugen und die erzeugten Pixel zu der Schnittstelle 220 übertragen (Operation S110). Der Bildsignalprozessor 230 kann ein Format von Pixeln, welches über die Schnittstelle 220 empfangen wird, umwandeln (Operation S112).
  • Wenn Pixel, welche in wenigstens einem Bereich enthalten sind, welcher in dem Originalbild enthalten ist, hochskaliert werden (JA der Operation S114), kann der Bildsignalprozessor 230 Pixel RIM in einem Speicher 310 über einen zweiten Pfad PATH2 speichern (Operation S116). Eine Lese-DMA-Controller 403 kann die Pixel RIM, welche in dem Speicher 310 gespeichert sind, gemäß einer Steuerung der CPU 210 lesen (oder abrufen) und die gelesenen Pixel RIM zu dem Eine-Eingabe-Multi-Ausgabe-Skalierer 410 über den Auswähler 401 übertragen (Operation S118).
  • Jeder der Skalierer 440-1 bis 440-n, welcher in dem Eine-Eingabe-Multi-Ausgabe-Skalierer 410 enthalten ist, kann eine Skalieroperation (beispielsweise Hochskalieroperation) auf Pixeln durchführen, welche in jedem Bereich, welcher durch jeden der Skalierer 440-1 bis 440-n zu verarbeiten ist, enthalten sind (Operation S120). Beispielsweise können, wenn wenigstens einer der Skalierer 440-1 bis 440-n eine Hochskalieroperation durchführt, Operationen S114 bis S120 durchgeführt werden.
  • Pixel, welche durch wenigstens einen der Skalierer 440-1 bis 440-n hochskaliert werden, können in dem Speicher 310 gemäß einer Steuerung wenigstens einer der Mehrzahl von Schreib-DMA-Controllern 405-1 bis 405-n gespeichert werden (Operation S124).
  • Wenn Pixel, welche wenigstens einem Bereich entsprechen, welcher in dem Originalbild enthalten ist, herabskaliert werden (NEIN der Operation S114), kann der Bildsignalprozessor 230 Pixel OTFI zu dem Auswähler 401 über einen ersten Pfad PATH1 übertragen. Der Auswähler 401 kann die Eingabepixel OTFI zu dem Eine-Eingabe-Multi-Ausgabe-Skalierer 410 als Ausgabepixel IM übertragen.
  • Der Eine-Eingabe-Multi-Ausgabe-Skalierer 410 kann die Pixel IM, welche von dem Auswähler 401 ausgegeben werden, on-the-fly bzw. während der Übertragung skalieren (Operation S122). Das heißt, dass jeder der Skalierer 440-1 bis 440-n, welcher in dem Eine-Eingabe-Multi-Ausgabe-Skalierer 410 enthalten ist, eine Skalieroperation (beispielsweise eine Herabskalieroperation) auf Pixeln, welche in einem Bereich enthalten sind, welcher durch jeden der Skalierer 440-1 bis 440-n zu verarbeiten ist, während der Übertragung bzw. on-the-fly durchführen kann (Operation S122).
  • Die Pixel, welche durch wenigstens einen der Skalierer 440-1 bis 440-n herabskaliert werden, können in dem Speicher 310 gemäß einer Steuerung wenigstens eines der Mehrzahl von Schreib-DMA-Controllern 405-1 bis 405-n gespeichert werden (Operation S124). Beispielsweise können Operationen S114 bis S124 in Einheiten von Frames bzw. Rahmen oder Framedaten verarbeitet werden.
  • 12 ist ein Flussdiagramm, welches einen Betrieb bzw. eine Operation der Skalierschaltung, welche in 2 gezeigt ist, beschreibt. Bezugnehmend auf die 1 bis 12 kann der Eine-Eingabe-Multi-Ausgabe-Skalierer 410 einen gegenwärtigen Pixel unter den Pixeln IM empfangen, welche einem Originalbild (oder Originalbilddaten) entsprechen (Operation S210). Die Pixel IM können nacheinanderfolgend in Einheiten von Pixeln in einer Mehrzahl von Pfaden PATH1 und PATH2 zugeführt bzw. eingegeben werden. Ein Pixel kann in einer Mehrzahl von Bits ausgedrückt werden.
  • Der Positionsinformationsberechner 421 kann Positionsinformationen CPI, beispielsweise eine gegenwärtige Koordinate, eines gegenwärtigen Pixels berechnen (Operation S212). Die berechneten Positionsinformationen CPI, beispielsweise die gegenwärtige Koordinate, eines gegenwärtigen Pixels kann zu jedem der vertikalen Skalierer 441-1 bis 441-n jedes der Skalierer 440-1 bis 440-n übertragen werden (Operation S214).
  • Wie unter Bezugnahme auf die 6, 7A, 7B und 7C beschrieben, kann jeder der vertikalen Skalierer 441-1 bis 441-n bestimmen, ob die empfangene gegenwärtige Koordinate dieselbe wie eine Startkoordinate jedes Bereichs (oder eine Koordinate in jedem Bereich) ist, welche in jeder der Speichervorrichtungen REG1-1 bis REG1-n gespeichert ist (Operation S216).
  • Wenn eine gegenwärtige Koordinate eine Startkoordinate eines Bereichs (oder eine Koordinate in einem Bereich), welcher durch wenigstens einen der vertikalen Skalierer 441-1 bis 441-n zu verarbeiten ist, ist, kann wenigstens einer der vertikalen Skalierer 441-1 bis 441-n ein aktiviertes Schreibanfragesignal erzeugen (Operation S218). Beispielsweise kann der Positionsinformationsberechner 421 eine gegenwärtige Koordinateneingabe zu jedem Zeitpunkt unabhängig davon berechnen, ob oder ob nicht die gegenwärtige Koordinate eine Koordinate in einem Bereich ist, welcher durch jeden der vertikalen Skalierer 441-1 bis 441-n zu verarbeiten ist, ist (Operation S212).
  • Die Schreibsteuerschaltung 423 kann Pixel, welche dem Zeilenspeichercontroller 420 zugeführt werden, in dem Zeilenspeicher 430 schreiben, während das Schreibanfragesignal WR einen hohen Pegel aufrechterhält (Operation S220). Beispielsweise kann die Schreibsteuerschaltung 423 Pixel, welche in dem ersten Bereich SC0 enthalten sind, in den Zeilenspeicher 430 schreiben, und Pixel, welche in dem zweiten Bereich SC1 enthalten sind, in den Zeilenspeicher 430 schreiben.
  • Gemäß einer beispielhaften Ausführungsform kann, wenn die gegenwärtige Koordinate eine Endkoordinate eines Bereichs, welcher durch wenigstens einen der vertikalen Skalierer 441-1 bis 441-n zu verarbeiten ist, ist, wenigstens einer der vertikalen Skalierer 441-1 bis 441-n ein Leseanfragesignal erzeugen (Operation S222). Gemäß einer anderen beispielhaften Ausführungsform kann, wie unter Bezugnahme auf die 7A bis 7C beschrieben ist, nachdem Pixel, welche zu verarbeiten sind, beispielsweise 4×6 Pixel, in dem Zeilenspeicher 430 gespeichert sind, wenigstens einer der vertikalen Skalierer 441-1 bis 441-n ein aktiviertes Leseanfragesignal erzeugen.
  • Die Lesesteuerschaltung 425 kann Pixel, welche in jedem der Bereiche SC0 bis SC1 enthalten sind und in dem Zeilenspeicher 430 gespeichert sind, lesen und die gelesenen Pixel zu jedem der vertikalen Skalierer 441-1 bis 441-n übertragen (Operation S224).
  • Der erste vertikale Skalierer 441-1, welcher die Pixel, welche in dem ersten Bereich SC0 enthalten sind, unter den vertikalen Skalierern 441-1 bis 441-n skalieren kann, kann die Pixel gemäß einem vertikalen Skalierverhältnis des ersten vertikalen Skalierers 441-1 vertikal skalieren (Operation S226).
  • Der zweite vertikale Skalierer 441-2, welcher die Pixel, welche in dem zweiten Bereich SC1 enthalten sind, unter den vertikalen Skalierern 441-1 bis 441-n skalieren kann, kann die Pixel gemäß einem vertikalen Skalierverhältnis des zweiten vertikalen Skalierers 441-2 vertikal skalieren (Operation S226). Die vertikalen Skalierer 441-1, 441-2 und 441-n können eine Skalieroperation zu derselben Zeit oder in einer parallelen Art und Weise durchführen.
  • Der erste horizontale Skalierer 445-1 kann die Pixel, welche vertikal durch den ersten vertikalen Skalierer 441-1 skaliert sind, gemäß einem horizontalen Skalierverhältnis des ersten horizontalen Skalierers 445-1 horizontal skalieren (Operation S228). Der zweite horizontale Skalierer 445-2 kann die Pixel, welche vertikal durch den zweiten vertikalen Skalierer 441-2 vertikal skaliert sind, gemäß einem horizontalen Skalierverhältnis des ersten horizontalen Skalierers 445-2 horizontal skalieren (Operation S228). Ein n-ter horizontaler Skalierer 445-n kann die Pixel, welche vertikal durch den zweiten vertikalen Skalierer 441-2 skaliert sind, gemäß einem horizontalen Skalierverhältnis eines n-ten horizontalen Skalierers 445-n horizontal skalieren (Operation S228).
  • Ein erster Schreib-DMA-Controller 405-1 kann die skalierten Pixel HS1, welche von dem ersten horizontalen Skalierer 445-1 ausgegeben werden, zu einer Peripherieschaltung, beispielsweise einem Speichercontroller 250 und/oder einer Anzeige 330 durch die Busarchitektur 203 ausgegeben (Operation S230). Ein zweiter Schreib-DMA-Controller 405-2 kann die skalierten Pixel HS2, welche von dem zweiten horizontalen Skalierer 445-2 ausgegeben werden, zu einer Peripherieschaltung, beispielsweise dem Speichercontroller 250 und/oder der Anzeige 330 durch die Busarchitektur 203 ausgeben.
  • Ein n-ter Schreib-DMA-Controller 405-n kann skalierte Pixel HSn, welche von dem n-ten horizontalen Skalierer 445-n ausgegeben werden, zu einer Peripherieschaltung, beispielsweise dem Speichercontroller 250 und/oder der Anzeige 330 durch die Busarchitektur 203 ausgeben (Operation S230).
  • Während sie nicht darauf beschränkt ist, kann eine beispielhafte Ausführungsform ein oder mehrere Einheiten aufweisen, welche als computerlesbarer Code auf einem computerlesbaren Aufzeichnungsmedium ausgeführt sind. Das computerlesbare Aufzeichnungsmedium ist eine beliebige Datenspeichervorrichtung, welche Daten speichern kann, welche danach durch ein Computersystem gelesen werden können. Beispiel des computerlesbaren Aufzeichnungsmediums weisen einen Lesespeicher (ROM = Read-Only Memory = Lesespeicher), einen Direktzugriffsspeicher (RAM = Random-Access Memory = Direktzugriffsspeicher), CD-ROMs, Magnetbänder, Disketten und optische Datenspeichervorrichtungen auf. Das computerlesbare Aufzeichnungsmedium kann auch über netzwerkgekoppelte Computersysteme verteilt werden, so dass der computerlesbare Code in einer verteilten Art und Weise gespeichert und ausgeführt wird. Ebenso kann eine beispielhafte Ausführungsform als ein Computerprogramm geschrieben sein, welches über ein computerlesbares Übertragungsmedum wie beispielsweise eine Trägerwelle übertragen wird, und in allgemeinen Verwendungs- oder Spezialzweck-Digitalcomputern empfangen und implementiert wird, welche die Programme ausführen. Eine Skalierschaltung gemäß einer beispielhaften Ausführungsform und Vorrichtungen, welche dieselbe haben, können Bilder, welche eine unterschiedliche Skalierung haben, Bilder, welche eine unterschiedliche Auflösung haben, oder in der Größe veränderte Bilder aus einem einzelnen Bild in einer parallelen Art und Weise erzeugen. Demzufolge kann ein Leistungsverbrauch der Skalierschaltung und Vorrichtungen, welche den Skalierer aufweisen, verringert werden.
  • Obwohl einige beispielhafte Ausführungsform-Konzepte gezeigt und beschrieben wurden, wird durch Fachleute anerkannt werden, dass Änderungen in diesen beispielhaften Ausführungsformen getätigt werden können, ohne von den Prinzipien und dem Gedanken des allgemeinen erfinderischen Konzepts abzuweichen, dessen Umfang in den beigefügten Ansprüchen und deren Äquivalenten definiert ist.
  • ZITATE ENTHALTEN IN DER BESCHREIBUNG
  • Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
  • Zitierte Patentliteratur
    • KR 10-2015-0021800 [0001]

Claims (25)

  1. Skalierschaltung (240, 240A), die Folgendes aufweist: einen ersten Skalierer (440-1), welcher konfiguriert ist, um eine erste horizontale Skalieroperation nach einer ersten vertikalen Skalieroperation durchzuführen; einen zweiten Skalierer (440-2), welcher konfiguriert ist, um eine zweite horizontale Skalieroperation nach einer zweiten vertikalen Skalieroperation durchzuführen; und einen Zeilenspeicher (430), welcher durch den ersten Skalierer (440-1) und den zweiten Skalierer (440-2) gemeinsam verwendet wird, wobei jeder des ersten Skalierers (440-1) und des zweiten Skalierers (440-2) jedes eines ersten Bildes und eines zweiten Bildes, welche jeweils unterschiedliche Auflösungen haben, aus einem einzelnen Bild unter Verwendung des Zeilenspeichers (430) erzeugt.
  2. Skalierschaltung (240, 240A) nach Anspruch 1, weiterhin aufweisend einen Zeilenspeichercontroller (420), welcher konfiguriert ist, um Positionsinformationen über jeden von Pixeln, welche in dem einzelnen Bild enthalten sind, zu dem ersten Skalierer (440-1) und dem zweiten Skalierer (440-2) zu übertragen.
  3. Skalierschaltung (240, 240A) nach Anspruch 2, wobei der erste Skalierer (440-1) konfiguriert ist, um erste Pixel, die auf das erste Bild bezogen sind, welches in dem Zeilenspeicher (430) zu speichern ist, unter den Pixeln unter Verwendung der Positionsinformationen über jeden der Pixel auszuwählen, und wobei der zweite Skalierer (440-2) konfiguriert ist, um zweite Pixel, die auf das zweite Bild bezogen sind, welches in dem Zeilenspeicher (430) zu speichern ist, unter den Pixeln unter Verwendung der Positionsinformationen über jeden der Pixel auszuwählen.
  4. Skalierschaltung (240, 240A) nach Anspruch 3, wobei der erste Skalierer (440-1) konfiguriert ist, um erste Lesezeitvorgaben für die ersten Pixel, welche in dem Zeilenspeicher (430) gespeichert sind, unter Verwendung der Positionsinformationen über jeden der Pixel zu bestimmen, und wobei der zweite Skalierer (440-2) konfiguriert ist, um zweite Lesezeitvorgaben für die zweiten Pixel, welche in dem Zeilenspeicher (430) gespeichert sind, unter Verwendung der Positionsinformationen über jeden der Pixel zu bestimmen.
  5. Skalierschaltung (240, 240A) nach Anspruch 4, wobei der erste Skalierer (440-1) konfiguriert ist, um den Zeilenspeichercontroller (420) zu steuern, um die ersten Pixel in dem Zeilenspeicher (430) zu speichern, und um die ersten Pixel, welche in dem Zeilenspeicher (430) gespeichert sind, gemäß den ersten Lesezeitvorgaben zu lesen, und wobei der zweite Skalierer (440-2) konfiguriert ist, um den Zeilenspeichercontroller (420) zu steuern, um die zweiten Pixel in dem Zeilenspeicher (430) zu speichern, und um die zweiten Pixel, welche in dem Zeilenspeicher (430) gespeichert sind, gemäß den zweiten Lesezeitvorgaben zu lesen.
  6. Skalierschaltung (240, 240A) nach Anspruch 5, wobei der erste Skalierer (440-1) Folgendes aufweist: einen ersten vertikalen Skalierer (441-1), welcher konfiguriert ist, um die ersten Pixel, welche von dem Zeilenspeichercontroller (420) übertragen werden, vertikal zu skalieren; und einen ersten horizontalen Skalierer (445-1), welcher konfiguriert ist, um Pixel, welche von dem ersten vertikalen Skalierer (441-1) ausgegeben werden, horizontal zu skalieren, um das erste Bild zu erzeugen, wobei der zweite Skalierer (440-2) Folgendes aufweist: einen zweiten vertikalen Skalierer (441-2), welcher konfiguriert ist, um die zweiten Pixel, welche von dem Zeilenspeichercontroller (420) übertragen werden, vertikal zu skalieren; und einen zweiten horizontalen Skalierer (444-2), welcher konfiguriert ist, um Pixel, welche von dem zweiten vertikalen Skalierer (441-2) ausgegeben werden, horizontal zu skalieren, um das zweite Bild zu erzeugen.
  7. Skalierschaltung (240, 240A) nach Anspruch 1, weiterhin aufweisend: einen ersten Nach-Skalierer (407-1), welcher konfiguriert ist, um das erste Bild, welches durch den ersten Skalierer (440-1) erzeugt wird, herabzuskalieren; und einen zweiten Nach-Skalierer (407-2), welcher konfiguriert ist, um das zweite Bild, welches durch den zweiten Skalierer (440-2) erzeugt wird, herabzuskalieren.
  8. Skalierschaltung (240, 240A) nach Anspruch 1, weiterhin aufweisend einen Zeilenspeichercontroller (420), welcher konfiguriert ist, um erste Pixel bezogen auf das erste Bild unter den Pixeln in dem Zeilenspeicher (430) zu speichern, und um die ersten Pixel, welche in dem Zeilenspeicher (430) gespeichert sind, gemäß einer Steuerung des ersten Skalierers (440-1) zu lesen, und um zweite Pixel bezogen auf das zweite Bild unter den Pixeln in dem Zeilenspeicher (430) zu speichern, und um die zweiten Pixel, welche in dem Zeilenspeicher (430) gespeichert sind, gemäß einer Steuerung des zweiten Skalierers (440-2) zu lesen, und.
  9. Skalierschaltung (240, 240A) nach Anspruch 8, wobei der erste Skalierer (440-1) Folgendes aufweist: einen ersten vertikalen Skalierer (441-1), welcher konfiguriert ist, um die ersten Pixel, welche von dem Zeilenspeichercontroller (420) übertragen werden, vertikal zu skalieren; und einen ersten horizontalen Skalierer (445-1), welcher konfiguriert ist, um Pixel, welche von dem ersten vertikalen Skalierer (441-1) ausgegeben werden, horizontal zu skalieren, um das erste Bild zu erzeugen, wobei der zweite Skalierer (440-2) Folgendes aufweist: einen zweiten vertikalen Skalierer (441-2), welcher konfiguriert ist, um die zweiten Pixel, welche von dem Zeilenspeichercontroller (420) übertragen, vertikal zu skalieren; und einen zweiten horizontalen Skalierer (445-2), welcher konfiguriert ist, um Pixel, welche von dem zweiten vertikalen Skalierer (441-2) ausgegeben werden, horizontal zu skalieren, um das zweite Bild zu erzeugen.
  10. Skalierschaltung (240, 240A) nach Anspruch 8, weiterhin aufweisend: einen FIFO-Controller (450); einen Zeilenpuffer (455), auf welchen durch den FIFO-Controller (450) oder den Zeilenspeichercontroller (420) zugegriffen werden kann; und einen Auswähler, welcher konfiguriert ist, um ein Eingabebild des FIFO-Controllers (450) oder ein Ausgabebild des FIFO-Controllers (450) als das einzelne Bild vozusehen.
  11. Skalierschaltung (240, 240A) nach Anspruch 10, wobei, wenn das erste Bild und das zweite Bild hochskalierte Bilder sind und das einzelne Bild das Ausgabebild des FIFO-Controllers (450) ist, jeder des ersten Skalierers (440-1) und des zweiten Skalierers (440-2) das erste Bild und das zweite Bild jeweils unter Verwendung des Zeilenspeichers (430) erzeugt, und wenn das erste Bild und das zweite Bild hochskalierte Bilder sind, und das einzelne Bild das Eingabebild des FIFO-Controllers (450) ist, jeder des ersten Skalierers (440-1) und des zweiten Skalierers (440-2) das erste Bild und das zweite Bild jeweils unter Verwendung des Zeilenspeichers (430) und des Zeilenpuffers (455) erzeugt.
  12. Anwendungsprozessor, der Folgendes aufweist: einen Bus (203); und eine Skalierschaltung (240, 240A), welche mit dem Bus (203) verbunden ist, wobei die Skalierschaltung (240, 240A) Folgendes aufweist: einen ersten Skalierer (440-1), welcher konfiguriert ist, um eine erste horizontale Skalieroperation nach einer ersten vertikalen Skalieroperation durchzuführen, einen zweiten Skalierer (440-2), welcher konfiguriert ist, um eine zweiten horizontale Skalieroperation nach einer zweiten vertikalen Skalieroperation durchzuführen, und einen Zeilenspeicher (430), welcher durch den ersten Skalierer (440-1) und den zweiten Skalierer (440-2) gemeinsam verwendet wird, wobei jeder des ersten Skalierers (440-1) und des zweiten Skalierers (440-2) ein erstes Bild und ein zweites Bild, welche jeweils unterschiedliche Auflösungen haben, aus einem einzelnen Bild jeweils unter Verwendung des Zeilenspeichers (430) erzeugt.
  13. Anwendungsprozessor nach Anspruch 12, weiterhin aufweisend einen Zeilenspeichercontroller (420), welcher konfiguriert ist, um Positionsinformationen über jeden von Pixeln, welche in dem einzelnen Bild enthalten sind, zu dem ersten Skalierer (440-1) und dem zweiten Skalierer (440-2) zu übertragen, wobei der erste Skalierer (440-1) konfiguriert ist, um erste Pixel, die auf das erste Bild bezogen sind, welches in dem Zeilenspeicher (430) zu speichern ist, unter den Pixeln unter Verwendung der Positionsinformationen über jeden der Pixel auszuwählen, und wobei der zweite Skalierer (440-2) konfiguriert ist, um zweite Pixel, die auf das zweite Bild bezogen sind, welches in dem Zeilenspeicher (430) zu speichern ist, unter den Pixeln unter Verwendung der Positionsinformationen über jeden der Pixel auszuwählen.
  14. Anwendungsprozessor nach Anspruch 13, wobei der erste Skalierer (440-1) konfiguriert ist, um erste Lesezeitvorgaben für die ersten Pixel, welche in dem Zeilenspeicher (430) gespeichert sind, unter Verwendung der Positionsinformationen über jeden der Pixel zu bestimmen, wobei der zweite Skalierer (440-2) konfiguriert ist, um zweite Lesezeitvorgaben für die zweiten Pixel, welche in dem Zeilenspeicher (430) gespeichert sind, unter Verwendung der Positionsinformationen über jeden der Pixel zu bestimmen, wobei der erste Skalierer (440-1) konfiguriert ist, um den Zeilenspeichercontroller (420) zu steuern, um die ersten Pixel in dem Zeilenspeicher (430) zu speichern und um die ersten Pixel, welche in dem Zeilenspeicher (430) gespeichert sind, gemäß den ersten Lesezeitvorgaben zu lesen, und wobei der zweite Skalierer (440-2) konfiguriert ist, um den Zeilenspeichercontroller (420) zu steuern, um die zweiten Pixel in dem Zeilenspeicher (430) zu speichern und um die zweiten Pixel, welche in dem Zeilenspeicher (430) gespeichert sind, gemäß den zweiten Lesezeitvorgaben zu lesen, und.
  15. Anwendungsprozessor nach Anspruch 14, wobei der erste Skalierer Folgendes aufweist: einen ersten vertikalen Skalierer (441-1), welcher konfiguriert ist, um die ersten Pixel, welche von dem Zeilenspeichercontroller (420) übertragen werden, vertikal zu skalieren; und einen ersten horizontalen Skalierer (445-1), welcher konfiguriert ist, um Pixel, welche von dem ersten vertikalen Skalierer (441-1) ausgegeben werden, horizontal zu skalieren, um das erste Bild zu erzeugen, wobei der zweite Skalierer (440-2) Folgendes aufweist: einen zweiten vertikalen Skalierer (441-2), welcher konfiguriert ist, um die zweiten Pixel, welche von dem Zeilenspeichercontroller (420) übertragen, vertikal zu skalieren; und einen zweiten horizontalen Skalierer (445-2), welcher konfiguriert ist, um Pixel, welche von dem zweiten vertikalen Skalierer (441-2) ausgegeben werden, horizontal zu skalieren, um das zweite Bild zu erzeugen.
  16. Anwendungsprozessor nach Anspruch 12, weiterhin aufweisend einen Zeilenspeichercontroller (420), welcher konfiguriert ist, um erste Pixel bezogen auf das erste Bild unter den Pixeln in dem Zeilenspeicher (430) zu speichern, und die ersten Pixel, welche in dem Zeilenspeicher (430) gespeichert sind, gemäß einer Steuerung des ersten Skalierers (440-1) zu lesen, und um zweite Pixel bezogen auf das zweiten Bild unter den Pixeln in dem Zeilenspeicher (430) zu speichern und die zweiten Pixel, welche in dem Zeilenspeicher (430) gespeichert sind, gemäß einer Steuerung des zweiten Skalierers (440-2) zu lesen.
  17. Mobile Computervorrichtung, die Folgendes aufweist: einen Bildsensor (300); einen externen Speicher; und einen Antwendungsprozessor, welcher mit dem Bildsensor (300) und dem externen Speicher vebunden ist, wobei der Anwendungsprozessor Folgendes aufweist: einen Bus (203); und eine Skalierschaltung (240, 240A), welche mit dem Bus (203) verbunden ist, wobei die Skalierschaltung (240, 240A) Folgendes aufweist: einen ersten Skalierer (440-1), welcher konfiguriert ist, um eine erste horizontale Skalieroperation nach einer ersten vertikalen Skalieroperation durchzuführen, einen zweiten Skalierer (440-2), welcher konfiguriert ist, um eine zweiten horizontale Skalieroperation nach einer zweiten vertikalen Skalieroperation durchzuführen, und einen Zeilenspeicher (430), welcher durch den ersten Skalierer (440-1) und den zweiten Skalierer (440-2) gemeinsam verwendet wird, wobei jeder des ersten Skalierers (440-1) und des zweiten Skalierers (440-2) ein erstes Bild und ein zweites Bild, welche jeweils unterschiedliche Auflösungen haben, aus einem einzelnen Bild jeweils unter Verwendung des Zeilenspeichers (430) erzeugt.
  18. Mobile Computervorrichtung nach Anspruch 17, weiterhin aufweisend einen Zeilenspeichercontroller (420), welcher konfiguriert ist, um Positionsinformationen über jeden von Pixeln, welche in dem einzelnen Bild enthalten sind, zu dem ersten Skalierer (440-1) und dem zweiten Skalierer (440-2) zu übertragen, wobei der erste Skalierer (440-1) konfiguriert ist, um erste Pixel, die auf das erste Bild bezogen sind, welches in dem Zeilenspeicher (430) zu speichern ist, unter den Pixeln unter Verwendung der Positionsinformationen über jeden der Pixel auszuwählen, und wobei der zweite Skalierer (440-2) konfiguriert ist, um zweite Pixel, die auf das zweite Bild bezogen sind, welches in dem Zeilenspeicher (430) zu speichern ist, unter den Pixeln unter Verwendung der Positionsinformationen über jeden der Pixel auszuwählen.
  19. Mobile Computervorrichtung nach Anspruch 17, weiterhin aufweisend einen Zeilenspeichercontroller (420), welcher konfiguriert ist, um erste Pixel bezogen auf das erste Bild unter den Pixeln in dem Zeilenspeicher (430) zu speichern, und die ersten Pixel, welche in dem Zeilenspeicher (430) gespeichert sind, gemäß einer Steuerung des ersten Skalierers (440-1) zu lesen, und um zweite Pixel bezogen auf das zweiten Bild unter den Pixeln in dem Zeilenspeicher (430) zu speichern und die zweiten Pixel, welche in dem Zeilenspeicher (430) gespeichert sind, gemäß einer Steuerung des zweiten Skalierers (440-2) zu lesen.
  20. Mobile Computervorrichtung nach Anspruch 19, wobei der erste Skalierer (440-1) Folgendes aufweist: einen ersten vertikalen Skalierer (441-1), welcher konfiguriert ist, um die ersten Pixel, welche von dem Zeilenspeichercontroller (420) übertragen werden, vertikal zu skalieren; und einen ersten horizontalen Skalierer (445-1), welcher konfiguriert ist, um Pixel, welche von dem ersten vertikalen Skalierer (441-1) ausgegeben werden, horizontal zu skalieren, um das erste Bild zu erzeugen, wobei der zweite Skalierer (440-2) Folgendes aufweist: einen zweiten vertikalen Skalierer (441-2), welcher konfiguriert ist, um die zweiten Pixel, welche von dem Zeilenspeichercontroller (420) übertragen, vertikal zu skalieren; und einen zweiten horizontalen Skalierer (445-2), welcher konfiguriert ist, um Pixel, welche von dem zweiten vertikalen Skalierer (441-2) ausgegeben werden, horizontal zu skalieren, um das zweite Bild zu erzeugen.
  21. Skalierschaltung (240, 240A), die Folgendes aufweist: einen Zeilenspeicher (430), welcher konfiguriert ist, um ein einzelnes Bild zu speichern; einen ersten Skalierer (440-1), welcher konfiguriert ist, um das einzelne Bild aus dem Zeilenspeicher (430) zu lesen und um ein erstes Bild durch ein Durchführen einer ersten horizontalen Skalieroperation und einer ersten vertikalen Skalieroperation auf dem einzelnen Bild zu erzeugen; und einen zweiten Skalierer (440-2), welcher konfiguriert ist, um das einzelne Bild aus dem Zeilenspeicher (430) zu lesen und um ein zweites Bild durch ein Durchführen einer zweiten horizontalen Skalieroperation und einer zweiten vertikalen Skalieroperation auf dem einzelnen Bild zu erzeugen, wobei das erste Bild und das zweite Bild unterschiedliche Auflösungen von dem einzelnen Bild haben.
  22. Skalierschaltung (240, 240A) nach Anspruch 21, weiterhin aufweisend einen Zeilenspeichercontroller (420), welcher konfiguriert ist, um Positionsinformationen über Pixel, welche in dem einzelnen Bild enthalten sind, zu dem ersten Skalierer (440-1) und dem zweiten Skalierer (440-2) zu übertragen.
  23. Skalierschaltung (240, 240A) nach Anspruch 22, wobei der erste Skalierer (440-1) konfiguriert ist, um erste Pixel für das erste Bild, welches in dem Zeilenspeicher (430) zu speichern ist, unter den Pixeln unter Verwendung der Positionsinformationen auszuwählen, und wobei der zweite Skalierer (440-2) konfiguriert ist, um zweite Pixel für das zweite Bild, welches in dem Zeilenspeicher (430) zu speichern ist, unter den Pixeln unter Verwendung der Positionsinformationen auszuwählen.
  24. Skalierschaltung (240, 240A) nach Anspruch 23, wobei der erste Skalierer (440-1) konfiguriert ist, um erste Lesezeitvorgaben für die ersten Pixel, welche in dem Zeilenspeicher (430) gespeichert sind, unter Verwendung der Positionsinformationen zu bestimmen, und wobei der zweite Skalierer (440-2) konfiguriert ist, um zweite Lesezeitvorgaben für die zweiten Pixel, welche in dem Zeilenspeicher (430) gespeichert sind, unter Verwendung der Positionsinformationen zu bestimmen,
  25. Skalierschaltung (240, 240A) nach Anspruch 24, wobei der erste Skalierer (440-1) konfiguriert ist, um den Zeilenspeichercontroller (420) zu steuern, um die ersten Pixel in dem Zeilenspeicher (430) zu speichern, und um die ersten Pixel, welche in dem Zeilenspeicher (430) gespeichert sind, gemäß den ersten Lesezeitvorgaben zu lesen, und wobei der zweite Skalierer (440-2) konfiguriert ist, um den Zeilenspeichercontroller (420) zu steuern, um die zweiten Pixel in dem Zeilenspeicher (430) zu speichern, und um die zweiten Pixel, welche in dem Zeilenspeicher (430) gespeichert sind, gemäß den zweiten Lesezeitvorgaben zu lesen.
DE102016100469.3A 2015-02-12 2016-01-13 Skalierschaltung zum Erzeugen von Bildern verschiedener Auflösung aus einem einzelnen Bild und Vorrichtungen mit derselben Pending DE102016100469A1 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2015-0021800 2015-02-12
KR1020150021800A KR102317789B1 (ko) 2015-02-12 2015-02-12 하나의 이미지로부터 다양한 해상도를 갖는 이미지들을 생성할 수 있는 스케일러 회로와 이를 포함하는 장치들

Publications (1)

Publication Number Publication Date
DE102016100469A1 true DE102016100469A1 (de) 2016-08-18

Family

ID=56551793

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102016100469.3A Pending DE102016100469A1 (de) 2015-02-12 2016-01-13 Skalierschaltung zum Erzeugen von Bildern verschiedener Auflösung aus einem einzelnen Bild und Vorrichtungen mit derselben

Country Status (5)

Country Link
US (1) US9811873B2 (de)
KR (1) KR102317789B1 (de)
CN (1) CN105898157B (de)
DE (1) DE102016100469A1 (de)
TW (1) TWI707303B (de)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102317789B1 (ko) * 2015-02-12 2021-10-26 삼성전자주식회사 하나의 이미지로부터 다양한 해상도를 갖는 이미지들을 생성할 수 있는 스케일러 회로와 이를 포함하는 장치들
GB2541742B (en) * 2015-08-28 2019-03-20 Advanced Risc Mach Ltd Method of and apparatus for scaling data arrays
US10755380B2 (en) * 2015-11-11 2020-08-25 Texas Instruments Incorporated Down scaling images in a computer vision system
CN107249107B (zh) * 2017-05-03 2020-03-27 西安诺瓦星云科技股份有限公司 视频控制器和图像处理方法及装置
US11609868B1 (en) * 2020-12-31 2023-03-21 Waymo Llc Control calibration timing to avoid memory write blackout period
US20230196497A1 (en) * 2021-12-20 2023-06-22 Texas Instruments Incorporated Fault detection in a real-time image pipeline
TWI822482B (zh) * 2022-11-23 2023-11-11 大陸商北京集創北方科技股份有限公司 任意倍率圖像放大模塊、顯示驅動晶片、顯示裝置以及資訊處理裝置

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20150021800A (ko) 2013-08-21 2015-03-03 삼성전자주식회사 전자 장치 및 영상 표시 방법

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100657145B1 (ko) * 2005-02-24 2006-12-13 매그나칩 반도체 유한회사 스케일러를 구비한 이미지센서 및 이미지센서의 이미지 스케일링 방법
TWI312633B (en) * 2005-06-02 2009-07-21 Ind Tech Res Inst A composite method and apparatus for scaling digital image
US7941001B1 (en) 2005-12-05 2011-05-10 Marvell International Ltd. Multi-purpose scaler
JP2007193397A (ja) 2006-01-17 2007-08-02 Sharp Corp スケーラとエッジ強調の画像処理方法及び装置
US8264610B2 (en) 2006-04-18 2012-09-11 Marvell World Trade Ltd. Shared memory multi video channel display apparatus and methods
TWI320158B (en) * 2006-09-25 2010-02-01 Image scaling circuit and method thereof
KR20080076053A (ko) 2007-02-14 2008-08-20 엘지전자 주식회사 Ｏｓｄ 크기 변환 장치
CN100589123C (zh) * 2007-04-23 2010-02-10 北京中星微电子有限公司 一种静止图像缩放装置及其方法
TWI397899B (zh) * 2007-04-30 2013-06-01 Mstar Semiconductor Inc 多視窗顯示控制器及相關方法
KR20090054836A (ko) * 2007-11-27 2009-06-01 삼성전자주식회사 디스플레이 장치 및 그 제어방법
US8773469B2 (en) 2008-04-09 2014-07-08 Imagine Communications Corp. Video multiviewer system with serial digital interface and related methods
KR101416272B1 (ko) * 2008-11-05 2014-07-07 삼성전자 주식회사 디스플레이장치 및 그 제어방법
TWI382755B (zh) 2009-06-11 2013-01-11 Novatek Microelectronics Corp 影像處理電路及其方法
KR20110048794A (ko) 2009-11-03 2011-05-12 삼성전자주식회사 이미지 프로세서 및 이를 포함하는 전자 장치
TWI417809B (zh) * 2010-05-14 2013-12-01 Univ Nat Cheng Kung 一種顯示器之影片播放系統
US9123278B2 (en) * 2012-02-24 2015-09-01 Apple Inc. Performing inline chroma downsampling with reduced power consumption
US8687922B2 (en) 2012-02-24 2014-04-01 Apple Inc. Parallel scaler processing
KR20140012323A (ko) * 2012-07-19 2014-02-03 삼성전자주식회사 영상표시장치, 영상표시방법 및 컴퓨터 판독가능 기록매체
KR102028696B1 (ko) * 2012-10-04 2019-10-07 삼성전자주식회사 고 해상도 컨텐츠를 처리하는 컨텐츠 처리 장치 및 그 방법
KR20140110428A (ko) * 2013-03-07 2014-09-17 삼성전자주식회사 원본 이미지를 이용하여 스케일된 이미지들을 동시에 생성할 수 있는 이미지 처리 방법과 상기 방법을 수행하는 장치들
KR102248789B1 (ko) * 2014-10-07 2021-05-06 삼성전자 주식회사 이미지 해상도에 따라 리소스를 공유할 수 있는 애플리케이션 프로세서와 이를 포함하는 장치들
KR102317789B1 (ko) * 2015-02-12 2021-10-26 삼성전자주식회사 하나의 이미지로부터 다양한 해상도를 갖는 이미지들을 생성할 수 있는 스케일러 회로와 이를 포함하는 장치들

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20150021800A (ko) 2013-08-21 2015-03-03 삼성전자주식회사 전자 장치 및 영상 표시 방법

Also Published As

Publication number Publication date
KR102317789B1 (ko) 2021-10-26
KR20160099393A (ko) 2016-08-22
TW201636950A (zh) 2016-10-16
CN105898157A (zh) 2016-08-24
TWI707303B (zh) 2020-10-11
US20160239941A1 (en) 2016-08-18
CN105898157B (zh) 2020-06-12
US9811873B2 (en) 2017-11-07

Similar Documents

Publication Publication Date Title
DE102016100469A1 (de) Skalierschaltung zum Erzeugen von Bildern verschiedener Auflösung aus einem einzelnen Bild und Vorrichtungen mit derselben
US7889202B2 (en) Transparent multi-buffering in multi-GPU graphics subsystem
US20110084979A1 (en) Integrated electronic paper display controller
DE102016211642A1 (de) Patch-speichersystem
EP2600337A2 (de) Inline-Bilddrehung
DE112014000938T5 (de) Verfahren und Vorrichtung zur Stromeinsparung in einer Anzeige-Pipeline durch Herunterfahren des inaktiven Komponenten
DE102014102246A1 (de) Integrierte Schaltung zum Berechnen einer Zieleintragsadresse eines Puffer-Deskriptors basierend auf einem Datenblockabstand, Verfahren zum Betreiben desselben und System mit demselben
US9965825B2 (en) Image processing circuit and methods for processing image on-the-fly and devices including the same
US9858635B2 (en) Application processor sharing resource based on image resolution and devices including same
US11710213B2 (en) Application processor including reconfigurable scaler and devices including the processor
DE102019119746A1 (de) Bildsignalprozessor, Verfahren zum Betreiben des Bildsignalprozessors und Anwendungsprozessor mit dem Bildsignalprozessor
DE102014102560A1 (de) Verfahren zum simultanen Erzeugen von skalierten Bildern unter Verwendung eines Originalbildes und das Verfahren verwendende Vorrichtungen
DE112011100221T5 (de) Benutzerschnittstelleneinheit zum Abrufen nur aktiver Bereiche eines Rahmens
DE102022121767A1 (de) In-memory-assoziativverarbeitung für vektoren
DE102014102244A1 (de) Verfahren zum Drehen eines Originalbilds unter Verwendung von Selbstlernen sowie Vorrichtungen, die das Verfahren durchführen
US9251557B2 (en) System, method, and computer program product for recovering from a memory underflow condition associated with generating video signals
CN116166185A (zh) 缓存方法、图像传输方法、电子设备及存储介质
DE112016004883T5 (de) Schnelles Einfärben einer Berührungsanzeige
DE102013112627A1 (de) Bildverarbeitungs-Verfahren und -Vorrichtung zum Verbessern der Bildqualität unter Verwendung verschiedener Koeffizienten gemäß Bereichen
TWI426499B (zh) 儲存及存取像素資料於圖形顯示裝置之系統及方法
CN104657937A (zh) 一种基于edma的图像放大的方法及装置
US9064204B1 (en) Flexible image processing apparatus and method
US10102607B2 (en) Method for chaining media processing
DE102020104815A1 (de) Starten von Firmware über Erweiterungsblockspeichergeräte
US20090094420A1 (en) Data access method and memory using the same

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication