CN105070753A - 一种纵向双向耐压功率半导体晶体管及其制备方法 - Google Patents

一种纵向双向耐压功率半导体晶体管及其制备方法 Download PDF

Info

Publication number
CN105070753A
CN105070753A CN201510429008.4A CN201510429008A CN105070753A CN 105070753 A CN105070753 A CN 105070753A CN 201510429008 A CN201510429008 A CN 201510429008A CN 105070753 A CN105070753 A CN 105070753A
Authority
CN
China
Prior art keywords
type
hole
stepped groove
layer
tagma
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201510429008.4A
Other languages
English (en)
Other versions
CN105070753B (zh
Inventor
祝靖
孙轶
杨卓
孙伟锋
陆生礼
时龙兴
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Southeast University
Original Assignee
Southeast University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Southeast University filed Critical Southeast University
Priority to CN201510429008.4A priority Critical patent/CN105070753B/zh
Publication of CN105070753A publication Critical patent/CN105070753A/zh
Application granted granted Critical
Publication of CN105070753B publication Critical patent/CN105070753B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7827—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42364—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
    • H01L29/42376—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out characterised by the length or the sectional shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66666—Vertical transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

一种纵向双向耐压功率半导体晶体管及其制备方法，其特征在于，包括：N型漏极，其上设有N型外延层，N型外延层上设有第一P型体区，第一P型体区上设有N型缓冲层，N型缓冲层上设有重掺杂N型源极，在重掺杂N型源极表面连接有源极金属层，在N型外延层，第一P型体区，N型缓冲层及重掺杂N型源极内设有阶梯状沟槽，阶梯状沟槽第二部分位于阶梯状沟槽第一部分上方，在阶梯状沟槽第一部分的内表面设有栅氧化层，在栅氧化层内填充多晶硅并形成多晶硅栅极，在阶梯状沟槽第二部分内填充有第一氧化层，在N型缓冲层内设有第二P型体区。本发明结构制备方法保留传统沟槽金属氧化物半导体型场效应晶体管制备方法，容易实现，成本较低。

Description

一种纵向双向耐压功率半导体晶体管及其制备方法
技术领域
本发明主要涉及功率半导体器件技术领域，具体涉及一种纵向双向耐压功率半导体晶体管及其制备方法，特别适用于智能手机、笔记本电脑、数码相机等电子产品中锂电池的充电及其保护电路。
背景技术
目前，可充电锂电池由于其较小的芯片面积、高的能量密度等独特优势受到了诸如移动智能手机、数码相机等小体积便携式电子设备的青睐。可充电锂电池有充电与放电两种工作方式，这两种工作方式下电流的流向相反。为了防止锂电池过充电或过放电而导致的锂电池过热、寿命缩短报废，通常锂电池保护电路中采取一种双向开关预设对比电压来避免锂电池的过充电与过放电。而由于充电与放电工作方式下电流流向相反，因此，双向开关在关断时需要在正向与反向上承受锂电池电源的电压值。金属氧化物半导体型场效应晶体管(MetalOxideSemiconductorFieldTransistor,MOSFET)可以作为集成电路中的开关晶体管，对于N型MOSFET，当MOSFET的栅极加高电位，漏极加高电位，源极加低电位时，MOSFET导通，当MOSFET的栅极加低电位时，MOSFET关断，承受一定的电压，从而实现开关作用。然而由于MOSFET自身的耐压机制，单个MOSFET仅能实现单向开关功能。因此，锂电池保护电路中采用两个MOSFET管共漏反向并联构成双向开关，从而实现锂电池的正向充电、反向放电以及防止其过充电、过放电的功能。但是，两个MOSFET管共漏反向并联构成双向开关会导致双向开关的导通电阻较大，增大了锂电池芯片的面积，影响锂电池芯片在便携式电子设备中的使用。
由于电子产品市场正在向更小体积的趋势发展，其内部所用的芯片面积需要相应缩小，同时，其导通电阻也需要减小。为了进一步减小手机中锂电池电路芯片面积与成本，并降低其导通电阻，目前对锂电池保护电路中的双向开关研究的一个重要方面就是对双向开关的导通压降的优化提升。
发明内容
本发明针对上述方面，提出了一种具有反向耐压特性的纵向双向耐压功率半导体晶体管及其制备方法。
本发明提供如下结构技术方案：
一种纵向双向耐压功率半导体晶体管，其特征在于，包括：N型漏极，在N型漏极上设有N型外延层，在N型外延层上方设有第一P型体区，在第一P型体区上方设有N型缓冲层，在N型缓冲层上方设有重掺杂N型源极，在重掺杂N型源极表面连接有源极金属层，在N型外延层，第一P型体区，N型缓冲层以及重掺杂N型源极内设有阶梯状沟槽，所述阶梯状沟槽由第一部分与第二部分构成，阶梯状沟槽第二部分位于阶梯状沟槽第一部分上方且阶梯状沟槽第二部分比阶梯状沟槽第一部分宽，阶梯状沟槽第二部分始于重掺杂N型源极的表面、延伸并止于N型缓冲层内，阶梯状沟槽第一部分始于阶梯状沟槽第二部分的下端、延伸并止于N型外延层内，在阶梯状沟槽第一部分的内表面设有栅氧化层，在栅氧化层内填充多晶硅并形成多晶硅栅极，在阶梯状沟槽第二部分内填充有第一氧化层。
在N型缓冲层内设有第二P型体区且第二P型体区环绕并覆盖在阶梯状沟槽第一部分与阶梯状沟槽第二部分的交界，所述第二P型体区包裹了多晶硅栅极与第一氧化层的交界面。
多晶硅栅极顶部呈外凸弧形状，外凸弧形状的多晶硅栅极顶部外凸伸进第一氧化层内。
多晶硅栅极外凸弧形状顶部外侧的第一氧化层的厚度大于栅氧化层的厚度。
本发明提供如下方法技术方案：
第一步：首先选取N型硅材料作为衬底并外延生长N型外延层；
第二步：接下来制作纵向金属氧化物半导体型场效应晶体管，先利用一块掩膜板在N型外延层上刻蚀出沟槽；
第三步：接下来在沟槽表面生长栅氧化层，再淀积多晶硅，随后刻蚀多晶硅的上部，形成一个由栅氧化层的上半部围合而成的孔，孔的深度介于0.1～30μm之间；
第四步：接着对孔进行场氧氧化，在孔的侧壁以及孔的底部形成一层氧化层且孔的底部的形状呈现为一个上凹的弧形，并使孔的上凹的弧形底部与顶部呈外凸弧形状的多晶硅栅极顶部相吻合，其中，场氧氧化的温度介于900～1200℃之间，场氧氧化的时间介于1～500min之间；
第五步：随后通过普注的形式利用低能离子注入方式掺杂氟化硼并退火形成第二P型体区，其中，注入能量介于10～100keV之间，注入剂量介于1e11～1e15cm-2之间；
第六步：接着通过普注的形式利用高能离子注入方式掺杂硼并退火形成第一P型体区，其中，注入能量介于100keV～2MeV之间，注入剂量介于1e9～1e15cm-2之间；
第七步：再通过普注的形式注入砷离子并激活，在外延层顶部形成重掺杂N型源极，并使第一P型体区与重掺杂N型源极之间的外延层成为N型缓冲层，其中，注入能量介于10～180keV之间，注入剂量介于1e12～1e18cm-2之间；
第八步：随后再淀积氧化层形成第一氧化层，氧化回流后，淀积铝制作源极金属层，最后制作N型漏极。
本发明提供如下方法技术方案：
第一步：首先选取N型硅材料作为衬底并外延生长N型外延层；
第二步：接下来制作纵向金属氧化物半导体型场效应晶体管，先利用一块掩膜板在N型外延层上刻蚀出沟槽；
第三步：接下来在沟槽表面生长栅氧化层，再淀积多晶硅，随后刻蚀多晶硅的上部，形成一个由栅氧化层的上半部围合而成的孔，孔的深度介于0.1～30μm之间；
第四步：接着对孔进行场氧氧化，在孔的侧壁以及孔的底部形成一层氧化层且孔的底部的形状呈现为一个上凹的弧形，并使孔的上凹的弧形底部与顶部呈外凸弧形状的多晶硅栅极顶部相吻合，其中，场氧氧化的温度介于900～1200℃之间，场氧氧化的时间介于1～500min之间；
第五步：随后通过普注的形式利用低能离子注入方式掺杂氟化硼并退火形成第二P型体区，其中，注入能量介于10～100keV之间，注入剂量介于1e11～1e15cm-2之间；
第六步：接着通过普注的形式注入硼离子并退火形成第一P型体区，其中，注入能量介于10～900keV，注入剂量介于1e10～1e16cm-2之间；
第七步：再通过普注的形式注入磷离子并退火形成N型缓冲层，其中，注入能量介于10～900keV，注入剂量介于1e11～1e16cm-2之间；
第八步：接着通过普注的形式注入砷离子并激活形成重掺杂N型源极，其中，注入能量介于10～180keV，注入剂量介于1e12～1e18cm-2之间；
第九步：随后再淀积氧化层形成第一氧化层，氧化回流后，淀积铝制作源极金属层，最后制作N型漏极。
与现有技术相比，本发明具有如下优点：
1、本发明器件由于在第一P型体区与重掺杂N型源极之间引入了N型缓冲层，因此可以通过第一P型体区与N型缓冲层承受反向耐压，使器件具有反向耐压特性。
2、本发明器件在制备形成多晶硅栅极时，进行场氧氧化，使得多晶硅栅极顶部呈外凸弧形状，外凸弧形状的多晶硅栅极顶部外凸伸进第一氧化层内，进而使多晶硅栅极外凸弧形状顶部外侧的第一氧化层的厚度大于栅氧化层的厚度。本发明器件反向耐压时，由于多晶硅栅极外凸弧形状顶部外侧的第一氧化层的厚度大于栅氧化层的厚度，减弱了多晶硅栅极顶部曲率对电场的影响，使得N型缓冲层内多晶硅栅极顶部两侧的电场强度得以显著减小，从而大大提高了器件的反向耐压，极大提升了器件的反向耐压性能。
3、本发明器件反向耐压时，由于在N型缓冲层内设有第二P型体区，第二P型体区环绕并覆盖在阶梯状沟槽第一部分与第二部分交界处且第二P型体区包裹了多晶硅栅极与第一氧化层的交界面，从而进一步减弱了多晶硅栅极顶部曲率对电场的影响，此外，第二P型体区在反向耐压时与N型缓冲层起到辅助耗尽的作用，使得N型缓冲层内多晶硅栅极顶部两侧的电场强度大大减小，器件具有与正向耐压相当的反向耐压，同时具备良好正向耐压与反向耐压特性。
4、由于本发明器件同时具备正向耐压与反向耐压特性，因此该器件可以代替由两个传统的沟槽金属氧化物半导体型场效应晶体共漏反向并联构成的双向开关，在具备相同电流能力时，可以显著减小芯片面积。
5、本发明器件结构设计工艺保留了传统沟槽金属氧化物半导体型场效应晶体管结构的设计工艺，具有良好的兼容性，不增加额外的实现难度。
附图说明
图1所示为传统的沟槽金属氧化物半导体型场效应晶体管的器件剖面结构图。
图2所示为本发明提出的新型纵向双向耐压功率半导体晶体管的器件剖面结构图。
图3所示为本发明提出的新型纵向双向耐压功率半导体晶体管的器件剖面结构局部放大图，图中箭头所示宽度为多晶硅栅极周边以外的第一氧化层的那一部分的氧化层厚度。
图4所示为本发明新型纵向双向耐压功率半导体晶体管结构在正向耐压时的电势分布图。
图5所示为本发明新型纵向双向耐压功率半导体晶体管结构在反向耐压时的电势分布图。
图6所示为本发明新型纵向双向耐压功率半导体晶体管结构正向耐压时的击穿电压特性曲线图。
图7所示为本发明新型纵向双向耐压功率半导体晶体管结构反向耐压时的击穿电压特性曲线图。
图8所示为相同正向耐压条件下本发明新型纵向双向耐压功率半导体晶体管结构与传统的沟槽金属氧化物半导体型场效应晶体管结构正向导通时的I-V特性曲线对比图。
图9～图16所示为本发明新型纵向双向耐压功率半导体晶体管结构的制备方法(一)的工艺流程图。
图17～图25所示为本发明新型纵向双向耐压功率半导体晶体管结构的制备方法(二)的工艺流程图。
具体实施方式
本发明所述器件结构将沟槽深度加深，加深沟槽中多晶硅栅极的刻蚀深度，同时，在第一P型体区与重掺杂N型源极之间引入了一层N型缓冲层，从而通过第一P型体区与N型缓冲层承受反向耐压。此外，在反向耐压时，该结构通过使顶部呈外凸弧形状的多晶硅栅极外凸弧形状顶部外侧的第一氧化层的厚度大于栅氧化层的厚度，同时，通过在N型缓冲层内设有第二P型体区，且第二P型体区环绕并覆盖在阶梯状沟槽第一部分与阶梯状沟槽第二部分交界处，此外，第二P型体区包裹了多晶硅栅极与第一氧化层的交界面。两方面综合作用，大大减小了N型缓冲层内多晶硅栅极顶部两侧的电场强度，从而显著提高了器件的耐压，使器件具有与正向耐压大小相当的反向耐压大小，同时具备正向与反向耐压特性。所述器件制备方法兼容了传统沟槽金属氧化物半导体型场效应晶体管的制备方法，实现容易。
实施例1
下面结合图2，对本发明做详细说明，一种纵向双向耐压功率半导体晶体管，其特征在于，包括：N型漏极1，在N型漏极1上设有N型外延层2，在N型外延层2上方设有第一P型体区4，在第一P型体区4上方设有N型缓冲层5，在N型缓冲层5上方设有重掺杂N型源极7，在重掺杂N型源极7表面连接有源极金属层8，在N型外延层2，第一P型体区4，N型缓冲层5以及重掺杂N型源极7内设有阶梯状沟槽，所述阶梯状沟槽由第一部分与第二部分构成，阶梯状沟槽第二部分位于阶梯状沟槽第一部分上方且阶梯状沟槽第二部分比阶梯状沟槽第一部分宽，阶梯状沟槽第二部分始于重掺杂N型源极7的表面、延伸并止于N型缓冲层5内，阶梯状沟槽第一部分始于阶梯状沟槽第二部分的下端、延伸并止于N型外延层2内，在阶梯状沟槽第一部分的内表面设有栅氧化层3，在栅氧化层3内填充多晶硅并形成多晶硅栅极9，在阶梯状沟槽第二部分内填充有第一氧化层10。在N型缓冲层5内设有第二P型体区6且第二P型体区6环绕并覆盖在阶梯状沟槽第一部分与阶梯状沟槽第二部分的交界，所述第二P型体区包裹了多晶硅栅极9与第一氧化层10的交界面。多晶硅栅极9顶部呈外凸弧形状，外凸弧形状的多晶硅栅极9顶部外凸伸进第一氧化层10内。多晶硅栅极9外凸弧形状顶部外侧的第一氧化层10的厚度大于栅氧化层3的厚度。
实施例2
下面结合图9～图16，对本发明做详细说明，一种纵向双向耐压功率半导体晶体管的制备方法，包括：
第一步：首先选取N型硅材料作为衬底并外延生长N型外延层2；
第二步：接下来制作纵向金属氧化物半导体型场效应晶体管，先利用一块掩膜板在N型外延层2上刻蚀出沟槽；
第三步：接下来在沟槽表面生长栅氧化层3，再淀积多晶硅，随后刻蚀多晶硅的上部，形成一个由栅氧化层3的上半部围合而成的孔，孔的深度介于0.1～30μm之间；
第四步：接着对孔进行场氧氧化，在孔的侧壁以及孔的底部形成一层氧化层且孔的底部的形状呈现为一个上凹的弧形，并使孔的上凹的弧形底部与顶部呈外凸弧形状的多晶硅栅极9顶部相吻合，其中，场氧氧化的温度介于900～1200℃之间，场氧氧化的时间介于1～500min之间；
第五步：随后通过普注的形式利用低能离子注入方式掺杂氟化硼并退火形成第二P型体区6，其中，注入能量介于10～100keV之间，注入剂量介于1e11～1e15cm-2之间；
第六步：接着通过普注的形式利用高能离子注入方式掺杂硼并退火形成第一P型体区4，其中，注入能量介于100keV～2MeV之间，注入剂量介于1e9～1e15cm-2之间；
第七步：再通过普注的形式注入砷离子并激活，在外延层顶部形成重掺杂N型源极7，并使第一P型体区4与重掺杂N型源极7之间的外延层成为N型缓冲层5，其中，注入能量介于10～180keV之间，注入剂量介于1e12～1e18cm-2之间；
第八步：随后再淀积氧化层形成第一氧化层10，氧化回流后，淀积铝制作源极金属层8，最后制作N型漏极1。
实施例3
下面结合图17～图25，对本发明做详细说明，一种纵向双向耐压功率半导体晶体管的制备方法，包括：
第一步：首先选取N型硅材料作为衬底并外延生长N型外延层2；
第二步：接下来制作纵向金属氧化物半导体型场效应晶体管，先利用一块掩膜板在N型外延层2上刻蚀出沟槽；
第三步：接下来在沟槽表面生长栅氧化层3，再淀积多晶硅，随后刻蚀多晶硅的上部，形成一个由栅氧化层3的上半部围合而成的孔，孔的深度介于0.1～30μm之间；
第四步：接着对孔进行场氧氧化，在孔的侧壁以及孔的底部形成一层氧化层且孔的底部的形状呈现为一个上凹的弧形，并使孔的上凹的弧形底部与顶部呈外凸弧形状的多晶硅栅极9顶部相吻合，其中，场氧氧化的温度介于900～1200℃之间，场氧氧化的时间介于1～500min之间；
第五步：随后通过普注的形式利用低能离子注入方式掺杂氟化硼并退火形成第二P型体区6，其中，注入能量介于10～100keV之间，注入剂量介于1e11～1e15cm-2之间；
第六步：接着通过普注的形式注入硼离子并退火形成第一P型体区4，其中，注入能量介于10～900keV，注入剂量介于1e10～1e16cm-2之间；
第七步：再通过普注的形式注入磷离子并退火形成N型缓冲层5，其中，注入能量介于10～900keV，注入剂量介于1e11～1e16cm-2之间；
第八步：接着通过普注的形式注入砷离子并激活形成重掺杂N型源极7，其中，注入能量介于10～180keV，注入剂量介于1e12～1e18cm-2之间；
第九步：随后再淀积氧化层形成第一氧化层10，氧化回流后，淀积铝制作源极金属层8，最后制作N型漏极1。
下面结合附图对本发明进行进一步说明。
本发明的工作原理：
关断原理：
正向关断：栅极接低电位，漏极接高电位，源极接低电位，第一P型体区保持低电位，沟道关断，第一P型体区与其下方的N型外延层形成耗尽区承受正向电压。
反向关断：栅极接低电位，漏极接高电位，源极接低电位，第一P型体区保持低电位，沟道关断，由于引入了N型缓冲层，因此第一P型体区与其上方的N型缓冲层形成耗尽区承受反向耐压。其中在承受反向耐压时，由于本发明器件顶部呈外凸弧形状的多晶硅栅极外凸弧形状顶部外侧的第一氧化层的厚度大于栅氧化层的厚度，使得多晶硅顶面两侧N型缓冲层内的电场强度得到减小，同时，由于在N型缓冲层内的沟槽表面设有第二P型体区，第二P型体区环绕并覆盖在阶梯状沟槽第一部分与阶梯状沟槽第二部分交界处，且第二P型体区包裹了多晶硅栅极与第一氧化层的交界面，使得N型缓冲层与多晶硅顶面两侧氧化层具有一定的距离并与N型缓冲层起到了辅助耗尽的作用，进一步减小了多晶硅顶面两侧N型缓冲层内的电场强度，显著提高了器件的反向耐压，大大提升了器件的性能。
为了验证本发明结构的好处，本专利通过半导体器件仿真软件SentaurusTCAD对结构进行了对比仿真，如图4～图5所示。在通过半导体仿真软件SentaurusTCAD对结构进行了对比仿真之后，本专利对器件结构进行了实测，如图6～图8所示。图4与图5所示分别为本发明新型纵向双向耐压功率半导体晶体管结构在正向耐压与反向耐压时的电势分布图，从图4与图5中可以发现，本发明新型纵向双向耐压功率半导体晶体管结构在保留了传统沟槽金属氧化物半导体型场效应晶体管正向耐压特性的基础上，由于引入了在第一P型体区与重掺杂N型源极之间引入了一层N型缓冲层，其也具有反向耐压特性，此外，反向耐压时由于加厚了多晶硅栅极顶部外侧的第一氧化层的厚度，同时，在N型缓冲层内设有第二P型体区，第二P型体区环绕并覆盖在阶梯状沟槽第一部分与阶梯状沟槽第二部分交界处且第二P型体区包裹了多晶硅栅极与第一氧化层的交界面，使得N型缓冲层与多晶硅顶面两侧氧化层具有一定的距离，显著减小了多晶硅顶面两侧N型缓冲层内的电场强度，其多晶硅顶面两侧N型缓冲层内的电势线疏密程度与正向耐压时N型外延层内的电势线疏密程度相当，具有与正向耐压相当的反向耐压，使器件同时具有正反向耐压特性；图6所示为本发明新型纵向双向耐压功率半导体晶体管结构正向耐压时的击穿电压特性曲线图，从图中可以看出，本发明新型纵向双向耐压功率半导体晶体管结构具有25V左右的正向耐压；图7所示为本发明新型纵向双向耐压功率半导体晶体管结构反向耐压时的击穿电压特性曲线图，从图中可以看出，本发明新型纵向双向耐压功率半导体晶体管具有25V左右的反向耐压；图8所示为相同正向耐压条件下本发明新型纵向双向耐压功率半导体晶体管结构与传统的沟槽金属氧化物半导体型场效应晶体管结构正向导通时的I-V特性曲线对比图，从图中可以看出，本发明新型纵向双向耐压功率半导体晶体管结构的导通电阻相比于传统的沟槽金属氧化物半导体型场效应管结构的导通电阻降低了60％左右，当该发明器件代替两个传统的沟槽金属氧化物半导体型场效应晶体管共漏反向并联构成的双向开关并拥有相同电流能力时，可以大大减小器件的芯片面积。
本发明采用如下方法来制备：
方法一：
第一步：首先选取N型硅材料作为衬底并外延生长N型外延层2；
第二步：接下来制作纵向金属氧化物半导体型场效应晶体管，先利用一块掩膜板在N型外延层2上刻蚀出沟槽；
第三步：接下来在沟槽表面生长栅氧化层3，再淀积多晶硅，随后刻蚀多晶硅的上部，形成一个由栅氧化层3的上半部围合而成的孔，孔的深度介于0.1～30μm之间；
第四步：接着对孔进行场氧氧化，在孔的侧壁以及孔的底部形成一层氧化层且孔的底部的形状呈现为一个上凹的弧形，并使孔的上凹的弧形底部与顶部呈外凸弧形状的多晶硅栅极9顶部相吻合，其中，场氧氧化的温度介于900～1200℃之间，场氧氧化的时间介于1～500min之间；
第五步：随后通过普注的形式利用低能离子注入方式掺杂氟化硼并退火形成第二P型体区6，其中，注入能量介于10～100keV之间，注入剂量介于1e11～1e15cm-2之间；
第六步：接着通过普注的形式利用高能离子注入方式掺杂硼并退火形成第一P型体区4，其中，注入能量介于100keV～2MeV之间，注入剂量介于1e9～1e15cm-2之间；
第七步：再通过普注的形式注入砷离子并激活，在外延层顶部形成重掺杂N型源极7，并使第一P型体区4与重掺杂N型源极7之间的外延层成为N型缓冲层5，其中，注入能量介于10～180keV之间，注入剂量介于1e12～1e18cm-2之间；
第八步：随后再淀积氧化层形成第一氧化层10，氧化回流后，淀积铝制作源极金属层8，最后制作N型漏极1。
方法二：
第一步：首先选取N型硅材料作为衬底并外延生长N型外延层2；
第二步：接下来制作纵向金属氧化物半导体型场效应晶体管，先利用一块掩膜板在N型外延层2上刻蚀出沟槽；
第三步：接下来在沟槽表面生长栅氧化层3，再淀积多晶硅，随后刻蚀多晶硅的上部，形成一个由栅氧化层3的上半部围合而成的孔，孔的深度介于0.1～30μm之间；
第四步：接着对孔进行场氧氧化，在孔的侧壁以及孔的底部形成一层氧化层且孔的底部的形状呈现为一个上凹的弧形，并使孔的上凹的弧形底部与顶部呈外凸弧形状的多晶硅栅极9顶部相吻合，其中，场氧氧化的温度介于900～1200℃之间，场氧氧化的时间介于1～500min之间；
第五步：随后通过普注的形式利用低能离子注入方式掺杂氟化硼并退火形成第二P型体区6，其中，注入能量介于10～100keV之间，注入剂量介于1e11～1e15cm-2之间；
第六步：接着通过普注的形式注入硼离子并退火形成第一P型体区4，其中，注入能量介于10～900keV，注入剂量介于1e10～1e16cm-2之间；
第七步：再通过普注的形式注入磷离子并退火形成N型缓冲层5，其中，注入能量介于10～900keV，注入剂量介于1e11～1e16cm-2之间；
第八步：接着通过普注的形式注入砷离子并激活形成重掺杂N型源极7，其中，注入能量介于10～180keV，注入剂量介于1e12～1e18cm-2之间；
第九步：随后再淀积氧化层形成第一氧化层10，氧化回流后，淀积铝制作源极金属层8，最后制作N型漏极1。

Claims (6)

1.一种纵向双向耐压功率半导体晶体管，其特征在于，包括：N型漏极(1)，在N型漏极(1)上设有N型外延层(2)，在N型外延层(2)上方设有第一P型体区(4)，在第一P型体区(4)上方设有N型缓冲层(5)，在N型缓冲层(5)上方设有重掺杂N型源极(7)，在重掺杂N型源极(7)表面连接有源极金属层(8)，在N型外延层(2)，第一P型体区(4)，N型缓冲层(5)以及重掺杂N型源极(7)内设有阶梯状沟槽，所述阶梯状沟槽由第一部分与第二部分构成，阶梯状沟槽第二部分位于阶梯状沟槽第一部分上方且阶梯状沟槽第二部分比阶梯状沟槽第一部分宽，阶梯状沟槽第二部分始于重掺杂N型源极(7)的表面、延伸并止于N型缓冲层(5)内，阶梯状沟槽第一部分始于阶梯状沟槽第二部分的下端、延伸并止于N型外延层(2)内，在阶梯状沟槽第一部分的内表面设有栅氧化层(3)，在栅氧化层(3)内填充多晶硅并形成多晶硅栅极(9)，在阶梯状沟槽第二部分内填充有第一氧化层(10)。
2.根据权利要求1所述的一种纵向双向耐压功率半导体晶体管，其特征在于，在N型缓冲层(5)内设有第二P型体区(6)且第二P型体区(6)环绕并覆盖在阶梯状沟槽第一部分与阶梯状沟槽第二部分的交界，所述第二P型体区包裹了多晶硅栅极(9)与第一氧化层(10)的交界面。
3.根据权利要求1所述的一种纵向双向耐压功率半导体晶体管，其特征在于，多晶硅栅极(9)顶部呈外凸弧形状，外凸弧形状的多晶硅栅极(9)顶部外凸伸进第一氧化层(10)内。
4.根据权利要求3所述的一种纵向双向耐压功率半导体晶体管，其特征在于，多晶硅栅极(9)外凸弧形状顶部外侧的第一氧化层(10)的厚度大于栅氧化层(3)的厚度。
5.一种权利要求1所述纵向双向耐压功率半导体晶体管的制备方法，其特征在于：
第一步：首先选取N型硅材料作为衬底并外延生长N型外延层(2)；
第二步：接下来制作纵向金属氧化物半导体型场效应晶体管，先利用一块掩膜板在N型外延层(2)上刻蚀出沟槽；
第三步：接下来在沟槽表面生长栅氧化层(3)，再淀积多晶硅，随后刻蚀多晶硅的上部，形成一个由栅氧化层(3)的上半部围合而成的孔，孔的深度介于0.1～30μm之间；
第四步：接着对孔进行场氧氧化，在孔的侧壁以及孔的底部形成一层氧化层且孔的底部的形状呈现为一个上凹的弧形，并使孔的上凹的弧形底部与顶部呈外凸弧形状的多晶硅栅极(9)顶部相吻合，其中，场氧氧化的温度介于900～1200℃之间，场氧氧化的时间介于1～500min之间；
第五步：随后通过普注的形式利用低能离子注入方式掺杂氟化硼并退火形成第二P型体区(6)，其中，注入能量介于10～100keV之间，注入剂量介于1e11～1e15cm-2之间；
第六步：接着通过普注的形式利用高能离子注入方式掺杂硼并退火形成第一P型体区(4)，其中，注入能量介于100keV～2MeV之间，注入剂量介于1e9～1e15cm-2之间；
第七步：再通过普注的形式注入砷离子并激活，在外延层顶部形成重掺杂N型源极(7)，并使第一P型体区(4)与重掺杂N型源极(7)之间的外延层成为N型缓冲层(5)，其中，注入能量介于10～180keV之间，注入剂量介于1e12～1e18cm-2之间；
第八步：随后再淀积氧化层形成第一氧化层(10)，氧化回流后，淀积铝制作源极金属层(8)，最后制作N型漏极(1)。
6.一种权利要求1所述纵向双向耐压功率半导体晶体管的制备方法，其特征在于：
第一步：首先选取N型硅材料作为衬底并外延生长N型外延层(2)；
第二步：接下来制作纵向金属氧化物半导体型场效应晶体管，先利用一块掩膜板在N型外延层(2)上刻蚀出沟槽；
第三步：接下来在沟槽表面生长栅氧化层(3)，再淀积多晶硅，随后刻蚀多晶硅的上部，形成一个由栅氧化层(3)的上半部围合而成的孔，孔的深度介于0.1～30μm之间；
第四步：接着对孔进行场氧氧化，在孔的侧壁以及孔的底部形成一层氧化层且孔的底部的形状呈现为一个上凹的弧形，并使孔的上凹的弧形底部与顶部呈外凸弧形状的多晶硅栅极(9)顶部相吻合，其中，场氧氧化的温度介于900～1200℃之间，场氧氧化的时间介于1～500min之间；
第五步：随后通过普注的形式利用低能离子注入方式掺杂氟化硼并退火形成第二P型体区(6)，其中，注入能量介于10～100keV之间，注入剂量介于1e11～1e15cm-2之间；
第六步：接着通过普注的形式注入硼离子并退火形成第一P型体区(4)，其中，注入能量介于10～900keV，注入剂量介于1e10～1e16cm-2之间；
第七步：再通过普注的形式注入磷离子并退火形成N型缓冲层(5)，其中，注入能量介于10～900keV，注入剂量介于1e11～1e16cm-2之间；
第八步：接着通过普注的形式注入砷离子并激活形成重掺杂N型源极(7)，其中，注入能量介于10～180keV，注入剂量介于1e12～1e18cm-2之间；
第九步：随后再淀积氧化层形成第一氧化层(10)，氧化回流后，淀积铝制作源极金属层(8)，最后制作N型漏极(1)。
CN201510429008.4A 2015-07-20 2015-07-20 一种纵向双向耐压功率半导体晶体管及其制备方法 Active CN105070753B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201510429008.4A CN105070753B (zh) 2015-07-20 2015-07-20 一种纵向双向耐压功率半导体晶体管及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201510429008.4A CN105070753B (zh) 2015-07-20 2015-07-20 一种纵向双向耐压功率半导体晶体管及其制备方法

Publications (2)

Publication Number Publication Date
CN105070753A true CN105070753A (zh) 2015-11-18
CN105070753B CN105070753B (zh) 2017-11-28

Family

ID=54500079

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510429008.4A Active CN105070753B (zh) 2015-07-20 2015-07-20 一种纵向双向耐压功率半导体晶体管及其制备方法

Country Status (1)

Country Link
CN (1) CN105070753B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109545839A (zh) * 2018-11-12 2019-03-29 东南大学 一种双向耐压vdmos器件及其制备方法
CN114388613A (zh) * 2021-12-30 2022-04-22 电子科技大学 一种双向阻断功率mos器件及其制造方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006059940A (ja) * 2004-08-19 2006-03-02 Fuji Electric Device Technology Co Ltd 半導体装置
CN101026190A (zh) * 2007-03-30 2007-08-29 东南大学 沟槽高压n型金属氧化物半导体管及其制备工艺
CN103000529A (zh) * 2011-09-16 2013-03-27 株式会社东芝 半导体装置以及其制造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006059940A (ja) * 2004-08-19 2006-03-02 Fuji Electric Device Technology Co Ltd 半導体装置
CN101026190A (zh) * 2007-03-30 2007-08-29 东南大学 沟槽高压n型金属氧化物半导体管及其制备工艺
CN103000529A (zh) * 2011-09-16 2013-03-27 株式会社东芝 半导体装置以及其制造方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109545839A (zh) * 2018-11-12 2019-03-29 东南大学 一种双向耐压vdmos器件及其制备方法
CN114388613A (zh) * 2021-12-30 2022-04-22 电子科技大学 一种双向阻断功率mos器件及其制造方法
CN114388613B (zh) * 2021-12-30 2023-09-01 电子科技大学 一种双向阻断功率mos器件及其制造方法

Also Published As

Publication number Publication date
CN105070753B (zh) 2017-11-28

Similar Documents

Publication Publication Date Title
CN100392844C (zh) 垂直双扩散型场效应管兼容常规场效应管的制作方法
CN102290446B (zh) 半导体设备及其制造方法
CN103872137B (zh) 增强型、耗尽型和电流感应集成vdmos功率器件
CN106024894A (zh) 沟槽栅功率mosfet结构及其制造方法
CN109065627A (zh) 一种具有多晶硅岛的ldmos器件
CN103178013B (zh) 半导体装置的制造方法
US20230170411A1 (en) Bidirectional conduction trench gate power mos device and manufacturing method thereof
CN102130169B (zh) 具有屏蔽栅的功率mos器件结构及其制备方法
CN105070753B (zh) 一种纵向双向耐压功率半导体晶体管及其制备方法
CN105957894A (zh) 一种具有复合介质层结构的dmos
CN102054866B (zh) 横向高压mos器件及其制造方法
CN106057902A (zh) 一种高性能mosfet及其制造方法
US9231101B2 (en) Semiconductor device and method of manufacturing the same
CN106876450B (zh) 低栅漏电容的纵向场效应晶体管及其制造方法
CN111244177A (zh) 一种沟槽型mos器件的结构、制作工艺以及电子装置
WO2022111484A1 (zh) 一种功率半导体器件及电子设备
CN102386227A (zh) 双向表面电场减弱的漏极隔离dddmos晶体管及方法
CN107731908B (zh) 提高耐压的屏蔽栅mosfet结构及其制备方法
CN102522338B (zh) 高压超结mosfet结构及p型漂移区形成方法
CN104638022A (zh) 一种soi横向恒流二极管及其制造方法
CN210379058U (zh) 能改善反向恢复特性的屏蔽栅mos结构
CN102427025A (zh) 一种后栅极两晶体管dram的制造方法
CN204102906U (zh) 一种双多晶硅功率mos管
CN207425863U (zh) 具有三段式埋氧层的半导体场效应晶体管
CN219017656U (zh) 一种双mos管

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant