CN105049022B - 接口电路 - Google Patents

接口电路 Download PDF

Info

Publication number
CN105049022B
CN105049022B CN201510030179.XA CN201510030179A CN105049022B CN 105049022 B CN105049022 B CN 105049022B CN 201510030179 A CN201510030179 A CN 201510030179A CN 105049022 B CN105049022 B CN 105049022B
Authority
CN
China
Prior art keywords
voltage
transistor
transmission line
electric current
constant
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201510030179.XA
Other languages
English (en)
Other versions
CN105049022A (zh
Inventor
黄诚诛
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Display Co Ltd
Original Assignee
Samsung Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Display Co Ltd filed Critical Samsung Display Co Ltd
Publication of CN105049022A publication Critical patent/CN105049022A/zh
Application granted granted Critical
Publication of CN105049022B publication Critical patent/CN105049022B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/01—Details
    • H03K3/013—Modifications of generator to prevent operation by noise or interference
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02—Regulating voltage or current
    • G05F3/08—Regulating voltage or current wherein the variable is dc
    • G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
    • G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
    • G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
    • G05F3/26—Current mirrors
    • G05F3/267—Current mirrors using both bipolar and field-effect technology
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/01—Modifications for accelerating switching
    • H03K19/013—Modifications for accelerating switching in bipolar transistor circuits
    • H03K19/0136—Modifications for accelerating switching in bipolar transistor circuits by means of a pull-up or down element
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/01—Modifications for accelerating switching
    • H03K19/017—Modifications for accelerating switching in field-effect transistor circuits
    • H03K19/01707—Modifications for accelerating switching in field-effect transistor circuits in asynchronous circuits
    • H03K19/01721—Modifications for accelerating switching in field-effect transistor circuits in asynchronous circuits by means of a pull-up or down element
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/01—Details
    • H03K3/012—Modifications of generator to improve response time or to decrease power consumption
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L23/00—Apparatus or local circuits for systems other than those covered by groups H04L15/00 - H04L21/00
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/0264—Arrangements for coupling to transmission lines
    • H04L25/0298—Arrangement for terminating transmission lines

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Signal Processing (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Mathematical Physics (AREA)
  • General Engineering & Computer Science (AREA)
  • Computing Systems (AREA)
  • Electromagnetism (AREA)
  • Automation & Control Theory (AREA)
  • Radar, Positioning & Navigation (AREA)
  • General Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Logic Circuits (AREA)

Abstract

接口电路包括发送或接收数据的第一集成电路、通过传输线连接至第一集成电路以发送或接收数据的第二集成电路以及连接至传输线以将具有恒定幅值的电流输出至传输线的恒定电流产生电路。恒定电流产生电路通过感测传输线的电压电平调整被输出至传输线的电流的量。

Description

接口电路
优先权要求
本申请要求于2014年4月15日在韩国知识产权局提交的第10-2014-0044832号韩国专利申请的优先权及其产生的所有权益，该申请的全部内容通过引用并入本文。
技术领域
本发明涉及接口电路，并且具体地涉及用于最小化噪声的流入的接口电路。
背景技术
作为用于连接微处理器和其他外围设备的方案，通常，使用地址/数据总线方案。然而，在该方案中，因为每个设备需要使用许多引脚，因此难以减小PCB的尺寸。
为了解决这些困难，在20世纪80年代已经提出了内部集成电路(I2C)，并且使用串行接口用于短距离通信仅需要两个总线线路进行数据传输。通过仅使用两个I/O引脚，能够以高达400kb/s的速度发送和接收数据。此外，因为其支持多点方案而不是点对点方案，设备可以连续地连接至I2C总线。因为通信需要串行接口以发送、接收、存储并获取越来越大量的数据，该接口应该能够以高速进行操作，引起最小的干扰(噪声)并容许干扰。此外，该接口应该能够消耗较少的功率并且在IC上占据最小的面积。在传统的I2C接口电路中，高电平的信号通过上拉电阻器施加于接口电路之间的传输线，并且由于上拉电阻器和传输线的寄生电容而出现RC延迟。由于传输线的长度较长，出现大量RC延迟，这引起数据传输率的下降。此外，在I2C的输出为高电平的情况下，噪声容易通过上拉电阻器的阻抗引入。
发明内容
本发明的诸方面提供能够通过最小化噪声的流入来改善传输率和传输距离的接口电路。
本发明的诸方面还提供能够最小化功耗以防止噪声的流入的接口电路。
然而，本发明的诸方面不局限于本文所阐述的那些。通过参考以下给出的本发明的详细说明，本发明的上述和其他方面对本发明所属领域的普通技术人员将变得更显而易见。
根据本发明的一个方面，提供了一种接口电路，该接口电路包括第一集成电路、第二集成电路和恒定电流产生电路，其中第一集成电路发送或接收数据，第二集成电路通过传输线连接至第一集成电路以发送或接收数据，恒定电流产生电路连接至传输线以将具有恒定幅值的电流输出至传输线，其中恒定电流产生电路通过感测传输线的电压电平调整被输出至传输线的电流的量。
恒定电流产生电路可包括电压感测单元和恒定电流产生单元，其中，电压感测单元感测传输线的电压以产生与该电压对应的第一电流，恒定电流产生单元输出与第一电流对应的电流。
恒定电流产生单元可包括多个晶体管，其中恒定电流产生单元可包括电流镜以输出与第一电流对应的第二电流。
电压感测单元可包括至少一个感测晶体管，其中该感测晶体管可响应于传输线的电压导通并且产生与传输线的电压对应的第一电流。
感测晶体管和晶体管中的每个可由双极型晶体管形成。
感测晶体管和晶体管中的每个可由场效应晶体管形成。
电压感测单元可包括比较器和第一二极管，其中比较器可将传输线的电压与参考电压进行比较以输出预定电压。
晶体管中的每个可由双极型晶体管形成。
晶体管中的每个可由场效应晶体管形成。
电压感测单元可包括差分放大器和多个二极管，其中差分放大器可输出与传输线的电压对应的电压。
晶体管中的每个可由双极型晶体管形成。
晶体管中的每个可由场效应晶体管形成。
根据本发明的另一方面，提供了一种接口电路，该接口电路包括第一集成电路、第二集成电路和多个恒定电流产生电路，其中，第一集成电路发送或接收数据，第二集成电路通过传输线连接至第一集成电路以发送或接收数据，多个恒定电流产生电路连接至传输线以将具有恒定幅值的电流输出至传输线，其中恒定电流产生电路中的每个通过感测传输线的电压电平调整被输出至传输线的电流的量。
恒定电流产生电路中的每个可包括电压感测单元和恒定电流产生单元，其中，电压感测单元感测传输线的电压以产生与该电压对应的第一电流，恒定电流产生单元输出与第一电流对应的电流，其中恒定电流产生单元可包括多个晶体管并且包括电流镜以输出与第一电流对应的第二电流。
电压感测单元可包括至少一个感测晶体管，其中感测晶体管可响应于传输线的电压导通并且产生与传输线的电压对应的第一电流。
电压感测单元可包括比较器和第一二极管，其中比较器可将传输线的电压与参考电压进行比较以输出预定电压。
电压感测单元可包括差分放大器和多个二极管，其中差分放大器可输出与传输线的电压对应的电压。
根据本发明的又一方面，提供了一种接口电路，该接口电路包括多个第一集成电路、多个第二集成电路和恒定电流产生电路，其中，多个第一集成电路发送或接收数据，多个第二集成电路通过传输线连接至第一集成电路中的每个以发送或接收数据，恒定电流产生电路连接至传输线以将具有恒定幅值的电流输出至传输线，其中恒定电流产生电路通过感测传输线的电压电平调整被输出至传输线的电流的量。
恒定电流产生电路可包括电压感测单元和恒定电流产生单元，其中，电压感测单元感测传输线的电压以产生与该电压对应的第一电流，恒定电流产生单元输出与第一电流对应的电流，其中恒定电流产生单元可包括多个晶体管并且包括电流镜以输出与第一电流对应的第二电流。
电压感测单元可包括至少一个感测晶体管，其中感测晶体管可响应于传输线的电压导通并且产生与传输线的电压对应的第一电流。
本发明的实施方式至少提供了以下效果。
也就是说，能提供能够最小化噪声的流入的接口电路。
还能提供能够通过调整提供给传输线的电流量来最小化功耗的接口电路。
本发明的效果不限于上述效果，并且通过以下描述，本文没有描述的其他效果对本领域的技术人员将变得显而易见。
附图说明
当结合附图考虑时，通过参考以下详细说明，本发明的更完整的理解及其伴随的优点中的多个将变得显而易见并同样变得更好理解，在附图中，相同的参考符号指示相同或相似的部件，其中：
图1是根据本发明的第一实施方式的接口电路的框图；
图2是根据本发明的第一实施方式的恒定电流产生电路的等效电路图；
图3是根据本发明的第一实施方式的集成电路的等效电路图；
图4是示出了根据本发明的第一实施方式的接口电路的操作的流程图；
图5是根据本发明的第一实施方式的集成电路的等效电路图；
图6是根据本发明的第一实施方式的电流镜的等效电路图；
图7是示出了当根据本发明的第一实施方式的接口电路在低电平操作时的特性的电路图；
图8是示出了当根据本发明的第一实施方式的接口电路在高电平操作时的特性的电路图；
图9是根据本发明的第二实施方式的接口电路的等效电路图；
图10是根据本发明的第二实施方式的电流镜的等效电路图；
图11是根据本发明的第三实施方式的接口电路的等效电路图；
图12是示出了根据本发明的第三实施方式的接口电路的操作的流程图；
图13是示出了根据本发明的第三实施方式的比较器的电路图；
图14是示出了图13的比较器的电压特性的图形；
图15和图16是示出了当根据本发明的第三实施方式的接口电路在高电平操作时的特性的电路图；
图17是根据本发明的第四实施方式的接口电路的等效电路图；
图18是示出了根据本发明的第四实施方式的接口电路的操作的流程图；
图19是根据本发明的第四实施方式的电压感测单元的等效电路图；
图20是示出了图19的电压特性的图形；
图21是示出了当根据本发明的第四实施方式的接口电路在高电平操作时的特性的电路图；
图22是根据本发明的第五实施方式的接口电路的等效电路图；以及
图23至图29是根据本发明的一些其他实施方式的集成电路的等效电路图。
具体实施方式
通过参考优选实施方式的以下详细说明和附图，可更容易地理解本发明的优点和特征以及实现本发明的优点和特征的方法。然而，本发明可体现为许多不同的形式，并且不应被解释成受限于本文所述的实施方式。相反地，提供这些实施方式使得本公开将是彻底的和完整的并且将向本领域技术人员充分地传递本发明的构思，并且本发明将仅由所附的权利要求限定。因此，在一些实施方式中，未示出公知的结构和设备以免不必要的细节模糊本发明的说明。全文中相同的数字指代相同的元件。在附图中，为了清楚起见，层和区域的厚度被夸大。
应理解，当元件或层被称作位于另一元件或层“上”或“连接至”另一元件或层时，其可直接位于另一元件或层上、或者连接至另一元件或层，或者可存在中间元件或层。相比之下，当元件被称作“直接”位于另一元件或层“上”或“直接连接至”另一元件或层时，不存在中间元件或层。如本文中所使用的，术语“和/或”包括相关列举项目中的一个或多个的任何和全部组合。
本文中可使用空间相对术语，例如“在...之下”、“在...下方”、“下面”、“在...之上”、“上面”等，以便于描述附图中所示的一个元件或特征与其它元件或特征的关系。应理解，空间相对术语意在包含设备在使用或操作中除图中所示方位之外的不同方位。
本文所述的实施方式将通过本发明的理想示意图的方式参照平面图和/或剖视面图进行描述。因此，示例性视图可根据制造技术和/或公差修改。因此，本发明的实施方式不限于视图中所示的那些，而是包括基于制造工艺形成的配置中的修改。因此，附图中例示的区域具有示意性质，并且附图中所示的区域的形状例示元件区域的具体形状而不限制发明的方面。
应当注意，本文所述的“接口电路”可以指I2C接口电路、或者集电极开路或漏极开路输出电路。
在下文中，将参照附图对本发明的实施方式进行描述。
图1是根据本发明的第一实施方式的接口电路的框图，图2是根据本发明的第一实施方式的恒定电流产生电路的等效电路图，图3是根据本发明的第一实施方式的集成电路的等效电路图，以及图5是根据本发明的第一实施方式的集成电路的等效电路图。
参照图1，接口电路可包括恒定电流产生电路100、第一集成电路200和第二集成电路300。恒定电流产生电路100可并联连接至传输线TL，并且可以向传输线TL提供具有恒定幅值的电流，其中传输线TL将第一集成电路200连接至第二集成电路300。由于传输线TL的内部电阻，传输线TL的内阻抗增加，并且可能容易引入噪声。因此，当高电平的信号被施加于第一集成电路200或第二集成电路300时，可通过向传输线TL提供电流来减少传输线TL的内阻抗。
参照图2，恒定电流产生电路100可包括电压感测单元110和恒定电流产生单元120。电压感测单元110可产生与传输线TL的电压的幅值对应的第一电流I1，并且第一电流I1可流过恒定电流产生单元120的第一流动路径。恒定电流产生单元120可包括电流镜，并且可输出具有与流过第一流动路径的电流的幅值相同的幅值的第二电流I2。第二电流I2可流过恒定电流产生单元120的第二流动路径，并且第二流动路径可电连接至传输线TL。虽然传输线TL被示出为单条线，但是并不限于此，传输线TL可包括多条线，并且可包括，例如，串行时钟线SCL和串行数据线SDL。
参照图3，第一集成电路200可包括输入缓冲器210以接收待传输的数据，以及第一晶体管Q1。第一集成电路200可通过传输线TL将通过输入缓冲器210输入的数据信号传输至第二集成电路300。第一集成电路200可通过第一晶体管Q1输出从第二集成电路300传输的数据信号。
参照图5，第二集成电路300可包括输入缓冲器310以接收待传输的数据，以及第二晶体管Q2。第二集成电路300可通过传输线TL将通过输入缓冲器310输入的数据信号传输至第一集成电路200。第二集成电路300可通过第二晶体管Q2输出从第一集成电路200传输的数据信号。
换言之，在根据本发明的实施方式的接口电路中，能够自由地实现双向数据传输，并且能够通过减少传输线TL的内阻抗使噪声的流入最小化。
如上所述，图2是根据本发明的实施方式的恒定电流产生电路的等效电路图。参照图2，恒定电流产生电路100可包括电压感测单元110和恒定电流产生单元120。
电压感测单元110可包括至少一个晶体管和电阻器。包括在电压感测单元110中的晶体管Q5的基极电连接至第一节点N1。流过晶体管Q5的集电极端子的电流的幅值可根据第一节点N1的电压VN1和接地电压GND之间的电压差Vbe变化。流过集电极端子的电流的幅值可根据晶体管Q5的元件特性变化。然而，流过集电极端子的电流的幅值可以与第一节点N1的电压VN1和接地电压GND之间的电压差Vbe对晶体管Q5的阈值电压Vth之比成指数比例。流过集电极端子的电流与从第二节点N2流至地平面GND的电流之和对应于第一电流I1。
恒定电流产生单元120可包括多个晶体管Q3和Q4。第三晶体管Q3的基极端子和第四晶体管Q4的基极端子彼此接触。第三晶体管Q3的发射极端子和第四晶体管Q4的发射极端子可分别通过电阻器R1和R2连接至第一电源电压VCC。对应于流过第一流动路径P1的第一电流I1的幅值，具有与第一电流I1的幅值相同的幅值的第二电流I2可流过第二流动路径P2，并且第二电流I2可提供给传输线TL。
如上所述，图3是根据本发明的实施方式的集成电路的等效电路图。参照图3，第一集成电路200包括输入缓冲器210以接收待传输的数据，以及第一晶体管Q1。第一集成电路200可通过传输线TL将通过输入缓冲器210输入的数据信号传输至第二集成电路300。第一集成电路200可通过第一晶体管Q1输出从第二集成电路300传输的数据信号。
图3示出了集成电路的等效电路，但是其并不限于此。可通过使用集电极开路输出电路或漏极开路输出电路代替第一集成电路200和第二集成电路300。
图4是示出了根据本发明的实施方式的接口电路的操作的流程图。
参照图3和图4，在接口电路中，可将高电平的信号或低电平的信号施加于第一集成电路200。如果低电平的信号施加于第一集成电路200，则第一晶体管Q1导通，并且传输线TL可电连接至地平面GND。换言之，如果低电平的信号施加于第一集成电路200，传输线TL的阻抗接近于零并且噪声的流入变得困难。如果高电平的信号施加于第一集成电路200，则第一晶体管Q1截止，并且高电平的信号可被施加于传输线TL。
参照图4，首先，恒定电流产生电路100的电压感测单元110可测量形成在传输线TL上的第一节点的电压VN1(步骤S100)。电压感测单元110确定测量出的第一节点的电压VN1是否为低电平(步骤S200)。如果由电压感测单元110测量出的第一节点的电压VN1为低电平，则不可能输出第一电流I1(步骤S350)。因为没有输出第一电流I1，所以恒定电流产生单元120不能被激活(步骤S450)，并且电流不能提供给传输线TL。另一方面，如果由电压感测单元110测量出的第一节点的电压VN1为高电平，电压感测单元110输出第一电流I1(步骤S300)。第一电流I1流过第一流动路径P1，并且恒定电流产生单元120由第一电流I1激活(步骤S400)。对应于第一电流I1的第二电流I2可被输出至传输线TL(步骤S500)。
如上所述，图5是根据本发明的第一实施方式的集成电路的等效电路图。此外，图6是根据本发明的第一实施方式的电流镜的等效电路图。
参照图5，接口电路可包括恒定电流产生电路100、第一集成电路200和第二集成电路300。
恒定电流产生电路100可包括电压感测单元110和恒定电流产生单元120，其中，电压感测单元110包括晶体管Q5和多个电阻器R3、R4和R5，恒定电流产生单元120可包括第三晶体管Q3和第四晶体管Q4。
电压感测单元110的晶体管Q5的基极通过电阻器R5电连接至第一节点N1。流过晶体管Q5的集电极端子的电流的幅值可根据第一节点N1的电压VN1和接地电压GND之间的电压差Vbe变化。流过集电极端子的电流的幅值可根据晶体管Q5的元件特性变化。然而，流过集电极端子的电流的幅值可以与第一节点N1的电压VN1和接地电压GND之间的电压差Vbe对晶体管Q5的阈值电压Vth之比成指数比例。流过集电极端子的电流与从第二节点N2流动至地平面GND的电流之和对应于第一电流I1。
恒定电流产生单元120可包括多个晶体管Q3和Q4。第三晶体管Q3的基极端子和第四晶体管Q4的基极端子彼此接触。第三晶体管Q3的发射极端子和第四晶体管Q4的发射极端子可分别通过电阻器R1和R2连接至第一电源电压VCC。对应于流过第一流动路径P1的第一电流I1的幅值，与第一电流I1具有相同幅值的第二电流I2可流过第二流动路径P2，并且第二电流I2可提供给传输线TL。由第三晶体管Q3和第四晶体管Q4形成的电流镜将参照图6详细描述。
图6示出了pnp电流镜。在pnp电流镜中，第三晶体管Q3的发射极端子和第四晶体管Q4的发射极端子均连接至第一电源电压VCC。第四晶体管Q4的基极端子和集电极端子彼此联接。
参考电流Iref被施加于第四晶体管Q4的集电极端子，并且输出电流Iout流过第三晶体管Q3。如果第四晶体管Q4的特性与第三晶体管Q3的特性相同，即，如果根据晶体管的标准(例如，宽度、长度等)晶体管的特性是相同的，则输出电流Iout等于参考电流Iref。在图5中，多个电阻器R1和R2联接至电流镜的发射极端子，但是可以省略联接至电流镜的发射极端子的电阻器R1和R2。
回到图5的描述，第一集成电路200可包括输入缓冲器210以接收待传输的数据，以及第一晶体管Q1。通过输入缓冲器210输入的数据信号SL/H可通过传输线TL传输至第二集成电路300。第一集成电路200在I2C接口电路中可用作主电路或从电路。
第二集成电路300可包括输入缓冲器310以接收待传输的数据，以及第二晶体管Q2。通过输入缓冲器310输入的数据信号可通过传输线TL传输至第一集成电路200。从第一集成电路200传输的数据信号可通过第二晶体管Q2输出。
图7是示出了当根据本发明的第一实施方式的接口电路在低电平操作时的特性的电路图。图8是示出了当根据本发明的第一实施方式的接口电路在高电平操作时的特性的电路图。
参照图7，如果低电平的信号SL输入至第一集成电路200的输入端子，低电平的信号SL可通过输入缓冲器210施加于传输线TL。此外，如果输入了低电平的信号SL，第一集成电路200的第一晶体管Q1或第二集成电路300的第二晶体管Q2导通，并且传输线TL可电连接至地平面。换言之，传输线TL从外部观察的阻抗接近于零，并且几乎不可能出现噪声的流入。
此外，如果低电平的信号SL输入至传输线TL，电压感测单元110的第五晶体管Q5不能导通，并且低电流仅可流过第三电阻器R3。换言之，因为用于改变恒定电流产生电路100的电流幅值的第五晶体管Q5不能由低电平的信号SL操作，所以能够减少从恒定电流产生电路100输出的电流量并且可通过减少不必要的电流来减少功耗。
参照图8，如果高电平的信号SH输入至第一集成电路200的输入端子，高电平的信号SH可通过输入缓冲器210施加于传输线TL。此外，如果施加了高电平的信号SH，第一晶体管Q1或第二晶体管Q2可被关断。如果施加了高电平的信号SH，由于上拉电阻器或由于传输线TL的内部电阻，可能出现噪声的流入。为了防止噪声的流入，恒定电流产生电路100可通过供给电流来减少传输线TL的阻抗。
首先，电压感测单元110的第五晶体管Q5响应于第一节点N1的电压VN1导通，并且对应于第一节点N1的电压VN1的电流I11可流过第五晶体管Q5的集电极端子。通过对应于第一节点N1的电压VN1的电流I11，在第四电阻器R4中出现电压降。第二节点N2的电压VN2通过该电压降而增加。对应于第二节点N2的电压VN2的电流I12可流过第三电阻器R3。第一电流I1为第三电阻器R3中对应于第二节点N2的电压VN2的电流I12与对应于第一节点N1的电压VN1的电流I11之和。换言之，在施加高电平的信号SH时的第一电流I1的幅值大于在施加低电平的信号SL时的第一电流I1的幅值。
恒定电流产生单元120可输出具有与第一电流I1的幅值相同的幅值的第二电流I2，并且第二电流I2被提供至传输线TL。因为传输线TL可包括内阻抗和寄生电容，所以当传输线TL的长度增加时，内阻抗增加，并且时间常数τ增加。当时间常数τ增加时，可能出现RC延迟，从而降低输入信号的上升速度或下降速度。换言之，恒定电流产生电路100向传输线TL提供电流，并且存在减少传输线TL的阻抗的效果，这减少了时间常数τ。因此，减少了RC延迟并且接口电路可在高速下操作。
图9是根据本发明的第二实施方式的接口电路的等效电路图。图10是根据本发明的第二实施方式的电流镜的等效电路图。
在图9和图10的接口电路中，图5和图6的接口电路中的双极结型晶体管(BJT)由金属氧化物半导体场效应晶体管(在下文中，称作“MOSFET”)代替。因为双极结型晶体管(BJT)和MOSFET具有相似的操作原理，图9和图10的接口电路的操作特性与图5和图6的接口电路的操作特性相似，因此，重复描述将被省略。
参照图9，接口电路可包括恒定电流产生电路100、第一集成电路200和第二集成电路300。
恒定电流产生电路100可包括电压感测单元110和恒定电流产生单元120。
电压感测单元110的第五晶体管Q5的栅极端子通过电阻器R5电连接至第一节点N1。流过第五晶体管Q5的漏极端子的电流的幅值可根据第一节点N1的电压VN1与接地电压GND之间的电压差Vgs变化。流过漏极端子的电流的幅值可根据第五晶体管Q5的元件特性变化。然而，流过漏极端子的电流的幅值可以与第一节点N1的电压VN1和接地电压GND之间的电压差Vgs对第五晶体管Q5的阈值电压Vth之比成指数比例。流过漏极端子的电流和从第二节点N2流至地平面GND的电流之和对应于第一电流I1。
恒定电流产生单元120可包括多个晶体管Q3和Q4。第三晶体管Q3的栅极端子和第四晶体管Q4的栅极端子彼此接触。第三晶体管Q3的源极端子和第四晶体管Q4的源极端子可连接至第一电源电压VDD。对应于流过第一流动路径P1的第一电流I1的幅值，具有与第一电流I1的幅值相同的幅值的第二电流I2可流过第二流动路径P2，并且第二电流I2可提供给传输线TL。将参照图10详细描述由第三晶体管Q3和第四晶体管Q4形成的电流镜。
图10示出P型电流镜。在P型电流镜中，第三晶体管Q3的源极端子和第四晶体管Q4的源极端子都连接至第一电源电压VDD。第四晶体管Q4的栅极端子和漏极端子彼此联接。
参考电流Iref施加于第四晶体管Q4的漏极端子，并且输出电流Iout流过第三晶体管Q3。如果第四晶体管Q4的特性与第三晶体管Q3的特性相同，即，如果根据晶体管的标准(例如，宽度、长度等)晶体管的特性是相同的，则输出电流Iout等于参考电流Iref。
图11是根据本发明的第三实施方式的接口电路的等效电路图。
参照图11，接口电路可包括恒定电流产生电路100、第一集成电路200和第二集成电路300。
恒定电流产生电路100可包括电压感测单元111和恒定电流产生单元120，其中，电压感测单元111包括比较器OPA1和多个电阻器R3和R4，恒定电流产生单元120包括第三晶体管Q3和第四晶体管Q4。
电压感测单元111可通过使用比较器OPA1感测第一节点N1的电压VN1的幅值，其中，比较器OPA1将第一节点N1的电压VN1的幅值与参考电压Vref的幅值进行比较。将参照图13和图14在下面详细描述比较器OPA1的操作原理。
恒定电流产生单元120可包括多个晶体管Q3和Q4。第三晶体管Q3的基极端子和第四晶体管Q4的基极端子彼此接触。第三晶体管Q3的发射极端子和第四晶体管Q4的发射极端子可连接至第一电源电压VCC。对应于流过第一流动路径P1的第一电流I1的幅值，具有与第一电流I1的幅值相同的幅值的第二电流I2可流过第二流动路径P2，并且第二电流I2可提供给传输线TL。因为已参照图6在上文详细描述了由第三晶体管Q3和第四晶体管Q4形成的电流镜，所以将省略对其的描述。
回到图11的描述，第一集成电路200可包括输入缓冲器210以接收待传输的数据，以及第一晶体管Q1。通过输入缓冲器210输入的数据信号SL/H可通过传输线TL传输至第二集成电路300。第一集成电路200在I2C接口电路中可用作主电路或从电路。
第二集成电路300可包括输入缓冲器310以接收待传输的数据，以及第二晶体管Q2。通过输入缓冲器310输入的数据信号可通过传输线TL传输至第一集成电路200。从第一集成电路200传输的数据信号可通过第二晶体管Q2输出。
图12是示出了根据本发明的第三实施方式的接口电路的操作的流程图。
参照图11和图12，恒定电流产生电路100的电压感测单元111可测量形成在传输线TL上的第一节点的电压VN1(步骤S100)。电压感测单元111将测量出的第一节点的电压VN1的幅值与参考电压Vref的幅值进行比较(步骤S210)。如果由电压感测单元111测量出的第一节点的电压VN1低于参考电压Vref，则不可能输出第一电流I1(步骤S350)。因为不输出第一电流I1，所以恒定电流产生单元120不能被激活(步骤S450)，并且电流不能提供给传输线TL。另一方面，如果由电压感测单元111测量出的第一节点的电压VN1高于参考电压Vref，则电压感测单元111输出第一电流I1(步骤S300)。第一电流I1流过第一流动路径P1，并且恒定电流产生单元120由第一电流I1激活(步骤S400)。对应于第一电流I1的第二电流I2可输出至传输线TL(步骤S500)。
然而，根据本发明的又一实施方式的接口电路的电压感测单元111可以仅确定第一节点的电压VN1是高于还是低于参考电压Vref，并输出为恒定的第一电流I1。因此，参考电压Vref的幅值可通过控制器(未示出)改变以调整被提供给传输线TL的第二电流I2的幅值。
图13是示出了根据本发明的第三实施方式的比较器的电路图。图14是示出了图13的比较器的电压特性的图形。
参照图13，比较器OPA1可比较被施加至运算放大器的正输入端子和负输入端子的电压的幅值以输出电压。通常，参考电压Vref施加于正输入端子，并且待比较的电压施加于负输入端子。比较器OPA1可确定正输入端子的电压Vp和负输入端子的电压Vn之差是大于0或是小于0以输出恒定的输出电压Vout。
参照图14，如果正输入端子的电压Vp与负输入端子的电压Vn之差Vd大于0，则比较器OPA1可输出正的饱和电压，并且正的饱和电压可对应于被施加至比较器OPA1的正的电源电压VCC的值。如果正输入端子的电压Vp与负输入端子的电压Vn之差Vd小于0，则比较器OPA1可输出负的饱和电压，并且负的饱和电压可对应于被施加至比较器OPA1的负的电源电压VEE的值。然而，如果正输入端子的电压Vp与负输入端子的电压Vn之差Vd小于0，比较器OPA1可作为放大器操作。在比较器OPA1作为放大器操作的情况下，相对于正输入端子的电压Vp与负输入端子的电压Vn之差Vd所输出的电压Vout可线性地增加。
换言之，在比较器OPA1作为放大器操作的部分中，可变的第一电流可流过图11的电压感测单元111。
图15和图16是示出了当根据本发明的第三实施方式的接口电路在高电平操作时的特性的电路图。
参照图15，如果高电平的信号SH输入至第一集成电路200的输入端子，高电平的信号SH可通过输入缓冲器210施加于传输线TL。此外，如果施加了高电平的信号SH，则第一集成电路200的第一晶体管Q1或第二集成电路300的第二晶体管Q2可被关断。如果施加了高电平的信号SH，由于上拉电阻器或由于传输线TL的内部电阻，可能出现噪声的流入。为了防止噪声的流入，恒定电流产生电路100可通过提供电流来减少传输线TL的阻抗。
首先，恒定电流产生电路100的电压感测单元111可测量在传输线TL上形成的第一节点N1的电压VN1。电压感测单元111将测量出的第一节点N1的电压VN1的幅值与参考电压Vref的幅值进行比较。如果由电压感测单元111测量出的第一节点N1的电压VN1低于参考电压Vref，则比较器OPA1输出正的电源电压VCC(在图14中示出)。比较器OPA1的输出端子可连接至第一二极管D1的阴极电极。因为电流可以在从第一二极管D1的阳极电极至阴极电极的方向流动，所以阳极电极的电压需要高于阴极电极的电压以使电流流动。第一二极管D1的阳极电极经由第四电阻器R4连接至第二节点N2，并且第一二极管D1的阴极电极可连接至比较器OPA1的输出端子。在图15中，因为参考电压Vref施加于比较器OPA1的正输入端子并且第一节点N1的电压VN1施加于比较器OPA1的负输入端子，所以施加于正输入端子的电压的幅值大于施加于负输入端子的电压的幅值，并输出正的饱和电压。因为比较器OPA1的输出电压高于第二节点N2的电压VN2，所以电流不能通过第一二极管D1流过第四电阻器R4，并且仅少量电流流过第三电阻器R3。
换言之，如果第一节点N1的电压VN1低于参考电压Vref，恒定电流产生单元120可向传输线TL输出少量电流，从而减少由恒定电流产生电路100消耗的功耗。
参照图16，如果由电压感测单元111测量出的第一节点N1的电压VN1高于参考电压Vref，则比较器OPA1输出负的电源电压VEE(在图14中示出)。比较器OPA1的输出端子可连接至第一二极管D1的阴极电极。因为参考电压Vref施加于比较器OPA1的正输入端子并且第一节点N1的电压VN1施加于比较器OPA1的负输入端子，所以施加于正输入端子的电压的幅值小于施加于负输入端子的电压的幅值，并输出负的饱和电压。因为比较器OPA1的输出电压低于第二节点N2的电压VN2，电流I11可流过第一二极管D1。通过对应于第一节点N1的电压VN1的电流I11，在第四电阻器R4中出现电压降。第二节点N2的电压VN2通过该电压降增加。对应于第二节点N2的电压VN2的电流I12也可流过第三电阻器R3。第一电流I1为第三电阻器R3中对应于第二节点N2的电压VN2的电流I12与对应于第一节点N1的电压VN1的电流I11之和。换言之，在施加高电平的信号SH时的第一电流I1的幅值大于在施加低电平的信号SL时的第一电流I1的幅值。
恒定电流产生单元120可输出具有与第一电流I1的幅值相同的幅值的第二电流I2，并且第二电流I2被提供给传输线TL。存在减少传输线TL的阻抗的效果，这减少了时间常数τ。因此，减少了RC延迟并且接口电路可在高速下操作。
已经在图15和图16中示出了使用双极结型晶体管(BJT)的接口电路，但是并不限于此。第一晶体管Q1至第四晶体管Q4可分别由MOSFET代替。
图17是根据本发明的第四实施方式的接口电路的等效电路图。
参照图17，接口电路可包括恒定电流产生电路100、第一集成电路200和第二集成电路300。
恒定电流产生电路100可包括电压感测单元112和恒定电流产生单元120，其中，电压感测单元112包括差分放大器OPA2和多个电阻器R3、R4、R5和RC，恒定电流产生单元120包括第三晶体管Q3和第四晶体管Q4。
电压感测单元112可通过使用差分放大器OPA2感测第一节点N1的电压VN1的幅值，其中差分放大器OPA2可连续地输出施加于运算放大器的正输入端子的电压VCC/2、运算放大器的输出端子的电压和第一节点N1的电压VN1的分压电压为输出电压。将在下面参照图19和图20详细描述差分放大器OPA2的操作原理。
恒定电流产生单元120可包括多个晶体管Q3和Q4。第三晶体管Q3的基极端子和第四晶体管Q4的基极端子彼此接触。第三晶体管Q3的发射极端子和第四晶体管Q4的发射极端子可连接至第一电源电压VCC。对应于流过第一流动路径P1的第一电流I1的幅值，具有与第一电流I1的幅值相同的幅值的第二电流I2可流过第二流动路径P2，并且第二电流I2可提供给传输线TL。因为已经参照图6详细描述了由第三晶体管Q3和第四晶体管Q4形成的电流镜，因此将省略对其的描述。
第一集成电路200可包括输入缓冲器210以接收待传输的数据，以及第一晶体管Q1。通过输入缓冲器210输入的数据信号SL/H可通过传输线TL传输至第二集成电路300。
第二集成电路300可包括输入缓冲器310以接收待传输的数据，以及第二晶体管Q2。通过输入缓冲器310输入的数据信号可通过传输线TL传输至第一集成电路200。从第一集成电路200传输的数据信号可通过第二晶体管Q2输出。
图18是示出了根据本发明的第四实施方式的接口电路的操作的流程图。
参照图17和图18，恒定电流产生电路100的电压感测单元112可测量形成在传输线TL上的第一节点N1的电压VN1(步骤S100)。电压感测单元112将第二节点N2的电压VN2的幅值与第三节点N3的电压VN3的幅值进行比较(步骤S220)。如果第二节点N2的电压VN2的幅值低于第三节点N3的电压VN3的幅值，由于电流因第一二极管D1而不能流过第四电阻器R4，所以不可能输出第一电流I1(步骤S350)。因为不输出第一电流I1，所以恒定电流产生单元120不能被激活(步骤S450)，并且电流不能提供给传输线TL。
另一方面，如果第二节点N2的电压VN2的幅值高于第三节点N3的电压VN3的幅值，则电压感测单元112确定第二节点N2的电压VN2是否高于地平面的电压(0V)(步骤S230)。如果第二节点N2的电压VN2低于地平面的电压(0V)，由于电流因第二二极管D2而不能流过第三电阻器R3，所以不可能输出第一电流I1(步骤S350)。因为不输出第一电流I1，所以恒定电流产生单元120不能被激活(步骤S450)，并且电流不能提供给传输线TL。
如果第二节点N2的电压VN2高于地平面的电压(0V)，因为第一电流I1可流入第三电阻器R3中，所以第一电流I1流过第一流动路径P1(步骤S300)。恒定电流产生单元120由第一电流I1激活(步骤S400)，并且对应于第一电流I1的第二电流I2可提供给传输线TL(步骤S500)。
图19是根据本发明的第四实施方式的电压感测单元的等效电路图。图20是示出了图19的电压特性的图形。
参照图17和图19，假设施加于运算放大器的正输入端子的电压的幅值与施加于运算放大器的负输入端子的电压的幅值相同，差分放大器OPA2可通过调整可变电阻器RC的电阻的幅值来调整流过可变电阻器RC的电流的幅值。输出端子的电压Vout可由流过可变电阻器RC的电流量来确定。因此，能够调整在第二节点N2和运算放大器的输出端子之间流动的电流的幅值。因为可变电阻器RC连接至运算放大器的负输入端子，差分放大器OPA2可向输出端子提供反相电压。差分放大器OPA2可通过相对于输入电压线性地产生输出电压来线性地调整第一电流I1的幅值。在下文中，将参照图20详细地描述差分放大器OPA2的电压特性。
参照图17和图20，因为通过可变电阻器RC的分压而获得的电压施加于负输入端子，差分放大器OPA2用作反相放大器。换言之，随着第一节点N1的电压VN1增加，差分放大器的输出电压Vout减小。差分放大器的输出电压Vout与第一节点N1的电压VN1的比率A可根据可变电阻器RC和第五电阻器R5的电阻的幅值变化。
此外，因为根据运算放大器的特性，运算放大器的输出电压不能超过施加于运算放大器的电压，所以差分放大器OPA2可线性地提供正的饱和电压和负的饱和电压之间的输出电压Vout。
图21是示出了当根据本发明的第四实施方式的接口电路在高电平操作时的特性的电路图。
参照图21，如果高电平的信号SH输入至第一集成电路200的输入端子，则高电平的信号SH可通过输入缓冲器210施加于传输线TL。此外，如果施加了高电平的信号SH，第一集成电路200的第一晶体管Q1或第二集成电路300的第二晶体管Q2可被关断。如果施加了高电平的信号SH，由于上拉电阻器或由于传输线TL的内部电阻，可能出现噪声的流入。为了防止噪声的流入，恒定电流产生电路100可通过提供电流来减少传输线TL的阻抗。
首先，恒定电流产生电路100的电压感测单元112可测量形成在传输线TL上的第一节点N1的电压VN1。因为施加于电压感测单元112的差分放大器OPA2的正输入端子的电压和负输入端子的电压几乎是相同的，所以与第一节点N1的电压VN1和施加于负输入端子的电压VCC/2之差对应的电流流过第五电阻器R5。因为与流过第五电阻器R5的电流相同的电流流过可变电阻器RC(电流不能流过理想的运算放大器的输入端子)，所以第三节点N3的电压可根据差分放大器OPA2的正输入电压VCC/2线性地变化。
如果第三节点N3的电压低于第二节点N2的电压，电流I11可通过第一二极管D1流入第四电阻器R4。如果第三节点N3的电压高于第二节点N2的电压，电流I11因第一二极管D1而不能流入第四电阻器R4。随着流过第四电阻器R4的电流的量增加，第一电流I1的幅值增加，并且从恒定电流产生单元120输出至传输线TL的电流的量增加。因此，能够减小传输线TL的内阻抗，从而减小噪声的流入。
图22是根据本发明的第五实施方式的接口电路的等效电路图。
在图22的接口电路中，图18的接口电路中的双极结型晶体管(BJT)由MOSFET代替。因为双极结型晶体管(BJT)的操作原理类似于MOSFET的操作原理，所以图22的接口电路的操作特性类似于图18的接口电路的操作特性，并且将省略重复描述。
参照图22，接口电路可包括恒定电流产生电路100、第一集成电路200和第二集成电路300。
恒定电流产生电路100可包括电压感测单元112和恒定电流产生单元120。恒定电流产生单元120可包括多个晶体管Q3和Q4。第三晶体管Q3的栅极端子和第四晶体管Q4的栅极端子彼此接触。第三晶体管Q3的源极端子和第四晶体管Q4的源极端子可连接至第一电源电压VDD。对应于流过第一流动路径P1的第一电流I1的幅值，具有与第一电流I1的幅值相同的幅值的第二电流I2可流过第二流动路径P2，并且第二电流I2可被提供给传输线TL。由第三晶体管Q3和第四晶体管Q4形成的电流镜已经参照图10进行了详细描述。
图23至图29是根据本发明的一些其他实施方式的集成电路的等效电路图。
图23是示出了根据本发明的一个实施方式的连接至接口电路的两端的恒定电流产生电路的电路图。图23的电路类似于图5的接口电路，但是与图5的接口电路不同的是恒定电流产生电路100a邻近于第二集成电路300附加地连接至传输线TL。由于传输线TL较长，传输线TL的内阻抗增加。因此，通过添加恒定电流产生电路100a，能够减少从传输线TL的外部观察的传输线TL的阻抗。
图24是示出了根据本发明的另一实施方式的连接至接口电路的两端的恒定电流产生电路的电路图。图24的电路类似于图11的接口电路，但是与图11的接口电路不同的是恒定电流产生电路100a邻近于第二集成电路300附加地连接至传输线TL。由于传输线TL较长，传输线TL的内阻抗增加。因此，通过添加恒定电流产生电路100a，能够减少从传输线TL的外部观察的传输线TL的阻抗。
图25是示出了根据本发明的又一实施方式的连接至接口电路的两端的恒定电流产生电路的电路图。图25的电路类似于图17的接口电路，但是与图17的接口电路不同的是恒定电流产生电路100a邻近于第二集成电路300附加地连接至传输线TL。由于传输线TL较长，传输线TL的内阻抗增加。因此，通过添加恒定电流产生电路100a，能够减少从传输线TL的外部观察的传输线TL的阻抗。
图26示出了在多个第一集成电路与多个第二集成电路之间的多连接电路。通过将恒定电流产生电路100添加至多个主电路与多个从电路之间的连接中的传输线TL，能够减少噪声的流入。图26的电路类似于图5的接口电路，但是差异在于n个主电路和n个从电路通过传输线TL连接。虽然多个电路由传输线TL连接，但通过提供经过传输线TL的操作电路的地址，多连接电路也可以与图5的接口电路相同的方式操作。图26示出了n个主电路和n个从电路之间的连接，但是不限于此。一个主电路与多个从电路之间的连接也是可用的。
图27示出了在多个第一集成电路与多个第二集成电路之间的多连接电路。通过将恒定电流产生电路100添加至多个主电路与多个从电路之间的连接中的传输线TL，能够减少噪声的流入。图27的电路类似于图11的接口电路，但是差异在于n个主电路和n个从电路通过传输线TL连接。图27示出了n个主电路与n个从电路之间的连接，但是不限于此。一个主电路与多个从电路之间的连接也是可用的。
图28示出了多个第一集成电路与多个第二集成电路之间的多连接电路。通过将恒定电流产生电路100添加至多个主电路与多个从电路之间的连接中的传输线TL，能够减少噪声的流入。图28的电路类似于图17的接口电路，但是差异在于n个主电路和n个从电路通过传输线TL连接。图28示出了n个主电路和n个从电路之间的连接，但是不限于此。一个主电路与多个从电路之间的连接也是可用的。
在图29的接口电路中，图26的接口电路中的双极结型晶体管(BJT)由MOSFET代替。因为双极结型晶体管(BJT)的操作原理类似于MOSFET的操作原理，所以图29的接口电路的操作特性类似于图26的接口电路的操作特性。而且，在图27和图28的接口电路中，双极结型晶体管(BJT)可由MOSFET代替。
然而，本发明的效果不局限于本文所阐述的那些。通过参考权利要求，本发明的上述和其他效果将对本发明所属领域的普通技术人员变得更显而易见。
虽然已经参照本发明的示例性实施方式具体地示出和描述了本发明，但是本领域普通技术人员应理解可对其在形式和细节上进行各种变化，而不背离由所附权利要求限定的本发明的精神和范围。因此应期望，本发明的实施方式在所有方面被认为是说明性的而非限制性的，参考所附权利要求而非上文的描述以指示本发明的范围。

Claims (16)

1.一种接口电路，包括：
第一集成电路，发送或接收数据；
第二集成电路，通过传输线连接至所述第一集成电路以发送或接收数据；以及
恒定电流产生电路，连接至所述传输线以将具有恒定幅值的电流输出至所述传输线；
其中，所述恒定电流产生电路通过感测所述传输线的电压调整被输出至所述传输线的电流的量，
其中，所述恒定电流产生电路包括：
电压感测单元，感测所述传输线的所述电压以产生与所述传输线的所述电压对应的第一电流；以及
恒定电流产生单元，包括用于输出与所述第一电流对应的第二电流的电流镜，其中，所述电流镜包括第三晶体管和第四晶体管，
其中，所述第三晶体管的基极端子与所述第四晶体管的基极端子连接，以及
其中，所述第三晶体管的发射极端子和所述第四晶体管的发射极端子连接至第一电源电压，以及
其中，所述第四晶体管的基极端子和集电极端子联接至所述电压感测单元。
2.如权利要求1所述的接口电路，其中所述电压感测单元包括至少一个感测晶体管；以及
其中所述至少一个感测晶体管响应于所述传输线的所述电压导通并且产生与所述传输线的所述电压对应的所述第一电流。
3.如权利要求2所述的接口电路，其中所述至少一个感测晶体管中的每个和所述多个晶体管中的每个由双极型晶体管形成。
4.如权利要求2所述的接口电路，其中所述至少一个感测晶体管中的每个和所述多个晶体管中的每个由场效应晶体管形成。
5.如权利要求1所述的接口电路，其中所述电压感测单元包括比较器和第一二极管；以及
其中所述比较器将所述传输线的所述电压与参考电压进行比较以输出预定电压。
6.如权利要求5所述的接口电路，其中所述多个晶体管中的每个由双极型晶体管形成。
7.如权利要求5所述的接口电路，其中所述多个晶体管中的每个由场效应晶体管形成。
8.如权利要求1所述的接口电路，其中所述电压感测单元包括差分放大器和至少一个二极管；以及
其中所述差分放大器输出与所述传输线的所述电压对应的电压。
9.如权利要求8所述的接口电路，其中所述多个晶体管中的每个由双极型晶体管形成。
10.如权利要求8所述的接口电路，其中所述多个晶体管中的每个由场效应晶体管形成。
11.一种接口电路，包括：
第一集成电路，发送或接收数据；
第二集成电路，通过传输线连接至所述第一集成电路以发送或接收数据；以及
多个恒定电流产生电路，连接至所述传输线以将具有恒定幅值的电流输出至所述传输线；
其中，所述恒定电流产生电路中的每个通过感测所述传输线的电压调整被输出至所述传输线的电流的量，
其中，所述恒定电流产生电路包括：
电压感测单元，感测所述传输线的所述电压以产生与所述传输线的所述电压对应的第一电流；以及
恒定电流产生单元，包括用于输出与所述第一电流对应的第二电流的电流镜，其中，所述电流镜包括第三晶体管和第四晶体管，
其中，所述第三晶体管的基极端子与所述第四晶体管的基极端子连接，以及
其中，所述第三晶体管的发射极端子和所述第四晶体管的发射极端子连接至第一电源电压，以及
其中，所述第四晶体管的基极端子和集电极端子联接至所述电压感测单元。
12.如权利要求11所述的接口电路，其中所述电压感测单元包括至少一个感测晶体管，以及
其中，所述至少一个感测晶体管响应于所述传输线的所述电压导通并且产生与所述传输线的所述电压对应的所述第一电流。
13.如权利要求11所述的接口电路，其中所述电压感测单元包括比较器和第一二极管；以及
其中，所述比较器将所述传输线的所述电压与参考电压进行比较以输出预定电压。
14.如权利要求11所述的接口电路，其中所述电压感测单元包括差分放大器和至少一个二极管；以及
其中所述差分放大器输出与所述传输线的所述电压对应的电压。
15.一种接口电路，包括：
多个第一集成电路，发送或接收数据；
多个第二集成电路，通过传输线连接至所述第一集成电路中的每个以发送或接收数据；以及
恒定电流产生电路，连接至所述传输线以将具有恒定幅值的电流输出至所述传输线；
其中，所述恒定电流产生电路通过感测所述传输线的电压调整被输出至所述传输线的电流的量，
其中，所述恒定电流产生电路包括：
电压感测单元，感测所述传输线的所述电压以产生与所述传输线的所述电压对应的第一电流；以及
恒定电流产生单元，包括用于输出与所述第一电流对应的第二电流的电流镜，其中，所述电流镜包括第三晶体管和第四晶体管，
其中，所述第三晶体管的基极端子与所述第四晶体管的基极端子连接，以及
其中，所述第三晶体管的发射极端子和所述第四晶体管的发射极端子连接至第一电源电压，以及
其中，所述第四晶体管的基极端子和集电极端子联接至所述电压感测单元。
16.如权利要求15所述的接口电路，其中所述电压感测单元包括至少一个感测晶体管，以及
其中，所述至少一个感测晶体管响应于所述传输线的所述电压导通并且产生与所述传输线的所述电压对应的所述第一电流。
CN201510030179.XA 2014-04-15 2015-01-21 接口电路 Active CN105049022B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020140044832A KR102182572B1 (ko) 2014-04-15 2014-04-15 인터페이스 회로
KR10-2014-0044832 2014-04-15

Publications (2)

Publication Number Publication Date
CN105049022A CN105049022A (zh) 2015-11-11
CN105049022B true CN105049022B (zh) 2019-11-01

Family

ID=52345085

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510030179.XA Active CN105049022B (zh) 2014-04-15 2015-01-21 接口电路

Country Status (4)

Country Link
US (1) US20150295563A1 (zh)
EP (1) EP2933923B1 (zh)
KR (1) KR102182572B1 (zh)
CN (1) CN105049022B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9419618B1 (en) * 2015-05-28 2016-08-16 Hong Fu Jin Precision Industry (Shenzhen) Co., Ltd. Interface circuit and electronic system using the same
TWI602001B (zh) * 2016-09-13 2017-10-11 友達光電股份有限公司 壓電感應器讀取電路
KR102601512B1 (ko) * 2016-12-26 2023-11-14 에스케이하이닉스 주식회사 공통 신호 감쇄 회로 및 그를 이용한 램프 신호 발생 장치

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6356141B1 (en) * 1999-04-06 2002-03-12 Matsushita Electric Industrial Co., Ltd. Constant-current output circuit
CN1703033A (zh) * 2004-05-28 2005-11-30 恩益禧电子股份有限公司 数据传输设备和用于其的数据接收设备
CN102290982A (zh) * 2010-05-31 2011-12-21 罗姆股份有限公司 发送器、接口装置和车载通信系统

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3694665A (en) * 1970-11-05 1972-09-26 Sanders Associates Inc Wired or circuit
US4498021A (en) * 1982-07-13 1985-02-05 Matsushita Electric Industrial Co., Ltd. Booster for transmitting digital signal
NO167884C (no) * 1984-05-30 1991-12-18 Siemens Ag Koblingstrinn til aa koble et signalbehandlende apparat til en overfoeringsledning.
JPH0677763A (ja) * 1992-06-17 1994-03-18 Texas Instr Inc <Ti> 伝送線路を終端する方法と装置
US5418478A (en) * 1993-07-30 1995-05-23 Apple Computer, Inc. CMOS differential twisted-pair driver
JP3189815B2 (ja) * 1998-12-07 2001-07-16 日本電気株式会社 入力回路、出力回路、入出力回路、及び入力信号処理方法
JP2001053598A (ja) * 1999-08-16 2001-02-23 Nec Corp インターフェイス回路、該インターフェイス回路を備えた電子機器及び通信システム
ATE372539T1 (de) * 2002-08-29 2007-09-15 Koninkl Philips Electronics Nv Signalisierung im strommodus in einer elektronischen datenverarbeitungsschaltung
US6992501B2 (en) * 2004-03-15 2006-01-31 Staktek Group L.P. Reflection-control system and method
JP2007053436A (ja) * 2005-08-15 2007-03-01 Nec Electronics Corp レシーバ回路およびレシーバ回路の動作方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6356141B1 (en) * 1999-04-06 2002-03-12 Matsushita Electric Industrial Co., Ltd. Constant-current output circuit
CN1703033A (zh) * 2004-05-28 2005-11-30 恩益禧电子股份有限公司 数据传输设备和用于其的数据接收设备
CN102290982A (zh) * 2010-05-31 2011-12-21 罗姆股份有限公司 发送器、接口装置和车载通信系统

Also Published As

Publication number Publication date
KR102182572B1 (ko) 2020-11-25
EP2933923A1 (en) 2015-10-21
US20150295563A1 (en) 2015-10-15
CN105049022A (zh) 2015-11-11
EP2933923B1 (en) 2017-12-06
KR20150119551A (ko) 2015-10-26

Similar Documents

Publication Publication Date Title
CN102402948B (zh) 发光元件阵列驱动电路与用于其中的电流分配电路及方法
CN102064692A (zh) 输出电流检测电路以及发送电路
CN105049022B (zh) 接口电路
KR20090061278A (ko) 온 다이 터미네이션 장치의 캘리브래이션 회로
CN106487375A (zh) 缓冲器电路、接收器和使用接收器的系统
CN106656148A (zh) 一种防止电流倒灌的双向io电路
TWI699747B (zh) 驅動電流供應電路、led顯示驅動裝置及led顯示裝置
CN107660013B (zh) 一种led两端恒流驱动芯片及恒流驱动方法
TWI602394B (zh) 源極隨耦器
CN106712765B (zh) 一种基于cmos工艺的pecl发送器接口电路
US20160099706A1 (en) Resistance element generator and output driver using the same
Sim et al. A 1-Gb/s bidirectional I/O buffer using the current-mode scheme
CN207301852U (zh) 电流镜电路
US20190165771A1 (en) Signal level converter and display driving device
CN108809295A (zh) 电平移位电路
CN106598900B (zh) Lvds驱动器电路
CN104834344B (zh) 精确电流感测
CN103457599A (zh) 一种无静态功耗的芯片打线选择电路
TWI535198B (zh) 差分信號驅動器
CN209572001U (zh) 一种信号传输管的驱动电路和电平转换电路
CN104467799B (zh) 输入输出电路装置
CN107861554B (zh) 基于抗辐照双极工艺用于宽电源范围的带隙基准启动电路及方法
CN105207663B (zh) 一种兼容pecl/ttl/cmos电平的输出电路
CN101099122A (zh) 半导体器件
CN105099431B (zh) 内部整合电路接口装置及其信号产生方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant