CN105027214B - 用于调节存储器阵列的工作电压的系统和方法 - Google Patents

用于调节存储器阵列的工作电压的系统和方法 Download PDF

Info

Publication number
CN105027214B
CN105027214B CN201480013005.6A CN201480013005A CN105027214B CN 105027214 B CN105027214 B CN 105027214B CN 201480013005 A CN201480013005 A CN 201480013005A CN 105027214 B CN105027214 B CN 105027214B
Authority
CN
China
Prior art keywords
voltage
memory array
nbti
operating voltage
temperature
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201480013005.6A
Other languages
English (en)
Other versions
CN105027214A (zh
Inventor
S·S·宋
Z·王
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Qualcomm Inc
Original Assignee
Qualcomm Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Qualcomm Inc filed Critical Qualcomm Inc
Publication of CN105027214A publication Critical patent/CN105027214A/zh
Application granted granted Critical
Publication of CN105027214B publication Critical patent/CN105027214B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/4074—Power supply or voltage generation circuits, e.g. bias voltage generators, substrate voltage generators, back-up power, power control circuits
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/39—Circuit design at the physical level
    • G06F30/392—Floor-planning or layout, e.g. partitioning or placement
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/41—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger
    • G11C11/413—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing, timing or power reduction
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/41—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger
    • G11C11/413—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing, timing or power reduction
    • G11C11/417—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing, timing or power reduction for memory cells of the field-effect type
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/147—Voltage reference generators, voltage or current regulators; Internally lowered supply levels; Compensation for voltage drops
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/04—Arrangements for writing information into, or reading information out from, a digital store with means for avoiding disturbances due to temperature effects

Abstract

一种方法包括测量与存储器阵列相关联的传感器的温度。该方法还包括在电压调节设备处基于温度并且基于与存储器阵列相关联的制造数据来计算工作电压。该方法进一步包括在电压调节设备处基于工作电压来调节被提供给存储器阵列的电压。

Description

用于调节存储器阵列的工作电压的系统和方法
相关申请的交叉引用
本申请要求共同拥有的于2013年3月15日提交的美国非临时专利申请号13/842.263的优先权，该非临时专利申请的内容通过援引全部明确纳入于此。
领域
本公开一般涉及存储器阵列。
相关技术描述
技术进步已产生越来越小且越来越强大的计算设备。例如，当前存在各种各样的便携式个人计算设备，包括较小、轻量且易于由用户携带的无线计算设备，诸如便携式无线电话、个人数字助理(PDA)以及寻呼设备。更具体地，便携式无线电话(诸如蜂窝电话和网际协议(IP)电话)可通过无线网络传达语音和数据分组。此外，许多此类无线电话包括被纳入于其中的其他类型的设备。例如，无线电话还可包括数码相机、数码摄像机、数字记录器以及音频文件播放器。同样，此类无线电话可处理可执行指令，包括可被用于访问因特网的软件应用，诸如web浏览器应用。如此，这些无线电话可包括显著的计算能力。
电子设备(例如，无线设备或计算设备)可以使用金属氧化物半导体场效应晶体管(MOSFET)来实现。MOSFET的操作(例如，导通或关断)取决于MOSFET的工作电压。MOSFET的p沟道随时间降级并且MOSFET的工作温度增加，从而导致工作电压的增加。由于p沟道降级而导致的工作电压的增加被称为负偏压温度不稳定性(NBTI)。当使用MOSFET来实现静态随机存取存储器(SRAM)阵列时，NBTI影响SRAM阵列的读操作(例如，SRAM的工作电压可能由于NBTI而不足以使MOSFET导通)。为了补偿NBTI，电压源可以增加的水平供应工作电压，该工作电压被调整以补偿NBTI的估计值。NBTI的估计值表示针对SRAM阵列的寿命对NBTI进行的估计。然而，以增加的水平供应工作电压会限制工作电压的缩放。此外，因为每个存储器设备的NBTI的实际值通常是不同的，所以估计NBTI的要被用于增加每个存储器设备的供电电压的单个值可能不准确地补偿实际的NBTI(或者可能过度补偿NBTI，从而导致功耗增加)。
概述
存储器设备(例如，存储器阵列)的工作电压可能由于存储器设备的负偏压温度不稳定性(NBTI)效应而增加。估计NBTI的要被用于调整每个存储器设备的个体工作电压的单个值可能不准确地补偿每个存储器设备的实际NBTI。例如，过度补偿NBTI导致功耗增加。基于NBTI的最差情形场景来针对存储器设备的寿命估计单个估计值。因此，该单个估计值通常高于所需。本文描述的系统和方法可以有利地使电压调节设备能够基于特定于存储器阵列的NBTI值来调节存储器阵列的工作电压。与使用单个估计的NBTI值相比，将特定于存储器阵列的NBTI值用作工作电压调整的基础可以降低功耗。
例如，电压调节设备可以基于存储器设备的测得温度并且基于与存储器设备相关联的制造数据来确定存储器阵列的目标工作电压。基于目标工作电压，电压调节设备可以调节被提供给存储器阵列的电压。在一具体实施例中，电压调节设备可以至少部分地基于存储器阵列的经更新的测得温度来周期性地(例如，一年一次地)调整电压。在另一具体实施例中，电压调节设备可以单次(例如，在设备初始化过程期间)调节供电电压。
测得温度可以由位于与存储器阵列相同的半导体器件(例如，相同半导体管芯)上的温度传感器来提供。制造数据可以表征存储器阵列的元件的开关能力(例如，晶体管的阈值电压参数)。例如，制造数据可以包括或者表示与NBTI模型有关的信息。NBTI模型可被用于计算存储器阵列的目标工作电压和/或待机电压。另外，NBTI模型可被用于基于存储器阵列的测得温度来计算寿命结束(EOL)工作电压漂移。电压调节设备可以在工作电压被设置时至少部分地基于EOL工作电压漂移来确定目标工作电压。因此，电压调节设备可以基于测得温度并且基于NBTI模型来准确地确定工作电压以更多地补偿NBTI。
在一具体实施例中，一种方法包括测量与存储器阵列相关联的传感器的温度。该方法还包括在电压调节设备处基于所述温度并且基于与所述存储器阵列相关联的制造数据来计算工作电压。该方法进一步包括在所述电压调节设备处基于所述工作电压来调节被提供给所述存储器阵列的电压。
在一具体实施例中，一种半导体器件包括存储器阵列。该半导体器件还包括被配置成测量所述存储器阵列的温度的传感器。该半导体器件进一步包括被配置成基于所述温度并且基于与所述存储器阵列相关联的制造数据来设置要被提供给所述存储器阵列的工作电压的逻辑。
由所公开的实施例中的至少一个实施例提供的一个具体优点在于更准确地调节存储器阵列的工作电压以补偿存储器阵列的NBTI的能力。本公开的其他方面、优点和特征将在阅读了整个申请后变得明了，整个申请包括下述章节：附图简述、详细描述以及权利要求。
附图简述
图1解说了系统的一具体实施例，该系统可用于使电压调节设备能够基于存储器阵列的测得温度并且基于存储器阵列的制造数据来调节存储器阵列的工作电压；
图2是解说用于基于存储器阵列的测得温度并且基于存储器阵列的制造数据来调节存储器阵列的工作电压的方法的一具体实施例的流程图；
图3是解说用于基于存储器阵列的测得温度并且基于存储器阵列的制造数据来调节存储器阵列的工作电压的方法的另一具体实施例的流程图；
图4是解说通信设备的示图，该通信设备包括基于存储器阵列的测得温度并且基于存储器阵列的制造数据来调节存储器阵列的工作电压的电压调节设备；以及
图5是解说制造电子设备的过程的一具体实施例的示图，该电子设备包括可用于基于存储器阵列的测得温度并且基于存储器阵列的制造数据来调节存储器阵列的工作电压的电压调节设备。
详细描述
图1解说了系统100的一具体实施例，该系统可用于使电压调节设备能够基于存储器阵列的测得温度并且基于存储器阵列的制造数据来调节存储器阵列的工作电压。系统100包括半导体器件102和电压调节设备104。半导体器件102可以包括核心逻辑106、温度传感器108、以及静态随机存取存储器(SRAM)阵列110。
核心逻辑106可以被配置成执行逻辑操作(例如，计算)。例如，核心逻辑106可以包括处理器。在一具体实施例中，核心逻辑106可以至少部分地使用晶体管来实现。SRAM阵列110可被配置成由核心逻辑106访问以存储和/或取回数据。在一具体实施例中，SRAM阵列110可以使用鳍式场效应晶体管(FinFET)来实现。电压调节设备104可被配置成调节供电电压并且向半导体器件102提供经调节的供电电压。例如，电压调节设备104可以包括或者可以是功率管理集成电路(PMIC)的组件。电压调节设备104可以包括处理器112、电压调节电路114、以及存储器116。存储器116可以包括可由处理器112执行的指令118并且可以包括与SRAM阵列110的制造相关联的制造数据120。电压调节设备104可以被嵌入在半导体器件102中，或者电压调节设备104可以被嵌入在与半导体器件102分开的一半导体器件(例如，PMIC)中。电压调节电路114可以包括被配置成设置要被提供给SRAM 110的电压的电路系统或逻辑。
在操作期间，电压调节设备104可以提供分开的电压以向核心逻辑106和SRAM阵列110供电。例如，当半导体器件102正在活跃模式中操作时，电压调节设备104可以向SRAM阵列110提供工作电压124并且向核心逻辑106提供核心逻辑工作电压126。在活跃模式期间，SRAM阵列110可以由工作电压124供电，并且核心逻辑106可以由核心逻辑工作电压126供电。当半导体器件102正在待机模式中操作时，电压调节设备104可以向SRAM阵列110提供待机电压128并且向核心逻辑106提供核心逻辑待机电压130。在待机模式期间，SRAM阵列110可以由待机电压128供电，并且核心逻辑106可以由核心逻辑待机电压130供电。工作电压124可以不同于核心逻辑工作电压126，并且待机电压128可以不同于核心逻辑待机电压130。因为SRAM阵列110的组件(例如，晶体管)可能比核心逻辑106的组件(例如，晶体管)在更大持续时间上处于压力之下，所以SRAM阵列110(例如，工作电压124或待机电压128)可能经历不同于核心逻辑116(例如，核心逻辑工作电压126或者核心逻辑待机电压130)的NBTI。因此，通过向SRAM阵列110以及向核心逻辑106提供分开的电压，电压调节设备104可以为SRAM阵列110和核心逻辑106不同地补偿NBTI。
此外，电压调节设备104可以基于与核心逻辑106相关联的性能参数来计算核心逻辑工作电压126和/或核心逻辑待机电压130。例如，该性能参数可以是核心逻辑106的时钟速度。电压调节设备104可以向核心逻辑106提供核心逻辑工作电压126和/或核心逻辑待机电压130。
温度传感器108可以位于SRAM阵列110附近(即，紧邻SRAM阵列110)。温度传感器108可以测量SRAM阵列110(在活跃模式中的)工作温度和/或(在待机模式中的)待机温度。例如，温度传感器108可以感测半导体器件102的、SRAM阵列110位于其上的区域的温度。该区域的温度可以对应于SRAM阵列110的工作温度和/或待机温度。电压调节设备104可以从温度传感器108接收SRAM阵列110的测得工作温度和/或测得待机温度。电压调节设备104可以基于测得工作温度并且基于制造数据120来计算目标工作电压。此外，电压调节设备104可以基于测得待机温度以及制造数据120来计算目标待机电压。
制造数据120包括表征SRAM阵列110的元件(例如，MOSFET)的开关能力的数据。例如，该元件的开关能力可以对应于MOSFET的阈值电压参数。在一具体实施例中，制造数据120包括关于SRAM阵列110的NBTI模型的信息。电压调节设备104可以使用NBTI模型以经由处理器112来计算目标工作电压和/或目标待机电压。电压调节设备104还可以使用NBTI模型以经由处理器112来计算寿命结束(EOL)工作电压漂移值和/或EOL待机电压漂移值。NBTI模型把测得工作温度考虑在内。例如，NBTI模型将测得工作温度作为变量包括在计算目标工作电压和/或目标待机电压的等式中。作为另一示例，NBTI模型可以将测得工作温度作为变量包括在计算EOL工作电压漂移值和/或EOL待机电压漂移值的等式中。
在一具体实施例中，NBTI模型可以通过确定ΔVt＝Atb来被计算，其中ΔVt是工作电压124或待机电压128的变化。At通过ln(A)＝ln(v)+c,来描述，其中c是拟合参数而s是时间。值b通过b＝kB×T/4E0来定义，其中kB是波尔兹曼(Boltzmann)常数，T是SRAM阵列110的测得温度，而E0是激活能量。
电压调节设备104可以基于目标工作电压来设置工作电压124。电压调节设备104可以包括向SRAM阵列110提供工作电压124的电压调节电路114。电压调节设备104可以基于目标待机电压来设置待机电压。电压调节设备104可以向SRAM阵列110提供待机电压128。例如，电压调节电路114可以接收供电电压并且可以使用可变电阻器、晶体管、或其任何组合来修改(例如，降低)供电电压以生成工作电压124、待机电压128、或其任何组合。
在一具体实施例中，工作电压和/或待机电压可以由电压调节设备104周期性地(例如，一年一次地)调整。电压调节设备104可以基于经由温度传感器108测得的工作温度的变化和/或待机温度的变化来周期性地更新目标工作电压和/或目标待机电压。电压调节设备104可以基于经更新的目标工作电压来更新工作电压并且可以基于测得温度的变化来更新待机电压。
在另一具体实施例中，电压调节设备104基于测得工作温度来计算初始目标工作电压和EOL工作电压漂移值。电压调节设备104还基于测得待机温度来计算初始目标待机温度和EOL待机电压漂移值。电压调节设备104可以基于初始目标阵列工作电压并且基于EOL工作电压漂移值来计算目标工作电压。
当工作电压124被单次设置时，目标工作电压可以是初始目标工作电压、EOL工作电压漂移值、以及工作电压裕度的总和。因此，电压调节设备104可以基于目标工作电压来调节供电电压并且提供(例如，设置)工作电压124而不在半导体器件102的寿命上进行进一步的调整(例如，工作电压124在半导体器件102的操作期间不被进一步调整)。当工作电压124被周期性调整时，目标工作电压可以是目标工作电压和工作电压裕度的总和。工作电压裕度可以使工作电压能够被设置在计及活跃模式期间临时或者非预期的电压增大的水平上。
以类似的方式，电压调节设备104可以基于目标待机电压来设置待机电压128。电压调节设备104可以基于初始目标待机电压并且基于EOL待机电压漂移值来计算目标待机电压。当待机电压128被单次设置时，目标待机电压是初始目标待机电压、EOL待机电压漂移值、以及待机电压裕度的总和。因此，电压调节设备104可以基于目标待机电压来调节供电电压并且提供待机电压128而不在半导体器件102的寿命上进行进一步的调整。当待机电压128被周期性调整时，目标待机电压是初始目标待机电压和待机电压裕度的总和。待机电压裕度可以使待机电压128能够被设置在计及待机模式期间临时或者非预期的电压增大的水平上。
尽管图1中描述了代表性的半导体器件102，但是应当理解，系统100可以包括多个半导体器件(例如，多个半导体管芯)和多个相应的电压调节设备。每个半导体器件可以包括相应的SRAM阵列和相应的温度传感器。每个半导体器件的工作电压和/或待机电压被独立地调节(例如，基于某一半导体器件的存储器阵列的测得温度并且基于与该半导体器件相关联的制造数据来调节该半导体器件的工作电压和/或待机电压)。
系统100可以由此使电压调节设备(例如，电压调节设备104)能够基于特定于存储器阵列(例如，SRAM阵列110)的且基于该存储器阵列的测得温度的NBTI值来调节该存储器阵列的电压(例如，工作电压124或待机电压128)。与使用通用的估计的NBTI值相比，将特定于存储器阵列的NBTI值用作工作电压调整的基础可以降低功耗。
图2是解说用于基于存储器阵列的测得温度并且基于存储器阵列的制造数据来调节存储器阵列的工作电压的方法200的一具体实施例的流程图。方法200包括在202测量与SRAM阵列相关联的传感器的温度。例如，参照图1，电压调节设备104可以从温度传感器108接收SRAM阵列110的测得工作温度和/或测得待机温度。温度传感器108可被安置成紧邻SRAM阵列110。方法200还包括在204基于测得温度并且基于与SRAM阵列相关联的制造数据来计算目标工作电压和/或目标待机电压。例如，参照图1，电压调节设备104可以基于工作温度和制造数据120来计算目标工作电压。电压调节设备104可以基于待机温度和制造数据120来计算目标待机电压。制造数据120包括表征SRAM阵列110的元件(例如，MOSFET)的开关能力的数据。在一具体实施例中，制造数据120包括与SRAM阵列110的NBTI模型有关的信息。电压调节设备104可以使用NBTI模型以经由处理器112来计算寿命结束(EOL)工作电压漂移值和/或EOL待机电压漂移值。NBTI模型将测得工作温度包括在内。例如，NBTI模型将测得工作温度作为变量包括在计算目标工作电压和/或目标待机电压的等式中。作为另一示例，NBTI模型将测得工作温度作为变量包括在计算EOL工作电压漂移值和/或EOL待机电压漂移值的等式中。
方法200进一步包括在206基于与核心逻辑相关联的性能参数来计算核心逻辑工作电压和/或核心逻辑待机电压。例如，参照图1，电压调节设备104可以基于与核心逻辑106相关联的性能参数来调节核心逻辑工作电压126和/或核心逻辑待机电压130。
方法200进一步包括在208基于目标工作电压来设置工作电压并且基于目标待机电压来设置待机电压。例如，参照图1，电压调节电路114可以将工作电压设置为目标工作电压，并且电压调节设备104可以将待机电压设置为目标待机电压。
方法200进一步包括在210基于工作电压和/或待机电压来调节电压。例如，参照图1，电压调节设备104可以调节供电电压并且经由电压调节电路114向SRAM阵列110提供工作电压。电压调节设备104可以调节供电电压并且向SRAM阵列110提供待机电压。方法200进一步包括在212更新目标工作电压和/或目标待机电压。例如，参照图1，电压调节设备104可以基于工作温度和/或待机温度的测量来周期性地(诸如一年一次地)更新目标工作电压和/或目标待机电压。
方法200进一步包括在214将工作电压更新为经更新的目标工作电压并且将待机电压更新为经更新的目标电压。例如，参照图1，电压调节设备104可以基于经由温度传感器108测得的工作温度的变化和/或待机温度的变化来周期性地更新工作电压和/或待机电压。
因此，方法200可以使电压调节设备能够基于存储器阵列的测得温度并且基于存储器阵列的制造数据(例如，表示NBTI模型的数据)来调节存储器阵列的工作电压。
图3是解说用于基于存储器阵列的测得温度并且基于存储器阵列的制造数据来调节存储器阵列的工作电压的方法300的另一具体实施例的流程图。方法300包括在302测量与存储器阵列相关联的传感器的温度。例如，参照图1，电压调节设备104可以从温度传感器108接收SRAM阵列110的测得工作温度和/或测得待机温度。方法300还包括在304在电压调节设备处基于测得温度并且基于与存储器阵列相关联的制造数据来计算工作电压。例如，参照图1，电压调节设备104可以基于测得工作温度和制造数据120来计算目标工作电压。
制造数据120包括表征SRAM阵列110的元件(例如，MOSFET)的开关能力的数据。在一具体实施例中，制造数据120包括关于SRAM阵列110的NBTI模型的信息。电压调节设备104可以使用NBTI模型以经由处理器112来计算寿命结束(EOL)工作电压漂移值和/或EOL待机电压漂移值。NBTI模型把测得工作温度包括在内。例如，NBTI模型将测得工作温度作为变量包括在计算目标工作电压和/或目标待机电压的等式中。作为另一示例，NBTI模型将测得工作温度作为变量包括在计算EOL工作电压漂移值和/或EOL待机电压偏移值的等式中。
方法300进一步包括在306在电压调节设备处基于工作电压来调节被提供给存储器阵列的电压。例如，参照图1，电压调节设备104可以基于目标工作电压来调节供电电压并且向SRAM阵列110提供经调节的工作电压。在一具体实施例中，方法300进一步包括在308基于与耦合至存储器阵列的核心逻辑相关联的性能参数来计算核心逻辑工作电压。例如，参照图1，电压调节设备104可以基于与核心逻辑106相关联的性能参数来计算核心逻辑工作电压126和/或核心逻辑待机电压130。例如，该性能参数可以是核心逻辑106的时钟速度。
在一具体实施例中，方法300进一步包括在310根据工作电压来向存储器阵列提供第一电压。例如，参照图1，电压调节设备104可以向SRAM阵列110提供工作电压124和/或待机电压128。在一具体实施例中，方法300进一步包括在312根据核心逻辑工作电压来向核心提供第二电压。例如，参照图1，电压调节设备104可以向核心逻辑106提供核心逻辑工作电压126和/或核心逻辑待机电压130。因此，方法300可以使电压调节设备能够基于存储器阵列的测得温度并且基于存储器阵列的制造数据(例如，NBTI模型)来调节存储器阵列的工作电压。
图4是解说通信设备400的示图，该通信设备400包括基于存储器阵列的测得温度并且基于存储器阵列的制造数据来调节存储器阵列的工作电压的电压调节设备。在一个实施例中，通信设备400或其组件包括图1的半导体器件102。此外，图2-3或其某些部分中描述的方法可以在通信设备400或其组件处或由通信设备400或其组件执行。
通信设备400包括耦合到存储器432的处理器410，诸如数字信号处理器(DSP)。存储器432可以是存储指令448的非瞬态有形计算机可读和/或处理器可读存储设备。指令448可由处理器410执行以执行一个或多个功能。
通信设备400还可以包括耦合至存储器432的温度传感器452。温度传感器452(诸如图1的温度传感器108)可被配置成测量存储器432的温度。通信设备400可以进一步包括耦合至存储器432的电压调节设备446。电压调节设备446可以被配置成调节供电电压(例如，来自电源444的供电电压)并且向存储器432提供工作电压458(例如，图1的工作电压124)和/或待机电压460(例如，待机电压128)。电压调节设备446还可以被配置成向处理器410提供核心逻辑工作电压462(例如，核心逻辑工作电压126)和/或核心待机工作电压464(例如，核心逻辑待机电压130)。
工作电压458和/或待机电压460可以基于存储器432的测得温度并且基于制造数据456来计算。电压调节设备446可以从温度传感器452接收测得温度。制造数据456可以表征存储器432的元件的开关能力(诸如图1的制造数据120)。例如，制造数据456可以包括NBTI模型，该NBTI模型将测得温度包括在内(例如，NBTI模型将测得温度用作等式中的变量)以计算工作电压458和/或待机电压460。电压调节设备446可以基于处理器410的性能参数来计算核心逻辑工作电压462和/或核心逻辑待机电压464。例如，该性能参数可以是处理器410的时钟速度。
电压调节设备446可以包括指令454。指令454可以存储在电压调节设备446的存储器(未示出)中。指令454可由电压调节设备446的处理器(未示出)执行以执行本文中所述的一个或多个功能或方法(诸如，参照图2-3所描述的方法)。
图4示出了通信设备400还可包括耦合到处理器410和显示设备426的显示控制器428。编码器/解码器(CODEC)434也可耦合至处理器410。扬声器436和话筒438可耦合至CODEC 434。图4还指示出无线控制器440可被耦合至处理器410，其中无线控制器440经由收发机450与天线442通信。无线控制器440、收发机450、以及天线442可表示使得能够由通信设备400进行无线通信的无线接口。通信设备400可包括众多无线接口，其中不同的无线网络被配置成支持不同的联网技术或者联网技术组合(例如，蓝牙低能耗、近场通信、WiFi、蜂窝等)。
在一具体实施例中，处理器410、显示控制器426、存储器432、CODEC434、无线控制器440和收发机450被包括在系统级封装或片上系统设备422中。在一具体实施例中，输入设备430和电源444被耦合至片上系统设备422。此外，在一具体实施例中，如图4中所解说的，显示器设备428、输入设备430、扬声器436、话筒438、天线442和电源444在片上系统设备422的外部。然而，显示器设备428、输入设备430、扬声器436、话筒438、天线442、和电源444中的每一者可耦合至片上系统设备422的一组件，诸如接口或控制器。
结合所描述的实施例，一种设备可以包括用于测量与存储器阵列相关联的传感器的温度的装置。例如，用于测量的装置可以包括图1的半导体器件102的一个或多个组件(例如，温度传感器)、温度传感器108、图4的温度传感器452、配置成测量温度的一个或多个设备、或其任何组合。该设备还可以包括用于基于温度并且基于与存储器阵列相关联的制造数据来计算工作电压的装置。例如，用于计算的装置可以包括半导体器件102的一个或多个组件(例如，处理器)、处理器112、电压调节电路114、图4的电压调节设备446、配置成计算工作电压的一个或多个设备、或其任何组合。该设备可以进一步包括用于基于SRAM阵列工作电压来调节供电电压的装置。例如，用于调节的装置可以包括半导体器件102的一个或多个组件(例如，处理器)、电压调节电路114、电压调节设备446、配置成调节供电电压的一个或多个组件、或其任何组合。
上文公开的设备和功能性可被设计和配置在存储于计算机可读介质上的计算机文件(例如，RTL、GDSII、GERBER等)中。一些或全部此类文件可被提供给基于此类文件来制造设备的制造处理人员。结果产生的产品包括半导体晶片，其随后被切割为半导体管芯并被封装成半导体芯片。这些芯片随后被用在以上描述的设备中。图5描绘了电子设备制造过程500的一具体解说性实施例。
物理器件信息502在制造过程500处(诸如在研究计算机506处)被接收。物理器件信息502可以包括表示半导体器件(诸如半导体器件102、电压调节设备104、通信设备400、电压调节设备446、或其任何组合)的至少一个物理性质的设计信息。例如，物理器件信息502可包括经由耦合至研究计算机504的用户接口506输入的物理参数、材料特性、以及结构信息。研究计算机806包括耦合至计算机可读介质(诸如存储器508)的处理器510，诸如一个或多个处理核。存储器510可存储计算机可读指令，其可被执行以使处理器508将物理器件信息502转换成遵循某一文件格式并生成库文件512。
在一具体实施例中，库文件512包括至少一个包括经转换的设计信息的数据文件。例如，库文件512可包括包含器件的被提供以供与电子设计自动化(EDA)工具520一起使用的半导体器件库，所述器件包括图1的半导体器件102、电压调节设备104、图4的电压调节设备446、或其任何组合。
库文件512可在设计计算机514处与EDA工具520协同使用，设计计算机514包括耦合至存储器518的处理器516，诸如一个或多个处理核。EDA工具520可被存储为存储器518处的处理器可执行指令，以使设计计算机514的用户能够设计包括库文件512中的半导体器件102、电压调节设备104、通信设备400、电压调节设备446、或其任何组合的电路。例如，设计计算机514的用户可经由耦合至设计计算机514的用户接口524来输入电路设计信息522。电路设计信息522可以包括表示半导体器件(诸如图1的半导体器件102、电压调节设备104、或其任何组合)的至少一个物理性质的设计信息。为了解说，电路设计性质可包括特定电路的标识以及与电路设计中其他元件的关系、定位信息、特征尺寸信息、互连信息、或表示半导体器件的物理性质的其他信息。
设计计算机514可被配置成转换设计信息(包括电路设计信息522)以遵循某一文件格式。为了解说，该文件格式化可包括以分层格式表示关于电路布局的平面几何形状、文本标记、及其他信息的数据库二进制文件格式，诸如图形数据系统(GDSII)文件格式。设计计算机514可被配置成生成包括经转换的设计信息的数据文件，诸如包括描述图1的半导体器件102、电压调节设备104、或其任何组合的信息以及其他电路或信息的GDSII文件526。为了解说，该数据文件可包括与包含半导体器件102、电压调节设备104、通信设备400、电压调节设备446且还包含片上系统(SOC)内的附加电子电路和组件的SOC相对应的信息。
GDSII文件526可以在制造过程528被接收以根据GDSII文件526中的经转换信息来制造图1的半导体器件102、电压调节设备104、或其任何组合。例如，设备制造过程可包括将GDSII文件526提供给掩模制造商530以创建一个或多个掩模，诸如用于与光刻处理联用的掩模，其被解说为代表性掩模532。掩模532可在制造过程期间被用于生成一个或多个晶片534，晶片534可被测试并被分成管芯，诸如代表性管芯536。管芯536包括包含器件的电路，该器件包括半导体器件102、电压调节设备104、通信设备400、电压调节设备446、或其任何组合。
管芯536可被提供给封装过程538，其中管芯536被纳入到代表性封装540中。例如，封装540可包括单个管芯536或多个管芯，诸如系统级封装(SiP)安排。封装540可被配置成遵循一个或多个标准或规范，诸如电子器件工程联合委员会(JEDEC)标准。
关于封装540的信息可诸如经由存储在计算机546处的组件库被分发给各产品设计者。计算机546可包括耦合至存储器550的处理器548，诸如一个或多个处理核。印刷电路板(PCB)工具可作为处理器可执行指令被存储在存储器550处以处理经由用户接口544从计算机546的用户接收的PCB设计信息542。PCB设计信息542可包括电路板上的经封装的半导体器件的物理定位信息，与封装540相对应的经封装的半导体器件包括半导体器件102、电压调节设备104、通信设备400、电压调节设备446、或其任何组合。
计算机546可被配置成转换PCB设计信息542以生成数据文件，诸如具有包括经封装的半导体器件在电路板上的物理定位信息、以及电连接(诸如迹线和通孔)的布局的数据的GERBER文件552，其中经封装的半导体器件对应于封装540，包括图1的半导体器件102、电压调节设备104、或其任何组合。在其他实施例中，由经转换的PCB设计信息生成的数据文件可具有GERBER格式以外的格式。
GERBER文件552可在板组装过程554处被接收并且被用于创建根据GERBER文件552内存储的设计信息来制造的PCB，诸如代表性PCB 556。例如，GERBER文件552可被上传到一个或多个机器以执行PCB生产过程的各个步骤。PCB 556可填充有电子组件(包括封装540)以形成代表性印刷电路组装件(PCA)558。
PCA 558可在产品制造过程560处被接收，并被集成到一个或多个电子设备中，诸如第一代表性电子设备562和第二代表性电子设备564。作为解说性的非限定性示例，第一代表性电子设备562、第二代表性电子设备564、或者这两者可选自下组：机顶盒、音乐播放器、视频播放器、娱乐单元、导航设备、通信设备、个人数字助理(PDA)、固定位置数据单元、以及计算机，其中集成了半导体器件102、电压调节设备104、通信设备400、电压调节设备446、或其任何组合。作为另一解说性的非限定性示例，电子设备562和564中的一者或多者可以是远程单元，诸如移动电话、手持式个人通信系统(PCS)单元、诸如个人数据助理之类的便携式数据单元、启用全球定位系统(GPS)的设备、导航设备、诸如仪表读数装备之类的位置固定的数据单元、或者存储或检索数据或计算机指令的任何其他设备、或者其任何组合。尽管图5解说了根据本公开的教义的远程单元，但本公开并不限于这些解说的单元。本公开的实施例可合适地用在包括具有存储器和片上电路系统的有源集成电路系统的任何设备中。
包括半导体器件102、电压调节设备104、通信设备400、电压调节设备446、或其任何组合的器件可被制造、处理、或纳入到电子设备中，如在解说性过程500中描述的。关于图1和图4所公开的实施例的一个或多个方面可被包括在各个处理阶段，诸如被包括在库文件512、GDSII文件526、以及GERBER文件552内，以及被存储在研究计算机506的存储器510处、设计计算机514的存储器518处、计算机546的存储器550处、在各个阶段(诸如在板组装过程554处)使用的一个或多个其他计算机或处理器(未示出)的存储器处，并且还被纳入到一个或多个其他物理实施例中，诸如掩模532、管芯536、封装540、PCA 558、其他产品(诸如原型电路或设备(未示出))、或其任何组合。尽管描绘了从物理器件设计到最终产品的各个代表性生产阶段，然而在其他实施例中可使用较少的阶段或可包括附加阶段。类似地，过程500可由单个实体或由执行过程500的各个阶段的一个或多个实体来执行。
所公开的实施例中的一个或多个实施例可在一种系统或装置中实现，该系统或装置包括便携式音乐播放器、个人数字助理(PDA)、移动位置数据单元、移动电话、蜂窝电话、计算机、平板设备、便携式数字视频播放器、或者便携式计算机。另外，该系统或装置可包括通信设备、固定位置数据单元、机顶盒、娱乐单元、导航设备、监视器、计算机监视器、电视机、调谐器、无线电、卫星无线电、音乐播放器、数字音乐播放器、视频播放器、数字视频播放器、数字视频盘(DVD)播放器、台式计算机、存储或取回数据或计算机指令的任何其他设备、或其组合。作为另一解说性的非限定性示例，该系统或装置可以包括远程单元，诸如启用全球定位系统(GPS)的设备、导航设备、固定位置数据单元(诸如仪表读数装备)、或者任何其他电子设备。尽管图1-5中的一个或多个图解说了根据本公开的教导的系统、装置、和/或方法，但本公开不限于这些所解说的系统、装置、和/或方法。本公开的各实施例可在包括电路系统的任何设备中被采用。
应当理解，本文中使用诸如“第一”、“第二”之类的指定对元素的任何引述一般不限定这些元素的数量或次序。相反，这些指定可在本文中用作区别两个或更多个元素或者某一元素的两个或更多个实例的便捷方法。因此，对第一元素和第二元素的引述并不意味着仅可采用两个元素或者第一元素必须以某种方式位于第二元素之前。同样，除非另外声明，否则一组元素可包括一个或多个元素。
如本文所使用的，术语“确定”涵盖各种各样的动作。例如，“确定”可包括演算、计算、处理、推导、研究、查找(例如，在表、数据库或另一数据结构中查找)、探知及诸如此类。而且，“确定”可包括接收(例如，接收信息)、访问(例如，访问存储器中的数据)及诸如此类。而且，“确定”可包括解析、选择、选取、确立及类似动作。
如本文中所使用的，引述一列项目中的“至少一个”的短语是指这些项目的任何组合，包括单个成员。作为示例，“a、b或c中的至少一个”旨在涵盖：a、b、c、a-b、a-c、b-c和a-b-c。
各种解说性组件、框、配置、模块、电路、和步骤已经在上文在它们的功能性方面作了一般化描述。此类功能性是被实现为硬件还是处理器可执行指令取决于具体应用和加诸于整体系统的设计约束。另外，上述方法的各种操作(例如，图2-3中解说的任何操作)可由能够执行这些操作的任何合适的装置来执行，诸如各种硬件和/或软件组件、电路、和/或模块。技术人员可针对每种具体应用以不同方式来实现所描述的功能性，但此类实现决策不应被解读为致使脱离本公开的范围。
本领域技术人员将进一步理解，结合本公开描述的各种解说性逻辑块、配置、模块、电路以及算法步骤可用通用处理器、数字信号处理器(DSP)、专用集成电路(ASIC)、现场可编程门阵列(FPGA)、可编程逻辑器件(PLD)、分立的门或晶体管逻辑、分立的硬件组件(例如，电子硬件)、由处理器执行的计算机软件、或其设计成执行本文中描述的功能的任何组合来实现或执行。通用处理器可以是微处理器，但在替换方案中，该处理器可以是任何市售的处理器、控制器、微控制器或状态机。处理器还可以被实现为计算设备的组合，例如DSP与微处理器的组合、多个微处理器、与DSP核心协同的一个或多个微处理器、或任何其它此类配置。
在一个或多个方面中，所描述的功能可在硬件、软件、固件或其任何组合中实现。如果在软件中实现，则各功能可以作为一条或更多条指令或代码存储在计算机可读介质上。计算机可读介质包括计算机可读存储介质和通信介质，包括促成计算机程序数据从一地到另一地的转移的任何介质。存储介质可以是能被计算机访问的任何可用介质。作为示例而非限定，此类计算机可读存储介质可包括随机存取存储器(RAM)、只读存储器(ROM)、可编程只读存储器(PROM)、可擦除PROM(EPROM)、电可擦除PROM(EEPROM)、寄存器、硬盘、可移动盘、紧致盘只读存储器(CD-ROM)、其它光盘存储、磁盘存储、磁存储设备、或可被用来存储指令或数据形式的程序代码且能被计算机访问的任何其它介质。在替换方案中，计算机可读介质(例如，存储介质)可被整合到处理器。处理器和存储介质可驻留在专用集成电路(ASIC)中。ASIC可驻留在计算设备或用户终端中。在替换方案中，处理器和存储介质可作为分立组件驻留在计算设备或用户终端中。
任何连接也适合被称为计算机可读介质。例如，如果软件是使用同轴电缆、光纤电缆、双绞线、数字订户线(DSL)、或诸如红外、无线电、以及微波之类的无线技术从web网站、服务器、或其它远程源传送而来，则该同轴电缆、光纤电缆、双绞线、DSL、或诸如红外、无线电、以及微波之类的无线技术就被包括在介质的定义之中。如本文中所使用的，盘(disk)和碟(disc)包括压缩碟(CD)、激光碟、光碟、数字多用碟(DVD)和软盘，其中盘往往以磁的方式再现数据，而碟用激光以光学方式再现数据。因此，在一些方面，计算机可读介质可包括非暂态计算机可读介质(例如，有形介质)。上述的组合应当也被包括在计算机可读介质的范围内。
本文所公开的方法包括一个或多个步骤或动作。这些方法步骤和/或动作可以彼此互换而不会脱离权利要求的范围。换言之，除非指定了步骤或动作的特定次序，否则具体步骤和/或动作的次序和/或使用可以改动而不会脱离本公开的范围。
某些方面可包括用于执行本文中给出的操作的计算机程序产品。例如，计算机程序产品可包括其上存储(和/或编码)有指令的计算机可读存储介质，这些指令能由一个或多个处理器执行以执行本文中所描述的操作。该计算机程序产品可包括包装材料。
此外，应当领会，用于执行本文中所描述的方法和技术的模块和/或其它恰适装置能由用户终端和/或基站在适用的场合下载和/或以其他方式获得。替换地，本文描述的各种方法可经由存储装置(例如，RAM、ROM、或者物理存储介质，诸如紧致盘(CD))来提供。此外，能利用适于提供本文中所描述的方法和技术的任何其他合适的技术。应理解，本公开的范围并不被限定于以上所解说的精确配置和组件。
提供前面对所公开的实施例的描述是为了使本领域技术人员皆能制作或使用所公开的实施例。尽管上述内容针对本公开的各方面，然而可设计出本公开的其他方面而不会脱离其基本范围，且范围是由所附权利要求来确定的。可在本文描述的实施例的布局、操作及细节上作出各种改动、更换和变型而不会脱离本公开或权利要求的范围。因此，本公开并非旨在被限定于本文中的实施例，而是应被授予与如由所附权利要求及其等效技术方案定义的原理和新颖性特征一致的最广的可能范围。

Claims (32)

1.一种用于调节存储器阵列的工作电压的方法，包括：
测量与存储器阵列相关联的传感器的温度；
在电压调节设备处基于负偏压温度不稳定性(NBTI)模型使用所述温度并且使用与所述存储器阵列相关联的制造数据来计算与所述存储器阵列相关联的NBTI值，其中所述NBTI值对应于由于p沟道降级而导致的阈值电压的估计变化；
在所述电压调节设备处基于所计算出的NBTI值来确定工作电压；以及
在所述电压调节设备处基于所述工作电压来调节被提供给所述存储器阵列的电压。
2.如权利要求1所述的方法，其特征在于，进一步包括基于所述温度和所述制造数据来计算待机电压。
3.如权利要求1所述的方法，其特征在于，所述电压调节设备被包括在功率管理集成电路中。
4.如权利要求1所述的方法，其特征在于，所述电压调节设备被嵌入在包括所述存储器阵列的集成电路中。
5.如权利要求1所述的方法，其特征在于，所述存储器阵列和所述传感器位于相同的半导体管芯内。
6.如权利要求1所述的方法，其特征在于，所述制造数据包括适用于计算寿命结束(EOL)工作电压漂移的信息。
7.如权利要求1所述的方法，其特征在于，所述制造数据表征所述存储器阵列的元件的开关能力。
8.如权利要求7所述的方法，其特征在于，所述开关能力对应于金属氧化物半导体场效应晶体管的阈值电压参数。
9.如权利要求1所述的方法，其特征在于，进一步包括基于与核心逻辑相关联的性能参数来计算核心逻辑工作电压，其中所述核心逻辑耦合至所述存储器阵列。
10.如权利要求9所述的方法，其特征在于，基于所述工作电压来调节所述电压包括：
向所述存储器阵列提供第一电压，所述第一电压对应于所述工作电压；以及
向所述核心逻辑提供第二电压，所述第二电压对应于所述核心逻辑工作电压。
11.如权利要求1所述的方法，其特征在于，所述工作电压被周期性地更新。
12.如权利要求1所述的方法，其特征在于，确定所述工作电压是在集成到电子设备中的处理器处执行的。
13.如权利要求1所述的方法，其特征在于，所述存储器阵列是静态随机存取存储器(SRAM)阵列。
14.如权利要求1所述的方法，其特征在于，所述工作电压对应于寿命结束(EOL)工作电压漂移、工作电压裕度、以及基于所计算出的NBTI值所确定的初始目标工作电压值的总和。
15.一种用于调节存储器阵列的工作电压的装置，包括：
存储器阵列；
配置成测量所述存储器阵列的温度的传感器；以及
配置成基于负偏压温度不稳定性(NBTI)模型使用所述温度并且使用与所述存储器阵列相关联的制造数据来计算与所述存储器阵列相关联的NBTI值的逻辑，其中所述NBTI值对应于由于p沟道降级而导致的阈值电压的估计变化，所述逻辑被进一步配置成基于所计算出的NBTI值来设置要被提供给所述存储器阵列的工作电压。
16.如权利要求15所述的装置，其特征在于，进一步包括由核心逻辑工作电压供电的核心逻辑。
17.如权利要求15所述的装置，其特征在于，所述存储器阵列被进一步配置成在待机模式期间接收待机电压，其中所述待机电压是基于测得待机温度并且基于所述制造数据来计算的。
18.如权利要求17所述的装置，其特征在于，被提供给所述存储器阵列的电压是基于所述工作电压或者所述待机电压来被调节的。
19.如权利要求15所述的装置，其特征在于，所述制造数据表征所述存储器阵列的至少一个元件的开关能力。
20.如权利要求19所述的装置，其特征在于，所述开关能力对应于金属氧化物半导体场效应晶体管的阈值电压参数。
21.如权利要求15所述的装置，其特征在于，进一步包括：
第一管芯，其中所述存储器阵列和所述传感器位于所述第一管芯上；以及
第二管芯，其中所述第二管芯包括第二存储器阵列和配置成测量所述第二存储器阵列的温度的第二传感器。
22.如权利要求21所述的装置，其特征在于，所述逻辑被进一步配置成基于所述第二存储器阵列的温度和与所述第二存储器阵列相关联的制造数据来设置要被提供给所述第二存储器阵列的第二工作电压，其中所述第二工作电压是独立于所述工作电压被设置的。
23.如权利要求15所述的装置，其特征在于，所述存储器阵列包括鳍式场效应晶体管(FinFET)器件。
24.如权利要求15所述的装置，其特征在于，进一步包括其中集成了所述存储器阵列的设备，所述设备选自包括以下各项的组：通信设备、计算机、机顶盒、音乐播放器、视频播放器、娱乐单元、导航设备、个人数字助理(PDA)、以及固定位置数据单元。
25.一种用于调节存储器阵列的工作电压的装备，包括：
用于测量与存储器阵列相关联的传感器的温度的装置；
用于基于负偏压温度不稳定性(NBTI)模型并且使用所述温度来计算与所述存储器阵列相关联的NBTI值的装置，其中所述NBTI值对应于由于p沟道降级而导致的阈值电压的估计变化，所述用于计算的装置被配置成基于所计算出的NBTI值来计算工作电压；以及
用于基于所述工作电压来调节电压的装置。
26.如权利要求25所述的装备，其特征在于，所述装备被集成到至少一个半导体管芯中。
27.如权利要求26所述的装备，其特征在于，进一步包括其中集成了所述用于计算的装置和所述用于调节的装置的设备，所述设备选自包括以下各项的组：机顶盒、音乐播放器、视频播放器、娱乐单元、导航设备、通信设备、计算机、个人数字助理(PDA)、以及固定位置数据单元。
28.一种存储指令的非瞬态计算机可读存储介质，所述指令能由计算机执行以执行操作，所述操作包括：
在电压调节设备处使用存储器阵列的测得温度并且基于负偏压温度不稳定性(NBTI)模型来计算与所述存储器阵列相关联的NBTI值，其中所述NBTI值对应于由于p沟道降级而导致的阈值电压的估计变化；
在所述电压调节设备处基于所计算出的NBTI值来计算工作电压；以及
在所述电压调节设备处基于所述工作电压来调节被提供给所述存储器阵列的电压。
29.如权利要求28所述的非瞬态计算机可读存储介质，其特征在于，所述指令能由集成到设备中的处理器执行，所述设备选自包括以下各项的组：通信设备、计算机、机顶盒、音乐播放器、视频播放器、娱乐单元、导航设备、个人数字助理(PDA)、以及固定位置数据单元。
30.一种用于调节存储器阵列的工作电压的方法，包括：
接收设计信息，所述设计信息包括经封装的半导体器件在电路板上的物理定位信息，所述经封装的半导体器件包括：
存储器阵列；
配置成测量所述存储器阵列的温度的传感器；以及
配置成使用所述温度并且基于负偏压温度不稳定性(NBTI)模型来计算与所述存储器阵列相关联的NBTI值的逻辑，其中所述NBTI值对应于由于p沟道降级而导致的阈值电压的估计变化，所述逻辑被配置成基于所计算出的NBTI值来设置要被提供给所述存储器阵列的工作电压；以及
转换所述设计信息以生成数据文件。
31.如权利要求30所述的方法，其特征在于，所述数据文件具有GERBER格式。
32.如权利要求30所述的方法，其特征在于，所述数据文件具有GDSII格式。
CN201480013005.6A 2013-03-15 2014-03-11 用于调节存储器阵列的工作电压的系统和方法 Active CN105027214B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US13/842,263 2013-03-15
US13/842,263 US9378803B2 (en) 2013-03-15 2013-03-15 System and method to regulate operating voltage of a memory array
PCT/US2014/023381 WO2014150487A2 (en) 2013-03-15 2014-03-11 System and method to regulate operating voltage of a memory array

Publications (2)

Publication Number Publication Date
CN105027214A CN105027214A (zh) 2015-11-04
CN105027214B true CN105027214B (zh) 2017-10-27

Family

ID=50686112

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201480013005.6A Active CN105027214B (zh) 2013-03-15 2014-03-11 用于调节存储器阵列的工作电压的系统和方法

Country Status (6)

Country Link
US (1) US9378803B2 (zh)
EP (1) EP2973577B1 (zh)
JP (1) JP6069575B2 (zh)
KR (1) KR101725828B1 (zh)
CN (1) CN105027214B (zh)
WO (1) WO2014150487A2 (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9251909B1 (en) 2014-09-29 2016-02-02 International Business Machines Corporation Background threshold voltage shifting using base and delta threshold voltage shift values in flash memory
US10126791B2 (en) * 2014-11-04 2018-11-13 Progranalog Corp. Configurable power management integrated circuit
EP3379416B1 (en) * 2017-03-24 2023-06-14 Nxp B.V. Memory system

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2010117795A2 (en) * 2009-03-30 2010-10-14 Qualcomm Incorporated Adaptive voltage scalers (avss), systems, and related methods
CN102597906A (zh) * 2009-11-06 2012-07-18 飞思卡尔半导体公司 对电子器件中的损耗的响应

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06314491A (ja) * 1993-04-30 1994-11-08 Hitachi Ltd 半導体記憶装置
US7941675B2 (en) 2002-12-31 2011-05-10 Burr James B Adaptive power control
US7317605B2 (en) * 2004-03-11 2008-01-08 International Business Machines Corporation Method and apparatus for improving performance margin in logic paths
US6933869B1 (en) 2004-03-17 2005-08-23 Altera Corporation Integrated circuits with temperature-change and threshold-voltage drift compensation
KR100735677B1 (ko) 2005-12-28 2007-07-04 삼성전자주식회사 스탠바이 전류 저감 회로 및 이를 구비한 반도체 메모리장치
JP2007323770A (ja) * 2006-06-02 2007-12-13 Renesas Technology Corp Ｓｒａｍ
US20090168573A1 (en) 2007-12-31 2009-07-02 Ming Zhang Adaptive memory array voltage adjustment
US8593203B2 (en) 2008-07-29 2013-11-26 Qualcomm Incorporated High signal level compliant input/output circuits
US8161431B2 (en) 2008-10-30 2012-04-17 Agere Systems Inc. Integrated circuit performance enhancement using on-chip adaptive voltage scaling
JP2011054248A (ja) * 2009-09-02 2011-03-17 Toshiba Corp 参照電流生成回路
US8354875B2 (en) 2010-03-25 2013-01-15 Qualcomm Incorporated Low voltage temperature sensor and use thereof for autonomous multiprobe measurement device
US8330534B2 (en) * 2010-11-17 2012-12-11 Advanced Micro Devices, Inc. Circuit for negative bias temperature instability compensation

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2010117795A2 (en) * 2009-03-30 2010-10-14 Qualcomm Incorporated Adaptive voltage scalers (avss), systems, and related methods
CN102597906A (zh) * 2009-11-06 2012-07-18 飞思卡尔半导体公司 对电子器件中的损耗的响应

Also Published As

Publication number Publication date
CN105027214A (zh) 2015-11-04
JP2016521428A (ja) 2016-07-21
WO2014150487A3 (en) 2014-11-13
EP2973577B1 (en) 2017-12-20
US20140269020A1 (en) 2014-09-18
JP6069575B2 (ja) 2017-02-01
US9378803B2 (en) 2016-06-28
KR101725828B1 (ko) 2017-04-11
WO2014150487A2 (en) 2014-09-25
EP2973577A2 (en) 2016-01-20
KR20150131179A (ko) 2015-11-24

Similar Documents

Publication Publication Date Title
US8572418B2 (en) Moving clock gating cell closer to clock source based on enable signal propagation time to clocked storage element
CN105027210B (zh) 电压调节器
KR101370999B1 (ko) 펄스 생성 시스템 및 방법
US20130099764A1 (en) System and method to regulate voltage
CN105659327B (zh) 用以提供包括四个磁性隧道结元件的参考单元的系统和方法
US8458116B2 (en) Generating a power model for an electronic device
CN105051904A (zh) 鳍式半导体器件
CN105579986B (zh) 用于刷新存储器单元的方法和装置
KR101333199B1 (ko) 자기 랜덤 액세스 메모리를 제조하기 위한 시스템 및 방법
KR102516708B1 (ko) 총체적 에너지 관리를 위한 전압 스케일링
US20110219277A1 (en) System and Method of Test Mode Gate Operation
CN105027214B (zh) 用于调节存储器阵列的工作电压的系统和方法
US9461040B2 (en) System and method of varying gate lengths of multiple cores
US20190050035A1 (en) In-system power usage measurement
EP3005183B1 (en) Length-of-diffusion protected circuit and method of design
US8618832B2 (en) Balanced single-ended impedance control
US9542518B2 (en) User experience based management technique for mobile system-on-chips

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant