JP2016521428A - メモリアレイの動作電圧を調整するためのシステムおよび方法 - Google Patents

メモリアレイの動作電圧を調整するためのシステムおよび方法 Download PDF

Info

Publication number
JP2016521428A
JP2016521428A JP2016501222A JP2016501222A JP2016521428A JP 2016521428 A JP2016521428 A JP 2016521428A JP 2016501222 A JP2016501222 A JP 2016501222A JP 2016501222 A JP2016501222 A JP 2016501222A JP 2016521428 A JP2016521428 A JP 2016521428A
Authority
JP
Japan
Prior art keywords
voltage
memory array
operating voltage
temperature
standby
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2016501222A
Other languages
English (en)
Other versions
JP2016521428A5 (ja
JP6069575B2 (ja
Inventor
スタンリー・スンチュル・ソン
ジョンゼ・ワン
Original Assignee
クアルコム，インコーポレイテッド
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by クアルコム，インコーポレイテッド filed Critical クアルコム，インコーポレイテッド
Publication of JP2016521428A publication Critical patent/JP2016521428A/ja
Publication of JP2016521428A5 publication Critical patent/JP2016521428A5/ja
Application granted granted Critical
Publication of JP6069575B2 publication Critical patent/JP6069575B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/4074—Power supply or voltage generation circuits, e.g. bias voltage generators, substrate voltage generators, back-up power, power control circuits
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/39—Circuit design at the physical level
    • G06F30/392—Floor-planning or layout, e.g. partitioning or placement
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/41—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger
    • G11C11/413—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing, timing or power reduction
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/41—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger
    • G11C11/413—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing, timing or power reduction
    • G11C11/417—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing, timing or power reduction for memory cells of the field-effect type
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/147—Voltage reference generators, voltage or current regulators; Internally lowered supply levels; Compensation for voltage drops
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/04—Arrangements for writing information into, or reading information out from, a digital store with means for avoiding disturbances due to temperature effects

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Evolutionary Computation (AREA)
  • Geometry (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Architecture (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Power Sources (AREA)
  • Static Random-Access Memory (AREA)
  • Read Only Memory (AREA)

Abstract

方法は、メモリアレイに関連付けられたセンサの温度を測定するステップを含む。本方法はまた、その温度に基づいて、かつそのメモリアレイに関連する製造データに基づいて、電圧調整デバイスで、動作電圧を計算するステップを含む。本方法はさらに、その動作電圧に基づいて、そのメモリアレイに提供される電圧を電圧調整デバイスで調整するステップを含む。

Description

関連出願の相互参照
本出願は、参照によりその全内容が本明細書に明示的に組み込まれている、2013年3月15日に出願した、共同所有された米国非仮特許出願第13/842.263号の優先権を主張するものである。
本開示は、概して、メモリアレイに関する。
技術の進歩は、より小型のより強力なコンピューティングデバイスをもたらした。たとえば、現在、小型で、軽量の、ユーザによって簡単に運ばれる、携帯用ワイヤレス電話、パーソナルデジタルアシスタント(PDA)およびページングデバイスなどの、ワイヤレスコンピューティングデバイスを含む、様々な携帯用パーソナルコンピューティングデバイスが存在する。より具体的には、セルラ式携帯電話およびインターネットプロトコル(IP)電話など、携帯用ワイヤレス電話は、ワイヤレスネットワークを介して音声およびデータパケットを通信することができる。さらに、多数のそのようなワイヤレス電話は、そこに組み込まれた他のタイプのデバイスを含む。たとえば、ワイヤレス電話はまた、デジタルスチルカメラ、デジタルビデオカメラ、デジタルレコーダ、およびオーディオファイルプレーヤを含み得る。また、そのようなワイヤレス電話は、インターネットにアクセスするために使用することができる、ウェブブラウザアプリケーションなど、ソフトウェアアプリケーションを含む実行可能命令を処理することができる。そのようなものとして、これらのワイヤレス電話は、重要な計算能力を含み得る。
電子デバイス(たとえば、ワイヤレスデバイスまたはコンピューティングデバイス)は、金属酸化物半導体電界効果トランジスタ(MOSFET: metal-oxide semiconductor field-effect transistor)を使用し、実装することができる。MOSFETの動作(たとえば、オンにすることまたはオフにすること)は、MOSFETの動作電圧に依存する。MOSFETのpチャネルは時間とともに劣化し、MOSFETの動作温度は上昇し、動作電圧の増加をもたらす。pチャネル劣化に起因する動作電圧の増加は、負バイアス温度不安定性(NBTI: negative bias temperature instability)と呼ばれる。スタティックランダムアクセスメモリ(SRAM)アレイが、MOSFETを使用し、実装されるとき、NBTIは、SRAMアレイの読取り動作に影響を及ぼす(たとえば、SRAMの動作電圧は、NBTIにより、MOSFETをオンにできるほど高くないことがある)。NBTIを補償するために、電源は、NBTIの推定値を補償するように調節されたさらに高いレベルでの動作電圧を供給することができる。NBTIの推定値は、SRAMアレイの寿命のNBTIの推定を表す。しかし、高いレベルでの動作電圧の供給は、動作電圧のスケーリングを制限する。さらに、各メモリデバイスのNBTIの実際の値は、通常、様々なので、あらゆるメモリデバイスの供給電圧を増やすために使用されることになるNBTIの単一の値を推定しても、実際のNBTIを正確に補償することはできない(または、NBTIを過補償し、消費電力の増加をもたらし得る)。
メモリデバイス(たとえば、メモリアレイ)の動作電圧は、メモリデバイスの負バイアス温度不安定性(NBTI)の作用により増大し得る。あらゆるメモリデバイスの個々の動作電圧を調整するために使用されることになるNBTIの単一の値を推定しても、各メモリデバイスの実際のNBTIを正確に補償することはできない。たとえば、NBTIの過補償は、消費電力の増加をもたらす。単一の推定値は、NBTIの最悪の場合のシナリオに基づいてメモリデバイスの寿命について推定される。したがって、単一の推定値は、通常、必要とされるものより高い。本明細書に記載のシステムおよび方法は、有利には、電圧調整デバイスが、そのメモリアレイに固有のNBTI値に基づいてメモリアレイの動作電圧を調整することを可能にすることができる。そのメモリアレイに固有のNBTI値を動作電圧調整の基礎として使用することで、単一の推定NBTI値の使用と比較して、消費電力を減らすことができる。
たとえば、電圧調整デバイスは、メモリデバイスの測定温度に基づいて、およびメモリデバイスに関連する製造データに基づいて、メモリアレイの目標動作電圧を決定することができる。目標動作電圧に基づいて、電圧調整デバイスは、メモリアレイに提供される電圧を調整することができる。特定の一実施形態では、電圧調整デバイスは、メモリアレイの更新された測定温度に少なくとも部分的に基づいて、定期的に(たとえば、年に1回)電圧を調整することができる。別の特定の一実施形態では、電圧調整デバイスは、単回(たとえば、デバイス初期化手続きの間に)、供給電圧を調整することができる。
測定温度は、メモリアレイと同じ半導体デバイス(たとえば、同じ半導体ダイ)上に置かれた温度センサによって、提供され得る。製造データは、メモリアレイの要素(たとえば、トランジスタの閾電圧パラメータ)のスイッチング能力の特性を示し得る。たとえば、製造データは、NBTIモデルに関連する情報を含むまたは表すことができる。NBTIモデルは、メモリアレイの目標動作電圧および/または待機電圧を計算するために使用することができる。また、NBTIモデルは、メモリアレイの測定温度に基づいて寿命末期(EOL: end of life)動作電圧シフトを計算するために使用することができる。電圧調整デバイスは、動作電圧がセットされるとき、EOL動作電圧シフトに少なくとも部分的に基づいて、目標動作電圧を決定することができる。したがって、電圧調整デバイスは、より測定温度に基づいて、かつNBTIモデルに基づいてNBTIを補償するための動作電圧を正確に決定することができる。
特定の一実施形態では、方法は、メモリアレイに関連付けられたセンサの温度を測定するステップを含む。本方法はまた、その温度に基づいて、かつそのメモリアレイに関連する製造データに基づいて、電圧調整デバイスで、動作電圧を計算するステップを含む。本方法はさらに、その動作電圧に基づいて、そのメモリアレイに提供される電圧を電圧調整デバイスで調整するステップを含む。
特定の一実施形態では、半導体デバイスは、メモリアレイを備える。その半導体デバイスはまた、メモリアレイの温度を測定するように構成されたセンサを備える。その半導体デバイスはさらに、その温度に基づいて、かつそのメモリアレイに関連する製造データに基づいてそのメモリアレイに供給される動作電圧をセットするように構成された論理手段を備える。
開示される実施形態のうちの少なくとも1つによって実現される1つの特定の利点は、メモリアレイのNBTIを補償するためにメモリアレイの動作電圧をより正確に調整することができることである。本開示の他の態様、利点、および特徴は、次の項、すなわち図面の簡単な説明、発明を実施するための形態、および特許請求の範囲を含む本願全体の検討後に明らかとなろう。
電圧調整デバイスがメモリアレイの測定温度に基づいて、かつメモリアレイの製造データに基づいてメモリアレイの動作電圧を調整することを可能にするように動作可能なシステムの特定の一実施形態を示す図である。 メモリアレイの測定温度に基づいて、かつメモリアレイの製造データに基づいてメモリアレイの動作電圧を調整する方法の特定の一実施形態を示す流れ図である。 メモリアレイの測定温度に基づいて、かつメモリアレイの製造データに基づいてメモリアレイの動作電圧を調整する方法の別の特定の実施形態を示す流れ図である。 メモリアレイの測定温度に基づいて、かつメモリアレイの製造データに基づいてメモリアレイの動作電圧を調整するための電圧調整デバイスを含む通信デバイスを示す図である。 メモリアレイの測定温度に基づいて、かつメモリアレイの製造データに基づいてメモリアレイの動作電圧を調整するように動作可能な電圧調整デバイスを含む電子デバイスを製造するためのプロセスの特定の一実施形態を示す図である。
図1は、電圧調整デバイスがメモリアレイの測定温度に基づいて、かつメモリアレイの製造データに基づいてメモリアレイの動作電圧を調整することを可能にするように動作可能なシステム100の特定の一実施形態を示す。システム100は、半導体デバイス102および電圧調整デバイス104を含む。半導体デバイス102は、コアロジック106、温度センサ108、およびスタティックランダムアクセスメモリ(SRAM)アレイ110を含み得る。
コアロジック106は、論理演算(たとえば、計算)を実行するように構成され得る。たとえば、コアロジック106は、プロセッサを含み得る。特定の一実施形態では、コアロジック106は、少なくとも部分的にはトランジスタを使用し、実装され得る。SRAMアレイ110は、データを記憶および/または検索するために、コアロジック106によってアクセスされるように構成され得る。特定の一実施形態では、SRAMアレイ110は、フィン電界効果トランジスタ(Fin FET)を使用し、実装され得る。電圧調整デバイス104は、供給電圧を調整するようにおよび調整された供給電圧を半導体デバイス102に提供するように構成され得る。たとえば、電圧調整デバイス104は、電源管理集積回路(PMIC: power management integrated circuit)の構成要素を含むことができ、またはPMICの構成要素でもよい。電圧調整デバイス104は、プロセッサ112、電圧調整回路114、およびメモリ116を含み得る。メモリ116は、プロセッサ112によって実行可能な命令118を含むことができ、SRAMアレイ110の製造に関連する製造データ120を含み得る。電圧調整デバイス104は、半導体デバイス102に組み込むことができ、あるいは、電圧調整デバイス104は、半導体デバイス102とは別個の半導体デバイス(たとえば、PMIC)に組み込むことができる。電圧調整回路114は、SRAM110に供給される電圧をセットするように構成された回路または論理手段を含み得る。
動作中、電圧調整デバイス104は、別個の電圧を提供してコアロジック106およびSRAMアレイ110に電力を供給することができる。たとえば、半導体デバイス102がアクティブモードで動作しているとき、電圧調整デバイス104は、動作電圧124をSRAMアレイ110に、そしてコアロジック動作電圧126をコアロジック106に提供することができる。SRAMアレイ110は、動作電圧124によって電力を供給することができ、コアロジック106は、アクティブモード中に、コアロジック動作電圧126によって電力を供給することができる。半導体デバイス102が待機モードで動作しているとき、電圧調整デバイス104は、SRAMアレイ110に待機電圧128を、そしてコアロジック106にコアロジック待機電圧130を提供することができる。SRAMアレイ110は、待機電圧128によって電力を供給することができ、コアロジック106は、待機モード中にコアロジック待機電圧130によって電力を供給することができる。動作電圧124はコアロジック動作電圧126と異なってもよく、待機電圧128はコアロジック待機電圧130と異なってもよい。SRAMアレイ110の構成要素(たとえば、トランジスタ)は、コアロジック106の構成要素(たとえば、トランジスタ)よりも長い時間ストレスを受け得るので、SRAMアレイ110(たとえば、動作電圧124または待機電圧128)は、コアロジック116(たとえば、コアロジック動作電圧126またはコアロジック待機電圧130)とは異なるNBTIを経験し得る。したがって、SRAMアレイ110とコアロジック106に別個の電圧を提供することによって、電圧調整デバイス104は、SRAMアレイ110とコアロジック106とでは異なってNBTIを補償することができる。
さらに、電圧調整デバイス104は、コアロジック106に関連する性能パラメータに基づいて、コアロジック動作電圧126および/またはコアロジック待機電圧130を計算することができる。たとえば、その性能パラメータは、コアロジック106のクロック速度でもよい。電圧調整デバイス104は、コアロジック動作電圧126および/またはコアロジック待機電圧130をコアロジック106に提供することができる。
温度センサ108は、SRAMアレイ110の近く(すなわち、近傍)に置かれてもよい。温度センサ108は、SRAMアレイ110の動作温度(アクティブモードで)および/または待機温度(待機モードで)を測定することができる。たとえば、温度センサ108は、SRAMアレイ110が置かれた半導体デバイス102の領域の温度を感知することができる。その領域の温度は、SRAMアレイ110の動作温度および/または待機温度に対応し得る。電圧調整デバイス104は、SRAMアレイ110の測定された動作温度および/または測定された待機温度を温度センサ108から受け取ることができる。電圧調整デバイス104は、測定された動作温度に基づいて、かつ製造データ120に基づいて、目標動作電圧を計算することができる。さらに、電圧調整デバイス104は、測定された待機温度および製造データ120に基づいて目標待機電圧を計算することができる。
製造データ120は、SRAMアレイ110の要素(たとえば、MOSFET)のスイッチング能力の特性を示すデータを含む。たとえば、その要素のスイッチング能力は、MOSFETの閾電圧パラメータに対応し得る。特定の一実施形態では、製造データ120は、SRAMアレイ110のNBTIモデルに関する情報を含む。電圧調整デバイス104は、NBTIモデルを使用して、プロセッサ112を介して目標動作電圧および/または目標待機電圧を計算することができる。電圧調整デバイス104はまた、NBTIモデルを使用して、プロセッサ112を介して寿命末期(EOL)動作電圧シフト値および/またはEOL待機電圧シフト値を計算することができる。NBTIモデルは、測定された動作温度を考慮する。たとえば、NBTIモデルは、目標動作電圧および/または目標待機電圧を計算する方程式中の変数として、測定された動作温度を含む。別の例として、NBTIモデルは、EOL動作電圧シフト値および/またはEOL待機電圧シフト値を計算する方程式中の変数として測定された動作温度を含み得る。
特定の一実施形態では、NBTIモデルは、ΔVt=Atbによって決定することによって計算することができ、但し、ΔVtは、動作電圧124または待機電圧128の変化である。Atは、
Figure 2016521428
によって説明することができ、但し、cは近似パラメータであり、sは時間である。値bはb=kB×T/4E0によって定義され、但し、kBはボルツマン定数であり、TはSRAMアレイ110の測定温度であり、E0は活性化エネルギーである。
電圧調整デバイス104は、目標動作電圧に基づいて動作電圧124をセットすることができる。電圧調整デバイス104は、動作電圧124をSRAMアレイ110に提供する電圧調整回路114を含み得る。電圧調整デバイス104は、目標待機電圧に基づいて待機電圧をセットすることができる。電圧調整デバイス104は、SRAMアレイ110に待機電圧128を提供することができる。たとえば、電圧調整回路114は、供給電圧を受け取ることができ、可変レジスタ、トランジスタ、またはそれらの任意の組合せを使用して動作電圧124、待機電圧128、またはそれらの任意の組合せを生成し、供給電圧を修正(たとえば、減らす)ことができる。
特定の一実施形態では、動作電圧および/または待機電圧は、定期的に(たとえば、年に1回)電圧調整デバイス104によって調整することができる。電圧調整デバイス104は、温度センサ108を介して測定されたものとしての動作温度の変化および/または待機温度の変化に基づいて定期的に目標動作電圧および/または目標待機電圧を更新することができる。電圧調整デバイス104は、更新された目標動作電圧に基づいて動作電圧を更新することができ、測定温度の変化に基づいて待機電圧を更新することができる。
別の特定の一実施形態では、電圧調整デバイス104は、測定された動作温度に基づいて、初期目標動作電圧およびEOL動作電圧シフト値を計算する。電圧調整デバイス104はまた、測定された待機温度に基づいて初期目標待機温度およびEOL待機電圧シフト値を計算する。電圧調整デバイス104は、初期目標アレイ動作電圧に基づいて、かつEOL動作電圧シフト値に基づいて目標動作電圧を計算することができる。
動作電圧124が単回セットされるとき、目標動作電圧は、初期目標動作電圧、EOL動作電圧シフト値、および動作電圧マージンの合計でもよい。したがって、電圧調整デバイス104は、目標動作電圧に基づいて供給電圧を調整すること、および半導体デバイス102の寿命にわたりさらなる調整なしに動作電圧124を提供する(たとえば、セットする)ことができる(たとえば、動作電圧124は、半導体デバイス102の動作中にさらに調整されない)。動作電圧124が定期的に調整されるとき、目標動作電圧は、目標動作電圧および動作電圧マージンの合計でもよい。動作電圧マージンは、アクティブモード中の一時的または予期しない電圧増加を反映するレベルで動作電圧がセットされることを可能にすることができる。
同様にして、電圧調整デバイス104は、目標待機電圧に基づいて待機電圧128をセットすることができる。電圧調整デバイス104は、初期目標待機電圧に基づいて、かつEOL待機電圧シフト値に基づいて目標待機電圧を計算することができる。待機電圧128が単回セットされるとき、目標待機電圧は初期目標待機電圧、EOL待機電圧シフト値、および待機電圧マージンの合計である。したがって、電圧調整デバイス104は、目標待機電圧に基づいて供給電圧を調整し、半導体デバイス102の寿命にわたりさらなる調整なしに待機電圧128を提供することができる。待機電圧128が定期的に調整されるとき、目標待機電圧は、初期目標待機電圧および待機電圧マージンの合計である。待機電圧マージンは、待機モード中に一時的または予期しない電圧増加を反映するレベルで待機電圧128がセットされることを可能にすることができる。
代表的半導体デバイス102が図1で説明されるが、システム100は、複数の半導体デバイス(たとえば、複数の半導体ダイ)および複数の対応する電圧調整デバイスを含み得ることを、理解されたい。各半導体デバイスは、対応するSRAMアレイおよび対応する温度センサを含み得る。各半導体デバイスの動作電圧および/または待機電圧は、独立して調整される(たとえば、特定の半導体デバイスの動作電圧および/または待機電圧は、その特定の半導体デバイスのメモリアレイの測定温度に基づいて、かつその特定の半導体デバイスに関連する製造データに基づいて、調整される)。
したがって、システム100は、電圧調整デバイス(たとえば、電圧調整デバイス104)が、そのメモリアレイに固有の、そしてそのメモリアレイの測定温度に基づくNBTI値に基づいて、メモリアレイ(たとえば、SRAMアレイ110)の電圧(たとえば、動作電圧124または待機電圧128)を調整することを可能にすることができる。動作電圧調整の基礎としてそのメモリアレイに固有のNBTI値を使用することは、ユニバーサルな推定NBTI値を使用することと比較して、消費電力を減らすことができる。
図2は、メモリアレイの測定温度に基づいて、かつメモリアレイの製造データに基づいてメモリアレイの動作電圧を調整する方法200の特定の一実施形態を示す流れ図である。方法200は、202で、SRAMアレイに関連付けられたセンサの温度を測定するステップを含む。たとえば、図1を参照すると、電圧調整デバイス104は、温度センサ108からSRAMアレイ110の測定された動作温度および/または測定された待機温度を受け取ることができる。温度センサ108は、SRAMアレイ110の近傍に置かれてもよい。方法200はまた、204で、その測定温度に基づいて、かつそのSRAMアレイに関連する製造データに基づいて、目標動作電圧および/または目標待機電圧を計算するステップを含む。たとえば、図1を参照すると、電圧調整デバイス104は、動作温度および製造データ120に基づいて目標動作電圧を計算することができる。電圧調整デバイス104は、待機温度および製造データ120に基づいて目標待機電圧を計算することができる。製造データ120は、SRAMアレイ110の要素(たとえば、MOSFET)のスイッチング能力の特性を示すデータを含む。特定の一実施形態では、製造データ120は、SRAMアレイ110のNBTIモデルに関する情報を含む。電圧調整デバイス104は、NBTIモデルを使用して、プロセッサ112を介して寿命末期(EOL)動作電圧シフト値および/またはEOL待機電圧シフト値を計算することができる。NBTIモデルは、測定された動作温度を考慮する。たとえば、NBTIモデルは、目標動作電圧および/または目標待機電圧を計算する方程式中の変数として、測定された動作温度を含む。別の例として、NBTIモデルは、EOL動作電圧シフト値および/またはEOL待機電圧シフト値を計算する方程式中の変数として、その測定された動作温度を含む。
方法200はさらに、206で、コアロジックに関連する性能パラメータに基づいてコアロジック動作電圧および/またはコアロジック待機電圧を計算するステップを含む。たとえば、図1を参照すると、電圧調整デバイス104は、コアロジック106に関連する性能パラメータに基づいて、コアロジック動作電圧126および/またはコアロジック待機電圧130を調整することができる。
方法200はさらに、208で、目標動作電圧に基づいて動作電圧をセットするステップと、目標待機電圧に基づいて待機電圧をセットするステップとを含む。たとえば、図1を参照すると、電圧調整回路114は、動作電圧を目標動作電圧にセットすることができ、電圧調整デバイス104は、待機電圧を目標待機電圧にセットすることができる。
方法200はさらに、210で、動作電圧および/または待機電圧に基づいて電圧を調整するステップを含む。たとえば、図1を参照すると、電圧調整デバイス104は、供給電力を調整し、電圧調整回路114を介してSRAMアレイ110に動作電圧を提供することができる。電圧調整デバイス104は、供給電圧を調整し、SRAMアレイ110に待機電圧を提供することができる。方法200はさらに、212で、目標動作電圧および/または目標待機電圧を更新するステップを含む。たとえば、図1を参照すると、電圧調整デバイス104は、動作温度および/または待機温度の測定値に基づいて、年に1度など、定期的に目標動作電圧および/または目標待機電圧を更新することができる。
方法200はさらに、214で、動作電圧を更新された目標動作電圧に、そして待機電圧を更新された目標電圧に更新するステップを含む。たとえば、図1を参照すると、電圧調整デバイス104は、温度センサ108を介して測定されるものとしての動作温度の変化および/または待機温度の変化に基づいて、定期的に動作電圧および/または待機電圧を更新することができる。
したがって、方法200は、電圧調整デバイスが、メモリアレイの測定温度に基づいて、かつメモリアレイの製造データ(たとえば、NBTIモデルを表すデータ)に基づいて、メモリアレイの動作電圧を調整することを可能にすることができる。
図3は、メモリアレイの測定温度に基づいて、かつメモリアレイの製造データに基づいてメモリアレイの動作電圧を調整する方法300の別の特定の実施形態を説明する流れ図である。方法300は、302で、メモリアレイに関連付けられたセンサの温度を測定するステップを含む。たとえば、図1を参照すると、電圧調整デバイス104は、温度センサ108からSRAMアレイ110の測定された動作温度および/または測定された待機温度を受け取ることができる。方法300はまた、304で、電圧調整デバイスで、その測定温度に基づいて、かつそのメモリアレイに関連する製造データに基づいて動作電圧を計算するステップを含む。たとえば、図1を参照すると、電圧調整デバイス104は、測定された動作温度および製造データ120に基づいて目標動作電圧を計算することができる。
製造データ120は、SRAMアレイ110の要素(たとえば、MOSFET)のスイッチング能力の特性を示すデータを含む。特定の一実施形態では、製造データ120は、SRAMアレイ110のNBTIモデルに関する情報を含む。電圧調整デバイス104は、NBTIモデルを使用して、プロセッサ112を介して寿命末期(EOL)動作電圧シフト値および/またはEOL待機電圧シフト値を計算することができる。NBTIモデルは、測定された動作温度を考慮する。たとえば、NBTIモデルは、目標動作電圧および/または目標待機電圧を計算する方程式中の変数として、測定された動作温度を含む。別の例として、NBTIモデルは、EOL動作電圧シフト値および/またはEOL待機電圧シフト値を計算する方程式中の変数として、測定された動作温度を含む。
方法300はさらに、306で、動作電圧に基づいて、メモリアレイに提供される電圧を電圧調整デバイスで調整するステップを含む。たとえば、図1を参照すると、電圧調整デバイス104は、目標動作電圧に基づいて供給電圧を調整し、調整された動作電圧をSRAMアレイ110に提供することができる。特定の一実施形態では、方法300はさらに、308で、メモリアレイに結合されたコアロジックに関連する性能パラメータに基づいてコアロジック動作電圧を計算するステップを含む。たとえば、図1を参照すると、電圧調整デバイス104は、コアロジック106に関連する性能パラメータに基づいてコアロジック動作電圧126および/またはコアロジック待機電圧130を計算することができる。たとえば、その性能パラメータは、コアロジック106のクロック速度でもよい。
特定の一実施形態では、方法300はさらに、310で、動作電圧に従ってメモリアレイに第1の電圧を提供するステップを含む。たとえば、図1を参照すると、電圧調整デバイス104は、動作電圧124および/または待機電圧128をSRAMアレイ110に提供することができる。特定の一実施形態では、方法300はさらに、312で、コアロジック動作電圧に従ってコアに第2の電圧を提供するステップを含む。たとえば、図1を参照すると、電圧調整デバイス104は、コアロジック106にコアロジック動作電圧126および/またはコアロジック待機電圧130を提供することができる。したがって、方法300は、電圧調整デバイスが、メモリアレイの測定温度に基づいて、かつメモリアレイの製造データ(たとえば、NBTIモデル)に基づいて、メモリアレイの動作電圧を調整することを可能にすることができる。
図4は、メモリアレイの測定温度に基づいて、かつメモリアレイの製造データに基づいてメモリアレイの動作電圧を調整するための電圧調整デバイスを含む通信デバイス400を示す図である。一実施形態では、通信デバイス400、またはその構成要素は、図1の半導体デバイス102を含む。さらに、図2〜図3に示す方法、またはそのある特定の部分は、通信デバイス400またはその構成要素で、あるいは通信デバイス400またはその構成要素によって、実行され得る。
通信デバイス400は、メモリ432に結合された、デジタル信号プロセッサ(DSP)などのプロセッサ410を含む。メモリ432は、命令448を記憶する、非一時的有形のコンピュータ可読のおよび/またはプロセッサ可読の記憶デバイスでもよい。命令448は、1つまたは複数の機能を実行するためにプロセッサ410によって実行可能でもよい。
通信デバイス400はまた、メモリ432に結合された温度センサ452を含み得る。図1の温度センサ108など、温度センサ452は、メモリ432の温度を測定するように構成され得る。さらに、通信デバイス400は、メモリ432に結合された電圧調整デバイス446を含み得る。電圧調整デバイス446は、供給電力(たとえば、電源444からの供給電圧)を調整するようにおよびメモリ432に動作電圧458(たとえば、図1の動作電圧124)および/または待機電圧460(たとえば、待機電圧128)を提供するように構成することができる。電圧調整デバイス446はまた、コアロジック動作電圧462(たとえば、コアロジック動作電圧126)および/またはコア待機動作電圧464(たとえば、コアロジック待機電圧130)をプロセッサ410に提供するように構成することができる。
動作電圧458および/または待機電圧460は、メモリ432の測定温度に基づいて、かつ製造データ456に基づいて計算され得る。電圧調整デバイス446は、温度センサ452から測定温度を受け取ることができる。製造データ456は、図1の製造データ120など、メモリ432の要素のスイッチング能力の特徴を示し得る。たとえば、製造データ456は、測定温度を考慮して(たとえば、NBTIモデルが、方程式内の変数として測定温度を使用する)動作電圧458および/または待機電圧460を計算するNBTIモデルを含み得る。電圧調整デバイス446は、プロセッサ410の性能パラメータに基づいてコアロジック動作電圧462および/またはコアロジック待機電圧464を計算することができる。たとえば、その性能パラメータは、プロセッサ410のクロック速度でもよい。
電圧調整デバイス446は、命令454を含み得る。命令454は、電圧調整デバイス446のメモリ(図示せず)に記憶され得る。命令454は、図2〜図3を参照して説明された方法など、本明細書に記載された1つまたは複数の機能または方法を実行するために、電圧調整デバイス446のプロセッサ(図示せず)によって実行され得る。
図4は、通信デバイス400が、プロセッサ410におよびディスプレイデバイス428に結合されたディスプレイコントローラ426も含み得ることを示す。コーダ/デコーダ(CODEC)434はまた、プロセッサ410に結合され得る。スピーカ436およびマイクロフォン438は、CODEC434に結合され得る。図4はまた、ワイヤレスコントローラ440はプロセッサ410に結合させることができ、ワイヤレスコントローラ440が送受信機450を介してアンテナ442と通信中であることを示す。ワイヤレスコントローラ440、送受信機450、およびアンテナ442は、通信デバイス400によってワイヤレス通信を可能にするワイヤレスインターフェースを表し得る。通信デバイス400は、多数のワイヤレスインターフェースを含むことができ、異なるワイヤレスネットワークが、異なるネットワーキング技術またはネットワーキング技術の組合せ(たとえば、Bluetooth(登録商標)低エネルギー、近距離無線通信、WiFi、セルラなど)をサポートするように構成される。
特定の一実施形態では、プロセッサ410、ディスプレイコントローラ426、メモリ432、CODEC434、ワイヤレスコントローラ440、および送受信機450は、システムインパッケージまたはシステムオンチップデバイス422に含まれる。特定の一実施形態では、入力デバイス430および電源444は、システムオンチップデバイス422に結合される。さらに、特定の一実施形態では、図6に示すように、ディスプレイデバイス428、入力デバイス430、スピーカ436、マイクロフォン438、アンテナ442、および電源444は、システムオンチップデバイス422の外部にある。しかし、ディスプレイデバイス428、入力デバイス430、スピーカ436、マイクロフォン438、アンテナ442、および電源444の各々は、インターフェースまたはコントローラなど、システムオンチップデバイス422の構成要素に結合され得る。
記載された実施形態とともに、装置は、メモリアレイに関連付けられたセンサの温度を測定するための手段を含み得る。たとえば、その測定するための手段は、図1の半導体デバイス102の1つまたは複数の構成要素(たとえば、温度センサ)、温度センサ108、図4の温度センサ452、温度を測定するように構成された1つまたは複数のデバイス、あるいは、それらの任意の組合せを含み得る。その装置はまた、その温度に基づいて、かつそのメモリアレイに関連する製造データに基づいて動作電圧を計算するための手段を含み得る。たとえば、その計算するための手段は、半導体デバイス102の1つまたは複数の構成要素(たとえば、プロセッサ)、プロセッサ112、電圧調整回路114、図4の電圧調整デバイス446、動作電圧を計算するように構成された1つまたは複数のデバイス、あるいは、それらの任意の組合せを含み得る。本装置はさらに、SRAMアレイ動作電圧に基づいて供給電圧を調整するための手段を含み得る。たとえば、調整するための手段は、半導体デバイス102の1つまたは複数の構成要素(たとえば、プロセッサ)、電圧調整回路114、電圧調整デバイス446、供給電力を調整するように構成された1つまたは複数の構成要素、あるいは、それらの任意の組合せを含み得る。
前述の開示されたデバイスおよび機能性は、コンピュータ可読媒体に記憶されたコンピュータファイル(たとえばRTL、GDSII、GERBERなど)に設計および構成され得る。いくつかのまたはすべてのそのようなファイルは、そのようなファイルに基づいてデバイスを作る製造業者に提供され得る。結果としてできる製品は、次いで半導体ダイに切り分けられ、半導体チップにパッケージ化される、半導体ウェハを含む。それらのチップは、次いで、前述のデバイスで使用される。図5は、電子デバイス製造プロセス500の特定の例示的一実施形態を示す。
物理デバイス情報502が、リサーチコンピュータ506などの製造プロセス500で受け取られる。物理デバイス情報502は、半導体デバイス102、電圧調整デバイス104、通信デバイス400、電圧調整デバイス446、またはそれらの任意の組合せなどの半導体デバイスの少なくとも1つの物理特性を表す設計情報を含み得る。たとえば、物理デバイス情報502は、物理パラメータ、材料特性、および、リサーチコンピュータ506に結合されたユーザインターフェース504を介して入力される構造情報を含み得る。リサーチコンピュータ806は、メモリ510などのコンピュータ可読媒体に結合された、1つまたは複数の処理コアなどのプロセッサ508を含む。メモリ510は、プロセッサ508に物理デバイス情報502をファイル形式に適合するように変換させ、ライブラリファイル512を生成させるために実行可能である、コンピュータ可読命令を記憶することができる。
特定の一実施形態では、ライブラリファイル512は、変換された設計情報を含む少なくとも1つのデータファイルを含む。たとえば、ライブラリファイル512は、電子設計自動化(EDA)ツール520と使用するために提供される、図1の半導体デバイス102、電圧調整デバイス104、図4の電圧調整デバイス446、またはそれらの任意の組合せを含むデバイスを含む半導体デバイスのライブラリを含み得る。
ライブラリファイル512は、メモリ518に結合された、1つまたは複数の処理コアなどのプロセッサ516を含む設計コンピュータ514にあるEDAツール520と併せて使用され得る。EDAツール520は、設計コンピュータ514のユーザが、ライブラリファイル512の半導体デバイス102、電圧調整デバイス104、通信デバイス400、電圧調整デバイス446、またはそれらの任意の組合せを含む回路を設計することを可能にするために、メモリ518でプロセッサ実行可能命令として記憶され得る。たとえば、設計コンピュータ514のユーザは、設計コンピュータ514に結合されたユーザインターフェース524を介して回路設計情報522を入力することができる。回路設計情報522は、図1の半導体デバイス102、電圧調整デバイス104、またはそれらの任意の組合せなどの半導体デバイスの少なくとも1つの物理特性を表す設計情報を含み得る。説明のために、回路設計特性は、特定の回路の識別および回路設計中の他の要素との関係、位置情報、形状情報、相互接続情報、または、半導体デバイスの物理特性を表す他の情報を含み得る。
設計コンピュータ514は、ファイル形式に適合するように、回路設計情報522を含む設計情報を変換するように構成され得る。説明のために、ファイル構成は、グラフィックデータシステム(GDSII)ファイル形式など、平面の幾何学的図形を表すデータベースバイナリファイル形式、テキストラベル、および、階層的形式の回路レイアウトに関する他の情報を含み得る。設計コンピュータ514は、他の回路または情報に加えて、図1の半導体デバイス102、電圧調整デバイス104、またはそれらの任意の組合せを説明する情報を含むGDSIIファイル526などの変換された設計情報を含むデータファイルを生成するように構成され得る。説明のために、データファイルは、半導体デバイス102、電圧調整デバイス104、通信デバイス400、電圧調整デバイス446を含む、そしてSOC内の追加の電子回路および構成要素も含む、システムオンチップ(SOC)に対応する情報を含み得る。
GDSIIファイル526は、GDSIIファイル526内の変換された情報に従って、図1の半導体デバイス102、電圧調整デバイス104、またはそれらの任意の組合せを製造するために、製造プロセス528で受け取られ得る。たとえば、デバイス製造プロセスは、代表的マスク532として示された、フォトリソグラフィ処理で使用されることになるマスクなど、1つまたは複数のマスクを作成するために、マスク製造業者530にGDSIIファイル526を提供するステップを含み得る。マスク532は、テストされ得る、代表的ダイ536などのダイに分けられ得る、1つまたは複数のウェハ534を生成するために、製造プロセス中に使用され得る。ダイ536は、半導体デバイス102、電圧調整デバイス104、通信デバイス400、電圧調整デバイス446、またはそれらの任意の組合せを含むデバイスを含む、回路を含む。
ダイ536は、ダイ536が代表的パッケージ540に組み込まれるパッケージ化プロセス538に提供され得る。たとえば、パッケージ540は、システムインパッケージ(SiP)配列など、単一のダイ536または複数のダイを含み得る。パッケージ540は、電子素子技術連合評議会(JEDEC)規格などの1つまたは複数の規格または仕様書に準拠するように構成することができる。
パッケージ540に関する情報は、コンピュータ546に記憶された構成要素ライブラリを介するなどして、様々な製品設計者に配信され得る。コンピュータ546は、メモリ550に結合された、1つまたは複数の処理コアなどのプロセッサ548を含み得る。プリント回路基板(PCB)ツールは、ユーザインターフェース544を介してコンピュータ546のユーザから受け取られたPCB設計情報542を処理するために、メモリ550でプロセッサ実行可能命令として記憶され得る。PCB設計情報542は、回路基板上のパッケージ化された半導体デバイス、半導体デバイス102を含むパッケージ540に対応するパッケージ化された半導体デバイス、電圧調整デバイス104、通信デバイス400、電圧調整デバイス446、またはそれらの任意の組合せの物理位置情報を含み得る。
コンピュータ546は、回路基板上のパッケージ化された半導体デバイスの物理位置情報、ならびにトレースおよびビアなどの電気的接続のレイアウトを含むデータを有する、GERBERファイル552など、データファイルを生成するために、PCB設計情報542を変換するように構成することができ、パッケージ化された半導体デバイスは、図1の半導体デバイス102、電圧調整デバイス104、またはそれらの任意の組合せを含む、パッケージ540に対応する。他の実施形態では、変換されたPCB設計情報によって生成されたデータファイルは、GERBER形式以外の形式を有し得る。
GERBERファイル552は、基板アセンブリプロセス554で受け取ることができ、GERBERファイル552内に記憶された設計情報に従って製造される代表的PCB556などのPCBを作成するために使用することができる。たとえば、GERBERファイル552は、PCB生産プロセスの様々なステップを実行するために、1つまたは複数の機械にアップロードされ得る。PCB556は、代表的プリント回路アセンブリ(PCA)558を形成するために、パッケージ540を含む電子構成要素を装着され得る。
PCA558は、製品製造プロセス560で受け取られ、第1の代表的電子デバイス562および第2の代表的電子デバイス564などの1つまたは複数の電子デバイスに統合され得る。例示的、非限定的な一例として、第1の代表的電子デバイス562、第2の代表的電子デバイス564、またはその両方は、半導体デバイス102、電圧調整デバイス104、通信デバイス400、電圧調整デバイス446、またはそれらの任意の組合せがそれに統合される、セットトップボックス、音楽プレーヤ、ビデオプレーヤ、エンターテイメントユニット、ナビゲーションデバイス、通信デバイス、パーソナルデジタルアシスタント(PDA)、固定ロケーションデータユニット、およびコンピュータのグループから選択され得る。別の例示的、非限定的な例として、電子デバイス562および564のうちの1つまたは複数は、携帯電話などの遠隔ユニット、ハンドヘルドパーソナル通信システム(PCS)ユニット、パーソナルデータアシスタントなどの携帯用データユニット、グローバルポジショニングシステム(GPS)対応デバイス、ナビゲーションデバイス、メータ読取り機器などの固定ロケーションデータユニット、またはデータもしくはコンピュータ命令を記憶もしくは検索する任意の他のデバイス、あるいはそれらの任意の組合せでもよい。図5は、本開示の教示による遠隔ユニットを示すが、本開示は、これらの図示されたユニットに限定されない。本開示の実施形態は、メモリおよびオンチップ回路を含むアクティブ集積回路を含む任意のデバイスで、適切に使用され得る。
半導体デバイス102、電圧調整デバイス104、通信デバイス400、電圧調整デバイス446、またはそれらの任意の組合せを含むデバイスは、例示的プロセス500に記載のように、製造、処理され、電子デバイスに組み込まれ得る。図1および図4に関して開示される実施形態の1つまたは複数の態様は、ライブラリファイル512、GDSIIファイル526、およびGERBERファイル552などの中で、様々な処理ステージで含むことができ、ならびにリサーチコンピュータ506のメモリ510、設計コンピュータ514のメモリ518、コンピュータ546のメモリ550、基板アセンブリプロセス554などの様々なステージで使用される1つまたは複数の他のコンピュータまたはプロセッサ(図示せず)のメモリで記憶することができ、また、マスク532、ダイ536、パッケージ540、PCA558、プロトタイプ回路もしくはデバイス(図示せず)などの他の製品、またはそれらの任意の組合せなど、1つまたは複数の他の物理実施形態に組み込まれ得る。最終製品への物理デバイス設計の生産の様々な代表的ステージが図示されるが、他の実施形態では、より少数のステージが使用されることがあり、または、追加のステージが含まれることがある。同様に、プロセス500は、単一の実体によって、またはプロセス500の様々なステージを実行する1つまたは複数の実体によって、実行することができる。
開示される実施形態のうちの1つまたは複数が、携帯用音楽プレーヤ、パーソナルデジタルアシスタント(PDA)、モバイルロケーションデータユニット、携帯電話、セルラ式携帯電話、コンピュータ、タブレット、携帯用デジタルビデオプレーヤ、または携帯用コンピュータを含む、システムまたは装置で実装され得る。加えて、そのシステムまたは装置は、通信デバイス、固定ロケーションデータユニット、セットトップボックス、エンターテイメントユニット、ナビゲーションデバイス、モニタ、コンピュータモニタ、テレビジョン、チューナ、ラジオ、衛星ラジオ、音楽プレーヤ、デジタル音楽プレーヤ、ビデオプレーヤ、デジタルビデオプレーヤ、デジタルビデオディスク(DVD)プレーヤ、デスクトップコンピュータ、データまたはコンピュータ命令を記憶または検索する任意の他のデバイス、あるいはその組合せを含み得る。別の例示的、非限定的な例として、そのシステムまたは装置は、グローバルポジショニングシステム(GPS)対応デバイスなどの遠隔ユニット、ナビゲーションデバイス、メータ読取り機器などの固定ロケーションデータユニット、または任意の他の電子デバイスを含み得る。図1〜図5のうちの1つまたは複数は、本開示の教示によるシステム、装置、および/または方法を示すが、本開示は、これらの図示されたシステム、装置、および/または方法に限定されない。本開示の実施形態は、回路を含む任意のデバイスで使用することができる。
「第1の」、「第2の」などの指示を使用した本明細書での要素の参照は、それらの要素の品質または順序を一般に限定しないことを、理解されたい。そうではなく、これらの指示は、2つ以上の要素、または要素の事例を区別する便宜的方法として、本明細書で使用され得る。したがって、第1のおよび第2の要素の参照は、2つのみの要素が使用され得ることまたは第1の要素が何らかの形で第2の要素に優先することを意味しない。また、別段の指示のない限り、1セットの要素は、1つまたは複数の要素を備え得る。
本明細書では、「決定」という用語は、多種多様なアクションを包含する。たとえば、「決定」は、計算、コンピューティング、処理、導出、調査、検索(たとえば、テーブル、データベースまたは別のデータ構造体の検索)、解明などを含み得る。また、「決定」は、受け取ること(たとえば、情報を受け取ること)、アクセス(たとえば、メモリ内のデータへのアクセス)などを含み得る。また、「決定」は、解決、選定、選択、規定などを含み得る。
本明細書では、項目のリストの「うちの少なくとも1つ」という表現は、単一のメンバを含む、それらの項目の任意の組合せを示す。一例として、「次のうちの少なくとも1つ:a、b、またはc」は、a、b、c、a〜b、a〜c、b〜c、およびa〜b〜cを包含することが意図される。
様々な例示的構成要素、ブロック、構成、モジュール、回路、およびステップが、それらの機能性に関して、概して前述された。そのような機能性がハードウェアまたはプロセッサ実行可能命令として実装されるかどうかは、具体的なアプリケーションおよびシステム全体に課される設計制約に応じて決まる。加えて、前述の方法の様々な動作(たとえば、図2〜図3に示された任意の動作)は、様々なハードウェアおよび/またはソフトウェア構成要素、回路、および/または、モジュールなどの動作を実行する能力を有する任意の適切な手段によって、実行され得る。技能工は、記載された機能性を各特定のアプリケーションのために様々な方法で実装することができるが、そのような実装の判断は、本開示の範囲の逸脱をもたらすものとして解釈されるべきではない。
本開示に関して記載の様々な例示的論理的ブロック、構成、モジュール、回路、およびアルゴリズムステップは、汎用プロセッサ、デジタル信号プロセッサ(DSP)、特定用途向け集積回路(ASIC)、フィールドプログラマブルゲートアレイ(FPGA)、プログラマブルロジックデバイス(PLD)、離散的ゲートまたはトランジスタロジック、離散的ハードウェア構成要素(たとえば、電子ハードウェア)、プロセッサによって実行されるコンピュータソフトウェア、あるいは本明細書に記載の機能を実行するように設計されたそれらの任意の組合せで実装または実行され得ることが、当業者にはさらに理解されよう。汎用プロセッサは、マイクロプロセッサでもよいが、代替で、プロセッサは、任意の市販のプロセッサ、コントローラ、マイクロコントローラまたは状態機械でもよい。プロセッサはまた、コンピューティングデバイスの組合せ、たとえば、DSPおよびマイクロプロセッサの組合せ、複数のマイクロプロセッサ、DSPコアと連動する1つまたは複数のマイクロプロセッサ、または任意の他のそのような構成、として実装することができる。
1つまたは複数の態様で、記載された機能は、ハードウェア、ソフトウェア、ファームウェア、またはそれらの任意の組合せで実装され得る。ソフトウェアで実装される場合、その機能は、コンピュータ可読媒体で1つまたは複数の命令またはコードとして記憶することができる。コンピュータ可読媒体は、コンピュータ可読記憶媒体と、ある場所から別の場所へのコンピュータプログラムデータの転送を容易にする任意の媒体を含む通信媒体とを含む。記憶媒体は、コンピュータによってアクセスすることができる任意の使用可能な媒体でもよい。例として、限定ではなく、そのようなコンピュータ可読記憶媒体は、ランダムアクセスメモリ(RAM)、読取り専用メモリ(ROM)、プログラマブル読取り専用メモリ(PROM)、消去可能PROM(EPROM)、電気的消去可能PROM(EEPROM)、レジスタ、ハードディスク、取外し可能ディスク、コンパクトディスク読取り専用メモリ(CD-ROM)、他の光ディスク記憶装置、磁気ディスク記憶装置、磁気記憶デバイス、あるいは、命令またはデータの形でプログラムコードを記憶するために使用することができる、そしてコンピュータによってアクセスすることができる任意の他の媒体を含み得る。代替で、コンピュータ可読媒体(たとえば、記憶媒体)は、プロセッサに不可欠でもよい。プロセッサおよび記憶媒体は、特定用途向け集積回路(ASIC)内に存在し得る。そのASICは、コンピューティングデバイスまたはユーザ端末内に存在し得る。代替で、プロセッサおよび記憶媒体は、コンピューティングデバイスまたはユーザ端末内の離散的構成要素として存在し得る。
また、任意の接続が、コンピュータ可読媒体と適切に呼ばれる。たとえば、ソフトウェアが、ウェブサイト、サーバ、または他の遠隔ソースから、同軸ケーブル、光ファイバケーブル、ツイストペア、デジタル加入者回線(DSL)、または、赤外線、無線、およびマイクロ波などのワイヤレス技術を使用し、送信される場合、そのとき、同軸ケーブル、光ファイバケーブル、ツイストペア、DSL、または、赤外線、無線、およびマイクロ波などのワイヤレス技術は、媒体の定義に含まれる。本明細書では、ディスク(diskおよびdisc)は、コンパクトディスク(CD)、レーザディスク、光ディスク、デジタル多用途ディスク(DVD)、およびフロッピディスクを含み、ディスク(disk)は、通常、磁気的にデータを再生し、一方、ディスク(disc)は、レーザで光学的にデータを再生する。したがって、いくつかの態様で、コンピュータ可読媒体は、非一時的コンピュータ可読媒体(たとえば、有形の媒体)を含み得る。前述の組合せもまた、コンピュータ可読媒体の範囲に含まれるべきである。
本明細書で開示される方法は、1つまたは複数のステップまたはアクションを含む。本方法のステップおよび/またはアクションは、特許請求の範囲を逸脱することなしに入れ替えることができる。言い換えれば、ステップまたはアクションの特定の順番が指定されない限り、特定のステップおよび/またはアクションの順番および/または使用は、本開示の範囲を逸脱することなしに修正することができる。
ある種の態様は、本明細書で提示される動作を実行するためのコンピュータプログラム製品を含み得る。たとえば、コンピュータプログラム製品は、命令がそこに記憶された(および/またはコード化された)コンピュータ可読記憶媒体を含むことができ、その命令は、本明細書に記載された動作を実行するために1つまたは複数のプロセッサによって実行可能である。コンピュータプログラム製品は、パッケージ化材料を含み得る。
さらに、本明細書に記載の方法および技法を実行するためのモジュールおよび/または他の適切な手段は、ダウンロードされ得るおよび/または適用可能なようにユーザ端末および/または基地局によって他の方法で取得され得ることを、理解されたい。別法として、本明細書に記載の様々な方法は、記憶手段(たとえば、RAM、ROM、または、コンパクトディスク(CD)などの物理記憶媒体)を介して提供され得る。さらに、本明細書に記載の方法および技法を提供するための任意の他の適切な技法が、使用され得る。本開示の範囲は、前述の正確な構成および構成要素に限定されないことを、理解されたい。
開示される実施形態の前述の説明は、当業者が開示された実施形態を行うまたは使用することを可能にするために提供される。前述は、本開示の態様を対象とするが、本開示の他の態様は、その基本的範囲を逸脱することなしに考案可能であり、その範囲は、次の特許請求の範囲によって決定される。様々な修正、変更および変形が、本開示の範囲または本特許請求の範囲を逸脱することなしに本明細書に記載された実施形態の配列、動作、および詳細で行われ得る。したがって、本開示は、本明細書に記載された実施形態に限定されるものではなく、次の特許請求の範囲およびその均等物によって定義されるものとしての原理および新しい機能に一致する起こり得る最も広い範囲を与えられるものとする。
100 システム
102 半導体デバイス
104 電圧調整デバイス
106 コアロジック
108 温度センサ
110 スタティックランダムアクセスメモリ
112 プロセッサ
114 電圧調整回路
116 メモリ
118 命令
120 製造データ
124 動作電圧
126 コアロジック動作電圧
128 待機電圧
130 コアロジック待機電圧
200 方法
300 方法
400 通信デバイス
410 プロセッサ
422 システムオンチップデバイス
426 ディスプレイコントローラ
428 ディスプレイデバイス
430 入力デバイス
432 メモリ
434 コーダ/デコーダ
436 スピーカ
438 マイクロフォン
440 ワイヤレスコントローラ
442 アンテナ
444 電源
446 電圧調整デバイス
448 命令
450 送受信機
452 温度センサ
454 命令
456 製造データ
458 動作電圧
460 待機電圧
462 コアロジック動作電圧
464 コアロジック待機電圧
500 電子デバイス製造プロセス
502 物理デバイス情報
504 ユーザインターフェース
506 リサーチコンピュータ
508 プロセッサ
510 メモリ
512 ライブラリファイル
514 設計コンピュータ
518 メモリ
520 電子設計自動化(EDA)ツール
522 回路設計情報
524 ユーザインターフェース
526 GDSIIファイル
528 製造プロセス
530 マスク製造業者
532 マスク
534 ウェハ
536 ダイ
538 パッケージ化プロセス
540 パッケージ
542 PCB設計情報
544 ユーザインターフェース
546 コンピュータ
548 プロセッサ
550 メモリ
552 GERBERファイル
554 基板アセンブリプロセス
556 PCB
558 プリント回路アセンブリ(PCA)
560 製品製造プロセス
562 第1の代表的電子デバイス
564 第2の代表的電子デバイス

Claims (31)

  1. メモリアレイに関連付けられたセンサの温度を測定するステップと、
    前記温度に基づいて、かつ前記メモリアレイに関連する製造データに基づいて、電圧調整デバイスで動作電圧を計算するステップと、
    前記動作電圧に基づいて、前記メモリアレイに提供される電圧を前記電圧調整デバイスで調整するステップと
    を含む、方法。
  2. 前記温度および前記製造データに基づいて待機電圧を計算するステップをさらに含む、請求項1に記載の方法。
  3. 前記電圧調整デバイスが、電源管理集積回路に含まれる、請求項1に記載の方法。
  4. 前記電圧調整デバイスが、前記メモリアレイを含む集積回路に組み込まれた、請求項1に記載の方法。
  5. 前記メモリアレイおよび前記センサが、同じ半導体ダイ内に置かれた、請求項1に記載の方法。
  6. 前記製造データが、寿命末期(EOL)動作電圧シフトの計算に適用可能な情報を含む、請求項1に記載の方法。
  7. 前記製造データが、前記メモリアレイの要素のスイッチング能力の特徴を示す、請求項1に記載の方法。
  8. 前記製造データが、前記メモリアレイの負バイアス温度不安定性モデルに関する情報を含む、請求項1に記載の方法。
  9. 前記メモリアレイに結合されたコアロジックに関連する性能パラメータに基づいてコアロジック動作電圧を計算するステップをさらに含む、請求項1に記載の方法。
  10. 前記動作電圧に基づいて前記電圧を調整するステップが、
    前記動作電圧に対応する第1の電圧を前記メモリアレイに提供するステップと、
    前記コアロジック動作電圧に対応する第2の電圧を前記コアロジックに提供するステップと
    を含む、請求項9に記載の方法。
  11. 前記動作電圧が、定期的に更新される、請求項1に記載の方法。
  12. 前記動作電圧を計算するステップが、電子デバイスに統合されたプロセッサで実行される、請求項1に記載の方法。
  13. 前記メモリアレイが、スタティックランダムアクセスメモリ(SRAM)アレイである、請求項1に記載の方法。
  14. メモリアレイと、
    前記メモリアレイの温度を測定するように構成されたセンサと、
    前記温度に基づいて、かつ前記メモリアレイに関連する製造データに基づいて、前記メモリアレイに供給されることになる動作電圧をセットするように構成された、論理手段と
    を備える、装置。
  15. コアロジック動作電圧によって電力を供給されるコアロジックをさらに備える、請求項14に記載の装置。
  16. 前記メモリアレイがさらに、待機モード中に待機電圧を受け取るように構成され、前記待機電圧が、測定された待機温度に基づいて、かつ前記製造データに基づいて計算される、請求項14に記載の装置。
  17. 前記メモリアレイに提供される電圧が、前記動作電圧または前記待機電圧に基づいて調整される、請求項16に記載の装置。
  18. 前記製造データが、前記メモリアレイの少なくとも1つの要素のスイッチング能力の特徴を示す、請求項14に記載の装置。
  19. 前記製造データが、前記メモリアレイの負バイアス温度不安定性モデルに関する情報を含む、請求項14に記載の装置。
  20. 前記メモリアレイおよび前記センサがその上に置かれた、第1のダイと、
    第2のメモリアレイ、および、前記第2のメモリアレイの温度を測定するように構成された第2のセンサを含む、第2のダイと
    をさらに備える、請求項14に記載の装置。
  21. 前記論理手段が、前記第2のメモリアレイの温度および前記第2のメモリアレイに関連する製造データに基づいて前記第2のメモリアレイに供給されることになる第2の動作電圧をセットするようにさらに構成され、前記第2の動作電圧が、前記動作電圧とは独立してセットされる、請求項20に記載の装置。
  22. 前記メモリアレイが、フィン電界効果トランジスタ(Fin FET)デバイスを備える、請求項14に記載の装置。
  23. 前記メモリアレイが統合された、通信デバイス、コンピュータ、セットトップボックス、音楽プレーヤ、ビデオプレーヤ、エンターテイメントユニット、ナビゲーションデバイス、パーソナルデジタルアシスタント(PDA)、および固定ロケーションデータユニットからなる群から選択されたデバイスをさらに備える、請求項14に記載の装置。
  24. メモリアレイに関連付けられたセンサの温度を測定するための手段と、
    前記温度に基づいて、かつ前記メモリアレイに関連する製造データに基づいて動作電圧を計算するための手段と、
    前記動作電圧に基づいて電圧を調整するための手段と
    を備える、装置。
  25. 少なくとも1つの半導体ダイに集積された、請求項24に記載の装置。
  26. 計算するための前記手段および調整するための前記手段が統合された、セットトップボックス、音楽プレーヤ、ビデオプレーヤ、エンターテイメントユニット、ナビゲーションデバイス、通信デバイス、コンピュータ、パーソナルデジタルアシスタント(PDA)、および固定ロケーションデータユニットからなる群から選択されたデバイスをさらに備える、請求項25に記載の装置。
  27. 電圧調整デバイスで、測定温度に基づいて、かつメモリアレイに関連する製造データに基づいて動作電圧を計算するステップと、
    前記動作電圧に基づいて、前記メモリアレイに提供される電圧を前記電圧調整デバイスで調整するステップと
    を含む動作を実行するためにコンピュータによって実行可能な命令を記憶する、非一時的コンピュータ可読記憶媒体。
  28. 前記命令が、通信デバイス、コンピュータ、セットトップボックス、音楽プレーヤ、ビデオプレーヤ、エンターテイメントユニット、ナビゲーションデバイス、パーソナルデジタルアシスタント(PDA)、および固定ロケーションデータユニットからなる群から選択されたデバイスに統合されたプロセッサによって実行可能な、請求項27に記載の非一時的コンピュータ可読記憶媒体。
  29. 回路基板上のパッケージ化された半導体デバイスの物理位置情報を備える設計情報を受け取るステップであって、前記パッケージ化された半導体デバイスが、
    メモリアレイ、
    前記メモリアレイの温度を測定するように構成されたセンサ、および、
    前記温度に基づいて、かつ前記メモリアレイに関連する製造データに基づいて、前記メモリアレイに供給される動作電圧をセットするように構成された論理手段
    を備える、ステップと、
    前記設計情報を変換してデータファイルを生成するステップと
    を含む、方法。
  30. 前記データファイルが、GERBER形式を有する、請求項29に記載の方法。
  31. 前記データファイルが、GDSII形式を有する、請求項29に記載の方法。
JP2016501222A 2013-03-15 2014-03-11 メモリアレイの動作電圧を調整するためのシステムおよび方法 Expired - Fee Related JP6069575B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US13/842,263 US9378803B2 (en) 2013-03-15 2013-03-15 System and method to regulate operating voltage of a memory array
US13/842,263 2013-03-15
PCT/US2014/023381 WO2014150487A2 (en) 2013-03-15 2014-03-11 System and method to regulate operating voltage of a memory array

Publications (3)

Publication Number Publication Date
JP2016521428A true JP2016521428A (ja) 2016-07-21
JP2016521428A5 JP2016521428A5 (ja) 2016-12-28
JP6069575B2 JP6069575B2 (ja) 2017-02-01

Family

ID=50686112

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016501222A Expired - Fee Related JP6069575B2 (ja) 2013-03-15 2014-03-11 メモリアレイの動作電圧を調整するためのシステムおよび方法

Country Status (6)

Country Link
US (1) US9378803B2 (ja)
EP (1) EP2973577B1 (ja)
JP (1) JP6069575B2 (ja)
KR (1) KR101725828B1 (ja)
CN (1) CN105027214B (ja)
WO (1) WO2014150487A2 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9251909B1 (en) 2014-09-29 2016-02-02 International Business Machines Corporation Background threshold voltage shifting using base and delta threshold voltage shift values in flash memory
WO2016073645A1 (en) * 2014-11-04 2016-05-12 Progranalog Corp. Configurable power management integrated circuit
EP3379416B1 (en) * 2017-03-24 2023-06-14 Nxp B.V. Memory system

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06314491A (ja) * 1993-04-30 1994-11-08 Hitachi Ltd 半導体記憶装置
JP2007179719A (ja) * 2005-12-28 2007-07-12 Samsung Electronics Co Ltd 待機電流低減回路及びこれを有する半導体メモリ装置
JP2007323770A (ja) * 2006-06-02 2007-12-13 Renesas Technology Corp Ｓｒａｍ
US20120119825A1 (en) * 2010-11-17 2012-05-17 Bo Zhai Circuit for negative bias temperature instability compensation
JP2012522293A (ja) * 2009-03-30 2012-09-20 クアルコム，インコーポレイテッド 適応電圧スケーラ（ａｖｓ）

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7941675B2 (en) 2002-12-31 2011-05-10 Burr James B Adaptive power control
US7317605B2 (en) * 2004-03-11 2008-01-08 International Business Machines Corporation Method and apparatus for improving performance margin in logic paths
US6933869B1 (en) 2004-03-17 2005-08-23 Altera Corporation Integrated circuits with temperature-change and threshold-voltage drift compensation
US20090168573A1 (en) 2007-12-31 2009-07-02 Ming Zhang Adaptive memory array voltage adjustment
US8593203B2 (en) 2008-07-29 2013-11-26 Qualcomm Incorporated High signal level compliant input/output circuits
US8161431B2 (en) 2008-10-30 2012-04-17 Agere Systems Inc. Integrated circuit performance enhancement using on-chip adaptive voltage scaling
JP2011054248A (ja) * 2009-09-02 2011-03-17 Toshiba Corp 参照電流生成回路
EP2496999B1 (en) * 2009-11-06 2014-06-04 Freescale Semiconductor, Inc. Response to wearout in an electronic device
US8354875B2 (en) 2010-03-25 2013-01-15 Qualcomm Incorporated Low voltage temperature sensor and use thereof for autonomous multiprobe measurement device

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06314491A (ja) * 1993-04-30 1994-11-08 Hitachi Ltd 半導体記憶装置
JP2007179719A (ja) * 2005-12-28 2007-07-12 Samsung Electronics Co Ltd 待機電流低減回路及びこれを有する半導体メモリ装置
JP2007323770A (ja) * 2006-06-02 2007-12-13 Renesas Technology Corp Ｓｒａｍ
JP2012522293A (ja) * 2009-03-30 2012-09-20 クアルコム，インコーポレイテッド 適応電圧スケーラ（ａｖｓ）
US20120119825A1 (en) * 2010-11-17 2012-05-17 Bo Zhai Circuit for negative bias temperature instability compensation

Also Published As

Publication number Publication date
KR101725828B1 (ko) 2017-04-11
WO2014150487A2 (en) 2014-09-25
EP2973577A2 (en) 2016-01-20
EP2973577B1 (en) 2017-12-20
WO2014150487A3 (en) 2014-11-13
CN105027214B (zh) 2017-10-27
US20140269020A1 (en) 2014-09-18
US9378803B2 (en) 2016-06-28
KR20150131179A (ko) 2015-11-24
JP6069575B2 (ja) 2017-02-01
CN105027214A (zh) 2015-11-04

Similar Documents

Publication Publication Date Title
JP5442034B2 (ja) パルス生成システムおよび方法
US8381144B2 (en) System and method of test mode gate operation
KR102516708B1 (ko) 총체적 에너지 관리를 위한 전압 스케일링
US20110106286A1 (en) Generating A Power Model For An Electronic Device
EP3028280A1 (en) System and method to provide a reference cell comprising four magnetic tunnel junction elements
US8693272B2 (en) Sensing circuit
JP6069575B2 (ja) メモリアレイの動作電圧を調整するためのシステムおよび方法
EP2727111B1 (en) Sensing circuit
US9461040B2 (en) System and method of varying gate lengths of multiple cores
US9093995B2 (en) Length-of-diffusion protected circuit and method of design
US8618832B2 (en) Balanced single-ended impedance control
US9542518B2 (en) User experience based management technique for mobile system-on-chips

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20161107

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20161107

A871 Explanation of circumstances concerning accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A871

Effective date: 20161107

A975 Report on accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A971005

Effective date: 20161124

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20161205

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20161226

R150 Certificate of patent or registration of utility model

Ref document number: 6069575

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees