KR20150131179A - 메모리 어레이의 동작 전압을 조정하는 시스템 및 방법 - Google Patents

메모리 어레이의 동작 전압을 조정하는 시스템 및 방법 Download PDF

Info

Publication number
KR20150131179A
KR20150131179A KR1020157028539A KR20157028539A KR20150131179A KR 20150131179 A KR20150131179 A KR 20150131179A KR 1020157028539 A KR1020157028539 A KR 1020157028539A KR 20157028539 A KR20157028539 A KR 20157028539A KR 20150131179 A KR20150131179 A KR 20150131179A
Authority
KR
South Korea
Prior art keywords
voltage
memory array
operating voltage
temperature
way
Prior art date
Application number
KR1020157028539A
Other languages
English (en)
Other versions
KR101725828B1 (ko
Inventor
스탠리 승철 송
총제 왕
Original Assignee
퀄컴 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 퀄컴 인코포레이티드 filed Critical 퀄컴 인코포레이티드
Publication of KR20150131179A publication Critical patent/KR20150131179A/ko
Application granted granted Critical
Publication of KR101725828B1 publication Critical patent/KR101725828B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/4074—Power supply or voltage generation circuits, e.g. bias voltage generators, substrate voltage generators, back-up power, power control circuits
    • G06F17/5072—
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/39—Circuit design at the physical level
    • G06F30/392—Floor-planning or layout, e.g. partitioning or placement
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/41—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger
    • G11C11/413—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing, timing or power reduction
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/41—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger
    • G11C11/413—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing, timing or power reduction
    • G11C11/417—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing, timing or power reduction for memory cells of the field-effect type
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/147—Voltage reference generators, voltage or current regulators; Internally lowered supply levels; Compensation for voltage drops
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/04—Arrangements for writing information into, or reading information out from, a digital store with means for avoiding disturbances due to temperature effects

Abstract

방법은 메모리 어레이와 연관된 센서의 온도를 측정하는 단계를 포함한다. 방법은 또한, 전압 조정 디바이스에서, 온도에 기초하여 그리고 메모리 어레이와 연관된 제조 데이터에 기초하여 동작 전압을 계산하는 단계를 포함한다. 방법은 전압 조정 디바이스에서, 동작 전압에 기초하여 메모리 어레이에 제공되는 전압을 조정하는 단계를 더 포함한다.

Description

메모리 어레이의 동작 전압을 조정하는 시스템 및 방법{SYSTEM AND METHOD TO REGULATE OPERATING VOLTAGE OF A MEMORY ARRAY}
관련 출원들에 대한 상호-참조
[0001] 본 출원은, 본 출원과 소유주가 동일한, 2013년 3월 15일 출원된 미국 정규 특허 출원 번호 제 13/842.263호를 우선권으로 주장하고, 그 미국 정규 특허 출원의 내용은 명백하게, 인용에 의해 그 전체가 본 명세서에 포함된다.
분야
[0002] 본 개시내용은 일반적으로 메모리 어레이에 관한 것이다.
[0003] 기술의 발전들은 더 작고 더 강력한 컴퓨팅 디바이스들을 초래했다. 예를 들어, 휴대용 무선 전화들, PDA(personal digital assistant)들, 및 페이징 디바이스들과 같은 무선 컴퓨팅 디바이스들을 포함하는 다양한 휴대용 개인 컴퓨팅 디바이스들이 현재 존재하고 있으며, 이들은 소형이며, 경량이어서 사용자들이 용이하게 휴대한다. 더 구체적으로, 셀룰러 전화들 및 인터넷 프로토콜(IP) 전화들과 같은 휴대용 무선 전화들은 무선 네트워크들을 통해 음성 및 데이터 패킷들을 통신할 수 있다. 또한, 많은 이러한 무선 전화들은 거기에 통합되는 다른 유형들의 디바이스들을 포함한다. 예를 들어, 무선 전화는 또한 디지털 스틸 카메라, 디지털 비디오 카메라, 디지털 레코더, 및 오디오 파일 플레이어를 포함할 수 있다. 또한, 이러한 무선 전화들은 인터넷에 액세스하기 위해 이용될 수 있는 웹 브라우저 애플리케이션과 같은 소프트웨어 애플리케이션들을 포함하는 실행가능 명령들을 프로세싱할 수 있다. 이와 같이, 이러한 무선 전화들은 중요한 컴퓨팅 능력들을 포함할 수 있다.
[0004] 전자 디바이스(예를 들어, 무선 디바이스 또는 컴퓨팅 디바이스)는 금속-산화물 반도체 전계-효과 트랜지스터(MOSFET; metal-oxide semiconductor field-effect transistor)들을 이용하여 구현될 수 있다. MOSFET의 동작(예를 들어, 턴온 또는 턴오프)은 MOSFET의 동작 전압에 의존한다. MOSFET의 p-채널이 시간에 걸쳐 열화되고, MOSFET의 동작 온도가 증가되어, 동작 전압의 증가를 초래한다. p-채널 열화로 인한 동작 전압의 증가는 네거티브 바이어스 온도 불안정성(NBTI; negative bias temperature instability)으로 지칭된다. 정적 랜덤 액세스 메모리(SRAM) 어레이가 MOSFET를 이용하여 구현될 때, NBTI는 SRAM 어레이의 판독 동작에 영향을 미친다(예를 들어, SRAM의 동작 전압은 NBTI로 인해 MOSFET를 턴온하기에 충분히 높지 않을 수 있음). NBTI를 보상하기 위해, 전압 소스는, NBTI의 추정된 값을 보상하도록 조절되는 증가된 레벨로 동작 전압을 공급할 수 있다. NBTI의 추정된 값은 SRAM 어레이의 수명에 대한 NBTI의 추정치를 나타낸다. 그러나, 증가된 레벨로 동작 전압을 공급하는 것은, 동작 전압의 스케일링을 제한한다. 게다가, 각각의 메모리 디바이스의 NBTI의 실제 값들이 통상적으로 가변되기 때문에, 모든 각각의 메모리 디바이스에 대한 공급 전압을 증가시키기 위해 이용될 NBTI의 단일 값을 추정하는 것은, 실제 NBTI를 정확하게 보상하지 않을 수 있다(또는, NBTI를 과잉보상(overcompensate)하여, 증가된 전력 소비를 초래할 수 있음).
[0005] 메모리 디바이스(예를 들어, 메모리 어레이)의 동작 전압은, 메모리 디바이스의 네거티브 바이어스 온도 불안정성(NBTI)의 영향들로 인해 증가될 수 있다. 모든 각각의 메모리 디바이스에 대한 공급 전압을 개별적으로 조절하기 위해 이용될 NBTI의 단일 값을 추정하는 것은, 각각의 메모리 디바이스의 실제 NBTI를 정확하게 보상하지 않을 수 있다. 예를 들어, NBTI에 대한 과잉보상은 증가된 전력 소비를 초래한다. 단일의 추정된 값은, NBTI의 최악의 시나리오(worst case scenario)에 기초하여 메모리 디바이스의 수명에 대해 추정된다. 따라서, 단일의 추정된 값은, 필요한 값보다 통상적으로 더 높다. 본 명세서에서 설명되는 시스템들 및 방법들은 유리하게, 전압 조정 디바이스가, 메모리 어레이에 특정되는 NBTI 값에 기초하여 메모리 어레이의 동작 전압을 조정하는 것을 가능하게 할 수 있다. 동작 전압 조절들에 대한 기초로서 메모리 어레이에 특정되는 NBTI 값을 이용하는 것은, 단일의 추정된 NBTI 값을 이용하는 것에 비해 전력 소비를 감소시킬 수 있다.
[0006] 예를 들어, 전압 조정 디바이스는, 메모리 디바이스의 측정된 온도에 기초하여 그리고 메모리 디바이스와 연관된 제조 데이터에 기초하여 메모리 어레이의 타겟 동작 전압을 결정할 수 있다. 타겟 동작 전압에 기초하여, 전압 조정 디바이스는 메모리 어레이에 제공되는 전압을 조정할 수 있다. 특정 실시예에서, 전압 조정 디바이스는, 메모리 어레이의 업데이트된 측정된 온도에 적어도 부분적으로 기초하여, 전압을 주기적으로(예를 들어, 1년에 한번) 조절할 수 있다. 다른 특정 실시예에서, 전압 조정 디바이스는 공급 전압을 한번만(예를 들어, 디바이스 초기화 절차 동안에) 조정할 수 있다.
[0007] 측정된 온도는, 메모리 어레이와 동일한 반도체 디바이스(예를 들어, 동일한 반도체 다이) 상에 로케이팅된 온도 센서에 의해 제공될 수 있다. 제조 데이터는 메모리 어레이의 엘리먼트의 스위칭 능력(예를 들어, 트랜지스터의 임계 전압 파라미터)을 특징지을 수 있다. 예를 들어, 제조 데이터는 NBTI 모델과 관련된 정보를 포함하거나 나타낼 수 있다. NBTI 모델은 메모리 어레이의 타겟 동작 전압 및/또는 스탠바이 전압(standby voltage)을 계산하기 위해 이용될 수 있다. 또한, NBTI 모델은 메모리 어레이의 측정된 온도에 기초하여 EOL(end of life) 동작 전압 시프트를 계산하기 위해 이용될 수 있다. 전압 조정 디바이스는, 동작 전압이 설정될 때 EOL 동작 전압 시프트에 적어도 부분적으로 기초하여 타겟 동작 전압을 결정할 수 있다. 따라서, 전압 조정 디바이스는 측정된 온도에 기초하여 그리고 NBTI 모델에 기초하여 NBTI를 보상하기 위해 동작 전압을 더 정확하게 결정할 수 있다.
[0008] 특정 실시예에서, 방법은 메모리 어레이와 연관된 센서의 온도를 측정하는 단계를 포함한다. 방법은 또한, 전압 조정 디바이스에서, 온도에 기초하여 그리고 메모리 어레이와 연관된 제조 데이터에 기초하여 동작 전압을 계산하는 단계를 포함한다. 방법은, 전압 조정 디바이스에서, 동작 전압에 기초하여 메모리 어레이에 제공되는 전압을 조정하는 단계를 더 포함한다.
[0009] 특정 실시예에서, 반도체 디바이스는 메모리 어레이를 포함한다. 반도체 디바이스는 또한, 메모리 어레이의 온도를 측정하도록 구성된 센서를 포함한다. 반도체 디바이스는 온도에 기초하여 그리고 메모리 어레이와 연관된 제조 데이터에 기초하여 메모리 어레이에 공급될 동작 전압을 설정하도록 구성된 로직을 더 포함한다.
[0010] 개시된 실시예들 중 적어도 하나의 의해 제공되는 하나의 특정한 이점은, 메모리 어레이의 NBTI를 보상하기 위해 메모리 어레이의 동작 전압을 더 정확하게 조정하는 능력이다. 본 개시내용의 다른 양상들, 이점들, 및 특징들은, 다음의 부분들: 도면의 간단한 설명, 발명을 실시하기 위한 구체적인 내용, 및 청구범위를 포함하는 전체 출원의 리뷰 후에 명백해질 것이다.
[0011] 도 1은, 전압 조정 디바이스로 하여금, 메모리 어레이의 측정된 온도에 기초하여 그리고 메모리 어레이의 제조 데이터에 기초하여 메모리 어레이의 동작 전압을 조정하는 것을 가능하게 하도록 동작가능한 시스템의 특정 실시예를 예시하고;
[0012] 도 2는, 메모리 어레이의 측정된 온도에 기초하여 그리고 메모리 어레이의 제조 데이터에 기초하여 메모리 어레이의 동작 전압을 조정하는 방법의 특정 실시예를 예시하는 흐름도이고;
[0013] 도 3은 메모리 어레이의 측정된 온도에 기초하여 그리고 메모리 어레이의 제조 데이터에 기초하여 메모리 어레이의 동작 전압을 조정하는 방법의 다른 특정 실시예를 예시하는 흐름도이고;
[0014] 도 4는 메모리 어레이의 측정된 온도에 기초하여 그리고 메모리 어레이의 제조 데이터에 기초하여 메모리 어레이의 동작 전압을 조정하기 위해 전압 조정 디바이스를 포함하는 통신 디바이스를 예시하는 도면이고; 그리고
[0015] 도 5는 메모리 어레이의 측정된 온도에 기초하여 그리고 메모리 어레이의 제조 데이터에 기초하여 메모리 어레이의 동작 전압을 조정하도록 동작가능한 전압 조정 디바이스를 포함하는 전자 디바이스를 제조하기 위한 프로세스의 특정 실시예를 예시하는 도면이다.
[0016] 도 1은 전압 조정 디바이스로 하여금, 메모리 어레이의 측정된 온도에 기초하여 그리고 메모리 어레이의 제조 데이터에 기초하여 메모리 어레이의 동작 전압을 조정하는 것을 가능하게 하도록 동작가능한 시스템(100)의 특정 실시예를 예시한다. 시스템(100)은 반도체 디바이스(102) 및 전압 조정 디바이스(104)를 포함한다. 반도체 디바이스(102)는 코어 로직(106), 반도체 센서(108), 및 정적 랜덤 액세스 메모리(SRAM) 어레이(110)를 포함할 수 있다.
[0017] 코어 로직(106)은 논리 연산들(예를 들어, 계산들)을 수행하도록 구성될 수 있다. 예를 들어, 코어 로직(106)은 프로세서를 포함할 수 있다. 특정 실시예에서, 코어 로직(106)은 적어도 부분적으로 트랜지스터들을 이용하여 구현될 수 있다. SRAM 어레이(110)는, 데이터를 저장 및/또는 리트리빙(retrieve)하기 위해 코어 로직(106)에 의해 액세스될 수 있도록 구성될 수 있다. 특정 실시예에서, SRAM 어레이(110)는 핀 전계-효과 트랜지스터(FinFET; fin field effect transistor)들을 이용하여 구현될 수 있다. 전압 조정 디바이스(104)는 공급 전압을 조정하도록 그리고 조정된 공급 전압을 반도체 디바이스(102)에 제공하도록 구성될 수 있다. 예를 들어, 전압 조정 디바이스(104)는 전력 관리 집적 회로(PMIC; power management integrated circuit)의 컴포넌트를 포함할 수 있거나 또는 전력 관리 집적 회로(PMIC)의 컴포넌트일 수 있다. 전압 조정 디바이스(104)는 프로세서(112), 전압 조정 회로(114), 및 메모리(116)를 포함할 수 있다. 메모리(116)는, 프로세서(112)에 의해 실행가능한 명령들(118)을 포함할 수 있고, SRAM 어레이(110)의 제조와 연관되는 제조 데이터(120)를 포함할 수 있다. 전압 조정 디바이스(104)는 반도체 디바이스(102)에 임베딩(embed)될 수 있거나, 또는 전압 조정 디바이스(104)는 반도체 디바이스(102)와 별개의 반도체 디바이스(예를 들어, PMIC)에 임베딩될 수 있다. 전압 조정 회로(114)는 SRAM(110)에 공급될 전압을 설정하도록 구성되는 회로소자 또는 로직을 포함할 수 있다.
[0018] 동작 동안, 전압 조정 디바이스(104)는 코어 로직(106) 및 SRAM 어레이(110)에 전력을 공급하기 위해 개별 전압들을 제공할 수 있다. 예를 들어, 반도체 디바이스(102)가 액티브 모드에서 동작할 때, 전압 조정 디바이스(104)는 동작 전압(124)을 SRAM 어레이(110)에 그리고 코어 로직 동작 전압(126)을 코어 로직(106)에 제공할 수 있다. 액티브 모드 동안, SRAM 어레이(110)는 동작 전압(124)에 의해 전력을 공급받을 수 있고, 코어 로직(106)은 코어 로직 동작 전압(126)에 의해 전력을 공급받을 수 있다. 반도체 디바이스(102)가 스탠바이 모드에서 동작할 때, 전압 조정 디바이스(104)는 스탠바이 전압(128)을 SRAM 어레이(110)에 그리고 코어 로직 스탠바이 전압(130)을 코어 로직(106)에 제공할 수 있다. 스탠바이 모드 동안, SRAM 어레이(110)는 스탠바이 전압(128)에 의해 전력을 공급받을 수 있고, 코어 로직(106)은 코어 로직 스탠바이 전압(130)에 의해 전력을 공급받을 수 있다. 동작 전압(124)은 코어 로직 동작 전압(126)과 상이할 수 있고, 스탠바이 전압(128)은 코어 로직 스탠바이 전압(130)과 상이할 수 있다. SRAM 어레이(110)의 컴포넌트들(예를 들어, 트랜지스터들)이, 코어 로직(106)의 컴포넌트들(예를 들어, 트랜지스터들)보다 더 큰 시간 지속기간 동안 스트레스 하에 있을 수 있기 때문에, SRAM 어레이(110)(예를 들어, 동작 전압(124) 또는 스탠바이 전압(128))는 코어 로직(116)(예를 들어, 코어 로직 동작 전압(126) 또는 코어 로직 스탠바이 전압(130))과 상이한 NBTI를 경험할 수 있다. 따라서, 개별 전압들을 SRAM 어레이(110) 및 코어 로직(106)에 제공함으로써, 전압 조정 디바이스(104)는 SRAM 어레이(110) 및 코어 로직(106)에 대해 상이하게 NBTI를 보상할 수 있다.
[0019] 게다가, 전압 조정 디바이스(104)는 코어 로직(106)과 연관된 성능 파라미터에 기초하여 코어 로직 동작 전압(126) 및/또는 코어 로직 스탠바이 전압(130)을 계산할 수 있다. 예를 들어, 성능 파라미터는 코어 로직(106)의 클록 속도일 수 있다. 전압 조정 디바이스(104)는 코어 로직 동작 전압(126) 및/또는 코어 로직 스탠바이 전압(130)을 코어 로직(106)에 제공할 수 있다.
[0020] 온도 센서(108)는 SRAM 어레이(110) 근처에(즉, 바로 가까이) 로케이팅될 수 있다. 온도 센서(108)는 SRAM 어레이(110)의 동작 온도(액티브 모드에서) 및/또는 스탠바이 온도(스탠바이 모드에서)를 측정할 수 있다. 예를 들어, 온도 센서(108)는, SRAM 어레이(110)가 로케이팅되는 반도체 디바이스(102)의 구역의 온도를 감지할 수 있다. 구역의 온도는 SRAM 어레이(110)의 동작 온도 및/또는 스탠바이 온도에 대응할 수 있다. 전압 조정 디바이스(104)는 SRAM 어레이(110)의 측정된 동작 온도 및/또는 측정된 스탠바이 온도를 온도 센서(108)로부터 수신할 수 있다. 전압 조정 디바이스(104)는 측정된 동작 온도에 기초하여 그리고 제조 데이터(120)에 기초하여 타겟 동작 전압을 계산할 수 있다. 게다가, 전압 조정 디바이스(104)는 측정된 스탠바이 온도 및 제조 데이터(120)에 기초하여 타겟 스탠바이 전압을 계산할 수 있다.
[0021] 제조 데이터(120)는 SRAM 어레이(110)의 엘리먼트(예를 들어, MOSFET)의 스위칭 능력을 특징짓는 데이터를 포함한다. 예를 들어, 엘리먼트의 스위칭 능력은 MOSFET의 임계 전압 파라미터에 대응할 수 있다. 특정 실시예에서, 제조 데이터(120)는 SRAM 어레이(110)의 NBTI 모델에 관한 정보를 포함한다. 전압 조정 디바이스(104)는 프로세서(112)를 통해 타겟 동작 전압 및/또는 타겟 스탠바이 전압을 계산하기 위해 NBTI 모델을 이용할 수 있다. 전압 조정 디바이스(104)는 또한, 프로세서(112)를 통해 EOL(end-of-life) 동작 전압 시프트 값 및/또는 EOL 스탠바이 전압 시프트 값을 계산하기 위해 NBTI 모델을 이용할 수 있다. NBTI 모델은 측정된 동작 온도를 고려한다. 예를 들어, NBTI 모델은, 측정된 동작 온도를, 타겟 동작 전압 및/또는 타겟 스탠바이 전압을 계산하는 방정식에서 변수로서 포함한다. 다른 예로서, NBTI 모델은, 측정된 동작 온도를, EOL 동작 전압 시프트 값 및/또는 EOL 스탠바이 전압 시프트 값을 계산하는 방정식에서 변수로서 포함할 수 있다.
[0022] 특정 실시예에서, NBTI 모델은
Figure pct00001
를 결정함으로써 계산될 수 있으며, 여기서
Figure pct00002
는 동작 전압(124) 또는 스탠바이 전압(128)의 변화이다.
Figure pct00003
는
Figure pct00004
에 의해 설명되며, 여기서
Figure pct00005
는 피팅 파라미터(fitting parameter)이고,
Figure pct00006
는 시간이다. 값
Figure pct00007
는
Figure pct00008
에 의해 정의되며, 여기서
Figure pct00009
는 볼츠만 상수(Boltzmann constant)이고,
Figure pct00010
는 SRAM 어레이(110)의 측정된 온도이고,
Figure pct00011
는 활성화 에너지이다.
[0023] 전압 조정 디바이스(104)는 타겟 동작 전압에 기초하여 동작 전압(124)을 설정할 수 있다. 전압 조정 디바이스(104)는 동작 전압(124)을 SRAM 어레이(110)에 제공하는 전압 조정 회로(114)를 포함할 수 있다. 전압 조정 디바이스(104)는 타겟 스탠바이 전압에 기초하여 스탠바이 전압을 설정할 수 있다. 전압 조정 디바이스(104)는 스탠바이 전압(128)을 SRAM 어레이(110)에 제공할 수 있다. 예를 들어, 전압 조정 회로(114)는 공급 전압을 수신할 수 있으며, 동작 전압(124), 스탠바이 전압(128) 또는 이들의 임의의 조합을 발생시키기 위해, 가변 저항기들, 트랜지스터들, 또는 이들의 임의의 조합을 이용하여 공급 전압을 수정할 (예를 들어, 감소시킬) 수 있다.
[0024] 특정 실시예에서, 동작 전압 및/또는 스탠바이 전압은 전압 조정 디바이스(104)에 의해 주기적으로(예를 들어, 1년에 한번) 조절될 수 있다. 전압 조정 디바이스(104)는 온도 센서(108)를 통해 측정된 바와 같은 동작 온도의 변화들 및/또는 스탠바이 온도의 변화들에 기초하여 타겟 동작 전압 및/또는 타겟 스탠바이 전압을 주기적으로 업데이트할 수 있다. 전압 조정 디바이스(104)는 업데이트된 타겟 동작 전압에 기초하여 동작 전압을 업데이트할 수 있고, 측정된 온도에 대한 변화들에 기초하여 스탠바이 전압을 업데이트할 수 있다.
[0025] 다른 특정 실시예에서, 전압 조정 디바이스(104)는 측정된 동작 온도에 기초하여 초기 타겟 동작 전압 및 EOL 동작 전압 시프트 값을 계산한다. 전압 조정 디바이스(104)는 또한, 측정된 스탠바이 온도에 기초하여 초기 타겟 스탠바이 온도 및 EOL 스탠바이 전압 시프트 값을 계산한다. 전압 조정 디바이스(104)는 초기 타겟 어레이 동작 전압에 기초하여 그리고 EOL 동작 전압 시프트 값에 기초하여 타겟 동작 전압을 계산할 수 있다.
[0026] 동작 전압(124)이 한번만 설정되는 경우, 타겟 동작 전압은 초기 타겟 동작 전압, EOL 동작 전압 시프트 값, 및 동작 전압 마진(operating voltage margin)의 합일 수 있다. 따라서, 전압 조정 디바이스(104)는, 타겟 동작 전압에 기초하여 공급 전압을 조정하여, 반도체 디바이스(102)의 수명에 걸쳐 추가의 조절 없이, 동작 전압(124)을 제공(예를 들어, 설정)할 수 있다(예를 들어, 동작 전압(124)은 반도체 디바이스(102)의 동작 동안 추가로 조절되지 않음). 동작 전압(124)이 주기적으로 조절되는 경우, 타겟 동작 전압은 타겟 동작 전압과 동작 전압 마진의 합일 수 있다. 동작 전압 마진은, 동작 전압이, 액티브 모드 동안 일시적 또는 예상되지 않은 전압 증가들을 고려한 레벨로 설정되는 것을 가능하게 할 수 있다.
[0027] 유사한 방식으로, 전압 조정 디바이스(104)는 타겟 스탠바이 전압에 기초하여 스탠바이 전압(128)을 설정할 수 있다. 전압 조정 디바이스(104)는 초기 타겟 스탠바이 전압에 기초하여 그리고 EOL 스탠바이 전압 시프트 값에 기초하여 타겟 스탠바이 전압을 계산할 수 있다. 스탠바이 전압(128)이 한번만 설정되는 경우, 타겟 스탠바이 전압은 초기 타겟 스탠바이 전압, EOL 스탠바이 전압 시프트 값, 및 스탠바이 전압 마진의 합이다. 따라서, 전압 조정 디바이스(104)는 타겟 스탠바이 전압에 기초하여 공급 전압을 조정하여, 반도체 디바이스(102)의 수명에 걸쳐 추가의 조절 없이, 스탠바이 전압(128)을 제공할 수 있다. 스탠바이 전압(128)이 주기적으로 조절되는 경우, 타겟 스탠바이 전압은 초기 타겟 스탠바이 전압과 스탠바이 전압 마진의 합이다. 스탠바이 전압 마진은, 스탠바이 전압(128)이, 스탠바이 모드 동안 일시적 또는 예상되지 않은 전압 증가들을 고려한 레벨로 설정되는 것을 가능하게 할 수 있다.
[0028] 대표적인 반도체 디바이스(102)가 도 1에서 설명되지만, 시스템(100)은 복수의 반도체 디바이스들(예를 들어, 복수의 반도체 다이들) 및 복수의 대응하는 전압 조정 디바이스들을 포함할 수 있음이 이해되어야 한다. 각각의 반도체 디바이스는 대응하는 SRAM 어레이 및 대응하는 온도 센서를 포함할 수 있다. 각각의 반도체 디바이스의 동작 전압 및/또는 스탠바이 전압은 독립적으로 조정된다(예를 들어, 특정 반도체 디바이스의 동작 전압 및/또는 스탠바이 전압은, 특정 반도체 디바이스의 메모리 어레이의 측정된 온도에 기초하여 그리고 특정 반도체 디바이스와 연관된 제조 데이터에 기초하여 조정됨).
[0029] 따라서, 시스템(100)은, 전압 조정 디바이스(예를 들어, 전압 조정 디바이스(104))가, 메모리 어레이(예를 들어, SRAM 어레이(110))에 특정되고 그 메모리 어레이의 측정된 온도에 기초하는 NBTI 값에 기초하여 그 메모리 어레이의 전압(예를 들어, 동작 전압(124) 또는 스탠바이 전압(128))을 조정하는 것을 가능하게 할 수 있다. 동작 전압 조절들을 위한 기초로서 메모리 어레이에 특정되는 NBTI 값을 이용하는 것은, 유니버셜 추정 NBTI 값(universal estimated NBTI value)을 이용하는 것과 비교하여 전력 소비를 감소시킬 수 있다.
[0030] 도 2는, 메모리 어레이의 측정된 온도에 기초하여 그리고 메모리 어레이의 제조 데이터에 기초하여 메모리 어레이의 동작 전압을 조정하는 방법(200)의 특정 실시예를 예시하는 흐름도이다. 방법(200)은, 202에서, SRAM 어레이와 연관된 센서의 온도를 측정하는 단계를 포함한다. 예를 들어, 도 1을 참조하면, 전압 조정 디바이스(104)는 SRAM 어레이(110)의 측정된 동작 온도 및/또는 측정된 스탠바이 온도를 온도 센서(108)로부터 수신할 수 있다. 온도 센서(108)는 SRAM 어레이(110) 바로 가까이 로케이팅될 수 있다. 방법(200)은 또한, 204에서, 측정된 온도에 기초하여 그리고 SRAM 어레이와 연관된 제조 데이터에 기초하여 타겟 동작 전압 및/또는 타겟 스탠바이 전압을 계산하는 단계를 포함한다. 예를 들어, 도 1을 참조하면, 전압 조정 디바이스(104)는 동작 온도 및 제조 데이터(120)에 기초하여 타겟 동작 전압을 계산할 수 있다. 전압 조정 디바이스(104)는 스탠바이 온도 및 제조 데이터(120)에 기초하여 타겟 스탠바이 전압을 계산할 수 있다. 제조 데이터(120)는 SRAM 어레이(110)의 엘리먼트(예를 들어, MOSFET)의 스위칭 능력을 특징짓는 데이터를 포함한다. 특정 실시예에서, 제조 데이터(120)는 SRAM 어레이(110)의 NBTI 모델과 관련된 정보를 포함한다. 전압 조정 디바이스(104)는, 프로세서(112)를 통해, EOL(end-of-life) 동작 전압 시프트 값 및/또는 EOL 스탠바이 전압 시프트 값을 계산하기 위해 NBTI 모델을 이용할 수 있다. NBTI 모델은 측정된 동작 온도를 고려한다. 예를 들어, NBTI 모델은 측정된 동작 온도를, 타겟 동작 전압 및/또는 타겟 스탠바이 전압을 계산하는 방정식에서 변수로서 포함한다. 다른 예로서, NBTI 모델은, 측정된 동작 온도를, EOL 동작 전압 시프트 값 및/또는 EOL 스탠바이 전압 시프트 값을 계산하는 방정식에서 변수로서 포함한다.
[0031] 방법(200)은, 206에서, 코어 로직과 연관된 성능 파라미터에 기초하여 코어 로직 동작 전압 및/또는 코어 로직 스탠바이 전압을 계산하는 단계를 더 포함한다. 예를 들어, 도 1을 참조하면, 전압 조정 디바이스(104)는 코어 로직(106)과 연관된 성능 파라미터에 기초하여, 코어 로직 동작 전압(126) 및/또는 코어 로직 스탠바이 전압(130)을 조정할 수 있다.
[0032] 방법(200)은, 208에서, 타겟 동작 전압에 기초하여 동작 전압을 설정하고 타겟 스탠바이 전압에 기초하여 스탠바이 전압을 설정하는 단계를 더 포함한다. 예를 들어, 도 1을 참조하면, 전압 조정 회로(114)는 동작 전압을 타겟 동작 전압으로 설정할 수 있고, 전압 조정 디바이스(104)는 스탠바이 전압을 타겟 스탠바이 전압으로 설정할 수 있다.
[0033] 방법(200)은, 210에서, 동작 전압 및/또는 스탠바이 전압에 기초하여 전압을 조정하는 단계를 더 포함한다. 예를 들어, 도 1을 참조하면, 전압 조정 디바이스(104)는 공급 전압을 조정하여 전압 조정 회로(114)를 통해 SRAM 어레이(110)에 동작 전압을 제공할 수 있다. 전압 조정 디바이스(104)는 공급 전압을 조정하여, 스탠바이 전압을 SRAM 어레이(110)에 제공할 수 있다. 방법(200)은, 212에서, 타겟 동작 전압 및/또는 타겟 스탠바이 전압을 업데이트하는 단계를 더 포함한다. 예를 들어, 도 1을 참조하면, 전압 조정 디바이스(104)는 동작 온도 및/또는 스탠바이 온도의 측정치들에 기초하여, 타겟 동작 전압 및/또는 타겟 스탠바이 전압을 주기적으로, 이를테면, 1년에 한번 업데이트할 수 있다.
[0034] 방법(200)은, 214에서, 동작 전압을 업데이트된 타겟 동작 전압으로 그리고 스탠바이 전압을 업데이트된 타겟 전압으로 업데이트하는 단계를 더 포함한다. 예를 들어, 도 1을 참조하면, 전압 조정 디바이스(104)는 온도 센서(108)를 통해 측정된 바와 같은 동작 온도의 변화들 및/또는 스탠바이 온도의 변화들에 기초하여 동작 전압 및/또는 스탠바이 전압을 주기적으로 업데이트할 수 있다.
[0035] 따라서, 방법(200)은, 전압 조정 디바이스가, 메모리 어레이의 측정된 온도에 기초하여 그리고 메모리 어레이의 제조 데이터(예를 들어, NBTI 모델을 나타내는 데이터)에 기초하여 메모리 어레이의 동작 전압을 조정하는 것을 가능하게 할 수 있다.
[0036] 도 3은 메모리 어레이의 측정된 온도에 기초하여 그리고 메모리 어레이의 제조 데이터에 기초하여 메모리 어레이의 동작 전압을 조정하는 방법(300)의 다른 특정 실시예를 예시하는 흐름도이다. 방법(300)은, 302에서, 메모리 어레이와 연관된 센서의 온도를 측정하는 단계를 포함한다. 예를 들어, 도 1을 참조하면, 전압 조정 디바이스(104)는 SRAM 어레이(110)의 측정된 동작 온도 및/또는 측정된 스탠바이 온도를 온도 센서(108)로부터 수신할 수 있다. 방법(300)은 또한, 304에서, 측정된 온도에 기초하여 그리고 메모리 어레이와 연관된 제조 데이터에 기초하여 동작 전압을 전압 조정 디바이스에서 계산하는 단계를 포함한다. 예를 들어, 도 1을 참조하면, 전압 조정 디바이스(104)는 측정된 동작 온도 및 제조 데이터(120)에 기초하여 타겟 동작 전압을 계산할 수 있다.
[0037] 제조 데이터(120)는 SRAM 어레이(110)의 엘리먼트(예를 들어, MOSFET)의 스위칭 능력을 특징짓는 데이터를 포함한다. 특정 실시예에서, 제조 데이터(120)는 SRAM 어레이(110)의 NBTI 모델에 관한 정보를 포함한다. 전압 조정 디바이스(104)는 프로세서(112)를 통해, EOL(end-of-life) 동작 전압 시프트 값 및/또는 EOL 스탠바이 전압 시프트 값을 계산하기 위해 NBTI 모델을 이용할 수 있다. NBTI 모델은 측정된 동작 온도를 고려한다. 예를 들어, NBTI 모델은, 측정된 동작 온도를, 타겟 동작 전압 및/또는 타겟 스탠바이 전압을 계산하는 방정식에서 변수로서 포함한다. 다른 예로서, NBTI 모델은, 측정된 동작 온도를, EOL 동작 전압 시프트 값 및/또는 EOL 스탠바이 전압 시프트 값을 계산하는 방정식에서 변수로서 포함한다.
[0038] 방법(300)은, 306에서, 동작 전압에 기초하여 메모리 어레이에 제공되는 전압을 전압 조정 디바이스에서 조정하는 단계를 더 포함한다. 예를 들어, 도 1을 참조하면, 전압 조정 디바이스(104)는 타겟 동작 전압에 기초하여 공급 전압을 조정하여 조정된 동작 전압을 SRAM 어레이(110)에 제공할 수 있다. 특정 실시예에서, 방법(300)은 308에서, 메모리 어레이에 커플링되는 코어 로직과 연관된 성능 파라미터에 기초하여 코어 로직 동작 전압을 계산하는 단계를 더 포함한다. 예를 들어, 도 1을 참조하면, 전압 조정 디바이스(104)는 코어 로직(106)과 연관된 성능 파라미터에 기초하여 코어 로직 동작 전압(126) 및/또는 코어 로직 스탠바이 전압(130)을 계산할 수 있다. 예를 들어, 성능 파라미터는 코어 로직(106)의 클록 속도일 수 있다.
[0039] 특정 실시예에서, 방법(300)은 310에서, 동작 전압에 따라 제 1 전압을 메모리 어레이에 제공하는 단계를 더 포함한다. 예를 들어, 도 1을 참조하면, 전압 조정 디바이스(104)는 동작 전압(124) 및/또는 스탠바이 전압(128)을 SRAM 어레이(110)에 제공할 수 있다. 특정 실시예에서, 방법(300)은 312에서, 코어 로직 동작 전압에 따라 제 2 전압을 코어에 제공하는 단계를 더 포함한다. 예를 들어, 도 1을 참조하면, 전압 조정 디바이스(104)는 코어 로직 동작 전압(126) 및/또는 코어 로직 스탠바이 전압(130)을 코어 로직(106)에 제공할 수 있다. 따라서, 방법(300)은, 전압 조정 디바이스가, 메모리 어레이의 측정된 온도에 기초하여 그리고 메모리 어레이의 제조 데이터(예를 들어, NBTI 모델)에 기초하여 메모리 어레이의 동작 전압을 조정하는 것을 가능하게 할 수 있다.
[0040] 도 4는 메모리 어레이의 측정된 온도에 기초하여 그리고 메모리 어레이의 제조 데이터에 기초하여 메모리 어레이의 동작 전압을 조정하기 위해 전압 조정 디바이스를 포함하는 통신 디바이스(400)를 예시하는 도면이다. 일 실시예에서, 통신 디바이스(400) 또는 통신 디바이스(400)의 컴포넌트들은 도 1의 반도체 디바이스(102)를 포함한다. 게다가, 도 2 및 도 3에서 설명된 방법들 또는 그 방법들의 특정 부분들은 통신 디바이스(400) 또는 통신 디바이스(400)의 컴포넌트들에서 또는 그들에 의해 수행될 수 있다.
[0041] 통신 디바이스(400)는 메모리(432)에 커플링된 디지털 신호 프로세서(DSP)와 같은 프로세서(410)를 포함한다. 메모리(432)는, 명령들(448)을 저장하는 비-일시적 유형의(tangible) 컴퓨터-판독가능 및/또는 프로세서-판독가능 저장 디바이스일 수 있다. 명령들(448)은 하나 또는 둘 이상의 기능들을 수행하도록 프로세서(410)에 의해 실행가능할 수 있다.
[0042] 통신 디바이스(400)는 또한, 메모리(432)에 커플링된 온도 센서(452)를 포함할 수 있다. 도 1의 온도 센서(108)와 같은 온도 센서(452)는 메모리(432)의 온도를 측정하도록 구성될 수 있다. 통신 디바이스(400)는 메모리(432)에 커플링된 전압 조정 디바이스(446)를 더 포함할 수 있다. 전압 조정 디바이스(446)는 공급 전압(예를 들어, 전원(444)으로부터의 공급 전압)을 조정하여, 동작 전압(458)(예를 들어, 도 1의 동작 전압(124)) 및/또는 스탠바이 전압(460)(예를 들어, 스탠바이 전압(128))을 메모리(432)에 제공하도록 구성될 수 있다. 전압 조정 디바이스(446)는 또한, 코어 로직 동작 전압(462)(예를 들어, 코어 로직 동작 전압(126)) 및/또는 코어 스탠바이 동작 전압(464)(예를 들어, 코어 로직 스탠바이 전압(130))을 프로세서(410)에 제공하도록 구성될 수 있다.
[0043] 동작 전압(458) 및/또는 스탠바이 전압(460)은 메모리(432)의 측정된 온도에 기초하여 그리고 제조 데이터(456)에 기초하여 계산될 수 있다. 전압 조정 디바이스(446)는 측정된 온도를 온도 센서(452)로부터 수신할 수 있다. 제조 데이터(456)는 도 1의 제조 데이터(120)와 같은, 메모리(432)의 엘리먼트의 스위칭 능력을 특징지을 수 있다. 예를 들어, 제조 데이터(456)는 동작 전압(458) 및/또는 스탠바이 전압(460)을 계산하기 위해 측정된 온도를 고려하는 NBTI 모델(예를 들어, NBTI 모델은 측정된 온도를 방정식에서 변수로서 이용함)을 포함할 수 있다. 전압 조정 디바이스(446)는 프로세서(410)의 성능 파라미터에 기초하여 코어 로직 동작 전압(462) 및/또는 코어 로직 스탠바이 전압(464)을 계산할 수 있다. 예를 들어, 성능 파라미터는 프로세서(410)의 클록 속도일 수 있다.
[0044] 전압 조정 디바이스(446)는 명령들(454)을 포함할 수 있다. 명령들(454)은 전압 조정 디바이스(446)의 메모리(도시되지 않음)에 저장될 수 있다. 명령들(454)은, 도 2 및 도 3을 참조하여 설명된 방법과 같은, 본 명세서에서 설명된 하나 또는 둘 이상의 기능들 또는 방법들을 수행하도록 전압 조정 디바이스(446)의 프로세서(도시되지 않음)에 의해 실행될 수 있다.
[0045] 도 4는, 통신 디바이스(400)가, 프로세서(410) 및 디스플레이 디바이스(428)에 커플링되는 디스플레이 제어기(426)를 또한 포함할 수 있음을 도시한다. 코더/디코더(CODEC)(434)는 또한, 프로세서(410)에 커플링될 수 있다. 스피커(436) 및 마이크로폰(438)은 CODEC(434)에 커플링될 수 있다. 도 4는 또한, 무선 제어기(440)가 프로세서(410)에 커플링될 수 있고, 무선 제어기(440)는 트랜시버(450)를 통해 안테나(442)와 통신됨을 나타낸다. 무선 제어기(440), 트랜시버(450), 및 안테나(442)는 통신 디바이스(400)에 의한 무선 통신을 가능하게 하는 무선 인터페이스를 나타낼 수 있다. 통신 디바이스(400)는 많은 무선 인터페이스들을 포함할 수 있고, 상이한 무선 네트워크들은 상이한 네트워킹 기술들 또는 네트워킹 기술들의 조합들을 지원하도록 구성된다(예를 들어, 블루투스 저 에너지(Bluetooth low energy), 근접장 통신(Near-field communication), WiFi, 셀룰러 등).
[0046] 특정 실시예에서, 프로세서(410), 디스플레이 제어기(426), 메모리(432), CODEC(434), 무선 제어기(440), 및 트랜시버(450)는 시스템-인-패키지 또는 시스템-온-칩 디바이스(422)에 포함된다. 특정 실시예에서, 입력 디바이스(430) 및 전원(444)은 시스템-온-칩 디바이스(422)에 커플링된다. 더욱이, 특정 실시예에서, 도 6에서 예시된 바와 같이, 디스플레이 디바이스(428), 입력 디바이스(430), 스피커(436), 마이크로폰(438), 안테나(442), 및 전원(444)은 시스템-온-칩 디바이스(422) 외부에 있다. 그러나, 디스플레이 디바이스(428), 입력 디바이스(430), 스피커(436), 마이크로폰(438), 안테나(442), 및 전원(444) 각각은, 인터페이스 또는 제어기와 같은, 시스템-온-칩 디바이스(422)의 컴포넌트에 커플링될 수 있다.
[0047] 설명된 실시예들과 함께, 장치는, 메모리 어레이와 연관되는 센서의 온도를 측정하기 위한 수단을 포함할 수 있다. 예를 들어, 측정하기 위한 수단은, 도 1의 반도체 디바이스(102)의 하나 또는 둘 이상의 컴포넌트들(예를 들어, 온도 센서), 온도 센서(108), 도 4의 온도 센서(452), 온도를 측정하도록 구성된 하나 또는 둘 이상의 디바이스들, 또는 이들의 임의의 조합을 포함할 수 있다. 장치는 또한, 온도에 기초하여 그리고 메모리 어레이와 연관된 제조 데이터에 기초하여 동작 전압을 계산하기 위한 수단을 포함할 수 있다. 예를 들어, 계산하기 위한 수단은, 반도체 디바이스(102)의 하나 또는 둘 이상의 컴포넌트들(예를 들어, 프로세서), 프로세서(112), 전압 조정 회로(114), 도 4의 전압 조정 디바이스(446), 동작 전압을 계산하도록 구성된 하나 또는 둘 이상의 디바이스들, 또는 이들의 임의의 조합을 포함할 수 있다. 장치는 SRAM 어레이 동작 전압에 기초하여 공급 전압을 조정하기 위한 수단을 더 포함할 수 있다. 예를 들어, 조정하기 위한 수단은, 반도체 디바이스(102)의 하나 또는 둘 이상의 컴포넌트들(예를 들어, 프로세서), 전압 조정 회로(114), 전압 조정 디바이스(446), 공급 전압을 조정하도록 구성된 하나 또는 둘 이상의 컴포넌트들, 또는 이들이 임의의 조합을 포함할 수 있다.
[0048] 앞서 개시된 디바이스들 및 기능성들은 컴퓨터 판독가능 매체 들 상에 저장된 컴퓨터 파일들(예를 들어, RTL, GDSII, GERBER 등)로 설계되고 구성될 수 있다. 일부 또는 모든 이러한 파일들은 이러한 파일들에 기초하여 디바이스들을 제조하는 제조 핸들러들에게 제공될 수 있다. 결과적인 제품들은 반도체 웨이퍼들을 포함하며, 이 반도체 웨이퍼들은 이후 반도체 다이로 절단되고 반도체 칩으로 패키지화된다. 칩들은 이후, 앞서 설명된 디바이스들에서 사용된다. 도 5는 전자 디바이스 제조 프로세스(500)의 특정 예시적인 실시예를 도시한다.
[0049] 물리적 디바이스 정보(502)는 제조 프로세스(500)에서, 이를테면, 리서치 컴퓨터(506)에서 수신된다. 물리적 디바이스 정보(502)는 반도체 디바이스(102), 전압 조정 디바이스(104), 통신 디바이스(400), 전압 조정 디바이스(446), 또는 이들의 임의의 조합과 같은 반도체 디바이스의 적어도 하나의 물리적 특성을 나타내는 설계 정보를 포함할 수 있다. 예를 들어, 물리적 디바이스 정보(502)는 물리적 파라미터들, 물질 특성들, 및 리서치 컴퓨터(506)에 커플링되는 사용자 인터페이스(504)를 통해 입력되는 구조물 정보를 포함할 수 있다. 리서치 컴퓨터(506)는 메모리(510)와 같은 컴퓨터 판독가능 매체에 커플링되는 하나 또는 둘 이상의 프로세싱 코어들과 같은 프로세서(508)를 포함한다. 메모리(510)는, 프로세서(508)가 물리적 디바이스 정보(502)를 파일 포맷에 따르도록 변환하여 라이브러리 파일(512)을 생성하게 하도록 실행가능한 컴퓨터 판독가능 명령들을 저장할 수 있다.
[0050] 특정 실시예에서, 라이브러리 파일(512)은 변환된 설계 정보를 포함하는 적어도 하나의 데이터 파일을 포함한다. 예를 들어, 라이브러리 파일(512)은 전자 설계 자동화(EDA) 도구(520)와 함께 사용하기 위해 제공되는, 도 1의 반도체 디바이스(102), 전압 조정 디바이스(104), 도 4의 전압 조정 디바이스(446), 또는 이들의 임의의 조합을 포함하는 디바이스를 포함하는 반도체 디바이스들의 라이브러리를 포함할 수 있다.
[0051] 라이브러리 파일(512)은 메모리(518)에 커플링되는 하나 또는 둘 이상의 프로세싱 코어들과 같은 프로세서(516)를 포함하는 설계 컴퓨터(514)에서 EDA 도구(520)와 함께 사용될 수 있다. EDA 도구(520)는 설계 컴퓨터(514)의 사용자가, 라이브러리 파일(512)의, 반도체 디바이스(102), 전압 조정 디바이스(104), 통신 디바이스(400), 전압 조정 디바이스(446), 또는 이들의 임의의 조합을 포함하는 회로를 설계하도록 하는 것을 가능하게 하기 위해 메모리(518)에 프로세서 실행가능 명령들로서 저장될 수 있다. 예를 들어, 설계 컴퓨터(514)의 사용자는 설계 컴퓨터(514)에 커플링된 사용자 인터페이스(524)를 통해 회로 설계 정보(522)를 입력할 수 있다. 회로 설계 정보(522)는 도 1의 반도체 디바이스(102), 전압 조정 디바이스(104), 또는 이들의 임의의 조합과 같은 반도체 디바이스의 적어도 하나의 물리적 특성을 나타내는 설계 정보를 포함할 수 있다. 예시하자면, 회로 설계 특성은 회로 설계에서 다른 엘리먼트들과의 관계들 및 특정 회로들의 식별, 포지셔닝 정보, 피쳐(feature) 크기 정보, 상호연결 정보, 또는 반도체 디바이스의 물리적 특성을 나타내는 다른 정보를 포함할 수 있다.
[0052] 설계 컴퓨터(514)는 파일 포맷에 따르도록, 회로 설계 정보(522)를 포함하는 설계 정보를 변환하도록 구성될 수 있다. 예시하자면, 파일 형성은 평면 기하학적 형상들, 텍스트 라벨들, 및 그래픽 데이터 시스템(GDSII) 파일 포맷과 같은 계층적 포맷의 회로 레이아웃에 관한 다른 정보를 나타내는 데이터베이스 이진 파일 포맷을 포함할 수 있다. 설계 컴퓨터(514)는, 다른 회로들 또는 정보에 부가하여, 도 1의 반도체 디바이스(102), 전압 조정 디바이스(104), 또는 이들의 임의의 조합을 설명하는 정보를 포함하는 GDSII 파일(526)과 같은 변환된 설계 정보를 포함하는 데이터 파일을 생성하도록 구성될 수 있다. 예시하자면, 데이터 파일은, 반도체 디바이스(102), 전압 조정 디바이스(104), 통신 디바이스(400), 전압 조정 디바이스(446)를 포함하고, 시스템-온-칩(SOC) 내의 부가적인 전자 회로들 및 컴포넌트들을 또한 포함하는 시스템-온-칩(SOC)에 대응하는 정보를 포함할 수 있다.
[0053] GDSII 파일(526)은, GDSII 파일(526) 내의 변환된 정보에 따라, 도 1의 반도체 디바이스(102), 전압 조정 디바이스(104), 또는 이들의 임의의 조합을 제조하기 위해 제조 프로세스(528)에서 수신될 수 있다. 예를 들어, 디바이스 제조 프로세스는 대표 마스크(532)로서 예시된, 포토리소그래피 프로세싱과 함께 사용될 마스크들과 같은 하나 또는 둘 이상의 마스크들을 생성하기 위해 마스크 제조자(530)에게 GDSII 파일(526)을 제공하는 단계를 포함할 수 있다. 마스크(532)는, 테스트되어 대표 다이(536)와 같은 다이들로 분리될 수 있는 하나 또는 둘 이상의 웨이퍼들(534)을 생성하기 위해 제조 프로세스 동안 사용될 수 있다. 다이(536)는 반도체 디바이스(102), 전압 조정 디바이스(104), 통신 디바이스(400), 전압 조정 디바이스(446), 또는 이들의 임의의 조합을 포함하는 디바이스를 포함하는 회로를 포함한다.
[0054] 다이(536)는 패키징 프로세스(538)에 제공될 수 있으며, 여기서 다이(536)가 대표 패키지(540) 내에 포함된다. 예를 들어, 패키지(540)는 시스템-인-패키지(SiP) 배열(arrangement)과 같은 다수의 다이들 또는 단일 다이(536)를 포함할 수 있다. 패키지(540)는 JEDEC(Joint Electron Device Engineering Council) 표준들과 같은 하나 또는 둘 이상의 표준들 또는 규격들에 따르도록 구성될 수 있다.
[0055] 패키지(540)에 관한 정보는, 이를테면, 컴퓨터(546)에 저장되는 컴포넌트 라이브러리를 통해, 다양한 제품 설계자들에게 분배될 수 있다. 컴퓨터(546)는 메모리(550)에 커플링되는 하나 또는 둘 이상의 프로세싱 코어들과 같은 프로세서(548)를 포함할 수 있다. 인쇄 회로 기판(PCB) 도구는 사용자 인터페이스(544)를 통해 컴퓨터(546)의 사용자로부터 수신되는 PCB 설계 정보(542)를 프로세싱하도록 메모리(550)에 프로세서 실행가능 명령들로서 저장될 수 있다. PCB 설계 정보(542)는 회로 기판 상에서 패키지화된 반도체 디바이스의 물리적 포지셔닝 정보를 포함할 수 있으며, 패키지화된 반도체 디바이스는 반도체 디바이스(102), 전압 조정 디바이스(104), 통신 디바이스(400), 전압 조정 디바이스(446), 또는 이들의 임의의 조합을 포함하는 패키지(540)에 대응한다.
[0056] 컴퓨터(546)는 회로 기판 상에 패키지화된 반도체 디바이스의 물리적 포지셔닝 정보뿐만 아니라 트레이스들 및 비아들과 같은 전기적 연결들의 레이아웃을 포함하는 데이터를 가지는 GERBER 파일(552)과 같은 데이터 파일을 생성하기 위해 PCB 설계 정보(542)를 변환하도록 구성될 수 있으며, 패키지화된 반도체 디바이스는 도 1의 반도체 디바이스(102), 전압 조정 디바이스(104), 또는 이들의 임의의 조합을 포함하는 패키지(540)에 대응한다. 다른 실시예들에서, 변환된 PCB 설계 정보에 의해 생성된 데이터 파일은 GERBER 포맷 이외의 포맷을 가질 수 있다.
[0057] GERBER 파일(552)은 보드 어셈블리 프로세스(554)에서 수신되어 GERBER 파일(552) 내에 저장된 설계 정보에 따라 제조되는 대표 PCB(556)와 같은 PCB들을 생성하기 위해 사용될 수 있다. 예를 들어, GERBER 파일(552)은 PCB 생산 프로세스의 다양한 단계들을 수행하기 위한 하나 또는 둘 이상의 머신들에 업로딩될 수 있다. PCB(556)는 대표 인쇄 회로 어셈블리(PCA)(558)를 형성하기 위해 패키지(540)를 포함하는 전자 컴포넌트들로 파퓰레이팅(populate)될 수 있다.
[0058] PCA(558)는 제품 제조 프로세스(560)에서 수신되어 하나 또는 둘 이상의 전자 디바이스들, 이를테면, 제 1 대표 전자 디바이스(562) 및 제 2 대표 전자 디바이스(564) 내에 통합될 수 있다. 예시적인 비제한적 예로서, 제 1 대표 전자 디바이스(562), 제 2 대표 전자 디바이스(564), 또는 양쪽 모두는, 셋톱 박스, 뮤직 플레이어, 비디오 플레이어, 엔터테인먼트 유닛, 내비게이션 디바이스, 통신 디바이스, PDA(personal digital assistant), 고정 위치 데이터 유닛, 및 컴퓨터의 그룹으로부터 선택될 수 있으며, 이들에 반도체 디바이스(102), 전압 조정 디바이스(104), 통신 디바이스(400), 전압 조정 디바이스(446), 또는 이들의 임의의 조합이 통합된다. 또다른 예시적인 비제한적 예로서, 전자 디바이스들(562 및 564) 중 하나 또는 둘 이상은 모바일 전화들과 같은 원격 유닛들, 핸드-헬드 개인용 통신 시스템(PCS) 유닛들, 개인 데이터 어시스턴트(personal data assistant)들과 같은 휴대용 데이터 유닛들, 글로벌 포지셔닝 시스템(GPS) 인에이블형 디바이스들, 내비게이션 디바이스들, 미터 판독 장비와 같은 고정 위치 데이터 유닛들, 또는 데이터 또는 컴퓨터 명령들을 저장 또는 리트리빙하는 임의의 다른 디바이스, 또는 이들의 임의의 조합일 수 있다. 도 5가 본 개시내용의 교시들에 따르는 원격 유닛들을 예시하지만, 본 개시내용은 이러한 예시된 유닛들로 제한되지 않는다. 본 개시내용의 실시예들은, 온-칩 회로소자 및 메모리를 포함하는 능동 집적 회로를 포함하는 임의의 디바이스에서 적절하게 사용될 수 있다.
[0059] 반도체 디바이스(102), 전압 조정 디바이스(104), 통신 디바이스(400), 전압 조정 디바이스(446), 또는 이들의 임의의 조합을 포함하는 디바이스는, 예시적인 프로세스(500)에서 설명된 바와 같이 제조되고 프로세싱되고, 전자 디바이스 내에 포함될 수 있다. 도 1 및 도 4와 관련하여 개시된 실시예들의 하나 또는 둘 이상의 양상들은 다양한 프로세싱 스테이지들에서, 이를테면, 라이브러리 파일(512), GDSII 파일(526), 및 GERBER 파일(552) 내에 포함될 수 있을 뿐만 아니라, 리서치 컴퓨터(506)의 메모리(510), 설계 컴퓨터(514)의 메모리(518), 컴퓨터(546)의 메모리(550), 다양한 스테이지들에서, 이를테면, 기판 어셈블리 프로세스(554)에서 사용되는 하나 또는 둘 이상의 다른 컴퓨터들 또는 프로세서들(도시되지 않음)의 메모리에 저장될 수 있고, 또한, 하나 또는 둘 이상의 다른 물리적 실시예들, 이를테면, 마스크(532), 다이(536), 패키지(540), PCA(558), 프로토타입 회로들 또는 디바이스들(도시되지 않음)과 같은 다른 제품들, 또는 이들의 임의의 조합에 포함될 수 있다. 물리적 디바이스 설계에서 최종 제품까지의 다양한 대표적인 생산 스테이지들이 도시되지만, 다른 실시예들에서는 더 적은 스테이지들이 사용될 수 있거나 부가적인 스테이지들이 포함될 수 있다. 유사하게, 프로세스(500)는 단일 엔티티에 의해, 또는 프로세스(500)의 다양한 스테이지들을 수행하는 하나 또는 둘 이상의 엔티티들에 의해 수행될 수 있다.
[0060] 개시된 실시예들 중 하나 또는 둘 이상은, 휴대용 뮤직 플레이어, PDA(personal digital assistant), 모바일 위치 데이터 유닛, 모바일 폰, 셀룰러 폰, 컴퓨터, 태블릿, 휴대용 디지털 비디오 플레이어, 또는 휴대용 컴퓨터를 포함하는 시스템 또는 장치로 구현될 수 있다. 부가적으로, 시스템 또는 장치는, 통신 디바이스, 고정 위치 데이터 유닛, 셋톱 박스, 엔터테인먼트 유닛, 내비게이션 디바이스, 모니터, 컴퓨터 모니터, 텔레비전, 튜너, 라디오, 위성 라디오, 뮤직 플레이어, 디지털 뮤직 플레이어, 비디오 플레이어, 디지털 비디오 플레이어, 디지털 비디오 디스크(DVD) 플레이어, 데스크톱 컴퓨터, 데이터 또는 컴퓨터 명령들을 저장 또는 리트리빙하는 임의의 다른 디바이스, 또는 이들의 조합을 포함할 수 있다. 다른 예시적인 비제한적 예로서, 시스템 또는 장치는 원격 유닛들, 이를테면, 글로벌 포지셔닝 시스템(GPS) 인에이블형 디바이스들, 내비게이션 디바이스들, 고정 위치 데이터 유닛들, 이를테면, 미터 판독 장비 또는 임의의 다른 전자 디바이스를 포함할 수 있다. 도 1 내지 도 5 중 하나 또는 둘 이상이 본 개시내용의 교시들에 따르는 시스템들, 장치들, 및/또는 방법들을 예시하지만, 본 개시내용은 이러한 예시된 시스템들, 장치들, 및/또는 방법들로 제한되지 않는다. 본 개시내용의 실시예들은 회로소자를 포함하는 임의의 디바이스에서 이용될 수 있다.
[0061] "제 1", "제 2" 등과 같은 지정을 이용한, 본 명세서에서의 엘리먼트에 대한 임의의 참조가 일반적으로 그러한 엘리먼트들의 수량 또는 순서를 제한하지 않음이 이해되어야 한다. 오히려, 이러한 지정들은 둘 또는 셋 이상의 엘리먼트들 또는 엘리먼트의 인스턴스들 사이를 구별하는 편리한 방법으로서 본 명세서에서 이용될 수 있다. 따라서, 제 1 및 제 2 엘리먼트들에 대한 참조는, 단지 2개의 엘리먼트들만이 이용될 수 있음을 또는 제 1 엘리먼트가 몇몇 방식으로 제 2 엘리먼트에 선행해야 함을 의미하지 않는다. 또한, 달리 명시되지 않는 한, 엘리먼트들의 세트는 하나 또는 둘 이상의 엘리먼트들을 포함할 수 있다.
[0062] 본 명세서에서 사용된 바와 같이, "결정"이라는 용어는 매우 다양한 액션들을 포괄한다. 예를 들어, "결정"은 계산, 컴퓨팅, 프로세싱, 도출, 연구, 조사(예를 들어, 표, 데이터베이스 또는 다른 데이터 구조의 조사), 확인 등을 포함할 수 있다. 또한, "결정"은 수신(예를 들어, 정보의 수신), 액세스(예를 들어, 메모리 내의 데이터에 액세스) 등을 포함할 수 있다. 또한, "결정"은 해결, 선택, 선출, 확립 등을 포함할 수 있다.
[0063] 본 명세서에서 사용된 바와 같이, 항목들의 리스트 "중 적어도 하나"를 나타내는 문구는 단일 멤버들을 비롯하여 이러한 항목들의 임의의 조합을 나타낸다. 일례로, "a, b 또는 c 중 적어도 하나"는 a, b, c, a-b, a-c, b-c 그리고 a-b-c를 커버하도록 의도된다.
[0064] 다양한 예시적인 컴포넌트들, 블록들, 구성들, 모듈들, 회로들 및 단계들이 이들의 기능성의 관점에서 일반적으로 전술되었다. 이러한 기능성이 하드웨어로 구현될지 또는 프로세서 실행가능 명령들로서 구현될지는 특정 애플리케이션 및 전체 시스템에 부과되는 설계 제약들에 의존한다. 부가적으로, 앞서 설명된 방법들의 다양한 동작들(예를 들어, 도 2 및 도 3에서 예시된 임의의 동작)은, 다양한 하드웨어 및/또는 소프트웨어 컴포넌트(들), 회로들, 및/또는 모듈(들)과 같은, 동작들을 수행할 수 있는 임의의 적절한 수단에 의해 수행될 수 있다. 당업자들은 설명된 기능성을 각각의 특정 애플리케이션에 대해 다양한 방식들로 구현할 수 있지만, 이러한 구현 결정들은 본 개시내용의 범주로부터의 이탈을 야기하는 것으로서 해석되지 않아야 한다.
[0065] 당업자들은, 본 개시내용과 관련하여 설명된 다양한 예시적 논리 블록들, 구성들, 모듈들, 회로들, 및 알고리즘 단계들이, 본 명세서에서 설명된 기능들을 수행하도록 설계되는 범용 프로세서, 디지털 신호 프로세서(DSP), 주문형 집적 회로(ASIC), 필드 프로그램가능 게이트 어레이(FPGA), 프로그램가능 논리 디바이스(PLD), 이산 게이트 또는 트랜지스터 로직, 이산 하드웨어 컴포넌트들(예를 들어, 전자 하드웨어), 프로세서에 의해 실행되는 컴퓨터 소프트웨어, 또는 이들의 임의의 조합을 이용하여 구현되거나 또는 수행될 수 있음을 추가로 이해할 것이다. 범용 프로세서는 마이크로프로세서일 수 있지만, 대안적으로, 프로세서는 임의의 상업적으로 이용가능한 프로세서, 제어기, 마이크로제어기 또는 상태 머신일 수 있다. 프로세서는 또한, 컴퓨팅 디바이스들의 조합, 예를 들어, DSP와 마이크로프로세서의 조합, 복수의 마이크로프로세서들, DSP 코어와 공조하는 하나 또는 둘 이상의 마이크로프로세서들, 또는 임의의 다른 이러한 구성으로서 구현될 수 있다.
[0066] 하나 또는 둘 이상의 양상들에서, 설명되는 기능들은 하드웨어, 소프트웨어, 펌웨어, 또는 이들의 임의의 조합으로 구현될 수 있다. 소프트웨어로 구현되는 경우, 기능들은 컴퓨터-판독가능 매체 상에 하나 또는 둘 이상의 명령들 또는 코드로서 저장될 수 있다. 컴퓨터-판독가능 매체들은 하나의 장소로부터 다른 장소로의 컴퓨터 프로그램 데이터의 전달을 용이하게 하는 임의의 매체를 포함하는 통신 매체들 및 컴퓨터 판독가능 저장 매체들을 포함한다. 저장 매체들은 컴퓨터에 의해 액세스될 수 있는 임의의 이용가능한 매체들일 수 있다. 제한이 아닌 예로서, 이러한 컴퓨터 판독가능 저장 매체들은 랜덤 액세스 메모리(RAM), 판독-전용 메모리(ROM), 프로그램가능 판독-전용 메모리(PROM), 소거가능 PROM(EPROM), 전기적 소거가능 PROM(EEPROM), 레지스터(들), 하드 디스크, 착탈식 디스크, 컴팩트 디스크 판독-전용 메모리(CD-ROM), 다른 광학 디스크 저장소, 자기 디스크 저장소, 자기 저장 디바이스들, 또는 프로그램 코드를 명령들 또는 데이터의 형태로 저장하기 위해 이용될 수 있고 컴퓨터에 의해 액세스될 수 있는 임의의 다른 매체를 포함할 수 있다. 대안적으로, 컴퓨터-판독가능 매체들(예를 들어, 저장 매체)은 프로세서에 일체화될 수 있다. 프로세서 및 저장 매체는 주문형 집적 회로(ASIC)에 상주할 수 있다. ASIC는 컴퓨팅 디바이스 또는 사용자 단말에 상주할 수 있다. 대안적으로, 프로세서 및 저장 매체는 컴퓨팅 디바이스 또는 사용자 단말에 이산 컴포넌트들로서 상주할 수 있다.
[0067] 또한, 임의의 연결수단(connection)이 컴퓨터-판독가능 매체로 적절하게 명명된다. 예를 들어, 소프트웨어가 웹사이트, 서버, 또는 다른 원격 소스로부터 동축 케이블, 광섬유 케이블, 트위스티드 페어(twisted pair), 디지털 가입자 라인(DSL), 또는 (적외선, 라디오, 및 마이크로파와 같은) 무선 기술들을 이용하여 전송되는 경우, 동축 케이블, 광섬유 케이블, 트위스티드 페어, DSL, 또는 (적외선, 라디오, 및 마이크로파와 같은) 무선 기술들은 매체의 정의에 포함된다. 본 명세서에서 이용되는 바와 같은, 디스크(disk) 및 디스크(disc)는 컴팩트 디스크(CD; compact disc), 레이저 디스크(laser disc), 광학 디스크(optical disc), 디지털 다기능 디스크(DVD: digital versatile disc), 및 플로피 디스크(floppy disk)를 포함하며, 여기서 디스크(disk)들은 일반적으로 자기적으로 데이터를 재생하는 반면에 디스크(disc)들은 레이저들을 통해 광학적으로 데이터를 재생한다. 따라서, 일부 양상들에서, 컴퓨터 판독가능 매체는 비-일시적 컴퓨터 판독가능 매체(예를 들어, 유형의(tangible) 매체들)를 포함할 수 있다. 전술한 것의 조합들이 또한 컴퓨터-판독가능 매체들의 범위 내에 포함되어야 한다.
[0068] 본 명세서에서 개시되는 방법들은 하나 또는 둘 이상의 단계들 또는 액션들을 포함한다. 방법 단계들 및/또는 액션들은 청구항들의 범위로부터 벗어남이 없이 서로 상호교환될 수 있다. 다시 말해, 특정 순서의 단계들 또는 액션들이 특정되지 않는 한, 특정 단계들 및/또는 액션들의 순서 및/또는 사용은 본 개시내용의 범위로부터 벗어남이 없이 수정될 수 있다.
[0069] 특정 양상들은 본 명세서에서 제시된 동작들을 수행하기 위한 컴퓨터 프로그램 물건을 포함할 수 있다. 예를 들어, 컴퓨터 프로그램 물건은 명령들이 저장되는(및/또는 인코딩되는) 컴퓨터-판독가능 저장 매체를 포함할 수 있으며, 그 명령들은 본 명세서에서 설명된 동작들을 수행하도록 하나 또는 둘 이상의 프로세서들에 의해 실행가능하다. 컴퓨터 프로그램 물건은 패키징 재료를 포함할 수 있다.
[0070] 게다가, 본 명세서에서 설명된 방법들 및 기법들을 수행하기 위한 모듈들 및/또는 다른 적절한 수단이, 적용가능한 바와 같이 사용자 단말 및/또는 기지국에 의해 다운로드되고 그리고/또는 다른 방식으로 획득될 수 있음이 이해되어야 한다. 대안적으로, 본 명세서에서 설명된 다양한 방법들은 저장 수단(예를 들어, RAM, ROM, 또는 물리적 저장 매체, 이를테면, 컴팩트 디스크(CD))을 통해 제공될 수 있다. 더욱이, 본 명세서에서 설명된 방법들 및 기법들을 제공하기 위한 임의의 다른 적절한 기법이 활용될 수 있다. 본 개시내용의 범위는 앞서 예시된 바로 그 구성 및 컴포넌트들로 제한되지 않음이 이해될 것이다.
[0071] 개시된 실시예들의 이전 설명은 당업자가 개시된 실시예들을 실시 또는 사용하는 것을 가능하게 하기 위해 제공된다. 전술한 내용은 본 개시내용의 양상들에 관한 것이지만, 본 개시내용의 기본 범위로부터 벗어남이 없이, 본 개시내용의 다른 양상들이 구상될 수 있으며, 그 범위는 후속하는 청구항들에 의해 결정된다. 본 개시내용 또는 청구항들의 범위로부터 벗어남이 없이, 본 명세서에서 설명된 실시예들의 어레인지먼트, 동작, 및 상세들 내에서, 다양한 수정들, 변경들 및 변형들이 이루어질 수 있다. 따라서, 본 개시내용은 본 명세서의 실시예들로 제한되도록 의도되는 것이 아니라 후속하는 청구항들 및 그 동등물들에 의해 정의되는 바와 같은 원리들 및 신규한 특징들과 부합하는 가능한 가장 넓은 범위에 따르도록 의도된다.

Claims (31)

  1. 방법으로서,
    메모리 어레이와 연관된 센서의 온도를 측정하는 단계;
    전압 조정 디바이스에서, 상기 온도에 기초하여 그리고 상기 메모리 어레이와 연관된 제조 데이터에 기초하여 동작 전압을 계산하는 단계; 및
    상기 전압 조정 디바이스에서, 상기 동작 전압에 기초하여 상기 메모리 어레이에 제공되는 전압을 조정하는 단계
    를 포함하는,
    방법.
  2. 제 1 항에 있어서,
    상기 온도 및 상기 제조 데이터에 기초하여 스탠바이 전압(standby voltage)을 계산하는 단계
    를 더 포함하는,
    방법.
  3. 제 1 항에 있어서,
    상기 전압 조정 디바이스는 전력 관리 집적 회로(power management integrated circuit)에 포함되는,
    방법.
  4. 제 1 항에 있어서,
    상기 전압 조정 디바이스는, 상기 메모리 어레이를 포함하는 집적 회로에 임베딩되는,
    방법.
  5. 제 1 항에 있어서,
    상기 메모리 어레이 및 상기 센서는 동일한 반도체 다이 내에 로케이팅되는,
    방법.
  6. 제 1 항에 있어서,
    상기 제조 데이터는 EOL(end-of-life) 동작 전압 시프트를 계산하기 위해 적용가능한 정보를 포함하는,
    방법.
  7. 제 1 항에 있어서,
    상기 제조 데이터는 상기 메모리 어레이의 엘리먼트의 스위칭 능력(switching capability)을 특징짓는(characterize),
    방법.
  8. 제 1 항에 있어서,
    상기 제조 데이터는, 상기 메모리 어레이의 네거티브 바이어스 온도 불안정성(negative bias temperature instability) 모델과 관련된 정보를 포함하는,
    방법.
  9. 제 1 항에 있어서,
    코어 로직과 연관된 성능 파라미터에 기초하여 코어 로직 동작 전압을 계산하는 단계
    를 더 포함하고,
    상기 코어 로직은 상기 메모리 어레이에 커플링되는,
    방법.
  10. 제 9 항에 있어서,
    상기 동작 전압에 기초하여 전압을 조정하는 단계는,
    제 1 전압을 상기 메모리 어레이에 제공하는 단계, 및
    제 2 전압을 상기 코어 로직에 제공하는 단계
    를 포함하고,
    상기 제 1 전압은 상기 동작 전압에 대응하고,
    상기 제 2 전압은 상기 코어 로직 동작 전압에 대응하는,
    방법.
  11. 제 1 항에 있어서,
    상기 동작 전압은 주기적으로 업데이트되는,
    방법.
  12. 제 1 항에 있어서,
    상기 동작 전압을 계산하는 단계는 전자 디바이스에 통합된 프로세서에서 수행되는,
    방법.
  13. 제 1 항에 있어서,
    상기 메모리 어레이는 정적 랜덤 액세스 메모리(SRAM) 어레이인,
    방법.
  14. 장치로서,
    메모리 어레이;
    상기 메모리 어레이의 온도를 측정하도록 구성된 센서; 및
    상기 온도에 기초하여 그리고 상기 메모리 어레이와 연관된 제조 데이터에 기초하여 상기 메모리 어레이에 공급될 동작 전압을 설정하도록 구성된 로직
    을 포함하는,
    장치.
  15. 제 14 항에 있어서,
    코어 로직 동작 전압에 의해 전력이 공급되는 코어 로직
    을 더 포함하는,
    장치.
  16. 제 14 항에 있어서,
    상기 메모리 어레이는 추가로, 스탠바이 모드 동안 스탠바이 전압을 수신하도록 구성되고,
    상기 스탠바이 전압은 측정된 스탠바이 온도에 기초하여 그리고 상기 제조 데이터에 기초하여 계산되는,
    장치.
  17. 제 16 항에 있어서,
    상기 메모리 어레이에 제공되는 전압은 상기 동작 전압 또는 상기 스탠바이 전압에 기초하여 조정되는,
    장치.
  18. 제 14 항에 있어서,
    상기 제조 데이터는 상기 메모리 어레이의 적어도 하나의 엘리먼트의 스위칭 능력을 특징짓는,
    장치.
  19. 제 14 항에 있어서,
    상기 제조 데이터는 상기 메모리 어레이의 네거티브 바이어스 온도 불안정성 모델과 관련된 정보를 포함하는,
    장치.
  20. 제 14 항에 있어서,
    제 1 다이; 및
    제 2 다이
    를 더 포함하고,
    상기 메모리 어레이 및 상기 센서는 상기 제 1 다이 상에 로케이팅되고,
    상기 제 2 다이는 제 2 메모리 어레이, 및 상기 제 2 메모리 어레이의 온도를 측정하도록 구성된 제 2 센서를 포함하는,
    장치.
  21. 제 20 항에 있어서,
    상기 로직은 추가로, 상기 제 2 메모리 어레이의 온도 및 상기 제 2 메모리 어레이와 연관된 제조 데이터에 기초하여 상기 제 2 메모리 어레이에 공급될 제 2 동작 전압을 설정하도록 구성되고, 그리고
    상기 제 2 동작 전압은 상기 동작 전압과 독립적으로 설정되는,
    장치.
  22. 제 14 항에 있어서,
    상기 메모리 어레이는 핀 전계-효과 트랜지스터(FinFET; fin field-effect transistor) 디바이스들을 포함하는,
    장치.
  23. 제 14 항에 있어서,
    상기 메모리 어레이가 통합되는, 통신 디바이스, 컴퓨터, 셋톱 박스, 뮤직 플레이어, 비디오 플레이어, 엔터테인먼트 유닛, 내비게이션 디바이스, PDA(personal digital assistant), 및 고정 위치 데이터 유닛으로 이루어진 그룹으로부터 선택된 디바이스
    를 더 포함하는,
    장치.
  24. 장치로서,
    메모리 어레이와 연관된 센서의 온도를 측정하기 위한 수단;
    상기 온도에 기초하여 그리고 상기 메모리 어레이와 연관된 제조 데이터에 기초하여 동작 전압을 계산하기 위한 수단; 및
    상기 동작 전압에 기초하여 전압을 조정하기 위한 수단
    을 포함하는,
    장치.
  25. 제 24 항에 있어서,
    상기 장치는 적어도 하나의 반도체 다이에 통합되는,
    장치.
  26. 제 25 항에 있어서,
    상기 계산하기 위한 수단 및 상기 조정하기 위한 수단이 통합되는, 셋톱 박스, 뮤직 플레이어, 비디오 플레이어, 엔터테인먼트 유닛, 내비게이션 디바이스, 통신 디바이스, 컴퓨터, PDA(personal digital assistant), 및 고정 위치 데이터 유닛으로 이루어진 그룹으로부터 선택된 디바이스
    를 더 포함하는,
    장치.
  27. 동작들을 수행하도록 컴퓨터에 의해 실행가능한 명령들을 저장하는 비-일시적 컴퓨터 판독가능 저장 매체로서,
    상기 동작들은,
    전압 조정 디바이스에서, 측정되는 온도에 기초하여 그리고 메모리 어레이와 연관된 제조 데이터에 기초하여 동작 전압을 계산하는 것, 및
    상기 전압 조정 디바이스에서, 상기 동작 전압에 기초하여 상기 메모리 어레이에 제공되는 전압을 조정하는 것
    을 포함하는,
    비-일시적 컴퓨터 판독가능 저장 매체.
  28. 제 27 항에 있어서,
    상기 명령들은, 통신 디바이스, 컴퓨터, 셋톱 박스, 뮤직 플레이어, 비디오 플레이어, 엔터테인먼트 유닛, 내비게이션 디바이스, PDA(personal digital assistant), 및 고정 위치 데이터 유닛으로 이루어진 그룹으로부터 선택된 디바이스에 통합된 프로세서에 의해 실행가능한,
    비-일시적 컴퓨터 판독가능 저장 매체.
  29. 방법으로서,
    회로 기판 상에 패키지화된 반도체 디바이스의 물리적 포지셔닝 정보를 포함하는 설계 정보를 수신하는 단계; 및
    데이터 파일을 발생시키기 위해 상기 설계 정보를 변환하는 단계
    를 포함하고,
    상기 패키지화된 반도체 디바이스는,
    메모리 어레이,
    상기 메모리 어레이의 온도를 측정하도록 구성된 센서, 및
    상기 온도에 기초하여 그리고 상기 메모리 어레이와 연관된 제조 데이터에 기초하여 상기 메모리 어레이에 공급될 동작 전압을 설정하도록 구성된 로직
    을 포함하는,
    방법.
  30. 제 29 항에 있어서,
    상기 데이터 파일은 GERBER 포맷을 갖는,
    방법.
  31. 제 29 항에 있어서,
    상기 데이터 파일은 GDSII 포맷을 갖는,
    방법.
KR1020157028539A 2013-03-15 2014-03-11 메모리 어레이의 동작 전압을 조정하는 시스템 및 방법 KR101725828B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US13/842,263 US9378803B2 (en) 2013-03-15 2013-03-15 System and method to regulate operating voltage of a memory array
US13/842,263 2013-03-15
PCT/US2014/023381 WO2014150487A2 (en) 2013-03-15 2014-03-11 System and method to regulate operating voltage of a memory array

Publications (2)

Publication Number Publication Date
KR20150131179A true KR20150131179A (ko) 2015-11-24
KR101725828B1 KR101725828B1 (ko) 2017-04-11

Family

ID=50686112

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020157028539A KR101725828B1 (ko) 2013-03-15 2014-03-11 메모리 어레이의 동작 전압을 조정하는 시스템 및 방법

Country Status (6)

Country Link
US (1) US9378803B2 (ko)
EP (1) EP2973577B1 (ko)
JP (1) JP6069575B2 (ko)
KR (1) KR101725828B1 (ko)
CN (1) CN105027214B (ko)
WO (1) WO2014150487A2 (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9251909B1 (en) * 2014-09-29 2016-02-02 International Business Machines Corporation Background threshold voltage shifting using base and delta threshold voltage shift values in flash memory
WO2016073645A1 (en) * 2014-11-04 2016-05-12 Progranalog Corp. Configurable power management integrated circuit
EP3379416B1 (en) * 2017-03-24 2023-06-14 Nxp B.V. Memory system

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050201188A1 (en) * 2004-03-11 2005-09-15 International Business Machines Corporation Method and apparatus for improving performance margin in logic paths
US20110080202A1 (en) * 2009-03-30 2011-04-07 Qualcomm Incorporated ADAPTIVE VOLTAGE SCALERS (AVSs), SYSTEMS, AND RELATED METHODS
US20120119825A1 (en) * 2010-11-17 2012-05-17 Bo Zhai Circuit for negative bias temperature instability compensation
US20120206183A1 (en) * 2009-11-06 2012-08-16 Freescale Semiconductor, Inc. Response to wearout in an electronic device

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06314491A (ja) * 1993-04-30 1994-11-08 Hitachi Ltd 半導体記憶装置
US7941675B2 (en) 2002-12-31 2011-05-10 Burr James B Adaptive power control
US6933869B1 (en) 2004-03-17 2005-08-23 Altera Corporation Integrated circuits with temperature-change and threshold-voltage drift compensation
KR100735677B1 (ko) 2005-12-28 2007-07-04 삼성전자주식회사 스탠바이 전류 저감 회로 및 이를 구비한 반도체 메모리장치
JP2007323770A (ja) * 2006-06-02 2007-12-13 Renesas Technology Corp Ｓｒａｍ
US20090168573A1 (en) 2007-12-31 2009-07-02 Ming Zhang Adaptive memory array voltage adjustment
US8593203B2 (en) 2008-07-29 2013-11-26 Qualcomm Incorporated High signal level compliant input/output circuits
US8161431B2 (en) 2008-10-30 2012-04-17 Agere Systems Inc. Integrated circuit performance enhancement using on-chip adaptive voltage scaling
JP2011054248A (ja) * 2009-09-02 2011-03-17 Toshiba Corp 参照電流生成回路
US8354875B2 (en) 2010-03-25 2013-01-15 Qualcomm Incorporated Low voltage temperature sensor and use thereof for autonomous multiprobe measurement device

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050201188A1 (en) * 2004-03-11 2005-09-15 International Business Machines Corporation Method and apparatus for improving performance margin in logic paths
US20110080202A1 (en) * 2009-03-30 2011-04-07 Qualcomm Incorporated ADAPTIVE VOLTAGE SCALERS (AVSs), SYSTEMS, AND RELATED METHODS
US20120206183A1 (en) * 2009-11-06 2012-08-16 Freescale Semiconductor, Inc. Response to wearout in an electronic device
US20120119825A1 (en) * 2010-11-17 2012-05-17 Bo Zhai Circuit for negative bias temperature instability compensation

Also Published As

Publication number Publication date
US20140269020A1 (en) 2014-09-18
JP2016521428A (ja) 2016-07-21
EP2973577B1 (en) 2017-12-20
CN105027214A (zh) 2015-11-04
EP2973577A2 (en) 2016-01-20
WO2014150487A3 (en) 2014-11-13
CN105027214B (zh) 2017-10-27
WO2014150487A2 (en) 2014-09-25
US9378803B2 (en) 2016-06-28
KR101725828B1 (ko) 2017-04-11
JP6069575B2 (ja) 2017-02-01

Similar Documents

Publication Publication Date Title
US8102720B2 (en) System and method of pulse generation
US8572418B2 (en) Moving clock gating cell closer to clock source based on enable signal propagation time to clocked storage element
US8458116B2 (en) Generating a power model for an electronic device
KR101333199B1 (ko) 자기 랜덤 액세스 메모리를 제조하기 위한 시스템 및 방법
US8381144B2 (en) System and method of test mode gate operation
KR102516708B1 (ko) 총체적 에너지 관리를 위한 전압 스케일링
KR101725828B1 (ko) 메모리 어레이의 동작 전압을 조정하는 시스템 및 방법
US9461040B2 (en) System and method of varying gate lengths of multiple cores
US9093995B2 (en) Length-of-diffusion protected circuit and method of design
US8581667B2 (en) Tuning voltage range extension circuit and method
US8618832B2 (en) Balanced single-ended impedance control
US9542518B2 (en) User experience based management technique for mobile system-on-chips

Legal Events

Date Code Title Description
A201 Request for examination
A302 Request for accelerated examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant