CN105659327B - 用以提供包括四个磁性隧道结元件的参考单元的系统和方法 - Google Patents

用以提供包括四个磁性隧道结元件的参考单元的系统和方法 Download PDF

Info

Publication number
CN105659327B
CN105659327B CN201480042759.4A CN201480042759A CN105659327B CN 105659327 B CN105659327 B CN 105659327B CN 201480042759 A CN201480042759 A CN 201480042759A CN 105659327 B CN105659327 B CN 105659327B
Authority
CN
China
Prior art keywords
mtj
coupled
cell
source line
data
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201480042759.4A
Other languages
English (en)
Other versions
CN105659327A (zh
Inventor
S-O·郑
T·那
J·金
J·P·金
S·H·康
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Industry Academic Cooperation Foundation of Yonsei University
Qualcomm Inc
Original Assignee
Industry Academic Cooperation Foundation of Yonsei University
Qualcomm Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Industry Academic Cooperation Foundation of Yonsei University, Qualcomm Inc filed Critical Industry Academic Cooperation Foundation of Yonsei University
Publication of CN105659327A publication Critical patent/CN105659327A/zh
Application granted granted Critical
Publication of CN105659327B publication Critical patent/CN105659327B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/161—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect details concerning the memory cell structure, e.g. the layers of the ferromagnetic memory cell
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1673—Reading or sensing circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1659—Cell access
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1675—Writing or programming circuits or methods
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/80—Constructional details

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Mram Or Spin Memory Techniques (AREA)
  • Hall/Mr Elements (AREA)

Abstract

一种装置包括一组数据单元和耦合到该组数据单元的参考单元。该参考单元包括四个磁性隧道结(MTJ)单元，其被配置在用于数据存储的MTJ单元的常规列中。用以配置以及读和写参考单元的电路系统和方法包括描述了在所述的常规列中的四个MTJ单元，其中该四个参考单元被布置成桥形配置，并且其中所述四个MTJ单元中的两个被编程为逻辑1值，并且所述四个MTJ单元中的两个被编程为逻辑0值。

Description

用以提供包括四个磁性隧道结元件的参考单元的系统和方法
相关申请的交叉引用
本申请要求共同拥有的于2013年7月30日提交的美国非临时专利申请号13/953,771的优先权，该非临时专利申请的内容通过援引全部明确纳入于此。
领域
本公开一般涉及参考单元。
相关技术描述
技术进步已产生越来越小且越来越强大的计算设备。例如，当前存在各种各样的便携式个人计算设备，包括较小、轻量且易于由用户携带的无线计算设备，诸如便携式无线电话、个人数字助理(PDA)以及寻呼设备。更具体地，便携式无线电话(诸如蜂窝电话和网际协议(IP)电话)可通过无线网络传达语音和数据分组。此外，许多此类无线电话包括被纳入于其中的其他类型的设备。例如，无线电话还可包括数码相机、数码摄像机、数字记录器以及音频文件播放器。同样，此类无线电话可处理可执行指令，包括可被用于访问因特网的软件应用，诸如web浏览器应用。如此，这些无线电话可包括显著的计算能力。
电子设备(例如，无线电话或计算设备)可包括磁阻随机存取存储器(MRAM)设备作为组件。MRAM设备是使用多个磁性存储元件来存储数据的存储器设备。磁性存储元件的一示例是磁性隧道结(MTJ)元件。自旋转移矩(STT)MTJ元件可以通过使用电流来将MTJ元件的自由磁性层的磁性元件的取向相对于该MTJ元件的固定磁性层对齐来存储数据。例如，当自由磁性层与固定磁性层具有相同取向时，MTJ元件可以具有第一阻值。第一阻值可以表示特定逻辑状态(例如，逻辑0)。当自由磁性层具有不同于固定磁性层的取向时，MTJ元件可以具有第二阻值。第二阻值可以表示另一特定逻辑状态(例如，逻辑1)。当MTJ元件被读取时，第一阻值可对应于指示特定逻辑状态的第一电压值，并且第二阻值可以对应于指示另一逻辑状态的第二电压值。
为了读取存储在MRAM中的逻辑状态，MRAM的特定MTJ元件可以经由字线被选择，并且可以生成电流来经由位线通过该特定MTJ元件。可以使用感测放大器电路来将通过该特定MTJ元件的电流与参考电流作比较以确定存储着的逻辑状态。替换性地，该电流可以被转换成电压，并且可以将该电压与参考电压作比较来确定存储着的逻辑状态。
参考电路可以实现电流平均方案来提供参考电流，或者参考电路可以实现电阻平均方案来提供参考电压。然而，常规的电流平均方案实现可能遭受寄生失配并且使用了两个参考电流分支。常规的电流平均方案实现与实现电阻平均方案的参考电路相比占据电路板上更多的面积。替换地，常规电阻平均方案实现与常规电流平均方案相比使用更多的电流来执行写操作，因为典型的电阻平均方案实现在写电流路径中使用串联耦合的MTJ元件。
概述
参考电路使用磁性隧道结(MTJ)单元来实现参考平均方案。在实现参考平均方案的参考电路中使用MTJ单元相比于常规电流平均方案实现而言可降低寄生失配且可以占据电路板上较少的空间。进一步，在参考平均方案实现中使用MTJ单元相比于常规参考平均实现而言可以降低写操作期间的电流消耗。
例如，存储器阵列可包括多个数据列。每个数据列可包括多个数据单元。每个数据列可以被耦合到特异的位线和特异的源线。存储器阵列还可以包括参考单元(例如，提供参考电压的参考电路)。参考单元可包括四个MTJ单元。这四个MTJ单元中的每一者可具有与数据列的数据单元相同的结构(或者基本相同的结构)。在特定解说性实施例中，使用耦合到单个MTJ元件的单个晶体管来实现这四个MTJ单元和这多个数据单元中的每一者。在另一特定解说性实施例中，使用耦合到单个MTJ元件的两个晶体管来实现这四个MTJ单元和这多个数据单元中的每一者。
这四个MTJ单元可以被互连，从而参考单元仅被耦合到一个位线。例如，第一MTJ单元可以经由第一电连接被耦合到第二MTJ单元。该第二MTJ单元可以经由第二电连接被耦合到第三MTJ单元。该第三MTJ单元可以经由第三电连接被耦合到第四MTJ单元，并且第四MTJ单元可以经由第四电连接被耦合到第一MTJ单元。第一MTJ单元和第四MTJ单元可以经由共同节点耦合到位线。包括这四个MTJ单元的参考单元可以是一装置(例如，存储器阵列的一部分)。作为一示例，在特定实施例中，一种装置包括一组数据单元和耦合到该组数据单元的参考单元。该参考单元包括四个磁隧道结(MTJ)单元。
参考单元可以被激活以生成参考电压。作为一示例，在特定实施例中，一种方法包括经由第一字线激活第一存储器阵列的参考单元。该方法还包括将参考电流施加到参考单元以生成参考电压，其中参考电流通过该参考单元的四个磁性隧道结(MTJ)单元。
至少一个所公开的实施例所提供的一个特定优点是能从与常规电阻平均方案实现相比具有降低的寄生失配并且使用较少的电流来执行写操作的参考单元提供参考电压的能力。本公开的其他方面、优点和特征将在阅读了整个申请后变得明了，整个申请包括下述章节：附图简述、详细描述以及权利要求书。
附图简述
图1是包括具有四个磁性隧道结(MTJ)单元的参考单元的磁阻随机存取存储器(MRAM)设备的特定实施例的示图；
图2是解说图1的参考单元的读操作的电流流动的示图；
图3是解说图1的参考单元的写操作的电流流动的示图；
图4是图1的MRAM设备的布局的示图；
图5是包括具有四个MTJ单元的参考单元的MRAM设备的另一特定实施例的示图；
图6是图5的MRAM设备的布局的示图；
图7是包括具有四个MTJ单元以确定数据单元的逻辑状态的参考单元的系统的示图；
图8是解说包括具有四个MTJ单元的参考单元的MRAM设备处的操作方法的特定实施例的流程图；
图9是包括带有具有四个MTJ单元的参考单元的MRAM设备的通信设备的特定实施例的示图；以及
图10是解说用于制造包括MRAM设备的电子设备的过程的特定解说性实施例的数据流图，该MRAM设备包括具有四个MTJ单元的参考单元。
详细描述
图1解说了包括具有四个磁性隧道结(MTJ)单元的参考单元112的磁阻随机存取存储器(MRAM)设备102的特定实施例。MRAM设备102可包括存储器阵列或存储器排。存储器设备102可包括多个数据列104、106、108、110。每个数据列104-110可包括多个数据单元，每个数据单元耦合到特异的位线，并且耦合到特异的源线。例如，数据列104可包括数据单元114、116。数据单元114、116可耦合到位线118且耦合到源线120。数据列106可包括耦合到位线126且耦合到源线128的数据单元122、124。数据列108可包括耦合到位线134且耦合到源线136的数据单元130、132。数据列110可包括耦合到位线142且耦合到源线144的数据单元138、140。
每个数据单元可以是MTJ单元，并且可以配置成使用MTJ元件来存储逻辑状态(例如，逻辑0或逻辑1)。这些数据单元可以使用相同组件或电路系统来实现。在特定实施例中，每个数据单元可以使用耦合到单个晶体管的MTJ元件来实现。例如，数据单元114可以使用耦合到晶体管148的MTJ元件146来实现。数据单元114、122、130和138可以由字线123激活。数据单元116、124、132和140可以由字线115激活。
MRAM设备102还可包括位线复用器150、源线复用器152、和源线驱动器154、156。源线复用器152可以被配置成选择性地提供源线驱动器154、156与数据列104-110之间的连接。源线复用器152可包括多个晶体管166、168、170、172。数据列104-110可被耦合到位线复用器150且耦合到源线复用器152。源线驱动器154可以经由晶体管166被耦合到数据列104的源线120，并且经由晶体管172被耦合到数据列110的源线144。源线驱动器156可以经由源线复用器152的晶体管168被耦合到数据列106的源线128，并且经由晶体管170被耦合到数据列108的源线136。源线复用器152可以比位线复用器150放置得更靠近于参考单元112。
位线复用器150可以被配置成选择性地使得电流通过数据列104-110中的至少一者。例如，位线复用器150可包括多个晶体管158、160、162、164。每个晶体管158-164可以选择性地将特异数据列耦合到电压源VBL。例如，晶体管158可以选择性地将数据列104的位线118耦合到电压源VBL。如另一示例，晶体管160可以选择性地将数据列106的位线126耦合到电压源VBL。
源线驱动器154、156可以使用相同组件或电路系统(例如，相同的设计可以被用于源线驱动器154、156的电路元件)来实现。在特定实施例中，每个源线驱动器154、156可以使用p型金属氧化物半导体场效应管(MOSFET)以反相器型配置耦合n型MOSFET来实现。例如，源线驱动器154可以使用耦合到n型MOSFET 176的p型MOSFET 174来实现。源线驱动器156可以使用耦合到n型MOSFET 180的p型MOSFET 178来实现。
参考单元112可以被耦合到数据列104-110中的仅一者。例如，参考单元112可以被耦合到数据列104并且不被耦合到数据列106-110。可以为每四个数据列提供一个参考单元。参考单元112可包括四个MTJ单元182、184、186、188。MTJ单元182-188可具有与数据单元相同的结构。例如，MTJ单元182可以使用耦合到单个晶体管192的MTJ元件190来实现。MTJ单元184可以使用耦合到单个晶体管196的MTJ元件194来实现。MTJ单元186可以使用耦合到单个晶体管101的MTJ元件198来实现。MTJ单元188可以使用耦合到单个晶体管105的MTJ元件103来实现。MTJ单元182-188可以是互连的。例如，MTJ单元182可以在节点107处被耦合到数据列104。MTJ单元188也可以经由电连接119在节点107处耦合到数据列104。MTJ单元182也可以经由电连接117在节点109处耦合到MTJ单元184。MTJ单元184也可以经由电连接121在节点111处耦合到MTJ单元186。MTJ单元186也可以经由电连接123在节点113处耦合到MTJ单元188。
参考单元112可以实现电阻平均方案来提供参考电压。为了实现电阻平均方案，参考单元112可具有居中于对应于逻辑0值的电阻值与对应于逻辑1值的电阻值之间的特定电阻值(例如，电阻平均)。例如，MTJ元件190、103可以被编程以具有第一电阻值RL。第一电阻值RL可以指示逻辑0值被存储在MTJ元件190、103处。MTJ元件194、198可以被编程以具有第二电阻值RH。第二电阻值RH可以指示逻辑1值被存储在MTJ元件194、198处。参考单元112的电阻平均值RM可由下式给出：
RM＝(RL+RH)/2
利用具有与数据单元114-140相同的结构MTJ单元182-188可以使得参考单元112更为准确地仿效数据单元对于信号(例如，电压信号或电流信号)的电响应，并且经历与数据单元类似的工艺、电压和温度变动。由此，参考单元112与具有不同于数据单元114-140的结构的参考单元的电阻平均值相比而言可具有更为准确的电阻平均值。结果，可以生成更准确的参考电压，并且感测放大器可以更准确地确定存储在数据单元中的逻辑状态。
在读操作期间，参考电流可以通过参考单元112来生成参考电压。数据电流可以被施加到第二存储器阵列的数据单元以生成数据电压。参考电压和数据电压可以由感测放大器比较来确定第二存储器阵列的数据单元的逻辑状态。参考单元112的读操作被参考图2更详细地描述。在写操作期间，MTJ元件190、194、198、103可以经由编程电流被编程至它们各自相应的电阻值。参考单元112的写操作被参考图3更详细地描述。由此，参考单元112相比于常规电阻平均方案实现而言可以具有降低的寄生失配并且可以使用较少的电流来执行写操作。
虽然图1解说了1T1MTJ(一个晶体管，一个MTJ元件)配置中的MTJ单元182-188，但是在另一特定实施例中，数据单元114-140和每个MTJ单元182-188可以使用耦合到MTJ元件的两个晶体管来实现，诸如参考图5-6所进一步详细描述的。
图2解说了图1的参考单元112的读操作的电流流动。当另一MRAM设备(例如，在另一条存储器中)的特定数据列被读取时，参考单元112可以经由参考字线202被激活来生成供感测放大器用于确定存储在该特定数据列中的逻辑状态的参考电压。例如，参考字线202可以导通晶体管192、196、101、105以激活参考单元112。在读取操作期间，晶体管158、168、170可以被导通以提供电流路径。电压源VBL可以将电压施加到数据列104以生成参考电流I_Ref。参考电流I_Ref可以通过位线118并且可以在节点107被拆分成两个单独的电流I_Ref_1和I_Ref_2。电流I_Ref_1可以在第一路径中通过MTJ单元188、186和通过晶体管170。电流I_Ref_2可以在第二路径中通过MTJ单元182、184和晶体管168。电流I_Ref_1和I_Ref_2可以在节点204合并以形成参考电流I_Ref。参考电流I_Ref可以经由n型MOSFET 180流到接地。通过将参考电流I_Ref传递通过参考单元112，可以生成参考电压，并且参考电压可以由感测放大器使用。
图3解说了图1的参考单元112的写操作的电流流动。在写操作期间，MTJ元件190、194、198、103可以经由编程电流被编程为具有不同电阻值。参考单元112可以经由参考字线202被激活，从而MTJ元件190、194、198、103可以被编程。在写操作期间，晶体管158、166、168、170、172、176和p型MOSFET 178可以被导通来为编程电流提供路径。第一编程电流FI_Pro可以通过将第一电压施加到数据列104来生成。第一编程电流FI_Pro可以在节点107处拆分成两个电流FI_Pro_1和FI_Pro_2。例如，电流FI_Pro_2可以通过MTJ单元182以经由第一路径编程MTJ元件190。电流FI_Pro_1可以通过MTJ单元188以经由第二路径编程MTJ元件103。
第二编程电流SI_Pro可以通过将第二电压施加到源线驱动器156来生成。第二编程电流SI_Pro可以在节点204处拆分成两个电流SI_Pro_1和SI_Pro_2。例如，电流SI_Pro_2可以通过MTJ单元184以经由第三路径编程MTJ元件194。电流SI_Pro_1可以通过MTJ单元186以经由第四路径编程MTJ元件198。电流FI_Pro_1和SI_Pro_1可以在节点302处合并以形成第一组合电流I_Com_1。电流FI_Pro_2和SI_Pro_2可以在节点304处合并以形成第二组合电流I_Com_2。第一组合电流I_Com_1和第二组合电路I_Com_2可以在节点306处合并以形成组合电流I_Com。组合电流I_Com可以通过n型MOSFET 176来流到接地。通过经由特异的路径来编程每个MTJ元件190、194、198、103，相比于常规电阻平均方案实现(即，当单个电流编程串联的多个MTJ单元时)而言降低了用以编程每个MTJ元件190、194、198、103的电流量，因为经由参考单元112中的每个路径编程的MTJ元件不超过一个。
图4解说了图1的MRAM设备102的布局402。布局402包括数据单元114-140的布局428和参考单元112的布局430。数据单元114-140可以被形成在有源区404、406、408、410，而参考单元112可以被形成在有源区412、414、416、418。源线120、128、136、144可以被形成在第一金属层上。位线118、126、134、142可以被形成在第二金属层中。为了匹配数据单元114-140的布局428以便对称，哑字线432可以被形成在第二金属层上，从而每个有源区404-418中有两个字线。
如图4中所示，因为参考单元112的MTJ单元具有和图1中所描述的数据单元114-140相同的结构，所以参考单元112的布局430可以实质上类似于数据单元114-140的布局428。四个导电路径420、422、424、426可以被添加到布局430以互连MTJ单元182-188。导电路径420可以对应于电连接117。导电路径422可以对应于电连接121。导电路径424可以对应于电连接119。导电路径426可以对应于电连接123。布局上的相似性降低了MRAM设备102的制造复杂性，并且也使得参考单元112能更准确地仿效数据单元114-140对信号(例如，电压信号或电流信号)的电响应。
图5解说了包括具有四个MTJ单元的参考单元512的MRAM设备502的另一特定实施例。MRAM设备502和参考单元512可以分别实质上类似于MRAM设备102和参考单元112。MRAM设备502可包括多个数据单元。MRAM设备502的每个数据单元可以具有2T1MTJ(两个晶体管，一个MTJ元件)配置。例如，数据单元504可包括耦合到第二晶体管508的第一晶体管506。MTJ元件510可在节点540处耦合到第一晶体管506且耦合到第二晶体管508。
参考单元512可包括四个MTJ单元514、516、518、520。每个MTJ单元514-520可以呈2T1MTJ配置。例如，MTJ单元514可包括耦合到第四晶体管524的第三晶体管522。MTJ元件526可在节点542处耦合到第三晶体管522和第四晶体管524。MTJ单元514-520可以是互连的。例如，MTJ单元514可以在节点538处被耦合到MRAM设备502的数据列544。MTJ单元520也可以经由电连接536在节点538处耦合到数据列544。MTJ单元516也可以经由电连接530在节点528处耦合到MTJ单元514。MTJ单元518也可以经由电连接534在节点532处耦合到MTJ单元520。
图6解说了图5的MRAM设备502的布局。布局602包括MRAM设备502的数据单元(例如，数据单元504)的布局604和参考单元512的布局606。
如图5中所示，因为参考单元512的MTJ单元具有和图4中所描述的MRAM设备502的数据单元相同的结构，所以参考单元512的布局606可以实质上类似于MRAM设备502的数据单元的布局604。三个导电路径608、610、612可以被添加到布局606以互连MTJ单元514-520。导电路径608可以对应于电连接530。导电路径610可以对应于电连接536。导电路径612可以对应于电连接534。布局上的相似性降低了MRAM设备502的制造复杂性，并且也使得参考单元512能更准确地仿效MRAM设备502的数据单元对信号(例如，电压信号或电流信号)的电响应。
图7解说了包括具有四个MTJ单元的参考单元(例如，图1的参考单元112，图5的参考单元512)以确定数据单元的逻辑状态的系统702。系统702可包括配置成确定数据单元的逻辑状态的感测放大器704。系统702还可包括数据列706，该数据列706包括参考单元708。参考单元708可包括四个MTJ单元(未示出)。系统702还可包括数据列710，该数据列710包括数据单元712。数据单元712可包括MTJ单元。在特定实施例中，参考单元708是参考单元112。在另一特定实施例中，参考单元708是参考单元512。在特定实施例中，数据列706和数据列710位于同一MRAM设备中。在另一特定实施例中，数据列706和数据列710位于不同MRAM设备(例如，MRAM的分别的条)中。
在读取操作期间，电压源可将一电压施加到数据列706并且将另一电压施加到数据列708。基于所施加的电压以及参考单元708和数据单元712的电阻，可以生成参考电压716并且可以生成数据电压720。参考电压716可对应于由参考单元708的读取电流生成的电压，并且数据电压720可以对应于由通过数据单元712的读取电流生成的电压。
参考电压716可以在数据列706的节点714处被测量。参考电压716可以作为第一输入被提供到感测放大器704。数据电压720可以在数据列710的节点718处被测量。数据电压720可以作为第二输入被提供到感测放大器704。感测放大器704可以将数据电压720与参考电压716进行比较以确定数据单元712的逻辑状态。
图8解说了包括具有四个MTJ单元的参考单元的MRAM设备处的操作方法802的特定实施例。方法802包括，在804，经由第一字线激活第一存储器阵列的参考单元。例如，参见图2，参考单元112可以经由参考字线202被激活以生成供感测放大器用于确定特定数据列中的MTJ的逻辑状态的参考电压。方法802还包括在806，将参考电流施加到参考单元以生成参考电压，其中参考电流通过参考单元的四个磁性隧道结(MTJ)单元。例如，参见图2，通过使参考电流I_Ref传递通过参考单元112，可以生成参考电压，并且参考电压可以由感测放大器使用。
在特定实施例中，方法802进一步包括在808，将数据电流施加到第二存储器阵列的数据单元以生成数据电压。例如，参见图2，数据电流可以被施加到第二存储器阵列的数据单元以生成数据电压。在另一特定实施例中，方法802进一步包括在810，将数据电压与参考电压作比较以确定数据单元的逻辑状态。例如，参见图2，参考电压和数据电压可以由感测放大器比较来确定第二存储器阵列的数据单元的逻辑状态。由此，方法802可以从与常规电阻平均方案实现相比具有降低的寄生失配并且可以使用较少的电流来执行写操作的参考单元提供参考电压。
图9是包括MRAM设备(例如，图1的MRAM设备102或图5的MRAM设备502)的通信设备902的特定实施例的示图，该MRAM设备包括具有四个MTJ单元的参考单元(例如，参考单元112、参考单元512、或参考单元708)。在一个实施例中，通信设备802或其组件包括图1的MRAM设备102或者图5的MRAM设备502。此外，图2-3和7-8或其某些部分中描述的操作/方法可以在通信设备902或其组件处或由通信设备902或其组件执行。
通信设备902可以包括耦合到存储器906的处理器904，诸如数字信号处理器(DSP)。存储器906可以是存储指令908的非瞬态有形计算机可读和/或处理器可读存储设备。指令908可由处理器904执行以执行一个或多个功能，诸如，参照图2-3和7-8所描述的操作/方法。存储器906可以使用MRAM设备(诸如图1的MRAM设备102或者图5的MRAM设备502)来实现。
存储器906还可包括参考单元910，诸如图1的参考单元112、图5的参考单元512、或者图7的参考单元708。参考单元910可以配置成提供要由感测放大器(未在图9中示出)使用的参考电压。
图9示出了通信设备902还可包括耦合到处理器904和显示设备914的显示控制器912。编码器/解码器(CODEC)916也可耦合至处理器904。扬声器918和话筒920可被耦合至CODEC 916。图9还指示无线控制器922可被耦合至处理器904，其中无线控制器922经由收发机926与天线924通信。无线控制器922、收发机926、以及天线924可表示使得通信设备902能进行无线通信的无线接口。通信设备902可包括众多无线接口，其中不同的无线网络被配置成支持不同的联网技术或者联网技术组合(例如，蓝牙低能耗、近场通信、WiFi、蜂窝等)。
在特定实施例中，处理器904、显示控制器912、存储器906、CODEC 916、无线控制器922和收发机926被包括在系统级封装或片上系统设备928中。在一具体实施例中，输入设备930和电源932被耦合至片上系统设备928。此外，在特定实施例中，如图9中所解说的，显示设备914、输入设备930、扬声器918、话筒920、天线924和电源932在片上系统设备928的外部。然而，显示设备914、输入设备930、扬声器918、话筒920、天线924、和电源932中的每一者可被耦合至片上系统设备928的一组件，诸如接口或控制器。
结合所描述的实施例，一种设备可包括用于存储数据的装置。例如，该用于存储数据的装置可包括图1的MRAM设备102、图5的MRAM设备502、配置成存储数据的一个或多个设备、或者其任何组合。该设备还可包括耦合到用于存储数据的装置的用于提供参考电压的装置，其中该用于提供参考电压的装置包括四个磁性隧道结(MTJ)单元。例如，用于提供参考电压的装置可以包括图1的参考单元112、图5的参考单元512、图7的参考单元708、配置成使用四个MTJ单元来提供参考电压的一个或多个设备，或者其任何组合。
上文公开的设备和功能性可被设计和配置在存储于计算机可读介质上的计算机文件(例如，RTL、GDSII、GERBER等)中。一些或全部此类文件可被提供给基于此类文件来制造设备的制造处理人员。结果得到的产品包括半导体晶片，其随后被切割为半导体管芯并被封装成半导体芯片。这些芯片随后被用在以上描述的设备中。图10描绘了电子设备制造过程1000的特定解说性实施例。
物理器件信息1002在制造过程1000处(诸如在研究计算机1006处)被接收。物理设备信息1002可包括表示半导体设备的至少一个物理性质的设计信息，该半导体设备诸如是图1的MRAM设备102、图5的MRAM设备502、图7的数据列706、图8的通信设备802、或其任何组合。例如，物理器件信息1002可包括经由耦合至研究计算机1006的用户接口1004输入的物理参数、材料特性、以及结构信息。研究计算机1006包括耦合至计算机可读介质(诸如存储器1010)的处理器1008，诸如一个或多个处理核。存储器1010可存储计算机可读指令，其可被执行以使处理器1008将物理器件信息1002转换成遵循某一文件格式并生成库文件1012。
在一特定实施例中，库文件1012包括至少一个包括经转换的设计信息的数据文件。例如，库文件1012可包括包含器件的被提供以与电子设计自动化(EDA)工具1020一起使用的半导体器件库，所述器件包括图1的MRAM设备102、图5的MRAM设备506、图7的数据列706、图9的通信设备902、或其任何组合。
库文件1012可在设计计算机1014处与EDA工具1020协同使用，设计计算机1014包括耦合至存储器1018的处理器1016，诸如一个或多个处理核。EDA工具1020可被存储为存储器1018处的处理器可执行指令，以使得设计计算机1014的用户能设计库文件1012的包括图1的MRAM设备102、图5的MRAM设备502、图7的数据列706、图9的通信设备902、或其任何组合的电路。例如，设计计算机1014的用户可经由耦合至设计计算机1014的用户接口1024来输入电路设计信息1022。电路设计信息1022可包括表示半导体设备的至少一个物理性质的设计信息，该半导体设备诸如是图1的MRAM设备102、图5的MRAM设备502、图7的数据列706、图9的通信设备902、或其任何组合。作为解说，电路设计性质可包括特定电路的标识以及与电路设计中其他元件的关系、定位信息、特征尺寸信息、互连信息、或表示半导体设备的物理性质的其他信息。
设计计算机1014可被配置成转换设计信息(包括电路设计信息1022)以遵循某一文件格式。作为解说，该文件格式化可包括以分层格式表示关于电路布局的平面几何形状、文本标记、及其他信息的数据库二进制文件格式，诸如图形数据系统(GDSII)文件格式。设计计算机1014可被配置成生成包括经转换的设计信息的数据文件，诸如包括描述图1的MRAM设备102、图5的MRAM设备502、图7的数据列706、图9的通信设备902、或其任何组合的信息以及其他电路或信息的GDSII文件1026。为了解说，该数据文件可包括与片上系统(SOC)相对应的信息，该SOC包括图1的MRAM设备102、图5的MRAM设备502、图7的数据列706、图8的通信设备802、或其任何组合，并且还包括在该SOC内的附加电子电路和组件。
GDSII文件1026可在制造过程1028处被接收以根据GDSII文件1026中的经转换信息来制造图1的MRAM设备102、图5的MRAM设备502、图7的数据列706、图9的通信设备902、或其任何组合。例如，设备制造过程可包括将GDSII文件1026提供给掩模制造商1030以创建一个或多个掩模，诸如用于与光刻处理联用的掩模，其被解说为代表性掩模1032。掩模1032可在制造过程期间被用于生成一个或多个晶片1034，晶片1034可被测试并被分成管芯，诸如代表性管芯1036。管芯1036包括包含设备的电路，该设备包括图1的MRAM设备102、图5的MRAM设备502、图7的数据列706、图9的通信设备902、或其任何组合。
管芯1036可被提供给封装过程1038，其中管芯1036被纳入到代表性封装1040中。例如，封装1040可包括单个管芯1036或多个管芯，诸如系统级封装(SiP)安排。封装1040可被配置成遵循一个或多个标准或规范，诸如电子器件工程联合委员会(JEDEC)标准。
关于封装1040的信息可诸如经由存储在计算机1046处的组件库被分发给各产品设计者。计算机1046可包括耦合至存储器1050的处理器1048，诸如一个或多个处理核。印刷电路板(PCB)工具可作为处理器可执行指令被存储在存储器1050处以处理经由用户接口944从计算机1046的用户接收的PCB设计信息1042。PCB设计信息1042可包括经封装半导体设备在电路板上的物理定位信息，其中与封装1040相对应的此经封装半导体设备包括图1的MRAM设备102、图5的MRAM设备502、图7的数据列706、图9的通信设备902、或其任何组合。
计算机1046可被配置成转换PCB设计信息1042以生成数据文件，诸如具有数据的GERBER文件1052，其包括经封装半导体设备在电路板上的物理定位信息、以及电连接(诸如迹线和通孔)的布局，其中经封装半导体设备对应于包括图1的MRAN设备102、图5的MRAM设备502、图7的数据列706、图9的通信设备902、或其任何组合的封装1040。在其他实施例中，由经变换的PCB设计信息生成的数据文件可具有GERBER格式以外的其他格式。
GERBER文件1052可在板组装过程1054处被接收并且被用于创建根据GERBER文件1052内存储的设计信息来制造的PCB，诸如代表性PCB 1056。例如，GERBER文件1052可被上传到一个或多个机器以执行PCB生产过程的各个步骤。PCB 1056可填充有电子组件(包括封装1040)以形成代表性印刷电路组装件(PCA)1058。
PCA 1058可在产品制造过程1060处被接收，并被集成到一个或多个电子设备中，诸如第一代表性电子设备10和第二代表性电子设备1064。作为解说而非限定性的示例，第一代表性电子设备1062、第二代表性电子设备1064、或这两者可选自包括以下各项的组：其中集成了图1的MRAM设备102、图5的MRAM设备502、图7的数据列706、图9的通信设备902、或其任何组合的机顶盒、音乐播放器、视频播放器、娱乐单元、导航设备、通信设备、个人数字助理(PDA)、固定位置数据单元、以及计算机。作为另一解说的非限定性示例，电子设备1062和1064中的一者或多者可以是远程单元(诸如移动电话)、手持式个人通信系统(PCS)单元、便携式数据单元(诸如个人数据助理)、启用全球定位系统(GPS)的设备、导航设备、固定位置数据单元(诸如仪表读数装备)、或者存储或检索数据或计算机指令的任何其他设备、或其任何组合。尽管图10解说了根据本公开的教导的远程单元，但本公开并不限于这些解说的单元。本公开的实施例可合适地用在包括具有存储器和片上电路系统的有源集成电路系统的任何设备中。
如解说性过程1000中所描述的，包括图1的MRAM设备102、图5的MRAM设备502、图7的数据列706、图9的通信设备902、或其任何组合的设备可以被制造、处理且纳入到电子设备中。关于图1-9所公开的实施例的一个或多个方面可被包括在各个处理阶段，诸如被包括在库文件1012、GDSII文件1026、以及GERBER文件1052内，以及被存储在研究计算机1006的存储器1010、设计计算机1014的存储器1018、计算机1046的存储器1050、在各个阶段(诸如在板组装过程1054处)使用的一个或多个其他计算机或处理器(未示出)的存储器处，并且还被纳入到一个或多个其他物理实施例中，诸如掩模1032、管芯1036、封装1040、PCA 1058、其他产品(诸如原型电路或设备(未示出))、或其任何组合。尽管描绘了从物理器件设计到最终产品的各个代表性生产阶段，然而在其他实施例中可使用较少的阶段或可包括附加阶段。类似地，过程1000可由单个实体或由执行过程1000的各个阶段的一个或多个实体来执行。
所公开的实施例中的一个或多个实施例可在一种系统或装置中实现，该系统或装置包括便携式音乐播放器、个人数字助理(PDA)、移动位置数据单元、移动电话、蜂窝电话、计算机、平板设备、便携式数字视频播放器、或者便携式计算机。另外，该系统或装置可包括通信设备、位置固定的数据单元、机顶盒、娱乐单元、导航设备、监视器、计算机监视器、电视机、调谐器、无线电、卫星无线电、音乐播放器、数字音乐播放器、视频播放器、数字视频播放器、数字视频盘(DVD)播放器、台式计算机、存储或检索数据或计算机指令的任何其他设备、或其组合。作为另一解说性的非限定性示例，该系统或装置可以包括远程单元，诸如启用全球定位系统(GPS)的设备、导航设备、固定位置数据单元(诸如仪表读数装备)、或者任何其他电子设备。尽管图1-10中的一个或多个图解说了根据本公开的教导的各系统、装置、和/或方法，但本公开不限于这些解说的系统、装置、和/或方法。本公开的各实施例可在包括电路系统的任何设备中被采用。
应当理解，本文中使用诸如“第一”、“第二”等指定对元素的任何引述一般不限定这些元素数量或次序。确切而言，这些指定可在本文中用作区别两个或更多个元素或者元素实例的便捷方法。因此，对第一元素和第二元素的引述并不意味着仅可采用两个元素或者第一元素必须以某种方式位于第二元素之前。同样，除非另外声明，否则一组元素可包括一个或多个元素。
如本文所使用的，术语“确定”涵盖各种各样的动作。例如，“确定”可包括演算、计算、处理、推导、研究、查找(例如，在表、数据库或其他数据结构中查找)、探知及诸如此类。而且，“确定”可包括接收(例如，接收信息)、访问(例如，访问存储器中的数据)及诸如此类。而且，“确定”还可包括解析、选择、选取、确立及类似动作。
如本文所使用的，引述一列项目中的“至少一个”的短语是指这些项目的任何组合，包括单个成员。作为示例，“a、b或c中的至少一者”旨在涵盖：a、b、c、a-b、a-c、b-c、以及a-b-c。
各种解说性组件、框、配置、模块、电路、和步骤可以已经在上文以其功能性的形式作了一般化描述。此类功能性是被实现为硬件还是处理器可执行指令取决于具体应用和加诸于整体系统的设计约束。另外，上述方法的各种操作(例如，图2-3中解说的任何操作)可由能够执行这些操作的任何合适的装置来执行，诸如各种硬件和/或处理器可执行软件组件、电路、和/或模块。技术人员可针对每种特定应用以不同方式来实现所描述的功能性，但此类实现决策不应被解读为致使脱离本发明的范围。
本领域技术人员将进一步理解，结合本公开描述的各种解说性逻辑块、配置、模块、电路以及算法步骤可用设计成执行本文中描述的功能的通用处理器、数字信号处理器(DSP)、专用集成电路(ASIC)、现场可编程门阵列(FPGA)、可编程逻辑器件(PLD)、分立的门或晶体管逻辑、分立的硬件组件(例如，电子硬件)、由处理器执行的计算机软件、或其任何组合来实现或执行。通用处理器可以是微处理器，但在替换方案中，该处理器可以是任何市售的处理器、控制器、微控制器或状态机。处理器还可以被实现为计算设备的组合，例如DSP与微处理器的组合、多个微处理器、与DSP核心协同的一个或多个微处理器、或任何其它此类配置。
在一个或多个方面中，所描述的功能可在硬件、软件、固件或其任何组合中实现。如果在软件中实现，则各功能可以作为一条或更多条计算机可执行指令或代码存储在计算机可读介质上。计算机可读介质包括计算机可读存储介质和通信介质，包括促成计算机程序数据从一地到另一地的转移的任何介质。存储介质可以是能被计算机访问的任何可用介质。作为示例而非限定，此类计算机可读存储介质可包括随机存取存储器(RAM)、只读存储器(ROM)、可编程只读存储器(PROM)、可擦除PROM(EPROM)、电可擦除PROM(EEPROM)、寄存器、硬盘、可移动盘、紧致盘只读存储器(CD-ROM)、其它光盘存储、磁盘存储、磁存储设备、或可被用来存储指令或数据形式的程序代码且能被计算机访问的任何其它介质。在替换方案中，计算机可读介质(例如，存储介质)可被整合到处理器。处理器和存储介质可驻留在专用集成电路(ASIC)中。ASIC可驻留在计算设备或用户终端中。在替换方案中，处理器和存储介质可作为分立组件驻留在计算设备或用户终端中。
任何连接也被正当地称为计算机可读介质。例如，如果软件是使用同轴电缆、光纤电缆、双绞线、数字订户线(DSL)、或诸如红外、无线电、以及微波之类的无线技术从web网站、服务器、或其它远程源传送而来，则该同轴电缆、光纤电缆、双绞线、DSL、或诸如红外、无线电、以及微波之类的无线技术就被包括在介质的定义之中。如本文中所使用的，盘(disk)和碟(disc)包括压缩碟(CD)、激光碟、光碟、数字多用碟(DVD)和软盘，其中盘往往以磁的方式再现数据，而碟用激光以光学方式再现数据。因此，在一些方面，计算机可读介质可包括非暂态计算机可读介质(例如，有形介质)。上述的组合应当也被包括在计算机可读介质的范围内。
本文所公开的方法包括一个或多个步骤或动作。这些方法步骤和/或动作可以彼此互换而不会脱离权利要求的范围。换言之，除非指定了步骤或动作的特定次序，否则具体步骤和/或动作的次序和/或使用可以改动而不会脱离本公开的范围。
某些方面可包括用于执行本文中给出的操作的计算机程序产品。例如，计算机程序产品可包括其上存储(和/或编码)有指令的计算机可读存储介质，这些指令能由一个或多个处理器执行以执行本文中所描述的操作。该计算机程序产品可包括包装材料。
此外，应当领会，用于执行本文中所描述的方法和技术的模块和/或其它恰适装置能由用户终端和/或基站在适用的场合下载和/或以其他方式获得。替换地，本文描述的各种方法可经由存储装置(例如，RAM、ROM、或者物理存储介质，诸如紧致盘(CD))来提供。此外，能利用适于提供本文中所描述的方法和技术的任何其他合适的技术。应理解，本公开的范围并不被限定于以上所解说的精确配置和组件。
提供前面对所公开的实施例的描述是为了使本领域技术人员皆能制作或使用所公开的实施例。尽管上述内容针对本公开的各方面，然而可设计出本公开的其他方面而不会脱离其基本范围，且范围是由所附权利要求来确定的。可在本文描述的实施例的布局、操作及细节上作出各种改动、更换和变型而不会脱离本公开或权利要求的范围。因此，本公开并非旨在被限定于本文中的实施例，而是应被授予与如由所附权利要求及其等效技术方案定义的原理和新颖性特征一致的最广的可能范围。

Claims (40)

1.一种用于电子设备的装置，包括：
数据单元组，其包括多个数据单元列；
经由第一源线耦合到所述多个数据单元列中的第一数据单元列并且经由第四源线耦合到所述多个数据单元列中的第四数据单元列的第一源线驱动器；
经由第二源线耦合到所述多个数据单元列中的第二数据单元列并且经由第三源线耦合到所述多个数据单元列中的第三数据单元列的第二源线驱动器；以及
耦合到所述数据单元组的参考单元，其中所述参考单元包括四个磁性隧道结(MTJ)单元。
2.如权利要求1所述的装置，其特征在于，所述四个MTJ单元中的每个MTJ单元包括耦合到单个晶体管的MTJ元件。
3.如权利要求1所述的装置，其特征在于，所述数据单元组进一步包括耦合到位线的多个数据单元，并且其中仅有一个所述位线被耦合到所述参考单元。
4.如权利要求1所述的装置，其特征在于，所述四个MTJ单元中的每个MTJ单元与所述多个数据单元列中的特异列对齐。
5.如权利要求3所述的装置，其特征在于，第一位线被耦合到所述参考单元，其中所述四个MTJ单元中的第一MTJ单元被耦合到所述第一位线，其中所述四个MTJ单元中的第二MTJ单元经由第一连接被耦合到所述第一MTJ单元，其中所述四个MTJ单元中的第三MTJ单元经由第二连接被耦合到第二MTJ单元，并且其中所述四个MTJ单元中的第四MTJ单元经由第三连接被耦合到所述第一MTJ单元并且经由第四连接被耦合到所述第三MTJ单元。
6.如权利要求1所述的装置，其特征在于，所述数据单元组的MTJ具有与所述参考单元的MTJ相同的结构。
7.如权利要求6所述的装置，其特征在于，所述数据单元组和所述参考单元是使用各自包括耦合到单个晶体管的单个MTJ元件的MTJ单元来实现的。
8.如权利要求6所述的装置，其特征在于，所述数据单元组和所述参考单元是使用各自包括耦合到两个晶体管的单个MTJ元件的MTJ单元来实现的。
9.如权利要求1所述的装置，其特征在于，所述参考单元被配置成根据电阻平均参考方案来提供电阻值。
10.如权利要求1所述的装置，其特征在于，进一步包括：
耦合到所述数据单元组的位线选择器；以及
耦合到所述参考单元的源线选择器，其中所述源线选择器位于比所述位线选择器更靠近所述参考单元处。
11.如权利要求1所述的装置，其特征在于，进一步包括其中集成了所述参考单元的设备，所述设备选自以下一者：机顶盒、音乐播放器、视频播放器、娱乐单元、导航设备、通信设备、个人数字助理(PDA)、固定位置数据单元、或者计算机。
12.如权利要求1所述的装置，其特征在于：
第一MTJ单元的第一MTJ元件被串联连接在第一节点与第一晶体管之间；
第二MTJ单元的第二MTJ元件被串联连接在所述第一晶体管与连接到第二节点的第二晶体管之间；
第三MTJ单元的第三MTJ元件被串联连接在所述第一节点与第三晶体管之间；并且
第四MTJ单元的第四MTJ元件被串联连接在所述第三晶体管与连接到第三节点的第四晶体管之间。
13.如权利要求12所述的装置，其特征在于，第五晶体管与所述第一晶体管并联连接，第六晶体管与所述第二晶体管并联连接，第七晶体管与所述第三晶体管并联连接，并且第八晶体管与所述第四晶体管并联连接。
14.如权利要求12所述的装置，其特征在于，所述第二节点连接到所述第三节点。
15.如权利要求12所述的装置，其特征在于，所述数据单元组进一步包括耦合到位线的多个数据单元，其中仅有一条所述位线被耦合到所述参考单元，并且其中第一位线经由所述第一节点被耦合到所述参考单元。
16.一种用于电子设备的方法，包括：
经由第一字线激活包括多个数据单元列的第一存储器阵列的参考单元：其中
所述多个数据单元列中的第一数据单元列经由第一源线被耦合到第一源线驱动器，
所述多个数据单元列中的第二数据单元列经由第二源线被耦合到第二源线驱动器，
所述多个数据单元列中的第三数据单元列经由第三源线被耦合到所述第二源线驱动器，并且
所述多个数据单元列中的第四数据单元列经由第四源线被耦合到所述第一源线驱动器；以及
将参考电流施加到所述参考单元以生成参考电压，其中所述参考电流通过所述参考单元的四个磁性隧道结(MTJ)单元。
17.如权利要求16所述的方法，其特征在于，进一步包括：
将数据电流施加到第二存储器阵列的数据单元以生成数据电压；以及
将所述数据电压与所述参考电压作比较以确定所述数据单元的逻辑状态。
18.如权利要求16所述的方法，其特征在于，所述四个MTJ单元中的每个MTJ单元包括耦合到单个晶体管的MTJ元件。
19.如权利要求16所述的方法，其特征在于，所述第一存储器阵列进一步包括耦合到所述多个数据单元列的位线，以及其中仅有一个相应的位线被耦合到所述参考单元。
20.如权利要求16所述的方法，其特征在于，所述四个MTJ单元中的每个MTJ单元与所述多个数据单元列中的特异列对齐。
21.如权利要求19所述的方法，其特征在于，第一位线被耦合到所述参考单元，其中所述四个MTJ单元中的第一MTJ单元被耦合到所述第一位线，其中所述四个MTJ单元中的第二MTJ单元经由第一连接被耦合到所述第一MTJ单元，其中所述四个MTJ单元中的第三MTJ单元经由第二连接被耦合到第二MTJ单元，并且其中所述四个MTJ单元中的第四MTJ单元经由第三连接被耦合到所述第一MTJ单元并且经由第四连接被耦合到所述第三MTJ单元。
22.如权利要求16所述的方法，其特征在于，所述参考单元被耦合到所述第一存储器阵列的数据单元组，并且其中所述数据单元组的MTJ具有与所述参考单元的MTJ相同的结构。
23.如权利要求22所述的方法，其特征在于，所述数据单元组和所述参考单元是使用各自包括耦合到单个晶体管的单个MTJ元件的MTJ单元来实现的。
24.如权利要求22所述的方法，其特征在于，所述数据单元组和所述参考单元是使用各自包括耦合到两个晶体管的单个MTJ元件的MTJ单元来实现的。
25.如权利要求16所述的方法，其特征在于，所述参考单元被配置成根据电阻平均参考方案来提供电阻值。
26.如权利要求25所述的方法，其特征在于，根据所述电阻平均参考方案提供所述电阻值包括将所述电阻值生成为对应于第一逻辑状态的第一电阻值和对应于第二逻辑状态的第二电阻值的平均。
27.如权利要求16所述的方法，其特征在于，所述第一存储器阵列包括位线选择器和源线选择器，并且其中所述源线选择器位于比所述位线选择器更靠近所述参考单元处。
28.如权利要求16所述的方法，其特征在于，进一步包括：
将第二电压经由所述第一源线驱动器施加到所述参考单元以编程所述参考单元的第一磁性隧道结(MTJ)单元和所述参考单元的第四MTJ单元；以及
将第三电压经由所述第二源线驱动器施加到所述参考单元以编程所述参考单元的第二MTJ单元和所述参考单元的第三MTJ单元。
29.如权利要求28所述的方法，其特征在于，所述第一MTJ单元和所述第四MTJ单元被编程以存储第一逻辑状态，并且其中所述第二MTJ单元和所述第三MTJ单元被编程以存储第二逻辑状态。
30.如权利要求29所述的方法，其特征在于，所述第一逻辑状态不同于所述第二逻辑状态。
31.如权利要求16所述的方法，其特征在于，经由所述第一字线激活所述第一存储器阵列的所述参考单元是由集成到电子设备中的处理器来执行的。
32.一种用于电子设备的装备，包括：
多个用于存储数据的装置，其中所述多个用于存储数据的装置中的第一用于存储数据的装置经由第一源线被耦合到第一源线驱动器，所述多个用于存储数据的装置中的第二用于存储数据的装置经由第二源线被耦合到第二源线驱动器，所述多个用于存储数据的装置中的第三用于存储数据的装置经由第三源线被耦合到所述第二源线驱动器，并且所述多个用于存储数据的装置中的第四用于存储数据的装置经由第四源线被耦合到所述第一源线驱动器；以及
耦合到所述用于存储数据的装置的用于提供参考电压的装置，其中所述用于提供参考电压的装置包括四个磁性隧道结(MTJ)单元。
33.如权利要求32所述的装备，其特征在于，进一步包括其中集成了所述用于提供参考电压的装置的设备，所述设备选自以下中的一者：机顶盒、音乐播放器、视频播放器、娱乐单元、导航设备、通信设备、个人数字助理(PDA)、固定位置数据单元、或者计算机。
34.一种存储指令的非瞬态计算机可读存储设备，所述指令能由处理器执行以执行操作，所述操作包括：
经由第一字线激活包括多个数据单元列的第一存储器阵列的参考单元；其中：
所述多个数据单元列中的第一数据单元列经由第一源线被耦合到第一源线驱动器，
所述多个数据单元列中的第二数据单元列经由第二源线被耦合到第二源线驱动器，
所述多个数据单元列中的第三数据单元列经由第三源线被耦合到所述第二源线驱动器，并且
所述多个数据单元列中的第四数据单元列经由第四源线被耦合到所述第一源线驱动器；以及
将参考电流施加到所述参考单元以生成参考电压，其中所述参考电流通过所述参考单元的四个磁性隧道结(MTJ)单元。
35.如权利要求34所述的非瞬态计算机可读存储设备，其特征在于，所述指令能由集成到设备中的处理器执行，所述设备选自以下各项中的一者：机顶盒、音乐播放器、视频播放器、娱乐单元、导航设备、通信设备、个人数字助理(PDA)、固定位置数据单元、或者计算机。
36.一种用于电子设备的装置，包括：
处理器；
与所述处理器处于通信的存储器；以及
存储在所述存储器中的计算机可执行代码，其在由所述处理器执行时，使所述处理器实现以下步骤：
用于经由第一字线激活包括多个数据单元列的第一存储器阵列的参考单元的第一步骤，其中：
所述多个数据单元列中的第一数据单元列经由第一源线被耦合到第一源线驱动器，
所述多个数据单元列中的第二数据单元列经由第二源线被耦合到第二源线驱动器，
所述多个数据单元列中的第三数据单元列经由第三源线被耦合到所述第二源线驱动器，并且
所述多个数据单元列中的第四数据单元列经由第四源线被耦合到所述第一源线驱动器；以及
用于将参考电流施加到所述参考单元以生成参考电压的第二步骤，其中所述参考电流通过所述参考单元的四个磁性隧道结(MTJ)单元。
37.如权利要求36所述的装置，其特征在于，所述第一步骤和所述第二步骤是由集成到电子设备中的处理器执行的。
38.一种用于电子设备的方法，包括：
在计算设备处，接收设计信息，所述设计信息包括经封装半导体器件在电路板上的物理定位信息，所述经封装半导体器件包括：
包括多个数据单元列的数据单元组；
经由第一源线耦合到所述多个数据单元列中的第一数据单元列并且经由第四源线耦合到所述多个数据单元列中的第四数据单元列的第一源线驱动器；
经由第二源线耦合到所述多个数据单元列中的第二数据单元列并且经由第三源线耦合到所述多个数据单元列中的第三数据单元列的第二源线驱动器；以及
耦合到所述数据单元组的参考单元，其中所述参考单元包括四个磁性隧道结(MTJ)单元；以及
在所述计算设备处，转换所述设计信息以生成数据文件。
39.如权利要求38所述的方法，其特征在于，所述数据文件具有GERBER格式。
40.如权利要求38所述的方法，其特征在于，所述数据文件包括GDSII格式。
CN201480042759.4A 2013-07-30 2014-07-17 用以提供包括四个磁性隧道结元件的参考单元的系统和方法 Active CN105659327B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US13/953,771 US9281039B2 (en) 2013-07-30 2013-07-30 System and method to provide a reference cell using magnetic tunnel junction cells
US13/953,771 2013-07-30
PCT/US2014/047040 WO2015017134A1 (en) 2013-07-30 2014-07-17 System and method to provide a reference cell comprising four magnetic tunnel junction elements

Publications (2)

Publication Number Publication Date
CN105659327A CN105659327A (zh) 2016-06-08
CN105659327B true CN105659327B (zh) 2019-05-31

Family

ID=51293169

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201480042759.4A Active CN105659327B (zh) 2013-07-30 2014-07-17 用以提供包括四个磁性隧道结元件的参考单元的系统和方法

Country Status (4)

Country Link
US (1) US9281039B2 (zh)
EP (1) EP3028280A1 (zh)
CN (1) CN105659327B (zh)
WO (1) WO2015017134A1 (zh)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2016143169A1 (en) * 2015-03-09 2016-09-15 Kabushiki Kaisha Toshiba Semiconductor storage device
DE102016110049A1 (de) * 2016-05-31 2017-11-30 Infineon Technologies Ag Ermitteln eines Zustands einer Speicherzelle
KR102638584B1 (ko) 2016-09-06 2024-02-22 삼성전자주식회사 반도체 메모리 장치
CN108257635B (zh) * 2016-12-28 2020-11-10 上海磁宇信息科技有限公司 一种磁性随机存储器及其读取方法
US10431278B2 (en) * 2017-08-14 2019-10-01 Qualcomm Incorporated Dynamically controlling voltage for access operations to magneto-resistive random access memory (MRAM) bit cells to account for ambient temperature
US20190180173A1 (en) 2017-12-11 2019-06-13 Gyrfalcon Technology Inc. Method and apparatus for using reference resistor in one-time programmable memory of an artificial intelligence integrated circuit
CN110097904B (zh) * 2018-01-30 2022-02-22 上海磁宇信息科技有限公司 使用打磨参考单元的mram电路及其读写方法
CN110097903B (zh) * 2018-01-30 2021-11-23 上海磁宇信息科技有限公司 使用字内参考单元的mram芯片及其读写方法
CN110111821A (zh) * 2018-02-01 2019-08-09 上海磁宇信息科技有限公司 一种使用分布式参考单元的磁性随机存储器
US11081155B2 (en) 2018-06-18 2021-08-03 Taiwan Semiconductor Manufacturing Company, Ltd. MRAM reference current
US11475933B2 (en) 2019-08-21 2022-10-18 Samsung Electronics Co., Ltd Variation mitigation scheme for semi-digital mac array with a 2T-2 resistive memory element bitcell

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6697294B1 (en) * 2001-02-23 2004-02-24 Western Digital (Fremont), Inc. Designs of reference cells for magnetic tunnel junction (MTJ) MRAM
CN102782766A (zh) * 2010-02-09 2012-11-14 高通股份有限公司 用以选择参考单元的系统和方法

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1999015638A1 (en) 1997-09-23 1999-04-01 Ib2, L.L.C. Rapid thermal cycle processing methods and apparatus
US6445612B1 (en) 2001-08-27 2002-09-03 Motorola, Inc. MRAM with midpoint generator reference and method for readout
US6946882B2 (en) 2002-12-20 2005-09-20 Infineon Technologies Ag Current sense amplifier
US7606055B2 (en) 2006-05-18 2009-10-20 Micron Technology, Inc. Memory architecture and cell design employing two access transistors
JP5044432B2 (ja) * 2008-02-07 2012-10-10 株式会社東芝 抵抗変化メモリ
KR20100094167A (ko) 2009-02-18 2010-08-26 삼성전자주식회사 메모리 장치 및 이를 포함하는 모바일 장치
US8154903B2 (en) 2009-06-17 2012-04-10 Qualcomm Incorporated Split path sensing circuit
US8274819B2 (en) 2010-02-04 2012-09-25 Magic Technologies Read disturb free SMT MRAM reference cell circuit
US8446753B2 (en) 2010-03-25 2013-05-21 Qualcomm Incorporated Reference cell write operations at a memory
US8242962B2 (en) 2010-05-18 2012-08-14 Auden Techno Corp. Supper-broadband antenna structure
US8587994B2 (en) 2010-09-08 2013-11-19 Qualcomm Incorporated System and method for shared sensing MRAM
US8665638B2 (en) * 2011-07-11 2014-03-04 Qualcomm Incorporated MRAM sensing with magnetically annealed reference cell

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6697294B1 (en) * 2001-02-23 2004-02-24 Western Digital (Fremont), Inc. Designs of reference cells for magnetic tunnel junction (MTJ) MRAM
CN102782766A (zh) * 2010-02-09 2012-11-14 高通股份有限公司 用以选择参考单元的系统和方法

Also Published As

Publication number Publication date
US20150036409A1 (en) 2015-02-05
US9281039B2 (en) 2016-03-08
CN105659327A (zh) 2016-06-08
WO2015017134A1 (en) 2015-02-05
EP3028280A1 (en) 2016-06-08

Similar Documents

Publication Publication Date Title
CN105659327B (zh) 用以提供包括四个磁性隧道结元件的参考单元的系统和方法
CN102822897B (zh) 多指令流存储器系统
CN105264607B (zh) 使用参考单元和共同感测路径来读取存储器单元
CN105518788B (zh) 用于提供参考单元的系统和方法
JP5383910B2 (ja) 分割経路検知回路
CN105593940B (zh) 用于修整电阻式存储器中的参考电平的系统、装置和方法
CN102812517B (zh) 包含电阻性存储器元件的多端口非易失性存储器
CN102714053B (zh) 控制施加到磁性隧道结的电流的方向的系统和方法
US8381144B2 (en) System and method of test mode gate operation
CN105393308A (zh) 使用在锁存器中存储的测试码的感测放大器偏移电压减小
EP2845197B1 (en) A tunable reference circuit comprising magnetic tunnel junction elements for a semiconductor memory circuit
US9666274B2 (en) System and method for MRAM having controlled averagable and isolatable voltage reference
CN106463165A (zh) 双写字线sram单元
KR20160105544A (ko) 감지 회로
KR20130018327A (ko) 로컬 전류 싱크를 갖는 메모리 디바이스

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant