CN104986728A - 一种大面积纳米阵列的制备方法 - Google Patents

一种大面积纳米阵列的制备方法 Download PDF

Info

Publication number
CN104986728A
CN104986728A CN201510274630.2A CN201510274630A CN104986728A CN 104986728 A CN104986728 A CN 104986728A CN 201510274630 A CN201510274630 A CN 201510274630A CN 104986728 A CN104986728 A CN 104986728A
Authority
CN
China
Prior art keywords
array
nano
preparation
substrate
ion beam
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201510274630.2A
Other languages
English (en)
Other versions
CN104986728B (zh
Inventor
欧欣
贾棋
斯蒂芬·福斯柯
王曦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Institute of Microsystem and Information Technology of CAS
Helmholtz Zentrum Dresden Rossendorf eV
Original Assignee
Shanghai Institute of Microsystem and Information Technology of CAS
Helmholtz Zentrum Dresden Rossendorf eV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Institute of Microsystem and Information Technology of CAS, Helmholtz Zentrum Dresden Rossendorf eV filed Critical Shanghai Institute of Microsystem and Information Technology of CAS
Publication of CN104986728A publication Critical patent/CN104986728A/zh
Application granted granted Critical
Publication of CN104986728B publication Critical patent/CN104986728B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • BPERFORMING OPERATIONS; TRANSPORTING
    • B81MICROSTRUCTURAL TECHNOLOGY
    • B81CPROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00015Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
    • B81C1/00023Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems without movable or flexible elements
    • B81C1/00031Regular or irregular arrays of nanoscale structures, e.g. etch mask layer
    • GPHYSICS
    • G02OPTICS
    • G02BOPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B5/00Optical elements other than lenses
    • G02B5/18Diffraction gratings
    • G02B5/1847Manufacturing methods
    • G02B5/1857Manufacturing methods using exposure or etching means, e.g. holography, photolithography, exposure to electron or ion beams
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26Bombardment with radiation
    • H01L21/263Bombardment with radiation with high-energy radiation
    • H01L21/2633Bombardment with radiation with high-energy radiation for etching, e.g. sputteretching
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B81MICROSTRUCTURAL TECHNOLOGY
    • B81CPROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2201/00Manufacture or treatment of microstructural devices or systems
    • B81C2201/01Manufacture or treatment of microstructural devices or systems in or on a substrate
    • B81C2201/0198Manufacture or treatment of microstructural devices or systems in or on a substrate for making a masking layer

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical & Material Sciences (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Toxicology (AREA)
  • Nanotechnology (AREA)
  • Analytical Chemistry (AREA)
  • Health & Medical Sciences (AREA)
  • Optics & Photonics (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Diffracting Gratings Or Hologram Optical Elements (AREA)
  • Recrystallisation Techniques (AREA)
  • Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)
  • Physical Vapour Deposition (AREA)

Abstract

本发明提供一种大面积纳米阵列的制备方法,包括步骤:首先,提供一衬底,采用低能离子束辐射所述衬底的表面,形成锯齿状纳米结构周期阵列;然后,采用沉积工艺在所述锯齿状纳米结构周期阵列的一侧沉积材料层,形成纳米结构阵列。本发明制备纳米阵列只需要两步,使传统制备纳米阵列的工艺大大简化。采用本发明的制备方法,可以快捷地得到有序纳米阵列,而不是散乱的纳米线或纳米管等,有利于进一步实现纳米器件的制备。此外,该方法可以在整片衬底上都产生纳米阵列结构,从而实现大面积的纳米阵列结构的制备,降低成本。

Description

一种大面积纳米阵列的制备方法
技术领域
本发明涉及纳米材料制备技术领域,特别是涉及一种大面积纳米阵列的制备方法。
背景技术
纳米材料是指在三维空间中至少有一维处于纳米尺度范围(1-100nm)或者由它们作为基本单元构成的材料。由于纳米材料的尺寸非常微小,因而呈现出块体材料所不具备的基本效应:如小尺寸效应、表面效应、量子尺寸效应和宏观量子隧道效应等。其中,纳米结构阵列特别是纳米线阵列就是纳米材料中的一个典型的代表,其在催化行业、医学行业、生物分析、电子工业、传感器等领域都有着重要的应用。因而,如何制备大面积的纳米结构阵列引起了人们的关注。
最近,很多纳米线体系并没有得到商业应用,这是因为其制备成本过高,纳米线合成的尺度大小的可控性也比较差。通常现在纳米线阵列的合成方法有两种,一种是以电化学方法为代表从下向上生长,另一种是利用电子束光刻对材料层进行刻蚀。这些合成系统都很复杂,导致成本过高。
因而,发展一种简单而且可以大面积制备纳米线阵列的方法就显得尤为重要。
发明内容
鉴于以上所述现有技术的缺点,本发明的目的在于提供一种大面积纳米阵列的制备方法,用于解决现有技术中纳米体系材料制备成本过高、制备工艺复杂且纳米尺寸可控性差的问题。
为实现上述目的及其他相关目的,本发明提供一种大面积纳米阵列的制备方法,所述制备方法至少包括:
提供一衬底,采用低能离子束辐射所述衬底的表面,形成锯齿状纳米结构周期阵列;
采用沉积工艺在所述锯齿状纳米结构周期阵列的一侧沉积材料层,形成纳米结构阵列。
作为本发明大面积纳米阵列的制备方法的一种优化的方案,所述衬底为由至少两种化学元素所组成的单晶材料。
作为本发明大面积纳米阵列的制备方法的一种优化的方案,采用低能离子束正向辐照所述衬底表面,所述衬底的整个待构造表面受到相同条件的离子束辐照。
作为本发明大面积纳米阵列的制备方法的一种优化的方案,所述离子束产生的离子动能到50eV到100keV之间。
作为本发明大面积纳米阵列的制备方法的一种优化的方案,纳米制备离子辐照过程中,所述衬底是由一个接触式加热器和/或由离子束流产生的自加热效应来进行加热。
作为本发明大面积纳米阵列的制备方法的一种优化的方案,所述衬底在离子束辐照过程中的加热温度至少要达到材料的再结晶温度。
作为本发明大面积纳米阵列的制备方法的一种优化的方案,所述衬底在离子辐照过程中的加热温度最高为到材料表面台阶的Ehrlich-Schwoebel势垒失效温度。
作为本发明大面积纳米阵列的制备方法的一种优化的方案,所述沉积工艺为分子束外延或者化学气相沉积工艺,沉积的角度范围为0~90°,沉积的材料层为金属、半导体或者氧化物。
作为本发明大面积纳米阵列的制备方法的一种优化的方案,所述材料层的宽度最大不超过锯齿状纳米结构周期阵列的待沉积侧壁的宽度。
作为本发明大面积纳米阵列的制备方法的一种优化的方案,所述纳米阵列为纳米线、纳米管或者纳米颗粒阵列。
如上所述,本发明的大面积纳米阵列的制备方法,包括步骤:首先,提供一衬底,采用低能离子束辐射所述衬底的表面,形成锯齿状纳米结构周期阵列;然后,采用沉积工艺在所述锯齿状纳米结构周期阵列的一侧沉积材料层,形成纳米阵列。本发明制备纳米阵列只需要两步,使传统制备纳米阵列的工艺大大简化。采用本发明的制备方法,可以快捷地得到有序纳米阵列,而不是散乱的纳米线或纳米管等,有利于进一步实现纳米器件的制备。此外,该方法可以在整片衬底上都产生纳米阵列结构,从而实现大面积的纳米阵列结构的制备,降低成本。
附图说明
图1是本发明大面积纳米阵列的制备方法流程图。
图2是本发明大面积纳米阵列的制备方法中低能离子辐照衬底表面的结构示意图。
图3是本发明大面积纳米阵列的制备方法中采用掠入射工艺形成的纳米阵列结构示意图。
图4是本发明大面积纳米阵列的制备方法中低能离子辐照GaAs衬底表面形成高度规则锯齿状纳米结构周期阵列的SEM照片。
图5是本发明大面积纳米阵列的制备方法中低能离子辐照GaAs衬底表面形成高度规则锯齿状纳米结构周期阵列的TEM截面照片。
图6是图5中单个锯齿状结构的TEM放大照片。
图7是本发明制备形成的金纳米线阵列的SEM照片。
图8为本发明制备形成的金纳米线阵列的TEM截面照片。
元件标号说明
S1~S2     步骤
1          衬底
2          纳米结构阵列、材料层
3          离子束
4          锯齿状纳米结构周期阵列
具体实施方式
以下通过特定的具体实例说明本发明的实施方式,本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用,本说明书中的各项细节也可以基于不同观点与应用,在没有背离本发明的精神下进行各种修饰或改变。
请参阅附图。需要说明的是,本实施例中所提供的图示仅以示意方式说明本发明的基本构想,遂图式中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制,其实际实施时各组件的型态、数量及比例可为一种随意的改变,且其组件布局型态也可能更为复杂。
实施例一
本发明提供一种大面积纳米阵列的制备方法,如图1所示,所述制备方法至少包括如下步骤:
首先执行步骤S1,请参阅附图2,提供一衬底1,采用低能离子束3辐射所述衬底1的表面,形成锯齿状纳米结构周期阵列4。
所述衬底1为由至少两种化学元素组成的单晶材料,即由两种或更多化学成份组成的化学计量比的材料。根据一个实施方案,纳米制备的材料为化合物半导体材料,特别是III-V族化合物半导体材料如GaAs、InAs、GaSb。同时,纳米制备的材料也可以是II-VI族半导体材料,例如,ZnSe、CdTe 、HgS 或者是由化学周期表中两种四族元素组成的化合物,例如,SiC 或SiGe。另外,进行纳米制备的衬底材料也可以是金属间化合物(如GaPd,FeAl,MgSi2)及氧化物(例如,TiO2,ZnO)。
本发明采用低能离子束辐照衬底1表面,所述离子束3可以正向垂直辐照测你的表面,也可以采用其他可调的入射角度。本实施例中,所述离子束3正向辐照衬底表面。
需要一个能产生能量范围在10~100000eV均匀离子束3的离子源。特别是使用气体离子源,包括He+,Ne+,Ar+,Kr+,Xe+惰性气体,或其他气体源,如N+,O+等气体离子。离子溅射需要真空条件,例如,在一个真空的腔体中完成,其压强在10-3mbar以下,离子能量在50eV~10keV之间。离子束的束流密度和离子流量密度在0~1017cm-2s-1之间,优选在1014cm-2s-1到1017cm-2s-1之间。离子剂量在1016cm-2and 1020cm-2之间。离子辐照时间取决于具体的工艺条件,一般在10分钟到200分钟之间。
为了使衬底1表面受到相同条件的辐照,离子束3可以采用大截面宽束,离子束3辐照时,其尺寸覆盖整个需要制备锯齿状纳米结构周期阵列4的面积,这样通过一步辐照就可以形成大面积的锯齿状纳米图形结构阵列4。
另外,该发明在单晶衬底1表面制备锯齿状纳米周期阵列4时,衬底1将被加热,同时离子辐照溅射加热的单晶衬底1,实现表面锯齿状纳米结构周期阵列4的制备。
对于不同衬底材料的加热,可以单独由一个接触式加热器进行加热或者单独由离子束流产生的自加热效应来进行加热,来达到本发明中制备单晶、规则纳米阵列的最佳条件。
而对于本实施例例举的一些衬底材料,例如InAs、GaAs,尽管在离子辐照过程中,材料表层由于离子能量的输入会发热,然而,纳米图形化时还需要额外的加热,来达到纳米图形化的制备的最佳条件。特别是,在一定温度条件下可以对由于离子引起的晶体缺陷进行有效的退火。另外,通过增加离子束流而增加样品表面的热输入,通常也会增加晶体的晶格缺陷,这将影响所制备纳米结构的晶体质量。因此,可以采用离子束自加热效应无关的额外热源如加热片,对纳米图形化的样品进行加热,以达到本发明中制备单晶、规则纳米阵列的最佳条件。
纳米制备的材料表面为面向离子束正入射在材料层表面。根据实施案例,制备结构时,待构造材料从背面进行加热。例如,我们可以用一个与待构造材料层背部接触的元件(例如热板)作为加热器件进行加热。
通常情况下,离子束3中离子的能量足够高使辐照的表面产生大量缺陷或导致表面非晶化,但是本发明中,当离子辐照溅射进行时,辐照的衬底表面还需要加热到足够高的温度,这样衬底表面会产生缺陷,例如Frenkel缺陷、空位和间隙原子,表面产生的空位可以进行扩散,并再分布聚集成反应晶体对称性的空洞结构。表面空位的扩散常数受温度的影响,随着温度的升高而升高。根据此实施例空位的扩散是在辐照材料表面完成的,所制备的锯齿状纳米结构周期阵列4的单晶特性和规则度都大幅度的提高,制备的锯齿状纳米结构具有完全的单晶特性。
衬底1材料在离子辐照过程被加热,温度至少要达到材料本身的再结晶温度以上,最高温度不超过材料的Ehrlich-Schwoebel势垒失效温度,这样可以有效的退火修复离子辐照在材料表面引入的缺陷。对于空位或原子在晶体表面的扩散,在晶体表面台阶的边缘存在一个约束原子或空位扩散的屏障,这通常被称为Ehrlich-Schwoebel势垒(也称为ES势垒),其中Ehrlich-Schwoebel势垒能量EES对应得温度即活化温度TES满足方程EES=kTES(k为波尔兹曼常数)。因此,当结构化温度处于最高时,该温度下材料中的原子的热能刚好等于Ehrlich-Schwoebel势垒能量。如果温度高于这个值,材料中的Ehrlich-Schwoebel势垒将失效,原子或空位将越过势垒,均匀扩散。
所述锯齿状纳米结构周期阵列4可以是对称结构,也可以是非对称结构。不同的晶向的表面制备不同的锯齿形状,例如,若衬底1表面为闪锌矿结构晶体的(100)面,(100)面在离子束2正入射辐照下,将产生对称的锯齿状结构。即,所形成的锯齿状纳米结构两侧表面与(100)面有相同的夹角。若辐照表面或者是待构造层的前表面是一个平坦的表面,并且其与闪锌矿结构晶体的(100)表面具有斜切角度,这种情况下离子束辐照斜切表面时,特别是垂直入射时,所得到的锯齿状纳米结构周期阵列4将不是对称的。
然后执行步骤S2,请参阅附图3,采用沉积工艺在所述锯齿状纳米结构周期阵列4的一侧沉积材料层,形成纳米结构阵列2。
所述沉积工艺可以是正入射或者掠入射工艺,例如,可以是分子束外延、化学气相沉积工艺等等。
掠入射角沉积(Glancing Angle Deposition,简称GLAD)工艺是以物理或化学沉积为基础,其核心是控制待制备材料的入射方向与衬底1表面法向方向的夹角β,在目标表面获得纳米级结构。
所述掠入射角沉积工艺可以为电子束蒸发、溅射等。本发明根据不同的用途来确定所要沉积的纳米材料层的类型,而根据所需要沉积的纳米材料的类型再来选择不同的掠入射角沉积工艺。例如,若所需要沉积的纳米材料为金属(如Au、Cr、Cu、Ti、Co等金属),则优选电子束蒸发作为掠入射角沉积工艺。若所需要沉积的纳米材料是半导体或其他的材料,可以采用分子束外延,化学气相沉积工艺。
所述材料层2的厚度与掠入射角沉积工艺的沉积速率和沉积时间有关,沉积速越快、时间越长,材料层2的厚度约厚,反之越薄。通过调节沉积速率和沉积时间保证沉积的材料层2的厚度尺寸在纳米级别,如果材料层2足够厚,则形成的纳米阵列形为纳米线或纳米管阵列;如果厚度较薄,无法形成整条连续的纳米线或纳米管,此时则形成的纳米阵列可能为纳米颗粒阵列。
需要说明的是,材料源束流在入射至锯齿状纳米结构周期阵列4的一侧时,沉积的纳米阵列2与所述锯齿状纳米结构周期阵列4一侧的顶端相接。而锯齿状纳米结构周期阵列4的侧壁下部则由于锯齿状结构对材料源束流的部分阻挡作用未被沉积覆盖。
还需要说明的是,所述锯齿状纳米结构周期阵列的一个周期指的是阵列中一个锯齿状结构的水平表面宽度。沉积形成在锯齿状纳米结构周期阵列4一侧的材料层2的宽度最大不超过锯齿状纳米结构周期阵列4待沉积侧壁的宽度,即单侧斜面的宽度。
实施例二
本发明将在下文中通过相对应的实施案例,并参考附图,进一步阐述本发明的大面积纳米阵列的制备方法。
步骤一、提供一待辐照的衬底GaAs,采用能量为1keV、束流密度为1015cm-2s-1、剂量为1019cm-2的Ar+离子束在410℃下正向辐照GaAs(001)表面。
图4展示了GaAs(001)表面在410℃下进行辐照之后的扫描电子显微镜照片,图5和图6展示了GaAs(001)表面在410℃下进行辐照之后的透射电子显微镜照片,其中,图6是图5中单个锯齿结构的放大照片。从图5和图6可以看出,GaAs表面产生了锯齿状纳米结构周期阵列,锯齿状纳米结构周期阵列的周期为46nm。从单个锯齿状结构可以看出,锯齿状结构的两个侧面与(001)表面形成相同的角度,两个侧面的表面宽度相等。
步骤二、以表面形成有锯齿状纳米结构周期阵列的衬底作为模板,采用掠入射角度电子束蒸发沉积工艺在所述锯齿状纳米结构周期阵列的一侧沉积金属材料层金Au,从而完成纳米阵列的制备,其中,掠入射的入射角度(即沉积角度)β为80°,沉积速率为4~12埃/秒,沉积时间10~40秒。
图7展示的是制备成功的金纳米阵列的扫描电子显微镜照片,图8展示的制备成功的金纳米阵列的透射电子显微镜截面图。从图8可以看出,所制备的金纳米阵列为纳米线阵列,金纳米线的宽度为15nm。
综上所述,本发明提供一种大面积纳米阵列的制备方法,包括步骤:首先,提供一衬底,采用低能离子束辐射所述衬底的表面,形成锯齿状纳米结构周期阵列;然后,采用掠入射角工艺在所述锯齿状纳米结构周期阵列的一侧沉积材料层,形成纳米阵列。本发明制备纳米阵列只需要两步,使传统制备纳米阵列的工艺大大简化。采用本发明的制备方法,可以快捷地得到有序纳米阵列,而不是散乱的纳米线或纳米管等,有利于进一步实现纳米器件的制备。此外,该方法可以在整片衬底上都产生纳米阵列结构,从而实现大面积的纳米阵列结构的制备,降低成本。
所以,本发明有效克服了现有技术中的种种缺点而具高度产业利用价值。
上述实施例仅例示性说明本发明的原理及其功效,而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下,对上述实施例进行修饰或改变。因此,举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变,仍应由本发明的权利要求所涵盖。

Claims (10)

1.一种大面积纳米阵列的制备方法,其特征在于,所述制备方法至少包括:
提供一衬底,采用低能离子束辐射所述衬底的表面,形成锯齿状纳米结构周期阵列;
采用沉积工艺在所述锯齿状纳米结构周期阵列的一侧沉积材料层,形成纳米结构阵列。
2.根据权利要求1所述的大面积纳米阵列的制备方法,其特征在于:所述衬底为由至少两种化学元素所组成的单晶材料。
3.根据权利要求1所述的大面积纳米阵列的制备方法,其特征在于:采用低能离子束正向辐照所述衬底表面,所述衬底的整个待构造表面受到相同条件的离子束辐照。
4.根据权利要求1所述的大面积纳米阵列的制备方法,其特征在于:所述离子束产生的离子动能到50eV到100keV之间。
5.根据权利要求1所述的大面积纳米阵列的制备方法,其特征在于:纳米制备离子辐照过程中,所述衬底是由一个接触式加热器和/或由离子束流产生的自加热效应来进行加热。
6.根据权利要求5所述的大面积纳米阵列的制备方法,其特征在于:所述衬底在离子束辐照过程中的加热温度至少要达到材料的再结晶温度。
7.根据权利要求5所述的大面积纳米阵列的制备方法,其特征在于:所述衬底在离子辐照过程中的加热温度最高为到材料表面台阶的Ehrlich-Schwoebel势垒失效温度。
8.根据权利要求1所述的大面积纳米阵列的制备方法,其特征在于:所述沉积工艺为分子束外延或者化学气相沉积工艺,沉积的角度范围为0~90°,沉积的材料层为金属、半导体或者氧化物。
9.根据权利要求1所述的大面积纳米阵列的制备方法,其特征在于:所述材料层的宽度最大不超过锯齿状纳米结构周期阵列的待沉积侧壁的宽度。
10.根据权利要求1所述的大面积纳米阵列的制备方法,其特征在于:所述纳米阵列为纳米线、纳米管或纳米颗粒阵列。
CN201510274630.2A 2014-05-27 2015-05-26 一种大面积纳米阵列的制备方法 Active CN104986728B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE102014107458.0A DE102014107458B4 (de) 2014-05-27 2014-05-27 Strukturierungsverfahren
DE102014107458.0 2014-05-27

Publications (2)

Publication Number Publication Date
CN104986728A true CN104986728A (zh) 2015-10-21
CN104986728B CN104986728B (zh) 2017-03-15

Family

ID=54298653

Family Applications (3)

Application Number Title Priority Date Filing Date
CN201510275200.2A Active CN104986722B (zh) 2014-05-27 2015-05-26 一种纳米图形化方法
CN201510275299.6A Active CN105068166B (zh) 2014-05-27 2015-05-26 一种高线密度极紫外多层膜闪耀光栅的制备方法
CN201510274630.2A Active CN104986728B (zh) 2014-05-27 2015-05-26 一种大面积纳米阵列的制备方法

Family Applications Before (2)

Application Number Title Priority Date Filing Date
CN201510275200.2A Active CN104986722B (zh) 2014-05-27 2015-05-26 一种纳米图形化方法
CN201510275299.6A Active CN105068166B (zh) 2014-05-27 2015-05-26 一种高线密度极紫外多层膜闪耀光栅的制备方法

Country Status (2)

Country Link
CN (3) CN104986722B (zh)
DE (1) DE102014107458B4 (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110244514A (zh) * 2019-07-01 2019-09-17 中国科学技术大学 一种表面具有纳米孔结构的光刻胶及其制备方法
CN110333564A (zh) * 2019-03-15 2019-10-15 中山大学 一种基于聚焦离子束刻蚀制备的范德华激元材料微纳结构及其制备方法
CN110632687A (zh) * 2018-06-22 2019-12-31 中国科学院上海微系统与信息技术研究所 可调控电磁波吸收的超材料晶体结构及其制备方法

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106338882B (zh) * 2015-12-21 2019-11-05 中国科学院长春光学精密机械与物理研究所 一种极紫外多层膜及其制备方法
CN106094084A (zh) * 2016-06-02 2016-11-09 中国科学院微电子研究所 极紫外多层膜反射式单级衍射光栅
CN106597588B (zh) * 2016-12-20 2019-10-18 中国科学院微电子研究所 一种透射光栅
CN108288512A (zh) * 2017-12-06 2018-07-17 上海交通大学 竖直的锯齿结构x射线折射透镜
CN108766883B (zh) * 2018-06-13 2020-10-27 中国科学技术大学 一种具有锯齿轮廓自组织纳米结构的离子轰击制备方法
CN110146947B (zh) * 2019-05-22 2020-07-21 复旦大学 具有法布里珀罗腔的闪耀光栅及其制造方法
CN113253373B (zh) * 2021-04-02 2022-05-31 艾普偏光科技(厦门)有限公司 一种闪耀光栅技术可见光变色的眼镜镜片
CN113720795B (zh) * 2021-09-03 2024-03-01 上海科技大学 高通量极紫外多层膜光栅光谱仪

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19932880A1 (de) * 1998-09-23 2000-03-30 Stefan Facsko Verfahren zur Herstellung von Nanometerstrukturen auf Halbleiteroberflächen
US20050127351A1 (en) * 2003-12-05 2005-06-16 Zhidan Tolt Low voltage electron source with self aligned gate apertures, fabrication method thereof, and luminous display using the electron source
CN1979828A (zh) * 2005-12-07 2007-06-13 中国科学院物理研究所 金属硅化物纳米线及其制作方法
CN101055910A (zh) * 2007-05-10 2007-10-17 复旦大学 一种直径可调的硅量子线阵列的制备方法
CN101565164A (zh) * 2009-05-31 2009-10-28 北京石油化工学院 量子点生长控制方法及控制设备
DE102009046756A1 (de) * 2008-11-18 2010-05-20 Amo Gmbh Verfahren zur Herstellung von regelmäßigen Nanostrukturen auf Festkörperoberflächen
CN103663354A (zh) * 2012-09-11 2014-03-26 北京大学 微/纳米阵列及其在微/纳米材料标准弯曲应变加载中的应用

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4906594A (en) * 1987-06-12 1990-03-06 Agency Of Industrial Science And Technology Surface smoothing method and method of forming SOI substrate using the surface smoothing method
JPH10133008A (ja) * 1996-11-01 1998-05-22 Japan Aviation Electron Ind Ltd 多層膜回折格子およびその製造方法
JP2008090030A (ja) * 2006-10-03 2008-04-17 Japan Atomic Energy Agency 高効率耐熱性多層膜回折格子
CN102653414B (zh) * 2011-03-04 2013-10-09 中国科学院金属研究所 纳米晶粒二氧化锡的电子束制备方法
CN102230179B (zh) * 2011-06-22 2013-01-02 清华大学 一种制备金属纳米条纹的方法
CN102877035B (zh) * 2012-10-08 2014-10-15 云南大学 周期应力调制低温缓冲层硅基锗薄膜制备方法
CN102866445A (zh) * 2012-10-15 2013-01-09 上海理工大学 一种凹面闪耀光栅的设计方法
CN103787270A (zh) * 2014-01-27 2014-05-14 中国科学院物理研究所 一种采用原子力显微镜加工石墨烯超晶格纳米结构的方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19932880A1 (de) * 1998-09-23 2000-03-30 Stefan Facsko Verfahren zur Herstellung von Nanometerstrukturen auf Halbleiteroberflächen
US20050127351A1 (en) * 2003-12-05 2005-06-16 Zhidan Tolt Low voltage electron source with self aligned gate apertures, fabrication method thereof, and luminous display using the electron source
CN1979828A (zh) * 2005-12-07 2007-06-13 中国科学院物理研究所 金属硅化物纳米线及其制作方法
CN101055910A (zh) * 2007-05-10 2007-10-17 复旦大学 一种直径可调的硅量子线阵列的制备方法
DE102009046756A1 (de) * 2008-11-18 2010-05-20 Amo Gmbh Verfahren zur Herstellung von regelmäßigen Nanostrukturen auf Festkörperoberflächen
CN101565164A (zh) * 2009-05-31 2009-10-28 北京石油化工学院 量子点生长控制方法及控制设备
CN103663354A (zh) * 2012-09-11 2014-03-26 北京大学 微/纳米阵列及其在微/纳米材料标准弯曲应变加载中的应用

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
BORIS NAVINSEK: "Sputtering-Surface changes induced by ion bombardment", 《PROGRESS IN SURFACE SCIENCE》 *
J.B.MALHERBE, H.LAKNER, W.H.GRIES: "Composition and Structure of Ion-bombardment-induced Growth Cones on InP", 《SURFACE AND INTERFACE ANALYSIS》 *

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110632687A (zh) * 2018-06-22 2019-12-31 中国科学院上海微系统与信息技术研究所 可调控电磁波吸收的超材料晶体结构及其制备方法
CN110632687B (zh) * 2018-06-22 2021-07-27 中国科学院上海微系统与信息技术研究所 可调控电磁波吸收的超材料晶体结构及其制备方法
CN110333564A (zh) * 2019-03-15 2019-10-15 中山大学 一种基于聚焦离子束刻蚀制备的范德华激元材料微纳结构及其制备方法
CN110244514A (zh) * 2019-07-01 2019-09-17 中国科学技术大学 一种表面具有纳米孔结构的光刻胶及其制备方法
CN110244514B (zh) * 2019-07-01 2021-10-19 中国科学技术大学 一种表面具有纳米孔结构的光刻胶及其制备方法

Also Published As

Publication number Publication date
DE102014107458A1 (de) 2015-12-03
CN104986728B (zh) 2017-03-15
CN105068166B (zh) 2017-12-29
CN105068166A (zh) 2015-11-18
CN104986722B (zh) 2017-06-06
DE102014107458B4 (de) 2020-02-13
CN104986722A (zh) 2015-10-21

Similar Documents

Publication Publication Date Title
CN104986728A (zh) 一种大面积纳米阵列的制备方法
Dasgupta et al. Atomic layer deposition of lead sulfide quantum dots on nanowire surfaces
Conibeer et al. Silicon quantum dot nanostructures for tandem photovoltaic cells
Zhao et al. Large-scale synthesis of bicrystalline ZnO nanowire arrays by thermal oxidation of zinc film: growth mechanism and high-performance field emission
Kaniukov et al. Tunable nanoporous silicon oxide templates by swift heavy ion tracks technology
Borschel et al. Alignment of semiconductor nanowires using ion beams
CN108217591A (zh) 一种异质交替叠层台阶引导生长三维坡面纳米线阵列的方法
Hsieh et al. Observing growth of nanostructured ZnO in liquid
Aouassa et al. Design of free patterns of nanocrystals with ad hoc features via templated dewetting
Van Huis et al. Chemical transformation of Au-tipped CdS nanorods into AuS/Cd core/shell particles by electron beam irradiation
Niu et al. Photodetection in hybrid single-layer graphene/fully coherent germanium island nanostructures selectively grown on silicon nanotip patterns
El Mel et al. Electron beam nanosculpting of kirkendall oxide nanochannels
Kang et al. Ion irradiation of III–V semiconductor surfaces: From self-assembled nanostructures to plasmonic crystals
Gomes et al. On the mechanism of ion-induced bending of nanostructures
Bahrami et al. High yield of self-catalyzed GaAs nanowire growth on silicon (111) substrate templated by focused ion beam patterning
Marcus et al. In-plane epitaxial growth of self-assembled Ge nanowires on Si substrates patterned by a focused ion beam
Basu et al. Surfing silicon nanofacets for cold cathode electron emission sites
Singh et al. Physical properties of nanostructures grown by oblique angle deposition
Bettge et al. Ion-induced surface relaxation: controlled bending and alignment of nanowire arrays
Hong et al. Improved electrical properties of silicon quantum dot layers for photovoltaic applications
Juluri et al. Substrate symmetry driven endotaxial silver nanostructures by chemical vapor deposition
US9765445B2 (en) Branched nanowires and method of fabrication
JP2011056638A (ja) マイクロ・ナノ突起構造体及びその製造方法
Gupta et al. Electronic energy loss (S e) sensitivity of electrochemically synthesized free-standing Cu nanowires irradiated by 120 MeV high energy ion beam of different atomic mass
JP2007216369A (ja) シリコンナノ結晶材料の製造方法及び該製造方法で製造されたシリコンナノ結晶材料

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant