CN104979325A - 嵌埋有被动式电子元件的封装结构及其制作方法 - Google Patents
嵌埋有被动式电子元件的封装结构及其制作方法 Download PDFInfo
- Publication number
- CN104979325A CN104979325A CN201410136558.2A CN201410136558A CN104979325A CN 104979325 A CN104979325 A CN 104979325A CN 201410136558 A CN201410136558 A CN 201410136558A CN 104979325 A CN104979325 A CN 104979325A
- Authority
- CN
- China
- Prior art keywords
- electronic component
- passive type
- type electronic
- substrate
- encapsulating structure
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Non-Metallic Protective Coatings For Printed Circuits (AREA)
Abstract
本发明公开了一种嵌埋有被动式电子元件的封装结构,其包含基板、被动式电子元件以及第一导电桥。基板包含第一表面、相对于第一表面设置的第二表面、贯通第一表面与第二表面的开口、以及分别形成于第一表面和第二表面上的第一线路层和第二线路层。被动式电子元件设置于开口中且具有外露于开口的第一电极垫,被动式电子元件与基板间存在空隙。第一导电桥连接被动式电子元件的第一电极垫与第一线路层而跨接空隙设置,其中第一导电桥的材料为导电胶。根据本发明,其工艺过程与材料简单容易取得,被动元件与线路之间的导通方式不需依赖激光盲孔,该封装结构可以应用于两层板的产品而减少封装基板的厚度。
Description
技术领域
本发明涉及一种封装结构及其制作方法,特别涉及一种嵌埋有被动式电子元件的封装结构及其制作方法。
背景技术
随着半导体封装技术的发展,除传统打线式(wire bonding)及覆晶(flip chip)的半导体封装技术外,目前半导体装置已开发出不同的封装类型,例如直接在封装基板中嵌埋并电性整合被动电子元件,此种封装件能缩减整体封装结构的体积并提升电性功能,因此成为一种封装的趋势。
现行嵌埋有被动式电子元件的封装基板发展趋势中,常依赖激光盲孔导通被动元件与线路。然而,局限于激光盲孔结构的因素,此工艺过程主要应用在四层板以上的结构,因此嵌埋有被动式电子元件的封装基板的厚度难以降低。
发明内容
本发明提供一种嵌埋有被动式电子元件的封装结构及其制作方法,被动元件与线路之间以导电桥跨接的方式导通,借此以减少封装基板的厚度。
本发明的一个方面提供了一种嵌埋有被动式电子元件的封装结构,其包含基板、被动式电子元件以及第一导电桥。基板包含第一表面、相对于第一表面设置的第二表面、贯通第一表面与第二表面的开口以及分别形成于第一表面和第二表面上的第一线路层和第二线路层。被动式电子元件设置于开口中且具有外露于开口的第一电极垫,被动式电子元件与基板间存在空隙。第一导电桥连接被动式电子元件的第一电极垫与第一线路层而跨接空隙设置,其中第一导电桥的材料为导电胶。
在本发明的一个或多个实施例中,嵌埋有被动式电子元件的封装结构还包含绝缘保护层,绝缘保护层覆盖在第一线路层和第二线路层上,且绝缘保护层包含多个开孔,第一线路层和第二线路层分别包含多个电极图案,开孔对应第一线路层和第二线路层的电极图案设置。
在本发明的一个或多个实施例中,绝缘保护层填满被动式电子元件与基板间的空隙。
在本发明的一个或多个实施例中,被动式电子元件包含第二电极垫,嵌埋有被动式电子元件的封装结构还包含第二导电桥,连接第二电极垫与第二线路层且跨接空隙设置,其中第二导电桥为导电胶。
在本发明的一个或多个实施例中,被动式电子元件包含第二电极垫,嵌埋有被动式电子元件的封装结构还包含第二导电桥,连接第二电极垫与第一线路层且跨接空隙设置,其中第二导电桥为导电胶。
本发明的一个方面在于提供了一种嵌埋有被动式电子元件的封装结构的制作方法,其包含提供基板,基板具有相对的两个表面、贯穿两个表面的开口以及分别形成于两个表面上的两个线路层;在基板的一侧粘帖胶带,以封住开口的一侧;提供被动式电子元件,将被动式电子元件由基板的另一侧置入基板的开口,并固定在胶带上,在被动式电子元件与基板之间保留空隙,被动式电子元件具有电极垫,线路层具有邻近开口的电极图案;在基板的另一侧网印导电胶,使导电胶接触电极垫与电极图案;固化导电胶,以形成跨接空隙两侧且连接电极垫与电极图案的导电桥;以及移除粘帖在基板的一侧的胶带,使被动式电子元件被导电桥固定。
在本发明的一个或多个实施例中,网印导电胶的步骤包含提供具有孔洞的网板,对准孔洞与空隙。
在本发明的一个或多个实施例中,孔洞的宽度大于被动式电子元件与基板之间的空隙。
在本发明的另一个或多个实施例中,嵌埋有被动式电子元件的封装结构的制作方法,还包含在基板的相对的两个线路层覆盖绝缘保护层,且绝缘保护层填满空隙。
在本发明的一个或多个实施例中,绝缘保护层的材料为防焊绿漆。
与现有技术相比,本发明具有以下有益效果:
本发明设计被动元件与线路之间以导电桥跨接的方式导通,导电桥通过网板设计由导电胶固化形成,其工艺过程与材料简单易取得,被动元件还可通过导电桥来固定。如此一来,被动元件与线路之间的导通方式不需依赖激光盲孔,该封装结构可以应用于两层板的产品而减少封装基板的厚度。
附图说明
图1为本发明一实施例中嵌埋有被动式电子元件的封装结构的剖面图。
图2为本发明一实施例中嵌埋有被动式电子元件的封装结构的俯视图。
图3为本发明另一实施例中嵌埋有被动式电子元件的封装结构的剖面图。
图4A至图4H为本发明一实施例中嵌埋有被动式电子元件的封装结构的制作方法不同阶段的示意图。
具体实施方式
以下将以附图公开本发明的多个实施方式,为明确说明起见,许多具体的细节将在以下叙述中一并说明。然而,应了解到,这些具体的细节不应用来限制本发明。也就是说,在本发明部分实施方式中,这些具体的细节是非必要的。此外,为简化附图起见,一些现有惯用的结构与元件在附图中将以简单示意的方式表示。
同时参照图1与图2,其中图1为本发明一实施例中嵌埋有被动式电子元件的封装结构的剖面图,图2为本发明一实施例中嵌埋有被动式电子元件的封装结构的俯视图。本发明提供了一种嵌埋有被动式电子元件的封装结构,其包含基板100、被动式电子元件200以及第一导电桥410。基板100包含第一表面110、相对于第一表面110设置的第二表面120、贯通第一表面110与第二表面120的开口130、以及分别形成于第一表面110和第二表面120上的第一线路层140和第二线路层150。被动式电子元件200设置于开口130中且具有外露于开口130的第一电极垫210,被动式电子元件200与基板100间存在空隙300。第一导电桥410连接被动式电子元件200的第一电极垫210与第一线路层140而跨接空隙300设置,其中第一导电桥410的材料为导电胶,导电胶可为银胶、铜胶或锡胶等,其具有导电的功效。
在本发明的一个或多个实施例中,嵌埋有被动式电子元件的封装结构还包含绝缘保护层500,请参照图1,为方便说明起见,图2并未示意绝缘保护层500。绝缘保护层500覆盖于第一线路层140和第二线路层150上,用以保护线路以免刮伤并隔绝线路以免意外导通。绝缘保护层500可包含多个开孔510,第一线路层140包含多个电极图案142,开孔510对应该第一线路层140的电极图案142设置,使电极图案142可以通过开孔510外接电路。
第二线路层150也可以根据需求设计包含电极图案152,绝缘保护层500可包含对应电极图案152设置的开孔520,使电极图案152可以通过开孔520外接电路。
在本发明的一个或多个实施例中,绝缘保护层500还填满被动式电子元件200与基板100间的空隙300。被动式电子元件200除了通过导电桥410与基板100固定之外,还可以通过绝缘保护层500封装固定。绝缘保护层500的材料例如可以为绿漆。
在本发明的一个或多个实施例中,嵌埋有被动式电子元件的封装结构还包含第二导电桥420,第一导电桥410与第二导电桥420位于基板100的同一表面。被动式电子元件200包含第二电极垫220,第二导电桥420连接第二电极垫220与第一线路层140的电极图案142且跨接空隙300设置,其中第二导电桥420的材料为导电胶。通过第一导电桥410和第二导电桥420,可使被动式电子元件200的第一电极垫210和第二电极垫220与基板100的第一线路层140的电极图案142电性连接。第一导电桥410与第二导电桥420位于基板100的同一侧,如此一来,可在第一线路层140上进行被动式电子元件200相关的电路设计。
参照图3,图3为本发明的另一实施例中嵌埋有被动式电子元件的封装结构的剖面图。由于本实施例与图1的实施例相似,在此仅就不同的结构进行详细说明,而不再描述相同的结构。嵌埋有被动式电子元件的封装结构包含第一导电桥410和第二导电桥420,两者位于基板100的不同表面,而不同于图1的实施例中第一导电桥410和第二导电桥420位于同一表面的状况。在本实施例中,被动式电子元件200包含第一电极垫210和第二电极垫220,第一导电桥410连接第一电极垫210与第一线路层140的电极图案142且跨接空隙300设置,第二导电桥420连接第二电极垫220与第二线路层150之电极图案152且跨接空隙300设置,其中第一导电桥410和第二导电桥420的材料为导电胶。
通过第一导电桥410和第二导电桥420,可使被动式电子元件200的第一电极垫210和第二电极垫220分别与基板100的第一线路层140和第二线路层150的电极图案142、152电性连接。第一导电桥410与第二导电桥420位于基板100的相对两侧,如此一来,可在第一线路层140和第二线路层150上进行被动式电子元件200相关的电路设计。
图4A至图4H为本发明一实施例中嵌埋有被动式电子元件的封装结构的制作方法不同阶段的示意图。参照图4A,本发明的一个方面在于提供了一种嵌埋有被动式电子元件的封装结构的制作方法,其包含提供基板100,基板100具有相对的第一表面110和第二表面120、贯穿两个表面的开口130以及分别形成于第一表面110和第二表面120上的第一线路层140和第二线路层150。
接着参照图4B,在基板100的一侧粘帖胶带600,以封住开口130的一侧,图中为封住基板100的第二表面120。
参照图4C,提供被动式电子元件200,将被动式电子元件200由基板100的另一侧(即图中的第一表面110)置入基板100的开口130。被动式电子元件200固定在胶带600上,并在被动式电子元件200与基板100之间保留空隙300。被动式电子元件200具有外露于同一表面的第一电极垫210和第二电极垫220,第一线路层140具有邻近开口130的电极图案142。
再来参照图4D,提供具有孔洞710的网板700,并对准孔洞710与空隙300。在本发明的一个或多个实施例中,孔洞710的宽度大于被动式电子元件200与基板100之间的空隙300。如此一来,孔洞710露出空隙300两侧的第一电极垫210与电极图案142以及第二电极垫220与电极图案142。
参照图4E,将导电胶430经由孔洞710填入,使导电胶430接触第一电极垫210与第一线路层140的电极图案142,以及第二电极垫220与第一线路层140的电极图案142,此时,部分的导电胶430会填入空隙300。
接着参照图4F,移除网板700后,导电胶430会留在第一电极垫210、第二电极垫220以及与电极图案142上,在此导电胶430跨越空隙300的两侧。
接着参照图4G,导电胶430被固化,以形成跨接空隙300两侧且连接第一电极垫210或第二电极垫220与电极图案142的导电桥430’。此步骤中还包含有移除粘帖在基板100的一侧的胶带600,使被动式电子元件200被导电桥430’固定。
最后参照图4H,嵌埋有被动式电子元件的封装结构的制作方法,还选择性地包含在基板100的相对的第一线路层140和第二线路层150覆盖绝缘保护层500,且绝缘保护层500填满被动式电子元件200与基板100之间的空隙300。在本发明的一个或多个实施例中,绝缘保护层500的材料为防焊绿漆。
在本发明的一个或多个实施例中,导电桥430’均位于基板100的同一侧,但这不应用来限制本发明的范围。虽然并未以附图展示,导电桥430’也可分别位于基板100的不同两侧,而跨接第一电极垫210和第一线路层140的电极图案142以及第二电极垫220和第二线路层150的电极图案152。其制作方法可先将基板100的一侧粘贴胶带600,并在基板100的另一侧形成导电桥430’跨接第一电极垫210和第一线路层140的电极图案142,接着,移除粘帖在基板100的一侧的胶带600,再将基板100两侧反向放置并将基板100的另一侧粘帖于胶带600,再于基板100的一侧形成导电桥430’跨接第二电极垫220和第二线路层150的电极图案152。导电桥430’的形成方法大致与上述网印导电胶430的制作步骤相同。如此一来,即可使导电桥430位于基板不同两侧。
本发明设计被动元件与线路之间以导电桥跨接的方式导通,导电桥通过网板设计由导电胶固化形成,其工艺过程与材料简单易取得,被动元件还可通过导电桥来固定。如此一来,被动元件与线路之间的导通方式不需依赖激光盲孔,该封装结构可以应用于两层板的产品而减少封装基板的厚度。
虽然本发明已以实施例公开如上,然其并非用以限定本发明,任何本领域技术人员,在不脱离本发明的精神和范围内,可以做各种不同的选择和改变,因此本发明的保护范围由权利要求书及其等同形式所限定。
Claims (10)
1.一种嵌埋有被动式电子元件的封装结构,其特征在于,所述封装结构包含:
基板,所述基板包含:
第一表面;
第二表面,其与所述第一表面相对设置;
开口,其贯通所述第一表面与所述第二表面;
第一线路层,其形成于所述第一表面上;以及
第二线路层,其形成于所述第二表面上;
被动式电子元件,其设置于所述开口中,且具有外露于所述开口的第一电极垫,所述被动式电子元件与所述基板间存在空隙;以及
第一导电桥,其连接所述被动式电子元件的所述第一电极垫与所述第一线路层而跨接所述空隙设置,其中所述第一导电桥的材料为导电胶。
2.如权利要求1所述的嵌埋有被动式电子元件的封装结构,其特征在于,该封装结构还包含绝缘保护层,所述绝缘保护层覆盖于所述第一线路层和所述第二线路层上,且所述绝缘保护层包含多个开孔,所述第一线路层和所述第二线路层分别包含多个电极图案,所述多个开孔对应所述第一线路层和所述第二线路层的所述多个电极图案设置。
3.如权利要求2所述的嵌埋有被动式电子元件的封装结构,其特征在于,所述绝缘保护层填满所述被动式电子元件与所述基板间的所述空隙。
4.如权利要求1所述的嵌埋有被动式电子元件的封装结构,其特征在于,所述被动式电子元件包含第二电极垫,所述封装结构还包含第二导电桥,其连接所述第二电极垫与所述第二线路层且跨接所述空隙设置,其中所述第二导电桥为导电胶。
5.如权利要求1所述的嵌埋有被动式电子元件的封装结构,其特征在于,所述被动式电子元件包含第二电极垫,所述封装结构还包含第二导电桥,其连接所述第二电极垫与所述第一线路层且跨接所述空隙设置,所述第二导电桥为导电胶。
6.一种嵌埋有被动式电子元件的封装结构的制作方法,其特征在于,所述制作方法包含:
提供基板,所述基板具有相对的两个表面、贯穿所述两个表面的开口以及分别形成于所述两个表面上的两个线路层;
在所述基板的一侧粘帖胶带,以封住所述开口的一侧;
提供被动式电子元件,将所述被动式电子元件由所述基板的另一侧置入所述基板的所述开口,并固定在所述胶带上,在所述被动式电子元件与所述基板之间保留空隙,所述被动式电子元件具有电极垫,所述这些线路层具有邻近所述开口的电极图案;
在所述基板的另一侧网印导电胶,使所述导电胶接触所述电极垫与所述电极图案;
固化所述导电胶,以形成跨接所述空隙两侧且连接所述电极垫与所述电极图案的导电桥;以及
移除粘帖在所述基板的一侧的所述胶带,使所述被动式电子元件被所述导电桥固定。
7.如权利要求6所述的嵌埋有被动式电子元件的封装结构的制作方法,其特征在于,所述网印导电胶的步骤包含:
提供网板,所述网板具有孔洞;以及
对准所述孔洞与所述空隙。
8.如权利要求7所述的嵌埋有被动式电子元件的封装结构的制作方法,其特征在于,所述孔洞的宽度大于所述被动式电子元件与所述基板之间的所述空隙。
9.如权利要求6所述的嵌埋有被动式电子元件的封装结构的制作方法,其特征在于,所述制作方法还包含在所述基板的相对的两个线路层覆盖绝缘保护层,且所述绝缘保护层填满所述空隙。
10.如权利要求9所述的嵌埋有被动式电子元件的封装结构的制作方法,其特征在于,所述绝缘保护层的材料为防焊绿漆。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201410136558.2A CN104979325B (zh) | 2014-04-04 | 2014-04-04 | 嵌埋有被动式电子元件的封装结构及其制作方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201410136558.2A CN104979325B (zh) | 2014-04-04 | 2014-04-04 | 嵌埋有被动式电子元件的封装结构及其制作方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN104979325A true CN104979325A (zh) | 2015-10-14 |
CN104979325B CN104979325B (zh) | 2017-12-12 |
Family
ID=54275695
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201410136558.2A Active CN104979325B (zh) | 2014-04-04 | 2014-04-04 | 嵌埋有被动式电子元件的封装结构及其制作方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN104979325B (zh) |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20090249618A1 (en) * | 2008-04-02 | 2009-10-08 | Advanced Semiconductor Engineering Inc. | Method for manufacturing a circuit board having an embedded component therein |
CN101609830A (zh) * | 2008-06-16 | 2009-12-23 | 三星电机株式会社 | 包括嵌入其中的电子部件的印刷电路板及其制造方法 |
US20100327429A1 (en) * | 2009-06-29 | 2010-12-30 | Ying-Te Ou | Semiconductor package structure and package method thereof |
CN202206659U (zh) * | 2011-09-22 | 2012-04-25 | 温州银河电子有限公司 | 内埋元件的双层线路板 |
-
2014
- 2014-04-04 CN CN201410136558.2A patent/CN104979325B/zh active Active
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20090249618A1 (en) * | 2008-04-02 | 2009-10-08 | Advanced Semiconductor Engineering Inc. | Method for manufacturing a circuit board having an embedded component therein |
CN101609830A (zh) * | 2008-06-16 | 2009-12-23 | 三星电机株式会社 | 包括嵌入其中的电子部件的印刷电路板及其制造方法 |
US20100327429A1 (en) * | 2009-06-29 | 2010-12-30 | Ying-Te Ou | Semiconductor package structure and package method thereof |
CN202206659U (zh) * | 2011-09-22 | 2012-04-25 | 温州银河电子有限公司 | 内埋元件的双层线路板 |
Also Published As
Publication number | Publication date |
---|---|
CN104979325B (zh) | 2017-12-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN103109367B (zh) | 可堆叠的模塑微电子封装 | |
TWI413223B (zh) | 嵌埋有半導體元件之封裝基板及其製法 | |
CN108987371A (zh) | 元件内埋式封装载板及其制作方法 | |
CN105321888B (zh) | 封装结构及其制法 | |
US10373894B2 (en) | Package structure and the method to fabricate thereof | |
CN104428892A (zh) | 用于基板核心层的方法和装置 | |
CN106158774A (zh) | 半导体封装结构和半导体方法 | |
JP2014127706A5 (ja) | 半導体装置の製造方法 | |
JP2010087221A5 (zh) | ||
CN104103531A (zh) | 封装结构及其制作方法 | |
CN105489565B (zh) | 嵌埋元件的封装结构及其制法 | |
KR101434039B1 (ko) | 전력 반도체 모듈 및 전력 반도체 제조 방법 | |
CN107546186B (zh) | 衬底、包含衬底的半导体封装及其制造方法 | |
WO2009072493A1 (ja) | 感光性接着剤、半導体装置及び半導体装置の製造方法 | |
CN105514053B (zh) | 半导体封装件及其制法 | |
JP6797234B2 (ja) | 半導体パッケージ構造体及びその製造方法 | |
CN202651112U (zh) | 一种半导体器件以及一种层叠 | |
TWI546908B (zh) | 封裝結構及其製法 | |
CN103762200B (zh) | 芯片封装件及其封装方法 | |
TW201606964A (zh) | 晶片封裝基板、晶片封裝結構及二者之製作方法 | |
JP6081875B2 (ja) | 配線基板の製造方法 | |
CN104979325A (zh) | 嵌埋有被动式电子元件的封装结构及其制作方法 | |
JP5484532B2 (ja) | 微細配線パッケージ | |
TWI538114B (zh) | 嵌埋有被動式電子元件之封裝結構及其製作方法 | |
CN105023873A (zh) | 基板结构及其制作方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |