CN104979306A - 小尺寸贴片印迹面积的功率半导体器件及制备方法 - Google Patents

小尺寸贴片印迹面积的功率半导体器件及制备方法 Download PDF

Info

Publication number
CN104979306A
CN104979306A CN201410146382.9A CN201410146382A CN104979306A CN 104979306 A CN104979306 A CN 104979306A CN 201410146382 A CN201410146382 A CN 201410146382A CN 104979306 A CN104979306 A CN 104979306A
Authority
CN
China
Prior art keywords
interconnected
chip
face
plastic
lateral margin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201410146382.9A
Other languages
English (en)
Other versions
CN104979306B (zh
Inventor
高洪涛
鲁军
鲁明朕
叶建新
霍炎
潘华
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NATIONS SEMICONDUCTOR (CAYMAN) Ltd
Alpha and Omega Semiconductor Cayman Ltd
Original Assignee
NATIONS SEMICONDUCTOR (CAYMAN) Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NATIONS SEMICONDUCTOR (CAYMAN) Ltd filed Critical NATIONS SEMICONDUCTOR (CAYMAN) Ltd
Priority to CN201410146382.9A priority Critical patent/CN104979306B/zh
Publication of CN104979306A publication Critical patent/CN104979306A/zh
Application granted granted Critical
Publication of CN104979306B publication Critical patent/CN104979306B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L24/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16245—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L2224/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H01L2224/37001—Core members of the connector
    • H01L2224/37099—Material
    • H01L2224/371—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/4005—Shape
    • H01L2224/4009—Loop shape
    • H01L2224/40095—Kinked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/40221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/40245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H01L2224/848—Bonding techniques
    • H01L2224/84801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

本发明主要涉及功率半导体封装，更确切地说，是设计一种具备小尺寸贴片印迹面积的功率半导体及其制备方法。具有一个基座，及分别粘附于基座的正面和背面的第一、第二芯片；和设于第一芯片正面的一个或多个互联片和设于第二芯片正面的一个或多个互联片；和包括包覆所述第一、第二芯片、及基座和各互联片的塑封体，其包覆方式为至少使每个互联片的一个侧缘面从塑封体的一个侧缘面中予以外露。

Description

小尺寸贴片印迹面积的功率半导体器件及制备方法
技术领域
本发明主要涉及功率半导体封装，更确切地说，是设计一种具备小尺寸贴片印迹面积的功率半导体及其制备方法。
背景技术
在功率晶体管的应用中，器件的整体尺寸及散热是两个重要的参数。通常通过暴露晶体管的一部分电极来改善器件的散热性能，但是实现过程往往难以控制，而且散热效果不佳。在一些开关电路，例如同步降压变流器、半桥式变流器和逆变器中，需要两个功率MOSFET以互补方式切换。
如图1A所示，美国专利US7485954B2公开了一种层叠式的双MOSFET封装。该集成电路封装包括：一个高端MOSFET管芯230，它跟第一传导接片210的耦合使得该高端MOSFET管芯230的漏极电耦合到第一传导接片210。第二传导接片243，它以复层关系电耦合到该高端MOSFET管芯230的源极。一个低端MOSFET管芯250，它跟第二传导接片243的耦合使得该低端MOSFET管芯250的漏极电耦合到第二传导接片243。高端MOSFET管芯230、低端MOSFET管芯250和第一传导接片210、第二传导接片243层叠设置，使得第二传导接片243同时接触高端MOSFET管芯230、低端MOSFET管芯250各自的一个电极，并且将高端MOSFET管芯230的顶面电极和低端MOSFET管芯250的底面电极连接到与第一传导接片210的底面共面的平面。
再如图1B，美国专利US8519520B2公开了一种联合封装高端和低端芯片的半导体器件及其制造方法，该器件中低端芯片200和高端芯片300分别粘贴在导电的引线框架100的两边，使低端芯片200的底部漏极电性连接载片基座110的顶面，高端芯片300的顶部源极通过对应的一些焊锡球311，电性连接在载片基座110的底面。低端芯片200的顶面电极和底面电极都通过电连接导体连接到与高端芯片300的底面电极共面的平面。该发明中由于低端芯片200、引线框架100的载片基座110、高端芯片300是立体布置的，能够减小整个器件的尺寸；将三者塑封之后，高端芯片300背面覆盖的金属层或导电金属贴片320，暴露设置在该半导体器件背面的封装体400以外，有效改善器件的散热性能。
从图1A～1B的现有技术来看，这样的布局并不能使散热达到最佳，尤其是，器件自身占有比较大的印迹面积，例如引脚或金属片的立体高度和平面尺寸，导致器件在用于贴片的PCB电路板上占用大量面积，而无法提高PCB的集成度来降低PCB整体面积，导致内置该些器件的终端设备体积过大。
发明内容
本发明揭示了一种功率半导体器件，包括：一基座，及分别粘附于基座的正面和背面的第一、第二芯片；设于第一芯片正面的一个或多个互联片和设于第二芯片正面的一个或多个互联片；一包覆所述第一、第二芯片、及基座和各互联片的塑封体，其包覆方式为至少使每个互联片的一个侧缘面从塑封体的一个侧缘面中予以外露。
上述功率半导体器件，基座的一个侧缘面与每个互联片的外露于塑封体的侧缘面共面，也从塑封体的用于外露出互联片侧缘面的该侧缘面中予以外露。
上述功率半导体器件，基座被塑封体包覆在内而没有侧缘面外露。
上述功率半导体器件，设于第一芯片正面的至少一个互联片的一个顶面从塑封体的顶面中外露。
上述功率半导体器件，设于第一芯片正面的每个互联片的顶面均被塑封体包覆在内。
上述功率半导体器件，设于第二芯片正面的至少一个互联片的一个顶面从塑封体的底面中外露。
上述功率半导体器件，设于第二芯片正面的每个互联片的顶面均被塑封体包覆在内。
上述功率半导体器件，第一、第二芯片各自正面的各个电极上分别粘附有互联片，第一、第二芯片各自背面的电极通过导电材料分别对应粘附在基座的正面和背面。
上述功率半导体器件，设于第一或第二芯片各自正面的两个电极上的主、副互联片之间的厚度不相等，主互联片本质为矩形并籍由其一角部具有的一切口而形成L形，副互联片设置在该切口内，主互联片的厚度大于副互联片的厚度。
上述功率半导体器件，设于第一芯片正面的主互联片的顶面从塑封体的顶面外露，设于第二芯片正面的主互联片的顶面从塑封体的底面外露；以及主互联片的顶面上粘贴有一个与主互联片形状相适配的L形散热片，以便与主互联片对准重合，并在散热片的一个侧缘上延伸出一个与散热片垂直的侧翼，散热片的该侧缘与塑封体外露出互联片的侧缘面对齐。
本发明还提供一种功率半导体器件的制备方法，包括以下步骤：提供一具多个基座的第一引线框架；在每个基座正面粘贴一个第一芯片，并翻转第一引线框架后在每个基座背面粘贴一个第二芯片；提供一具多个互联片的第二引线框架安装到多个第一芯片之上，以便在每个第一芯片正面的各个电极上均对准粘附一个互联片；提供一具多个互联片的第三引线框架安装到多个第二芯片之上，以便在每个第二芯片正面的各个电极上均对准粘附一个互联片；实施塑封工艺，利用塑封料包覆所述第一、第二和第三引线框架，和包覆每个第一、第二芯片；切割相邻基座之间的叠层，所述叠层包括第一、第二和第三引线框架及塑封料；每个基座及其上粘附的第一、第二芯片均被一籍由塑封料切割而来的塑封体包覆住，塑封体还包覆设于该基座上第一芯片正面的一个或多个互联片和包覆设于该基座上第二芯片正面的一个或多个互联片，使每个互联片的一个侧缘面均从塑封体的一个切割侧缘面中予以外露。
上述方法，第一、第二芯片各自背面的电极通过导电材料分别对应粘附在基座的正面和背面。
上述的方法，每个基座上的第一芯片上的互联片各自的一个侧缘面均与该基座的一侧缘面处于同一公共面，该基座上的第二芯片上的互联片各自的一个侧缘面也位于该公共面内；沿着该公共面切割叠层，形成塑封体的一个切割侧缘面，使得基座在公共面内的侧缘面，及任意一个互联片在公共面内的侧缘面，都从沿着公共面实施切割获得的塑封体的一侧缘面中裸露出来。
上述方法，其特征在于，每个基座上的第一芯片上的互联片各自的一个侧缘面处于同一公共面，该基座上的第二芯片上的互联片各自的一个侧缘面也位于该公共面；沿着该公共面切割叠层，形成塑封体的一个切割侧缘面，使得任意一个互联片在公共面内的侧缘面，都从沿着公共面实施切割获得的塑封体的一侧缘面中裸露出来。
上述方法，塑封工艺中塑封料将每个互联片的顶面都包覆在内，切割形成塑封体之后，每个互联片的顶面均被塑封体包覆在内。
上述方法，塑封工艺中塑封料将设于第一芯片正面的至少一个互联片的一个顶面从塑封料中裸露出来，切割形成塑封体之后，设于第一芯片正面的至少一个互联片的一个顶面从塑封体的顶面中外露。
上述方法，塑封工艺中塑封料将设于第二芯片正面的至少一个互联片的一个顶面从塑封料中裸露出来，切割形成塑封体之后，设于第二芯片正面的至少一个互联片的一个顶面从塑封体的底面中外露。
上述方法，设置第一或第二芯片各自正面的两个电极上的主、副互联片之间的厚度不相等，主互联片本质为矩形并籍由其一角部具有的一切口而形成L形，副互联片设置在该切口内，主互联片的厚度大于副互联片的厚度。
上述功率半导体器件，设置第一芯片正面的主互联片的顶面从塑封体的顶面外露，设置第二芯片正面的主互联片的顶面从塑封体的底面外露；以及在每个主互联片的顶面上均粘贴一个与主互联片形状相适配的L形散热片，以便与主互联片对准重合，并在散热片的一个侧缘上延伸出一个与散热片垂直的侧翼，散热片的该侧缘与塑封体用于外露出互联片的侧缘面对齐。
本发明提供另一种功率半导体器件的制备方法，包括以下步骤：提供一具多个互联片的第二引线框架，在第二引线框架上倒装安装第一芯片，在每个第一芯片正面的各个电极上均对准粘附一个互联片；将一具有多个基座的第一引线框架安装到多个第一芯片之上，以便将每个第一芯片背面的电极对准粘附到一个基座的背面；在每个基座正面粘贴一个第二芯片；提供一具多个互联片的第三引线框架安装到多个第二芯片之上，以便在每个第二芯片正面的各个电极上均对准粘附一个互联片；实施塑封工艺，利用塑封料包覆所述第一、第二和第三引线框架，和包覆每个第一、第二芯片；切割相邻基座之间的叠层，所述叠层包括第一、第二和第三引线框架及塑封料；每个基座及其上粘附的第一、第二芯片均被一籍由塑封料切割而来的塑封体包覆住，塑封体还包覆设于该基座上第一芯片正面的一个或多个互联片和包覆设于该基座上第二芯片正面的一个或多个互联片，使每个互联片的一个侧缘面均从塑封体的一个切割侧缘面中予以外露。
上述方法，每个基座上的第一芯片上的互联片各自的一个侧缘面均与该基座的一侧缘面处于同一公共面，该基座上的第二芯片上的互联片各自的一个侧缘面也位于该公共面内；沿着该公共面切割叠层，形成塑封体的一个切割侧缘面，使得基座在公共面内的侧缘面，及任意一个互联片在公共面内的侧缘面，都从沿着公共面实施切割获得的塑封体的一侧缘面中裸露出来。
上述方法，每个基座上的第一芯片上的互联片各自的一个侧缘面处于同一公共面，该基座上的第二芯片上的互联片各自的一个侧缘面也位于该公共面；沿着该公共面切割叠层，形成塑封体的一个切割侧缘面，使得任意一个互联片在公共面内的侧缘面，都从沿着公共面实施切割获得的塑封体的一侧缘面中裸露出来。
附图说明
阅读以下详细说明并参照以下附图之后，本发明的特征和优势将显而易见：
图1A～1B是背景技术涉及的功率半导体封装。
图2A～2I是本发明提供制备以器件一个侧缘面来贴片的步骤流程。
图3A～3C是功率器件安装到PCB电路板上的方式。
图4A～4B是带有散热片的功率半导体器件。
图5A～5B是基座不从塑封体中外露的实施例。
图6A～6B是互联片的顶面不从塑封体中外露的实施例。
图7A～7D是与图2A～2I流程不同的另一种制备功率器件的流程示意图。
具体实施方式
图2A中，引线框架100包含了多个金属基座101，引线框架300周边的边框处设置有多个定位孔105（数量或方位仅仅作为示范，引线框架300其他地方同样也可以布置一些未示意出的定位孔）。基座101大体是方形的平板结构，具有相对的正面和背面。由于基座101通过若干连筋与引线框架100的边框或支撑条的连接方式已经被本领域的技术人员熟知，所以不再进一步赘述引线框架100和基座101的具体结构。为了与后续其他的引线框架区分开，引线框架100被定义为第一引线框架。
图2B中，基于已有的贴片技术，譬如利用导电的粘合材料（如焊锡膏、导电银浆等），或以共晶焊等方式，将多个第一芯片201一对一的粘贴到多个基座101上，此时第一芯片201粘贴在基座101的正面。第一芯片201是垂直式的功率MOSFET，其正面具有一些电极，背面也有电极，电流由其正面流向背面或相反，第一芯片201的具体结构在后续内容中会详细介绍。第一芯片201背面粘附到基座101的正面，籍此第一芯片201背面的电极可以电性连接到基座101上。注意第一芯片201的贴片步骤中，引线框架100和每个基座101都是正面朝上。
图2C中，翻转引线框架100，使得引线框架100背面朝上而正面朝下，每个基座101及其连带粘附的第一芯片201亦是同步翻转。然后将多个第二芯片202也一对一的粘贴到多个基座101上，此时第二芯片202粘贴在基座101的背面。第二芯片202也是垂直式的功率MOSFET，其正面具有一些电极，背面也有电极，电流由其正面流向背面或相反，第二芯片202的结构在后续内容中会详细介绍。第二芯片202的背面粘附到基座101的背面，籍此第二芯片202背面的电极可以电性连接到基座101上。如此一来，每个基座101正面背面均相应设置了一个第一芯片201和一个第二芯片202。
为了更详细的理解第一芯片201、第二芯片202和基座101的相互关系，图2D-1截取了一个基座101和粘附其正、背面的第一芯片201和第二芯片202进行了示范，但需要强调的是，此时仅仅是为了视觉上的观察方便，实际上并未对引线框架100执行任何切割步骤。参见图2D-1，第一芯片201的正面设置有电极201a、电极201b，第一芯片201背面的电极未示意出。虽然第二芯片202被图2D-1的基座101挡住了，但是图2D-2示意出了第二芯片202的正面设置的电极202a、电极202b，注意第二芯片202背面的电极未示意出。
在图2E-1中，提供一个引线框架300，引线框架300包含多个互联片单元301，每个互联片单元301都包含一个或者多个相互之间分隔开的互联片，例如在一个实施例中，互联片单元301包含一个互联片301a和另一个互联片301b。定义尺寸较大的互联片301a为主互联片，定义尺寸较小的互联片301b为副互联片，互联片301a本质为矩形并籍由其一角部具有的一个切口而形成L形，而互联片301b就设置在该切口内，使得它们之间相互适配而占有的整体尺寸最小。由于互联片301a、301b通过若干连筋与引线框架300的边框或支撑条的连接方式已经被本领域的技术人员熟知，所以不再进一步赘述引线框架300和互联片单元301的具体结构。为了与其他的引线框架区分开，引线框架300被定义为第二引线框架，引线框架300的边框处设置有定位孔305。
在图2E-2中，提供一个和引线框架300结构上相似度很高的引线框架400，引线框架400包含多个互联片单元401，每个互联片单元401都包含一个或者多个相互之间分隔开的互联片，例如在一个实施例中，互联片单元401包含互联片401a和互联片401b。定义尺寸较大的互联片401a为主互联片，定义尺寸较小的互联片401b为副互联片，互联片401a本质为矩形并籍由其一角部具有的一个切口而形成L形，而互联片401b就设置在该切口内，使得它们之间相互适配而占有的整体尺寸最小。引线框架400定义为第三引线框，引线框架400的边框处设置有定位孔405。
在图2F中，实施了引线框架300和引线框架400的粘贴安装步骤。使得具多个互联片的第二引线框架300安装到多个第一芯片201之上，其实主要在每个第一芯片201之上安装了一个互联片单元301。以便在第一芯片201正面的电极201a上均对准粘附一个互联片301a，在第一芯片201正面的电极201b上均对准粘附一个互联片301b。第二引线框架300的底面一侧朝向第一芯片201或引线框架100，但相对的顶面一侧则背离第一芯片201或引线框架100。
同时，使得具多个互联片的第三引线框架401安装到多个第二芯片202之上，其实主要在每个第二芯片202之上安装了一个互联片单元401。以便在第二芯片202正面的电极202a上均对准粘附一个互联片401a，在第二芯片202正面的电极202b上均对准粘附一个互联片401b。第三引线框架400的底面一侧朝向第二芯片202或引线框架100，但相对的顶面一侧背离第二芯片202或引线框架100。
在一些实施例中，在安装引线框架300、400的步骤中，可以使图2C的引线框架100再次翻转（至正面朝上），先安装引线框架300后，又翻转引线框架100（至背面朝上），然后才安装引线框架400。在另在一些其他的实施例中，也可以不予翻转图2C的引线框架100（背面朝上），直接先安装引线框架400，之后翻转引线框架100（正面朝上），然后才安装引线框架300。图2F的剖面图表示引线框架300和引线框架400完成了各自的安装步骤。
此时，每个基座101上粘附有一个第一芯片201和一个第二芯片202，每个第一芯片201上都粘附有一个互联片单元301，每个第二芯片202上都粘附有一个互联片单元401。为了更详细的理解它们直接按的相互结构关系，图2G截取了一个基座101和粘附其正、背面的第一芯片201和第二芯片202以及互联片单元301、401进行了示范，但需要强调的是，此时仅仅是为了视觉上的观察方便，实际上并未对引线框架100、300和400执行任何切割步骤。
参见图2G及图2D-1，第一芯片201正面的电极201a上粘附有一个互联片301a，电极201b上粘附有一个互联片301b。第二芯片202正面的电极202a上粘附有一个互联片401a，电极202b上粘附有一个互联片401b。第一芯片201和第二芯片202背面的电极同时电性连接到基座101。在电源管理系统中，第一、第二芯片分别作为上拉晶体管和下拉晶体管，虽然第一芯片201和第二芯片202的尺寸会略有差异，一大一小，但依然可以认为第一芯片201的电极201a和第二芯片202的电极202a大体上会以基座101为对称中心面而呈现出对称设置，同样，第一芯片201的电极201b和第二芯片202的电极202b大体上也会以基座101为对称中心面而呈现出对称设置。这样设计造成的结果是，互联片301a和互联片401a以基座101为对称面而大致对称，互联片301b和互联片401b也以基座101为对称面而大致对称。
在图2G中，设于第一芯片201或第二芯片202各自正面的两个电极上互联片之间的厚度不相等。在一些实施例中，在互联片单元301中，设于第一芯片201电极201a上的互联片301a（主互联片）比设于电极201b上的互联片301b（副互联片）要厚，同样，在互联片单元401中，设于第二芯片202电极202a上的互联片401a（主互联片）比设于电极202b上的互联片401b（副互联片）要厚。
在图2H中，互联片301a的底面粘贴到第一芯片201的电极201a上，互联片301b底面粘贴到第一芯片201的电极201b上。互联片401a的底面粘贴到第二芯片202的电极202a上，互联片401b底面粘贴到第二芯片201的电极202b上。如此一来，执行塑封工艺之后，以譬如环氧树脂类的塑封层或塑封料501包覆引线框架100、300和400，同样也会包覆每个第一芯片201、第二芯片202，塑封料501对引线框架300、400的塑封程度可以调节，例如使每个互联片单元301中互联片301a的顶面从塑封料501中外露出来，同样，每个互联片单元401中互联片401a的顶面可以从塑封料501中外露出来。但是，但是较薄的互联片301b的顶面无疑会被塑封料501包覆住，较薄的互联片401b的顶面无疑也会被塑封料501包覆住。
在一些实施例中，如在图2H～2I中，每个基座101的一个侧缘面101'与粘附于该基座101上的第一芯片201上的互联片301a的一个侧缘面301'a处于同一公共面508，粘附于该基座101上的第二芯片202上的互联片401a的一个侧缘面401'a也位于该公共面508。除此之外，粘附于该基座101上的第一芯片201上的互联片301b的一个侧缘面301'b位于该公共面508内，粘附于该基座101上的第二芯片202上的互联片401b的一个侧缘面401'b也位于该公共面508内。
如果未塑封前，互联片301a（或401a、301b、401b）的带有侧缘面301'a（或401'a、301'b、401'b）的端部是互联片301a（或401a、301b、401b）的自由末端，并且基座101原本就具有一个侧缘面101'，则我们希望基座101的侧缘面101'和各互联片的侧缘面（301'a、401'a以及301'b、401'b）位于同一公共面508。缘由在于，完成塑封工序之后，需要对包括了引线框架100、300和400及塑封料501的叠层需要实施切割（Package Saw），来获得图2I所示的功率半导体器件555，它们满足共面条件时，会使侧缘面（301'a、401'a以及301'b、401'b和101'）就都会从沿着公共面508切割塑封层获得的塑封体500的一个切割侧缘面500C中裸露出来。在这种情况下，未塑封前，侧缘面（301'a、401'a以及301'b、401'b和101'）原本就存在。
但是有一些情况例外，如果侧缘面（301'a、401'a以及301'b、401'b和101'）原本是不存在的，它们只不过是因为在后续的切割工序中切断互联片而形成的互联片的切割面，则前述未实施切割步骤前，要求它们共面的条件便不复存在。此时，基座101沿着塑封体500的一个切割形成面即侧缘面500C被切割后，形成一个体现为后续侧缘面101'的切割面。互联片301a沿着该切割形成面即侧缘面500C被切割后，形成一个体现为后续侧缘面301'a的切割面。互联片301b沿着该切割形成面即侧缘面500C被切割后，形成一个体现为后续侧缘面301'b的切割面。互联片401a沿着该切割形成面即侧缘面500C被切割后，形成一个体现为后续侧缘面401'a的切割面。互联片401b沿着该切割形成面即侧缘面500C被切割后，形成一个体现为后续侧缘面401'b的切割面。很明显，这些因切割而来的侧缘面（301'a、401'a以及301'b、401'b和101'）自然与塑封体500的切割面也即侧缘面500C共面。
在图2H～2I的步骤中，可以沿着图2H所示的切割线554，切割相邻基座101之间的叠层（包括引线框架100、300和400及塑封料501），制备出图2I所示功率半导体器件555。每个基座101及其上粘附的第一芯片201、第二芯片202均被一籍由塑封料501或塑封层切割而来的塑封体500包覆住，塑封体500还包覆设于该基座101上的第一芯片201正面的互联片301a、301b，和包覆设于该基座101上的第二芯片202正面的互联片401a、401b。在一些可选实施例中，如果互联片301a的顶面从塑封料或塑封层501原本的顶面外露，和/或互联片401a的顶面从塑封料或塑封层501原本的底面外露，则互联片301a的顶面依然从籍由塑封料501切割而来的塑封体500的顶面500A外露，和/或互联片401a的顶面依然从籍由塑封料501切割而来的塑封体500的底面500B外露。基座101除了侧缘面101'是裸露于塑封体500的侧缘面500C之外，其他的三个侧缘面都被完全塑封住。在各种实施例中，各互联片在与基座相距平行的平面上延伸到塑封体的同一个侧缘面，至少基座的一部分也平行延伸到塑封体的同一个侧缘面。
参见图3A～3C，提供了一个PCB电路板600，在其贴片表面上布置有焊盘（604a、604b和603a、603b以及601），这些焊盘的布局方式与每个功率器件中多个互联片从塑封体500的侧缘面500C外露的各个侧缘面的布局方式对应相同。
对照图3A和图3B，焊盘604a的尺寸及形状与互联片401a的侧缘面401'a大体一致，焊盘604b的尺寸及形状与互联片401b的侧缘面401'b大体一致。焊盘603a的尺寸及形状与互联片301a的侧缘面301'a大体一致，焊盘603b的尺寸及形状与互联片301b的侧缘面301'b大体一致。除此之外，焊盘601的尺寸及形状与基座101的侧缘面101'大体一致。这样的焊盘布局和互联片外露的侧缘面布局为后续的贴片做准备。
如图3C，功率半导体器件555被竖立起来，使塑封体500的侧缘面500C贴近PCB电路板的贴片表面，用作贴片结合面，从而采用表面贴片技术将功率半导体器件555安装到PCB电路板上，前述尺寸及形状大体相同的焊盘和互联片侧缘面可以利用焊锡膏来对准焊接。此时，塑封体500的顶面500A和底面500B均垂直于PCB的贴片表面。如果以传统技术的方案，将塑封体500的顶面500A和底面500B作为器件用于贴片的接合面，由于塑封体500的顶面500A和底面500B的面积远远比侧缘面500C大得多，这样会占用PCB布置有焊盘的贴片表面的很多有效面积，造成设备体积庞大。而本发明与传统技术完全不同，功率半导体器件555垂直于PCB，较小的侧缘面500C作为贴片结合面，大幅度降低占用的PCB面积，因此，本发明提供的功率半导体器件555体现了小尺寸贴片印迹（Footprint）面积器件的优势。
在图4A～4B的实施例中，互联片301a（主互联片）外露的顶面上粘贴有一个与主互联片形状、尺寸大小相适配的L形散热片700a，以便散热片700a可以与主互联片301a对准重合，最大限度的实现散热。在一些实施例中，在散热片700a的一个侧缘700c上以背离散热片700a的方向而向外延伸出一个侧翼700b，侧翼700b与散热片700a垂直。其中，散热片700a的该侧缘700c与塑封体500的侧缘面500C对齐。在图4B中，功率半导体器件555被垂直安装于PCB的贴片表面，侧翼700b平行于PCB的贴片表面，适当增大图3A中的焊盘604a、603a的面积，利用导电粘合材料如焊锡膏，将功率半导体器件500顶面和底面两侧的侧翼700b分别粘贴到焊盘604a、603a上，增大了互联片401a和焊盘604a的电性接触面积，和增大了互联片301a和焊盘603a的电性接触面积，而且功率半导体器件500和PCB之间的结合牢靠程度也得以增强，侧翼700b还作为器件主要的散热途径。
在图2I的一个可选实施例中，一个为MOSFET的第一芯片201的电极201b为栅极，电极201a为漏极，第一芯片201的背面的电极是其源极。另一个为MOSFET的第二芯片202的电极202b为栅极，电极202a为源极，第二芯片202的背面的电极是其漏极。此时基座101的侧缘面101'必须予以外露，基座101作为功率半导体器件500上拉晶体管和下拉晶体管之间的公共耦合节点LX，输出电压。
在图2I的另一个可选实施例中，一个为MOSFET的第一芯片201的电极201b为栅极，电极201a为源极，第一芯片201的背面的电极是其漏极。另一个为MOSFET的第二芯片202的电极202b为栅极，电极202a为源极，第二芯片202的背面的电极是其漏极。此时对应基座101的侧缘面101'是否一定要从侧缘面500C外露出来则没有要求，既可以外露也可以不予外露，外露是图2I的实施例，不予外露是图5B的实施例。
在图5A～5B的实施方式中，每个基座101上的第一芯片201上的互联片（301a、301b）各自的一个侧缘面（301'a、301'b）处于同一公共面508'，该基座101上的第二芯片202上的互联片（401a、401b）各自的一个侧缘面（401'a、401'b）也位于该公共面508'内。但是基座101靠近公共平面508'的一个侧缘面101'并未处于该公共平面508'内，相当于基座101靠近公共平面508'的一个侧缘向内收缩，而没有向外延伸到公共面508'之外或与之共面。一旦沿着该公共面508'切割叠层，形成塑封体500的一个切割侧缘面500C，则可以使得任意一个互联片（301a、301b、401a、401b）在公共面508'内的侧缘面（301'a、301'b、401'a、401'b），都从沿着公共面508'对叠层实施切割获得的塑封体500的一个侧缘面500C中裸露出来，但是基座101则完全被塑封在塑封体500内部，其没有外露于侧缘面500C的侧缘面。在图5B的可选实施例中，一个为MOSFET的第一芯片201的电极201b为栅极，电极201a为源极，第一芯片201的背面的电极是其漏极。另一个为MOSFET的第二芯片202的电极202b为栅极，电极202a为源极，第二芯片202的背面的电极是其漏极，第一芯片201、第二芯片202为共漏极配置。图5B与图2I的区别仅仅就在于基座101的侧缘面101'是否外露。此外，如果侧缘面（301'a、301'b、401'a、401'b）是因切割步骤获得互联片切割面时，原本是不存在的，它们只不过是因为在后续的切割工序中切断互联片而形成的互联片的切割面，则前述未实施切割步骤前，要求它们共面的条件便不复存在，只是要求形成切割面500C时，不能切割触及到基座101靠近切割面500C的边缘，而要让基座101靠近切割面500C的边缘与切割面500C之间设置一个间隙距离。在各种实施例中，各互联片在与基座相距平行的平面上延伸到塑封体的同一个侧缘面，至少基座的一部分也平行延伸到塑封体的同一个侧缘面。
图6A～6B与图2H～2I的步骤仅仅在于，塑封料501可以将第二引线框架300予以完全塑封，和/或将第三引线框架400予以完全塑封。如果塑封料501将第二引线框架300中每个互联片单元301、第三引线框架400中每个互联片单元401都密封，则互联片301a的顶面不会从塑封料501或塑封层的顶面外露，和/或互联片401a的顶面不会从塑封料501或塑封层的底面外露。此时，在籍由塑封料501切割而来的塑封体500中，互联片（301a、301b）、（401a、401b）各自的顶面完全被塑封体500包覆在内，仅仅是各个互联片的一个侧缘面从塑封体500的侧缘面500C中外露（类同图2I）。
图7A～7D是替换2A～2F的方法流程，在这个实施例中，无需对引线框架100实施上述的多次翻转。在图7A中，使引线框架300及其每个互联片底面朝上而顶面朝下，将第一芯片201倒装安装到引线框架301上，也即倒装到互联片单元301上，使得每个第一芯片201正面的电极201a上对准粘附一个互联片301a，第一芯片201正面的电极201b上对准粘附一个互联片301b。如图7B-1至7B-2，将一具有多个基座101的第一引线框架100安装到多个第一芯片201之上，以便将每个第一芯片201背面的电极对准粘附到一个基座101的背面并与基座101电性接触，从而将一个基座101安装到一个第一芯片201上。如图7C-1至7C-2，在每个基座101正面粘贴一个第二芯片202，第二芯片202背面的电极粘附到基座101正面并与基座101电性接触。如图7D，提供一具多个互联片的第三引线框架400安装到多个第二芯片202之上，也即在第二芯片202之上安装一个互联片单元401，使得每个第二芯片202正面的电极202a上对准粘附一个互联片401a，第二芯片202正面的电极202b上对准粘附一个互联片401b。为了观察的方便，可以将图7D得到的包含第一、第二芯片及引线框架（100、300、400）的结构翻转一次，就是图2F所示的结构（但实质上没有必要翻转），其后续的其他步骤跟图2G～2I所示的方法流程没有区别。
第一引线框架100的边缘处设置的定位孔105与第二引线框架300的定位孔305、第三引线框架400的定位孔405具有相同的布局方式，以便在安装第二和第三引线框架的时候使得这些引线框架能够与第一引线框架100进行精确对准定位，通常是在垂直方向上采取自对准，例如某一个预设的定位针穿过引线框架100、300和400在垂直方向上彼此间相互对准重合的一个定位孔。
以上，通过说明和附图，给出了具体实施方式的特定结构的典型实施例，上述发明提出了现有的较佳实施例，但这些内容并不作为局限。对于本领域的技术人员而言，阅读上述说明后，各种变化和修正无疑将显而易见。因此，所附的权利要求书应看作是涵盖本发明的真实意图和范围的全部变化和修正。在权利要求书范围内任何和所有等价的范围与内容，都应认为仍属本发明的意图和范围内。

Claims (22)

1.一种功率半导体器件，其特征在于，包括：
一基座，及分别粘附于基座的正面和背面的第一、第二芯片；
设于第一芯片正面的一个或多个互联片和设于第二芯片正面的一个或多个互联片；
一包覆所述第一、第二芯片、及基座和各互联片的塑封体，其包覆方式为至少使每个互联片的一个侧缘面从塑封体的一个侧缘面中予以外露。
2.如权利要求1所述的功率半导体器件，其特征在于，基座的一个侧缘面与每个互联片的外露于塑封体的侧缘面共面，也从塑封体的用于外露出互联片侧缘面的该侧缘面中予以外露。
3.如权利要求1所述的功率半导体器件，其特征在于，基座被塑封体包覆在内而没有侧缘面外露。
4.如权利要求1所述的功率半导体器件，其特征在于，设于第一芯片正面的至少一个互联片的一个顶面从塑封体的顶面中外露。
5.如权利要求1所述的功率半导体器件，其特征在于，设于第一芯片正面的每个互联片的顶面均被塑封体包覆在内。
6.如权利要求1所述的功率半导体器件，其特征在于，设于第二芯片正面的至少一个互联片的一个顶面从塑封体的底面中外露。
7.如权利要求1所述的功率半导体器件，其特征在于，设于第二芯片正面的每个互联片的顶面均被塑封体包覆在内。
8.如权利要求1所述的功率半导体器件，其特征在于，第一、第二芯片各自正面的各个电极上分别粘附有互联片，第一、第二芯片各自背面的电极通过导电材料分别对应粘附在基座的正面和背面。
9.如权利要求1所述的功率半导体器件，其特征在于，设于第一或第二芯片各自正面的两个电极上的主、副互联片之间的厚度不相等，主互联片本质为矩形并籍由其一角部具有的一切口而形成L形，副互联片设置在该切口内，主互联片的厚度大于副互联片的厚度。
10.如权利要求9所述的功率半导体器件，其特征在于，设于第一芯片正面的主互联片的顶面从塑封体的顶面外露，设于第二芯片正面的主互联片的顶面从塑封体的底面外露；以及
主互联片的顶面上粘贴有一个与主互联片形状相适配的L形散热片，以便与主互联片对准重合，并在散热片的一个侧缘上延伸出一个与散热片垂直的侧翼，散热片的该侧缘与塑封体外露出互联片的侧缘面对齐。
11.一种功率半导体器件的制备方法，其特征在于，包括以下步骤：
提供一具多个基座的第一引线框架；
在每个基座正面粘贴一个第一芯片，并翻转第一引线框架后在每个基座背面粘贴一个第二芯片；
提供一具多个互联片的第二引线框架安装到多个第一芯片之上，以便在每个第一芯片正面的各个电极上均对准粘附一个互联片；
提供一具多个互联片的第三引线框架安装到多个第二芯片之上，以便在每个第二芯片正面的各个电极上均对准粘附一个互联片；
实施塑封工艺，利用塑封料包覆所述第一、第二和第三引线框架，和包覆每个第一、第二芯片；
切割相邻基座之间的叠层，所述叠层包括第一、第二和第三引线框架及塑封料；
每个基座及其上粘附的第一、第二芯片均被一籍由塑封料切割而来的塑封体包覆住，塑封体还包覆设于该基座上第一芯片正面的一个或多个互联片和包覆设于该基座上第二芯片正面的一个或多个互联片，使每个互联片的一个侧缘面均从塑封体的一个切割侧缘面中予以外露。
12.如权利要求11所述的方法，其特征在于，第一、第二芯片各自背面的电极通过导电材料分别对应粘附在基座的正面和背面。
13.如权利要求11所述的方法，其特征在于，每个基座上的第一芯片上的互联片各自的一个侧缘面均与该基座的一侧缘面处于同一公共面，该基座上的第二芯片上的互联片各自的一个侧缘面也位于该公共面内；
沿着该公共面切割叠层，形成塑封体的一个切割侧缘面，使得基座在公共面内的侧缘面，及任意一个互联片在公共面内的侧缘面，都从沿着公共面实施切割获得的塑封体的一侧缘面中裸露出来。
14.如权利要求11所述的方法，其特征在于，每个基座上的第一芯片上的互联片各自的一个侧缘面处于同一公共面，该基座上的第二芯片上的互联片各自的一个侧缘面也位于该公共面；
沿着该公共面切割叠层，形成塑封体的一个切割侧缘面，使得任意一个互联片在公共面内的侧缘面，都从沿着公共面实施切割获得的塑封体的一侧缘面中裸露出来。
15.如权利要求11所述的方法，其特征在于，塑封工艺中塑封料将每个互联片的顶面都包覆在内，切割形成塑封体之后，每个互联片的顶面均被塑封体包覆在内。
16.如权利要求11所述的方法，其特征在于，塑封工艺中塑封料将设于第一芯片正面的至少一个互联片的一个顶面从塑封料中裸露出来，切割形成塑封体之后，设于第一芯片正面的至少一个互联片的一个顶面从塑封体的顶面中外露。
17.如权利要求11所述的方法，其特征在于，塑封工艺中塑封料将设于第二芯片正面的至少一个互联片的一个顶面从塑封料中裸露出来，切割形成塑封体之后，设于第二芯片正面的至少一个互联片的一个顶面从塑封体的底面中外露。
18.如权利要求11所述的方法，其特征在于，设置第一或第二芯片各自正面的两个电极上的主、副互联片之间的厚度不相等，主互联片本质为矩形并籍由其一角部具有的一切口而形成L形，副互联片设置在该切口内，主互联片的厚度大于副互联片的厚度。
19.如权利要求18所述的功率半导体器件，其特征在于，设置第一芯片正面的主互联片的顶面从塑封体的顶面外露，设置第二芯片正面的主互联片的顶面从塑封体的底面外露；以及
在每个主互联片的顶面上均粘贴一个与主互联片形状相适配的L形散热片，以便与主互联片对准重合，并在散热片的一个侧缘上延伸出一个与散热片垂直的侧翼，散热片的该侧缘与塑封体用于外露出互联片的侧缘面对齐。
20.一种功率半导体器件的制备方法，其特征在于，包括以下步骤：
提供一具多个互联片的第二引线框架，在第二引线框架上倒装安装第一芯片，在每个第一芯片正面的各个电极上均对准粘附一个互联片；
将一具有多个基座的第一引线框架安装到多个第一芯片之上，以便将每个第一芯片背面的电极对准粘附到一个基座的背面；
在每个基座正面粘贴一个第二芯片；
提供一具多个互联片的第三引线框架安装到多个第二芯片之上，以便在每个第二芯片正面的各个电极上均对准粘附一个互联片；
实施塑封工艺，利用塑封料包覆所述第一、第二和第三引线框架，和包覆每个第一、第二芯片；
切割相邻基座之间的叠层，所述叠层包括第一、第二和第三引线框架及塑封料；
每个基座及其上粘附的第一、第二芯片均被一籍由塑封料切割而来的塑封体包覆住，塑封体还包覆设于该基座上第一芯片正面的一个或多个互联片和包覆设于该基座上第二芯片正面的一个或多个互联片，使每个互联片的一个侧缘面均从塑封体的一个切割侧缘面中予以外露。
21.如权利要求20所述的方法，其特征在于，每个基座上的第一芯片上的互联片各自的一个侧缘面均与该基座的一侧缘面处于同一公共面，该基座上的第二芯片上的互联片各自的一个侧缘面也位于该公共面内；
沿着该公共面切割叠层，形成塑封体的一个切割侧缘面，使得基座在公共面内的侧缘面，及任意一个互联片在公共面内的侧缘面，都从沿着公共面实施切割获得的塑封体的一侧缘面中裸露出来。
22.如权利要求20所述的方法，其特征在于，每个基座上的第一芯片上的互联片各自的一个侧缘面处于同一公共面，该基座上的第二芯片上的互联片各自的一个侧缘面也位于该公共面；
沿着该公共面切割叠层，形成塑封体的一个切割侧缘面，使得任意一个互联片在公共面内的侧缘面，都从沿着公共面实施切割获得的塑封体的一侧缘面中裸露出来。
CN201410146382.9A 2014-04-11 2014-04-11 小尺寸贴片印迹面积的功率半导体器件及制备方法 Active CN104979306B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201410146382.9A CN104979306B (zh) 2014-04-11 2014-04-11 小尺寸贴片印迹面积的功率半导体器件及制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201410146382.9A CN104979306B (zh) 2014-04-11 2014-04-11 小尺寸贴片印迹面积的功率半导体器件及制备方法

Publications (2)

Publication Number Publication Date
CN104979306A true CN104979306A (zh) 2015-10-14
CN104979306B CN104979306B (zh) 2018-06-01

Family

ID=54275685

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410146382.9A Active CN104979306B (zh) 2014-04-11 2014-04-11 小尺寸贴片印迹面积的功率半导体器件及制备方法

Country Status (1)

Country Link
CN (1) CN104979306B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109166829A (zh) * 2018-07-20 2019-01-08 昆山群悦精密模具有限公司 整流器引线框架及整流器的生产方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100308421A1 (en) * 2009-06-05 2010-12-09 Renesas Electronics Corporation Semiconductor device
US20120015483A1 (en) * 2009-01-12 2012-01-19 Texas Instruments Incorporated Semiconductor Device Package and Method of Assembly Thereof
CN102437134A (zh) * 2011-12-07 2012-05-02 上海凯虹电子有限公司 一种超小型封装体及其制作方法
CN102903692A (zh) * 2011-07-26 2013-01-30 万国半导体股份有限公司 应用双层引线框架的堆叠式功率半导体器件及其制备方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20120015483A1 (en) * 2009-01-12 2012-01-19 Texas Instruments Incorporated Semiconductor Device Package and Method of Assembly Thereof
US20100308421A1 (en) * 2009-06-05 2010-12-09 Renesas Electronics Corporation Semiconductor device
CN102903692A (zh) * 2011-07-26 2013-01-30 万国半导体股份有限公司 应用双层引线框架的堆叠式功率半导体器件及其制备方法
CN102437134A (zh) * 2011-12-07 2012-05-02 上海凯虹电子有限公司 一种超小型封装体及其制作方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109166829A (zh) * 2018-07-20 2019-01-08 昆山群悦精密模具有限公司 整流器引线框架及整流器的生产方法

Also Published As

Publication number Publication date
CN104979306B (zh) 2018-06-01

Similar Documents

Publication Publication Date Title
US9184117B2 (en) Stacked dual-chip packaging structure and preparation method thereof
TWI406372B (zh) 具有立體匹配互聯板的緊密封裝半導體晶片
KR101546572B1 (ko) 반도체 패키지 및 그 제조 방법
CN104681525B (zh) 一种多芯片叠层的封装结构及其封装方法
CN103545268B (zh) 底部源极的功率器件及制备方法
CN104779234B (zh) 抑制爬电现象的半导体器件及制备方法
CN103887292B (zh) 堆叠式双芯片封装结构及其制备方法
US10504823B2 (en) Power semiconductor device with small contact footprint and the preparation method
US9437587B2 (en) Flip chip semiconductor device
WO2017071418A1 (zh) 半导体器件及其制造方法
CN210837732U (zh) 氮化镓hemt的封装结构
CN207705191U (zh) 一种氮化镓器件及氮化镓封装结构
CN102222627B (zh) 具有晶圆尺寸贴片的封装方法
CN203589028U (zh) 用于电池组保护mosfet的公共漏极电源夹件
TWI237372B (en) Leadframe for multi-chip package and method for manufacturing the same
CN104979306A (zh) 小尺寸贴片印迹面积的功率半导体器件及制备方法
WO2018036319A1 (zh) 半导体封装结构及加工方法
CN208873713U (zh) 一种氮化镓器件
CN102832190B (zh) 一种倒装芯片的半导体器件及制造方法
US9337127B2 (en) Ultra-thin semiconductor device and preparation method thereof
WO2015133527A1 (ja) 半導体装置および半導体装置の製造方法
CN105633051A (zh) 部分框架外露多芯片多搭平铺夹芯封装结构及其工艺方法
CN104658985B (zh) 超薄半导体器件及制备方法
CN111192860A (zh) 一种氮化镓器件及氮化镓器件的封装方法
CN214705919U (zh) 一种适用于wlcsp芯片的封装结构

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant