CN104979183A - 层叠基板的加工方法 - Google Patents

层叠基板的加工方法 Download PDF

Info

Publication number
CN104979183A
CN104979183A CN201510161839.8A CN201510161839A CN104979183A CN 104979183 A CN104979183 A CN 104979183A CN 201510161839 A CN201510161839 A CN 201510161839A CN 104979183 A CN104979183 A CN 104979183A
Authority
CN
China
Prior art keywords
substrate
multilayer board
laser processing
cutting
spacing track
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201510161839.8A
Other languages
English (en)
Other versions
CN104979183B (zh
Inventor
熊泽哲
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Disco Corp
Original Assignee
Disco Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Disco Corp filed Critical Disco Corp
Publication of CN104979183A publication Critical patent/CN104979183A/zh
Application granted granted Critical
Publication of CN104979183B publication Critical patent/CN104979183B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Dicing (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Laser Beam Processing (AREA)
  • Electromagnetism (AREA)
  • Optics & Photonics (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Processing Of Stones Or Stones Resemblance Materials (AREA)
  • Finish Polishing, Edge Sharpening, And Grinding By Specific Grinding Devices (AREA)

Abstract

本发明提供一种层叠基板的加工方法，其能够与被加工物无关地改善由于第一基板的剥离所导致的芯片不良。一种层叠基板的加工方法，在所述层叠基板中，第二基板经由粘接层粘贴在第一基板上，并且在所述层叠基板上设有多条具有规定的宽度的间隔道，所述层叠基板的加工方法的特征在于包括：激光加工槽形成步骤，从该第二基板侧沿着该间隔道照射对于该层叠基板具有吸收性的波长的激光束，在该间隔道的宽度内的两侧分别形成到达该第一基板的一对激光加工槽；和切削步骤，在实施了该激光加工槽形成步骤后，利用不超出该一对激光加工槽的宽度的切削刀具，对在该间隔道内被该一对激光加工槽夹着的区域进行切削。

Description

层叠基板的加工方法
技术领域
本发明涉及将第二基板经由粘接层粘贴在第一基板上而成的层叠晶片分割为一个个芯片的层叠基板的加工方法。
背景技术
例如，在加速度传感器或压力传感器等MEMS(Micro Electro MechanicalSystems：微机电系统)器件的制造工艺中，形成有这样的器件晶片(第一基板)：在由形成于晶片上的多条间隔道(分割预定线)划分出的各区域中配设有MEMS器件。然后，利用例如日本特开2008-307646号公报所公开的切削装置沿着间隔道切削并分割晶片，由此制造出一个个MEMS器件。
在许多MEMS器件上配设有用于保护MEMS结构的被称作盖(cap)的保护罩。配设有这样的保护罩的MEMS器件以下述方式进行制造：在将器件晶片(第一基板)与罩板(第二基板)贴合在一起形成层叠晶片(层叠基板)之后，沿着间隔道对层叠晶片进行分割。
在利用切削刀具对在第一基板上经由粘接层粘贴第二基板而成的层叠基板进行分割的情况下，在层叠基板的第一基板上粘贴切割带，经由切割带将层叠基板抽吸保持在切削装置的卡盘工作台上，然后使切削刀具从第二基板侧切入，将层叠基板分割为一个个芯片(例如参照日本特开2006-228816号公报)。
专利文献1：日本特开2008-307646号公报
专利文献2：日本特开2006-228816号公报
可是，在用切削刀具切削层叠基板来将其分割为一个个芯片的情况下，如果粘接层的粘接力不充分，则存在第一基板会从粘接层剥离这样的问题。如果第一基板在要切削去除的间隔道之外的区域中剥离，则该区域的芯片会变得不良，因此，希望进行改善。
发明内容
本发明是鉴于上述问题而完成的，其目的在于提供一种能够与被加工物无关地改善由于第一基板的剥离所导致的芯片不良的层叠基板的加工方法。
根据本发明，提供一种层叠基板的加工方法，在所述层叠基板中，第二基板经由粘接层粘贴在第一基板上，并且在所述层叠基板上设有多条具有规定的宽度的间隔道，所述层叠基板的加工方法的特征在于，所述层叠基板的加工方法包括：激光加工槽形成步骤，从该第二基板侧沿着该间隔道照射对于该层叠基板具有吸收性的波长的激光束，在该间隔道的宽度内的两侧分别形成到达该第一基板的一对激光加工槽；和切削步骤，在实施了该激光加工槽形成步骤后，利用不超出该一对激光加工槽的宽度的切削刀具，对在该间隔道内被该一对激光加工槽夹着的区域进行切削。
在本发明的激光加工槽形成步骤中，由于通过照射激光束而形成到达第一基板的激光加工槽，因此，在层叠基板上不会作用物理负载。因此，即使是粘接层的粘接力不充分的层叠基板，也不会发生剥离。
另一方面，通过照射激光束而能够形成的激光加工槽的深度存在极限，在层叠基板较厚的情况下，需要照射多个通路的激光束，因此，如果想要仅利用激光加工来完全切断层叠基板，则生产率非常低。
在本申请发明中，在间隔道内的两侧形成一对激光加工槽，利用切削刀具对一对激光加工槽之间的区域进行切削，将层叠基板完全切断而分割为芯片，或者在对层叠基板进行不完全切断之后将其分割为芯片。因此，不会使生产率降低，能够进行加工而不会在间隔道之外的区域上发生第一基板的剥离，从而能够改善由于第一基板的剥离而导致的芯片不良。
附图说明
图1是层叠基板的剖视图。
图2是示出激光加工槽形成步骤的立体图。
图3是激光束产生单元的框图。
图4是示出激光加工槽形成步骤的剖视图。
图5的(A)是示出切削步骤的第1实施方式的剖视图，图5的(B)是示出切削步骤的第2实施方式的剖视图。
图6的(A)是通过第1实施方式的切削步骤分割后的芯片的剖视图，图6的(B)是在切削时间隔道内的第一基板飞散的情况下的剖视图。
图7是示出基于磨削的分割步骤的局部剖面侧视图。
图8是示出基于带扩展的分割步骤的剖视图。
标号说明
10：层叠基板；
12：第一基板；
13：间隔道；
14：第二基板；
15：器件；
16：粘接层；
17：激光加工槽；
18：激光束照射单元；
19、23：切削槽；
20：激光束产生单元；
21、21A、21B：芯片；
22：聚光器；
24：摄像单元；
36：切削刀具；
44：磨削轮；
48：磨具；
52：分割装置；
54：框架保持单元；
56：扩张滚筒。
具体实施方式
下面，参照附图对本发明的实施方式详细地进行说明。参照图1，示出了层叠基板10的剖视图。层叠基板10是第二基板14经由粘接层16粘贴在第一基板12上而构成。作为层叠基板10的一个例子，通过在形成有多个器件的器件晶片上粘贴由Si构成的罩基板而构成。
参照图2，示出了表示激光加工槽形成步骤的立体图。在第一基板12的表面12a上，在由形成为格子状的多条间隔道(分割预定线)13划分出的各区域中形成有器件15。
激光加工装置的激光束照射单元18包括：收纳于壳体20中的图3所示的激光束产生单元20；和将由激光束产生单元20产生的激光束聚光后照射至层叠基板10的聚光器22。
在激光束照射单元18的壳体20上安装有摄像单元24。摄像单元24除了包含借助于可视光线进行拍摄的通常的CCD等摄像元件外，还包含对层叠基板10照射红外线的红外线照射构件和输出与红外线相对应的电信号的红外线CCD等红外线摄像元件，摄像单元24将所拍摄的图像信号发送至未图示的控制构件。
如图3所示，激光束产生单元20包括：由YAG脉冲激光器或YVO4脉冲激光器等构成的激光振荡器26；重复频率设定构件28；脉冲宽度调整构件30；和功率调整构件32。由激光振荡器26振荡出的脉冲激光束被功率调整构件32调整为规定的功率后从聚光器22照射至层叠基板10。
再次参照图2，层叠基板10的第一基板12被抽吸保持在激光加工装置的未图示的卡盘工作台上。在本发明的实施方式的层叠基板的加工方法中，在实施激光加工槽形成步骤之前，实施用于检测待进行激光加工的间隔道13的校准步骤。
在该校准步骤中，利用摄像单元24的红外线摄像元件透过第二基板14对第一基板12的表面12a进行摄像，使待进行激光加工的间隔道13与集光器22沿X轴方向排列。
在实施校准步骤后，从激光束照射单元18的聚光器22沿着间隔道13从第二基板14侧照射对于层叠基板10具有吸收性的波长的激光束，通过使未图示的卡盘工作台沿X轴方向进行加工进给，由此，如图4所示，在间隔道13的宽度W1的内侧的两侧分别形成到达第一基板12的一对激光加工槽17(激光加工槽形成步骤)。
一边使层叠基板10沿Y轴方向进行分度进给，一边在沿第1方向伸长的间隔道13的宽度内的两侧连续地形成到达第一基板12的一对激光加工槽17。在沿第1方向伸长的所有的间隔道13的宽度内的两侧形成有一对激光加工槽17后，使未图示的卡盘工作台旋转90°，在沿着与第1方向垂直的第2方向伸长的间隔道13的宽度内的两侧分别形成到达第一基板12的一对激光加工槽17。
另外，激光加工槽形成步骤中的激光加工条件例如如以下所示这样。
光源：YAG脉冲激光
波长：355Nm(YAG脉冲激光的第三高次谐波)
平均输出：3.0W
重复频率：20kHz
聚光点直径：1.0μm
进给速度：100mm/s
在实施激光加工槽形成步骤之后，实施切削步骤，在该切削步骤中，利用不超出一对激光加工槽17的宽度的切削刀具，对在间隔道13内被一对激光加工槽17夹着的区域进行切削。
在该切削步骤的第1实施方式中，如图5的(A)所示，一边使安装于主轴34的末端的切削刀具36高速旋转一边将其从第二基板14侧切入层叠基板10，使抽吸保持着层叠基板10的未图示的卡盘工作台沿X轴方向进行加工进给，从而将层叠基板10完全切断(进行全切割)。
在切削步骤的第1实施方式中，将层叠基板10粘贴在切割带T1上，进行全切割直至切削刀具36的末端到达切割带T1为止，形成切削槽19。
当沿着在第1方向上伸长的所有的间隔道13形成相同的切削槽19后，使抽吸保持层叠基板10的未图示的卡盘工作台旋转90°，然后，沿着在第2方向上伸长的间隔道13对层叠基板10进行全切割，形成相同的切削槽19，由此，将层叠基板10分割为一个个芯片21。
参照图6的(A)，示出了像这样形成的芯片21的剖视图。在切削步骤中，利用切削刀具36对在间隔道13内被一对激光加工槽17夹着的区域进行切削，因此，如图6的(B)所示，由于切削时的冲击，往往使得间隔道13内的第一基板12飞散而制造出芯片21A。
参照图5的(B)，示出了第2实施方式的切削步骤的剖视图。在第2实施方式的切削步骤中，用高速旋转的切削刀具36对层叠基板10的第一基板12不是进行完全切断，而是进行不完全切断(半切割)，形成从第二基板14侧部分地切入第一基板12的切削槽23。
当沿着在第1方向上伸长的所有的分割预定线13形成切削槽23后，使抽吸保持层叠基板10的未图示的卡盘工作台旋转90°，然后，沿着在第2方向上伸长的所有的间隔道13形成相同的切削槽23。
在实施了第2实施方式的切削步骤后，实施将层叠基板10分割为一个个芯片的分割步骤。如图7所示，通过磨削来实施分割步骤的第1实施方式。
图7中，磨削单元38包括：主轴40，其被马达驱动而旋转；轮座42，其固定在主轴40的末端；和磨削轮44，其以能够装卸的方式安装于轮座42。磨削轮44由环状的轮基座46和固定安装于轮基座46的下端部外周的多个磨具48构成。
在磨削步骤中，将保护带T2粘贴在层叠基板10的第二基板14的表面，将层叠基板10的保护带T2侧抽吸保持在卡盘工作台50上，使第一基板12的背面12b露出。
然后，一边使卡盘工作台50沿箭头a所示的方向例如以300rpm旋转，一边使磨削轮44沿箭头b所示的方向以例如6000rpm旋转，同时，使未图示的磨削单元进给机构动作而使磨具48与第一基板12的背面12b接触。
然后，当以规定的磨削进给速度使磨削轮44向下方磨削进给规定的量时，对第一基板12进行磨削直至达到切削槽23为止，由此将层叠基板10分割为一个个器件芯片。
在分割步骤的第2实施方式中，通过对形成有切削槽23的层叠基板10施加外力，将层叠基板10分割为一个个器件芯片。在该第2实施方式的分割步骤中，如图8的(A)所示，将形成有切削槽23的层叠基板10的第一基板12侧粘贴在扩展带T3上，该扩展带T3的外周部被粘贴在环状框架F上。
然后，将环状框架F载置于框架保持部件58的载置面58a上，并利用夹紧件60来固定框架保持部件58。此时，框架保持部件58被定位于其载置面58a与扩张滚筒56的上端成为大致同一高度的基准位置。
接下来，驱动气缸64使框架保持部件58下降至图8的(B)所示的扩张位置。由此，固定在框架保持部件58的载置面58a上的环状框架F也下降，因此，粘贴在环状框架F上的扩展带T3与扩张滚筒56的上端缘抵接，主要向半径方向扩张。
其结果是，拉伸力呈放射状作用于粘贴在扩展带T3上的层叠基板10。这样，当拉伸力呈放射状作用于层叠基板10时，切削槽23成为分割起点，层叠基板10沿着切削槽23断开而被分割为一个个芯片21B。
在上述的实施方式的层叠基板的加工方法中，对在第一基板12的表面上被呈格子状形成的间隔道13划分而形成有多个器件15的第一基板12进行了说明，但是，本发明的层叠基板的加工方法并不限于具有图案的基板，还包括没有图案的被加工物和分割方向为一个方向的被加工物。

Claims (1)

1.一种层叠基板的加工方法，在所述层叠基板中，第二基板经由粘接层粘贴在第一基板上，并且在所述层叠基板上设有多条具有规定的宽度的间隔道，所述层叠基板的加工方法的特征在于，
所述层叠基板的加工方法包括：
激光加工槽形成步骤，从该第二基板侧沿着该间隔道照射对于该层叠基板具有吸收性的波长的激光束，在该间隔道的宽度内的两侧分别形成到达该第一基板的一对激光加工槽；和
切削步骤，在实施了该激光加工槽形成步骤后，利用不超出该一对激光加工槽的宽度的切削刀具，对在该间隔道内被该一对激光加工槽夹着的区域进行切削。
CN201510161839.8A 2014-04-11 2015-04-07 层叠基板的加工方法 Active CN104979183B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2014-081541 2014-04-11
JP2014081541A JP6234312B2 (ja) 2014-04-11 2014-04-11 積層基板の加工方法

Publications (2)

Publication Number Publication Date
CN104979183A true CN104979183A (zh) 2015-10-14
CN104979183B CN104979183B (zh) 2019-06-14

Family

ID=54275584

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510161839.8A Active CN104979183B (zh) 2014-04-11 2015-04-07 层叠基板的加工方法

Country Status (5)

Country Link
JP (1) JP6234312B2 (zh)
KR (1) KR102256562B1 (zh)
CN (1) CN104979183B (zh)
PH (1) PH12015000103B1 (zh)
TW (1) TWI640038B (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6890885B2 (ja) * 2017-04-04 2021-06-18 株式会社ディスコ 加工方法
JP7062449B2 (ja) * 2018-01-23 2022-05-06 株式会社ディスコ 被加工物の切削方法
US11081392B2 (en) 2018-09-28 2021-08-03 Taiwan Semiconductor Manufacturing Co., Ltd. Dicing method for stacked semiconductor devices
KR102152007B1 (ko) * 2020-03-18 2020-09-04 주식회사 탑 엔지니어링 기판 절단 방법 및 기판 절단 장치

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030100143A1 (en) * 2001-11-28 2003-05-29 Mulligan Rose A. Forming defect prevention trenches in dicing streets
CN1579728A (zh) * 2003-08-12 2005-02-16 株式会社迪斯科 分割盘状工件的方法
CN103107137A (zh) * 2011-11-11 2013-05-15 株式会社迪思科 芯片的制造方法

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02208954A (ja) * 1989-02-08 1990-08-20 Fujitsu Ltd 半導体装置の製造方法
JP4422463B2 (ja) * 2003-11-07 2010-02-24 株式会社ディスコ 半導体ウエーハの分割方法
JP4509820B2 (ja) 2005-02-15 2010-07-21 東京エレクトロン株式会社 熱処理板の温度設定方法，熱処理板の温度設定装置，プログラム及びプログラムを記録したコンピュータ読み取り可能な記録媒体
US7265034B2 (en) * 2005-02-18 2007-09-04 Taiwan Semiconductor Manufacturing Company, Ltd. Method of cutting integrated circuit chips from wafer by ablating with laser and cutting with saw blade
JP2007165789A (ja) * 2005-12-16 2007-06-28 Olympus Corp 半導体装置の製造方法
JP2007294729A (ja) * 2006-04-26 2007-11-08 Fujikura Ltd 半導体パッケージの製造方法
US8629532B2 (en) * 2007-05-08 2014-01-14 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor wafer with assisting dicing structure and dicing method thereof
JP2008307646A (ja) 2007-06-15 2008-12-25 Disco Abrasive Syst Ltd 切削装置
JP2009021476A (ja) 2007-07-13 2009-01-29 Disco Abrasive Syst Ltd ウエーハの分割方法
JP5536344B2 (ja) * 2009-01-09 2014-07-02 株式会社ディスコ レーザー加工装置
JP5381240B2 (ja) * 2009-03-31 2014-01-08 凸版印刷株式会社 Ｉｃチップ及びその製造方法
JP2011146552A (ja) * 2010-01-15 2011-07-28 Toshiba Corp 半導体装置の製造方法及び半導体装置
JP5431989B2 (ja) * 2010-01-29 2014-03-05 株式会社ディスコ レーザー加工装置
US8871613B2 (en) * 2012-06-18 2014-10-28 Semiconductor Components Industries, Llc Semiconductor die singulation method

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030100143A1 (en) * 2001-11-28 2003-05-29 Mulligan Rose A. Forming defect prevention trenches in dicing streets
CN1579728A (zh) * 2003-08-12 2005-02-16 株式会社迪斯科 分割盘状工件的方法
CN103107137A (zh) * 2011-11-11 2013-05-15 株式会社迪思科 芯片的制造方法

Also Published As

Publication number Publication date
JP2015204314A (ja) 2015-11-16
CN104979183B (zh) 2019-06-14
JP6234312B2 (ja) 2017-11-22
TW201546890A (zh) 2015-12-16
KR102256562B1 (ko) 2021-05-25
PH12015000103A1 (en) 2016-10-17
TWI640038B (zh) 2018-11-01
PH12015000103B1 (en) 2016-10-17
KR20150118024A (ko) 2015-10-21

Similar Documents

Publication Publication Date Title
TWI656597B (zh) Wafer processing method
US9093519B2 (en) Wafer processing method
US7915140B2 (en) Fabrication method for device having die attach film on the back side thereof
CN104752346B (zh) 晶片的加工方法
US20100015784A1 (en) Semiconductor device manufacturing method
JP2014165246A (ja) ウエーハの加工方法
JP6608713B2 (ja) ウエーハの加工方法
KR20180050225A (ko) 웨이퍼의 가공 방법
KR102333519B1 (ko) 적층 웨이퍼의 가공 방법
JP2011035245A (ja) 板状ワークの分割方法
CN104979183A (zh) 层叠基板的加工方法
JP6009240B2 (ja) ウェーハの加工方法
JP2006073690A (ja) ウエーハの分割方法
JP2019021743A (ja) ウエーハの加工方法
US9455149B2 (en) Plate-like object processing method
JP6634300B2 (ja) ウエーハの加工方法
JP2018067645A (ja) ウエーハの加工方法
JP2005101182A (ja) 半導体チップの製造方法
JP7420508B2 (ja) レーザー加工方法
JP2018133370A (ja) ウエーハの加工方法
JP2017076713A (ja) ウエーハの加工方法
JP6435140B2 (ja) ウエーハの分割方法
TW201503253A (zh) 晶圓之加工方法
JP2022054894A (ja) ウェーハの加工方法
JP2016025116A (ja) ウエーハの加工方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant