CN104979178B - 一种半导体器件的制造方法 - Google Patents

Abstract

本发明提供一种半导体器件的制造方法，涉及半导体技术领域。本发明的半导体器件的制造方法，通过在形成锗硅遮蔽层以及锗硅临时侧壁的步骤之后、形成锗硅层的步骤之前增加进行氮化处理的步骤，在伪栅极硬掩膜、锗硅遮蔽层以及锗硅临时侧壁的表面形成富含氮悬垂键的结构，可以避免在锗硅工艺中在锗硅遮蔽层和锗硅临时侧壁以及伪栅极硬掩膜的表面上形成非正常的锗硅颗粒，因此可以提高制得的半导体器件的良率。

Description

一种半导体器件的制造方法

技术领域

本发明涉及半导体技术领域，具体而言涉及一种半导体器件的制造方法。

背景技术

在半导体技术领域中，对于先进的半导体技术，应力工程成为器件性能提升的最重要的因素之一。对于PMOS而言，锗硅（SiGe）可以通过向沟道施加压应力改善载流子迁移率。通过良好地调节锗硅的生长，应力可以被优化到更强。

锗硅沉积是一种选择性生长，仅生长在硅（Si）材料上。为了避免锗硅在NMOS上的生长，需要在NMOS区域形成锗硅遮蔽层。氮化硅（SiN）和氧化硅（SiO₂）均可以被用作遮蔽层；由于在锗硅的湿法工艺中氧化硅很容易被去除并且不稳定，通常主要采用氮化硅（单纯采用氮化硅，或同时采用氧化硅和氮化硅）作为遮蔽层。HCl被广泛用作锗硅生长的选择气体（selective gas）以避免在氮化硅（SiN）和氧化硅（SiO₂）上生长锗硅。通过调节HCl，锗硅的选择窗口可以得到很大的改善。但是，HCl不利于锗硅的填充和锗硅的质量。有时候，由于HCl到达区域的限制，在形成锗硅的工艺中经常出现不需要的锗硅颗粒。此外，一些其他原因，例如硅颗粒、硼剂量比、或SiH₄/DCS的气体比等，也会导致锗硅颗粒的产生。

此外，本申请的发明人发现，氮化硅薄膜的表面键（surface bound）是产生锗硅颗粒的一个最重要的原因。通过ALD工艺、CVD工艺以及炉管工艺（furnance）形成的氮化硅均可以用作硬掩膜（HM）或锗硅遮蔽层。在现有技术中所采用的作为硬掩膜（HM）或锗硅遮蔽层的氮化硅薄膜中，对于其中的大多数，在薄膜的表面存在很多的硅悬垂键（Si danglingbounds），如图1所示，这些硅悬垂键很容易作为成核的种子而生长锗硅。在膜层表面的硅悬垂键越多，锗硅生长的选 择性越差且锗硅缺陷越严重。因此，在现有技术中，在锗硅工艺后往往在硬掩膜和侧壁（由锗硅遮蔽层刻蚀形成）上形成非正常的锗硅颗粒101，如图2所示。这些位于硬掩膜和侧壁上的非正常的锗硅颗粒，将影响后面的形成源漏极、形成金属硅化物（NiSi）、形成层间介电层、去除伪栅极以及形成接触孔的工艺，最终导致整个半导体器件（例如SRAM）的良率下降。

由此可见，在现有的半导体器件的制造方法中，由于作为硬掩膜或锗硅遮蔽层的氮化硅薄膜的表面往往存在很多硅悬垂键（Si dangling bounds），因此在锗硅工艺中往往在硬掩膜和侧壁上形成非正常的锗硅颗粒，最终导致制得的半导体器件的良率的下降。因此，为解决以上问题，有必要提出一种新的半导体器件的制造方法。

发明内容

针对现有技术的不足，本发明提供一种半导体器件的制造方法，包括：

步骤S101：提供半导体衬底，在所述半导体衬底的NMOS区和PMOS区分别形成包括伪栅极和伪栅极硬掩膜的伪栅极结构；

步骤S102：形成覆盖所述半导体衬底以及所述伪栅极硬掩膜的遮蔽材料层，对所述遮蔽材料层进行刻蚀以形成覆盖NMOS区的锗硅遮蔽层以及位于PMOS的伪栅极两侧的锗硅临时侧壁；

步骤S103：在所述半导体衬底内形成位于PMOS的伪栅极两侧的用于容置锗硅层的沟槽；

步骤S104：在所述沟槽内形成锗硅层；

其中，在所述步骤S102与所述步骤S104之间还包括：对所述伪栅极硬掩膜、所述锗硅遮蔽层以及所述锗硅临时侧壁进行氮化处理的步骤。

可选地，所述进行氮化处理的步骤位于所述步骤S103中，所述沟槽为∑型沟槽，并且所述步骤S103包括：

步骤S1031：通过干法刻蚀在所述半导体衬底内形成位于PMOS的伪栅极两侧的用于容置锗硅层的碗状沟槽；

步骤S1032：对所述伪栅极硬掩膜、所述锗硅遮蔽层以及所述锗 硅临时侧壁进行氮化处理；

步骤S1033：通过湿法刻蚀在所述碗状沟槽的基础上刻蚀形成∑型沟槽。

可选地，所述氮化处理的方法包括去耦等离子体氮化、N₂处理、NH₃处理中的至少一种。

可选地，所述步骤S101包括：

步骤S1011：提供半导体衬底，在所述半导体衬底上形成多晶硅层和位于其上的硬掩膜材料层；

步骤S1012：对所述硬掩膜材料层进行刻蚀以形成伪栅极硬掩膜，通过所述伪栅极硬掩膜对所述多晶硅层进行刻蚀以形成伪栅极。

可选地，所述步骤S103包括：

通过干法刻蚀在所述半导体衬底内形成位于PMOS的伪栅极两侧的用于容置锗硅层的碗状沟槽；

通过湿法刻蚀在所述碗状沟槽的基础上刻蚀形成∑型沟槽。

可选地，在所述步骤S103中，形成所述沟槽的方法包括湿法刻蚀，并且所述湿法刻蚀采用的刻蚀液包括无机碱或有机碱。

可选地，所述无机碱包括KOH、NaOH、NH₄OH中的至少一种。

可选地，所述有机碱包括TMAH和EDP中的至少一种。

可选地，在所述步骤S103与所述步骤S104之间还包括步骤S1034：

对所述沟槽进行预清洗。

可选地，所述预清洗采用的清洗液包括HF。

可选地，在所述步骤S104中，在形成所述锗硅层的过程中采用的原位锗硅选择气体包括HCl和HBr中的至少一种。

可选地，在所述步骤S104之后还包括：

步骤S105：形成主侧壁，形成源极和漏极，形成位于源极和漏极之上的金属硅化物，并进行应力临近技术处理；

步骤S106：形成接触孔刻蚀阻挡层和层间介电层，去除所述伪栅极硬掩膜与所述伪栅极并形成金属栅极，形成接触孔。

本发明的半导体器件的制造方法，通过在形成锗硅遮蔽层以及锗硅临时侧壁的步骤之后、形成锗硅层的步骤之前增加进行氮化处理的 步骤，在伪栅极硬掩膜、锗硅遮蔽层以及锗硅临时侧壁的表面形成富含氮悬垂键的结构，可以避免在锗硅工艺中在锗硅遮蔽层和锗硅临时侧壁以及伪栅极硬掩膜的表面上形成非正常的锗硅颗粒，因此可以提高制得的半导体器件的良率。

附图说明

本发明的下列附图在此作为本发明的一部分用于理解本发明。附图中示出了本发明的实施例及其描述，用来解释本发明的原理。

附图中：

图1为现有技术中作为硬掩膜或锗硅遮蔽层的氮化硅薄膜的表面结构的示意图；

图2为现有技术中的半导体器件的制造方法制备的半导体器件的结构的示意性剖面图；

图3A至3F为本发明实施例提出的半导体器件的制造方法的关键步骤形成的图形的示意性剖面图；

图4为本发明实施例所采用的作为硬掩膜或锗硅遮蔽层的氮化硅薄膜在经过氮化处理的步骤后的表面结构的示意图；

图5为本发明实施例提出的一种半导体器件的制造方法的流程图。

具体实施方式

在下文的描述中，给出了大量具体的细节以便提供对本发明更为彻底的理解。然而，对于本领域技术人员而言显而易见的是，本发明可以无需一个或多个这些细节而得以实施。在其他的例子中，为了避免与本发明发生混淆，对于本领域公知的一些技术特征未进行描述。

应当理解的是，本发明能够以不同形式实施，而不应当解释为局限于这里提出的实施例。相反地，提供这些实施例将使公开彻底和完全，并且将本发明的范围完全地传递给本领域技术人员。在附图中，为了清楚，层和区的尺寸以及相对尺寸可能被夸大。自始至终相同附图标记表示相同的元件。

应当明白，当元件或层被称为“在...上”、“与...相邻”、“连接到” 或“耦合到”其它元件或层时，其可以直接地在其它元件或层上、与之相邻、连接或耦合到其它元件或层，或者可以存在居间的元件或层。相反，当元件被称为“直接在...上”、“与...直接相邻”、“直接连接到”或“直接耦合到”其它元件或层时，则不存在居间的元件或层。应当明白，尽管可使用术语第一、第二、第三等描述各种元件、部件、区、层和/或部分，这些元件、部件、区、层和/或部分不应当被这些术语限制。这些术语仅仅用来区分一个元件、部件、区、层或部分与另一个元件、部件、区、层或部分。因此，在不脱离本发明教导之下，下面讨论的第一元件、部件、区、层或部分可表示为第二元件、部件、区、层或部分。

空间关系术语例如“在...下”、“在...下面”、“下面的”、“在...之下”、“在...之上”、“上面的”等，在这里可为了方便描述而被使用从而描述图中所示的一个元件或特征与其它元件或特征的关系。应当明白，除了图中所示的取向以外，空间关系术语意图还包括使用和操作中的器件的不同取向。例如，如果附图中的器件翻转，然后，描述为“在其它元件下面”或“在其之下”或“在其下”元件或特征将取向为在其它元件或特征“上”。因此，示例性术语“在...下面”和“在...下”可包括上和下两个取向。器件可以另外地取向(旋转90度或其它取向)并且在此使用的空间描述语相应地被解释。

在此使用的术语的目的仅在于描述具体实施例并且不作为本发明的限制。在此使用时，单数形式的“一”、“一个”和“所述/该”也意图包括复数形式，除非上下文清楚指出另外的方式。还应明白术语“组成”和/或“包括”，当在该说明书中使用时，确定所述特征、整数、步骤、操作、元件和/或部件的存在，但不排除一个或更多其它的特征、整数、步骤、操作、元件、部件和/或组的存在或添加。在此使用时，术语“和/或”包括相关所列项目的任何及所有组合。

这里参考作为本发明的理想实施例(和中间结构)的示意图的横截面图来描述发明的实施例。这样，可以预期由于例如制造技术和/或容差导致的从所示形状的变化。因此，本发明的实施例不应当局限于在此所示的区的特定形状，而是包括由于例如制造导致的形状偏差。例如，显示为矩形的注入区在其边缘通常具有圆的或弯曲特征和 /或注入浓度梯度，而不是从注入区到非注入区的二元改变。同样，通过注入形成的埋藏区可导致该埋藏区和注入进行时所经过的表面之间的区中的一些注入。因此，图中显示的区实质上是示意性的，它们的形状并不意图显示器件的区的实际形状且并不意图限定本发明的范围。

为了彻底理解本发明，将在下列的描述中提出详细的步骤以及详细的结构，以便阐释本发明的技术方案。本发明的较佳实施例详细描述如下，然而除了这些详细描述外，本发明还可以具有其他实施方式。

由于现有技术中的作为硬掩膜或锗硅遮蔽层的氮化硅薄膜的表面的硅悬垂键（Sidangling bounds）容易在锗硅工艺中作为成核的种子，导致在锗硅工艺中往往在硬掩膜和侧壁上形成非正常的锗硅颗粒，最终导致制得的半导体器件的良率的下降，因此，本发明实施例通过对形成的伪栅极硬掩膜、锗硅遮蔽层以及锗硅临时侧壁进行氮化处理，在它们的表面形成富含氮悬垂键的结构（氮可以与硅悬垂键反应形成氮悬垂键），如图4所示，从而避免在锗硅工艺中在硬掩膜和侧壁上形成锗硅缺陷（非正常的锗硅颗粒），提高制得的半导体器件的良率。相应地，后续的形成主侧壁、形成源漏极、形成金属硅化物（NiSi）、形成层间介电层、去除伪栅极以及形成接触孔的工艺，将不会受到锗硅缺陷的影响，最终制得的半导体器件的良率将得到提高。

下面，参照图3A至3F和图4、图5来描述本发明提出的半导体器件的制造方法一个示例性方法的详细步骤。其中，图3A至3F为本发明实施例的半导体器件的制造方法的关键步骤形成的图形的示意性剖面图；图4为本发明实施例所采用的作为硬掩膜或锗硅遮蔽层的氮化硅薄膜在经过氮化处理的步骤后的表面结构的示意图；图5为本发明实施例提出的一种半导体器件的制造方法的流程图。

本发明实施例的半导体器件的制造方法，包括如下步骤：

步骤A1：提供半导体衬底100，在所述半导体衬底100的NMOS 区和PMOS区分别形成包括伪栅极101和伪栅极硬掩膜102的伪栅极结构，如图3A所示。

其中，伪栅极硬掩膜102的材料可以为如图1所示的普通氮化硅，即表面富含硅悬垂键的氮化硅。当然，伪栅极硬掩膜102的材料也可以选用富含氮悬垂键的氮化硅，在此并不进行限定。示例性地，本实施例的伪栅极硬掩膜102的材料为如图1所示的普通氮化硅。

示例性地，伪栅极101的材料为多晶硅。

作为示例，在本实施例中，半导体衬底100选用单晶硅材料构成。在所述半导体衬底中形成有浅沟槽隔离，所述浅沟槽隔离将半导体衬底分为NMOS部分和PMOS部分。所述半导体衬底100中还形成有各种阱(well)结构，为了简化，图示中予以省略。上述形成阱(well)结构、隔离结构、栅极结构的工艺步骤已经为本领域技术人员所熟习，在此不再详细加以描述。

示例性地，步骤A1通过如下子步骤实现：

步骤A11：提供半导体衬底100，在所述半导体衬底100上形成多晶硅层和位于其上的硬掩膜材料层；

步骤A12：对富含氮的氮化硅层进行刻蚀，形成伪栅极硬掩膜102；通过伪栅极硬掩膜102对多晶硅层进行刻蚀，形成伪栅极101。

此外，在本步骤A1中，还可以包括形成间隙壁103的步骤以及进行LDD处理的步骤。

步骤A2：形成覆盖所述半导体衬底100、所述伪栅极硬掩膜102以及所述间隙壁103的遮蔽材料层1040，如图3B所示。

其中，遮蔽材料层1040的材料可以为如图1所示的普通氮化硅，即表面富含硅悬垂键的氮化硅；也可以为富含氮悬垂键的氮化硅。示例性地，本实施例的遮蔽材料层1040的材料为如图1所示的普通氮化硅。

步骤A3：对遮蔽材料层1040进行刻蚀，形成覆盖NMOS的锗硅遮蔽层（PSR）104与位于PMOS的伪栅极两侧的锗硅临时侧壁1041，如图3C所示。

步骤A4：对伪栅极硬掩膜102、锗硅遮蔽层104以及锗硅临时侧壁1041进行氮化处理，形成氮化后伪栅极硬掩膜102’、锗硅遮蔽层104’以及锗硅临时侧壁1041’，如图3D所示。

其中，氮化处理的方法可以为：去耦等离子体氮化（DPN）、N₂处理（指在反应室内通入N₂）、NH₃处理（指在反应室内通入NH₃）等。

经过氮化处理，形成的伪栅极硬掩膜102’、锗硅遮蔽层104’以及锗硅临时侧壁1041’的表面的结构如图4所示。由于氮可以与硅悬垂键反应，因此，在它们的表面形成了富含氮悬垂键的结构。也就是说，氮化后伪栅极硬掩膜102’、锗硅遮蔽层104’以及锗硅临时侧壁1041’的表面富含氮悬垂键。

步骤A5：通过刻蚀在半导体衬底100内形成位于PMOS的伪栅极101两侧的用于容置锗硅层的沟槽105，如图3E所示。

其中，形成沟槽105的方法，可以为湿法刻蚀、干法刻蚀或湿法刻蚀加干法刻蚀。示例性地，形成沟槽105的方法为先干法刻蚀再湿法刻蚀。其中，湿法刻蚀采用的刻蚀液可以为无机碱或有机碱。可以采用的无机碱包括KOH、NaOH、NH₄OH等中的至少一种。可以采用的有机碱包括TMAH、EDP等中的至少一种。

其中，沟槽105的形状可以为∑型、碗状或其他合适的形状。示例性地，形成沟槽105的方法包括如下步骤：

首先，通过干法刻蚀在半导体衬底100内形成碗状沟槽；

然后，通过湿法刻蚀在碗状沟槽的基础上刻蚀形成∑型沟槽105。

步骤A6：对沟槽105进行预清洗；然后在沟槽105内沉积锗硅层106，如图3F所示。

其中，对沟槽105进行预清洗采用的清洗液可以为HF。预清洗的目的包括去除沟槽表面的氧化物。

在沉积锗硅层106的过程中，可以采用的原位锗硅选择气体包括HCl、HBr等。

其中，可以通过增大HCl气体的流速来减小锗硅颗粒缺陷。但是，增大HCl气体的流速不利于锗硅的填充（loading）和锗硅的质量（quality）。

在本实施例中，由于伪栅极硬掩膜102、锗硅遮蔽层104以及锗硅临时侧壁1041经过氮化处理之后，表面富含氮悬垂键，因此，在沉积锗硅的过程中，不会在锗硅遮蔽层和锗硅临时侧壁以及伪栅极硬掩膜的表面上形成非正常的锗硅颗粒，如图3F所示。

至此，完成了本发明实施例的半导体器件的制造方法的关键步骤的介绍。此外，在步骤A6之后，还可以包括其他步骤。示例性地，在步骤A6之后还包括：

步骤A7：形成主侧壁，形成源极和漏极，形成位于源极和漏极之上的金属硅化物，并进行应力临近技术处理；

步骤A8：形成接触孔刻蚀阻挡层和层间介电层，去除伪栅极硬掩膜和伪栅极并形成金属栅极，形成接触孔。

在本发明实施例中，进行氮化处理的步骤（步骤A4）还可以位于形成沟槽105的步骤之后、在沟槽105内沉积锗硅层106的步骤之前；还可以位于形成碗状沟槽之后、形成∑型沟槽之前；还可以位于对沟槽进行预清洗的步骤之后、形成沟槽的步骤之前。实际上，只要进行氮化处理的步骤位于形成锗硅遮蔽层104以及锗硅临时侧壁1041的步骤之后、沉积锗硅层106的步骤之前即可。

本发明实施例的半导体器件的制造方法，通过在形成锗硅遮蔽层104以及锗硅临时侧壁1041的步骤之后、沉积锗硅层106的步骤之前增加氮化处理的步骤，在伪栅极硬掩膜102、锗硅遮蔽层104以及锗硅临时侧壁1041的表面形成富含氮悬垂键的结构，可以避免在锗硅工艺中在锗硅遮蔽层和锗硅临时侧壁以及伪栅极硬掩膜的表面上形成非正常的锗硅颗粒，因此可以提高制得的半导体器件的良率。

参照图5，其中示出了本发明提出的半导体器件的制造方法中的一种典型方法的流程图，用于简要示出整个制造工艺的流程。

步骤T1：提供半导体衬底，在所述半导体衬底的NMOS区和PMOS区分别形成包括伪栅极和伪栅极硬掩膜的伪栅极结构；

步骤T2：形成覆盖所述半导体衬底以及所述伪栅极硬掩膜的遮蔽材料层，对所述遮蔽材料层进行刻蚀以形成覆盖NMOS区的锗硅遮蔽层以及位于PMOS的伪栅极两侧的锗硅临时侧壁；

步骤T3：对所述伪栅极硬掩膜、所述锗硅遮蔽层以及所述锗硅临时侧壁进行氮化处理；

步骤T4：在所述半导体衬底内形成位于PMOS的伪栅极两侧的用于容置锗硅层的沟槽；

步骤T5：在所述沟槽内形成锗硅层。

本发明已经通过上述实施例进行了说明，但应当理解的是，上述实施例只是用于举例和说明的目的，而非意在将本发明限制于所描述的实施例范围内。此外本领域技术人员可以理解的是，本发明并不局限于上述实施例，根据本发明的教导还可以做出更多种的变型和修改，这些变型和修改均落在本发明所要求保护的范围以内。本发明的保护范围由附属的权利要求书及其等效范围所界定。

Claims (12)

1.一种半导体器件的制造方法，其特征在于，所述方法包括：

步骤S101：提供半导体衬底，在所述半导体衬底的NMOS区和PMOS区分别形成包括伪栅极和伪栅极硬掩膜的伪栅极结构；

步骤S102：形成覆盖所述半导体衬底以及所述伪栅极硬掩膜的遮蔽材料层，对所述遮蔽材料层进行刻蚀以形成覆盖NMOS区的锗硅遮蔽层以及位于PMOS的伪栅极两侧的锗硅临时侧壁；

步骤S103：在所述半导体衬底内形成位于PMOS的伪栅极两侧的用于容置锗硅层的沟槽；

步骤S104：在所述沟槽内形成锗硅层；

其中，在所述步骤S102与所述步骤S104之间还包括：对所述伪栅极硬掩膜、所述锗硅遮蔽层以及所述锗硅临时侧壁进行氮化处理的步骤，从而使表面富含氮悬垂键。

2.如权利要求1所述的半导体器件的制造方法，其特征在于，所述进行氮化处理的步骤位于所述步骤S103中，所述沟槽为∑型沟槽，并且所述步骤S103包括：

步骤S1031：通过干法刻蚀在所述半导体衬底内形成位于PMOS的伪栅极两侧的用于容置锗硅层的碗状沟槽；

步骤S1032：对所述伪栅极硬掩膜、所述锗硅遮蔽层以及所述锗硅临时侧壁进行氮化处理；

步骤S1032：通过湿法刻蚀在所述碗状沟槽的基础上刻蚀形成∑型沟槽。

3.如权利要求1所述的半导体器件的制造方法，其特征在于，所述氮化处理的方法包括：去耦等离子体氮化、N₂处理、NH₃处理。

4.如权利要求1所述的半导体器件的制造方法，其特征在于，所述步骤S101包括：

步骤S1011：提供半导体衬底，在所述半导体衬底上形成多晶硅层和位于其上的硬掩膜材料层；

步骤S1012：对所述硬掩膜材料层进行刻蚀以形成伪栅极硬掩膜，通过所述伪栅极硬掩膜对所述多晶硅层进行刻蚀以形成伪栅极。

5.如权利要求1所述的半导体器件的制造方法，其特征在于，所述步骤S103包括：

通过干法刻蚀在所述半导体衬底内形成位于PMOS的伪栅极两侧的用于容置锗硅层的碗状沟槽；

通过湿法刻蚀在所述碗状沟槽的基础上刻蚀形成∑型沟槽。

6.如权利要求1所述的半导体器件的制造方法，其特征在于，在所述步骤S103中，形成所述沟槽的方法包括湿法刻蚀，并且所述湿法刻蚀采用的刻蚀液包括无机碱或有机碱。

7.如权利要求6所述的半导体器件的制造方法，其特征在于，所述无机碱包括KOH、NaOH、NH₄OH中的至少一种。

8.如权利要求6所述的半导体器件的制造方法，其特征在于，所述有机碱包括TMAH和EDP中的至少一种。

9.如权利要求1所述的半导体器件的制造方法，其特征在于，在所述步骤S103与所述步骤S104之间还包括步骤S1034：

对所述沟槽进行预清洗。

10.如权利要求9所述的半导体器件的制造方法，其特征在于，所述预清洗采用的清洗液包括HF。

11.如权利要求1所述的半导体器件的制造方法，其特征在于，在所述步骤S104中，在形成所述锗硅层的过程中采用的原位锗硅选择气体包括HCl和HBr中的至少一种。

12.如权利要求1至11任一项所述的半导体器件的制造方法，其特征在于，在所述步骤S104之后还包括：

步骤S105：形成主侧壁，形成源极和漏极，形成位于源极和漏极之上的金属硅化物，并进行应力临近技术处理；

步骤S106：形成接触孔刻蚀阻挡层和层间介电层，去除所述伪栅极硬掩膜与所述伪栅极并形成金属栅极，形成接触孔。