CN104969341B - 表面改进的tsv结构及其方法 - Google Patents

表面改进的tsv结构及其方法 Download PDF

Info

Publication number
CN104969341B
CN104969341B CN201380072473.6A CN201380072473A CN104969341B CN 104969341 B CN104969341 B CN 104969341B CN 201380072473 A CN201380072473 A CN 201380072473A CN 104969341 B CN104969341 B CN 104969341B
Authority
CN
China
Prior art keywords
opening
metal
face
substrate
deposited
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201380072473.6A
Other languages
English (en)
Other versions
CN104969341A (zh
Inventor
B·哈巴
F·L·阿亚托拉西
M·纽曼
P·莫纳德吉米
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Vertical Circuits Inc
Original Assignee
Vertical Circuits Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Vertical Circuits Inc filed Critical Vertical Circuits Inc
Publication of CN104969341A publication Critical patent/CN104969341A/zh
Application granted granted Critical
Publication of CN104969341B publication Critical patent/CN104969341B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

公开了微电子元件及其制造方法。微电子元件(100)可以包括衬底，衬底包括延伸穿过衬底的半导体区域(102)的开口(108)，介电层(114)在开口的至少第一部分内覆盖开口的壁(110)，第一金属(118)设置在开口的第一部分内，第二金属设置在开口的第二部分内。第二金属可以形成微电子元件的接触的至少一部分。

Description

表面改进的TSV结构及其方法
背景技术
本申请的主题涉及电磁元件和相关电路装置的封装，例如制造结构的方法。更具体地，本申请的主题涉及包括硅通孔(TSV)的集成电路结构及其制造方法。
诸如半导体芯片的微电子器件通常要求许多针对其他电子部件的输入和输出连接。半导体芯片或可比较器件的输入和输出接触通常设置在基本覆盖器件的表面的栅格状图案中(通常称为“面积阵列”)或者设置在可以平行于器件的前表面的每个边缘并且与器件的前表面的每个边缘相邻延伸的加长行中或者设置在前表面的中心中。通常，诸如芯片的器件可以物理安装在诸如印刷电路板的衬底上，并且器件的接触必须电连接至电路板的导电部件。
半导体芯片通常设置在封装中，这利于在外部衬底(诸如电路板或其他电路面板)上制造和安装芯片期间处理芯片。许多半导体芯片被设置在适合于表面安装的封装中。使用三维封装开发了一些类型的半导体芯片。三维封装包含两个以上的集成电路，它们垂直堆叠使得它们占用较少的空间和/或具有较大的连接性。一些三维封装包括硅通孔(TSV)，其提供穿过集成电路的主体的垂直连接。典型地，TSV被填充有用于优化电性能的铜，并且使用蚀刻工艺露出通孔。
利用TSV技术的封装相对于具有边缘布线的封装而言具有多种优势，包括例如较高的互连密度和较小的形式因子。然而，虽然TSV技术具有其优点，但也存在挑战。例如，露出已经沉积铜的通孔的当前方法会由于铜和硅的材料特性(包括响应于高温铜比硅更快速地膨胀)而导致对芯片的损伤。由于蚀刻工艺会将封装暴露给热量，所以铜部件会比周围的硅膨胀得更多，损伤环绕铜的硅。此外，铜离子会扩散或迁移，污染电有源硅区域或介电膜。这会损伤封装使其不可用。
因此，期望制造微电子封装的新的设备和方法。
发明内容
本文公开了微电子元件和制造微电子元件的方法。
在一个实施例中，一种用于微电子元件的制造方法可以包括：形成从衬底的第一面朝向衬底的与第一面相对的第二面延伸的开口。衬底内的开口可以具有基本恒定的直径。开口的壁可包括介电区域。第一金属可以沉积在开口内以从开口的底部朝向第一表面向上延伸。第二金属(可不同于第一金属)可以沉积在开口内。可以从第二面研磨衬底以露出第一金属。衬底可以包括半导体区域，并且形成开口的步骤可以包括形成穿过半导体区域的至少一部分的开口，并且沿着开口的内表面形成介电区域以限定开口的壁。可以在半导体区域的至少在开口的底部处露出的表面上执行第一金属的沉积。第二面可以被研磨以露出介电区域的至少一部分。第一金属可以包括镍或镍合金中的至少一种。第二金属可以包括铜或铜合金中的至少一种。在沉积第一金属之后，介电区域的一部分可以保持在开口内露出。焊料掩模可以被沉积在第二面上，并且开口可以形成在焊料掩模中。焊料可以沉积在开口中，并且焊料可以接触第一金属。
在另一实施例中，一种用于微电子元件的制造方法可以包括：形成从衬底的第一面朝向衬底与第一面相对的第二面延伸的开口。开口的壁可以包括介电区域。可以扩大开口的底部，使得开口的第一部分具有第一宽度且开口的第二部分具有第二宽度。第一宽度可大于第二宽度。第一金属可以沉积在开口的在至少第一部分内，以从开口的底部向上延伸。第二金属可以沉积在开口的第二部分内。第二金属可以不同于第一金属。可以从第二面研磨衬底以露出第一金属。露出的第一金属可以为在衬底的第二面处露出的微电子元件的接触的部分。衬底可以包括半导体区域，并且形成开口的步骤可以包括形成穿过半导体区域的至少一部分的开口，并且沿着开口的内表面形成介电区域以限定开口的壁。扩大开口底部的步骤可以包括各向同性地蚀刻底部。
在一个实施例中，一种微电子元件可以包括衬底，衬底包括第一面和与第一面相对的第二面。开口可以穿过衬底延伸，并且可以包括从第一面延伸的第一部分和从第二面延伸的第二部分。开口可以包括壁，并且壁处的介电区域位于开口的至少第二部分内。第一金属可沉积在开口的第一部分内，并且可以从第一面朝向第二面在开口内延伸至第一高度。第一金属可以包括镍或镍合金中的至少一种。第二金属可以在开口中从第一金属延伸到大于第一高度的第二高度。第二金属可以包括铜或铜合金中的至少一种。第一金属可以在平行于第一面的第一方向上具有宽度，并且第二金属可以在第一方面上具有第二宽度。第一宽度可大于第二宽度。第二金属的一部分可以从衬底的第一面上方凸出，并且可以被介电区域横向包围。第一金属可以被配置为第一面处的微电子元件的接触的部分。衬底可以包括半导体区域。开口可以延伸穿过半导体区域的至少一部分。壁处的介电区域可以覆盖开口内的半导体区域的内表面。焊料掩模可以与第一面接触并且可以包括其中设置有焊料的开口。焊料可以接触第一金属。
以下将更加完整地描述本公开的这些和其他实施例。
附图说明
参照附图描述本公开的实施例，其中：
图1是根据本公开一个实施例的微电子元件的截面图；
图1A是根据本公开另一实施例的微电子元件的顶视图；
图1B是根据本公开又一实施例的微电子元件的顶视图；
图1C是根据本公开再一实施例的微电子元件的顶视图；
图1D是根据本公开还一实施例的微电子元件的顶视图；
图2至图9示出了根据本公开实施例的图1的微电子元件的制造方法中的各阶段；
图10是根据本公开另一实施例的微电子元件的截面图；以及
图11至图16示出了根据本公开另一实施例的图10的微电子元件的制造方法的各阶段。
具体实施方式
参照附图描述本公开的具体实施例。在附图和以下描述中，类似的参考数字表示相似或相同的元件。
如图1所示，微电子元件100可包括具有第一面104和第二面106的半导体区域102。在一个实例中，半导体区域可以主要由硅组成。通孔或开口108从第一面104向第二面106延伸穿过区域102。开口108可以具有各种结构，包括一般性的圆柱形。开口108可以包括壁110，并且可具有宽度W1。介电层114可以覆盖壁110并且可以延伸超过区域102的第二面106。第一金属118可以设置在开口108的第一端119处，并且可具有宽度W2，其宽于开口108的宽度W1。在一个实施例中，第一金属118可以被焊料润湿并且诸如通过镀来沉积。第一金属可以是与铜(其以高速率扩散并且可以破坏硅和氧化硅)相比具有更低的扩散到硅和氧化硅中的速率的类型。例如，第一金属118可以是镍或镍合金。第二金属120可以填充开口108的剩余部分。第二金属120可以是铜或铜合金。介电层的部分119可以在第二面106之上突出，即在第二面106之上达到高度H，并且第二金属120也可以突出到这种高度H。焊料掩模122可以沉积在第二面106上，与介电层114延伸超过第二面的部分119接触，并且还可以环绕第一金属118和第二金属120的部分。诸如焊料的导电材料124可以沉积在第二金属118的表面125上。
在一个实施例中，半导体区域102可以具有大约50和1000微米之间的范围内的厚度。在其他实施例中，半导体区域102的厚度可以小于50微米。在一个实施例中，开口108可具有3和100微米之间的范围内的宽度。在另一实施例中，开口108的宽度W1可以在1和10微米之间。在又一实施例中，开口108的宽度W1可以小于1微米。开口108可具有各种形状和结构。如图1A所示，开口108可以为圆形。如图1B所示，开口108可以为椭圆形。如图1C所示，开口108可以大概为矩形，并且开口108的边缘可以被圆化。如图1D所示，开口108可以为超环面，即环形。
参照图2至图7描述形成微电子元件100的阶段。如图2所示，区域102具有第一面104和第二面106。开口108可以形成为从第一面104朝向第二面106以长度H1延伸穿过半导体区域102的一部分并且可以具有宽度W1。长度H1可以大于宽度W1。在该阶段，开口108仅延伸穿过区域102的一部分并且包括壁110和底部112。介电层114沉积在开口108内并且可以覆盖开口的壁110和底部112。介电层114可以由包括二氧化硅等的材料形成。
如图3所示，开口108的底部112可以被蚀刻以从开口的底部去除介电层114的一部分，从而露出介电层外的底部。在该蚀刻工艺期间，介电层114的厚度可以接近第二面106呈锥形或者变窄，并且可以露出部分壁110。诸如氮化硅的衬垫氮化物可以沉积在第一面104上以在蚀刻工艺期间保护第一面。
如图4所示，开口108的底部112可以被扩大以形成具有宽度W2的扩大区域116，宽度W2大于开口108的宽度W1。可通过各向同性蚀刻工艺形成扩大区域116，其可以包括在开口108内沉积诸如二氟化氙、六氟化硫等的蚀刻剂。
如图5所示，第一金属118可以填充开口108的扩大区域116的至少一部分，留下开口未被填充的剩余部分117。可选地，第一金属118可以加衬或涂覆扩大区域116的表面(未示出)。如图6所示，剩余部分117可以填充有第二金属120。第二金属120可以包括铜或铜合金。如图7所示，可以研磨区域102的第二面106(例如，接地)，以从第二面露出第一金属118。第一金属118和第二金属120可以是导电的，并且可以一起形成部分导电通孔。开口108的大部分可以填充第二金属。
在一个实例中，第一金属118可以在第二金属120和区域102的第二面106之间创建间隔，使得在第二面的研磨期间，抑制了第二面的露出并且大幅降低了第二金属污染半导体或介电区域的可能性。露出的第一金属118可以形成接触的至少一部分。由于扩大区域116的宽度大于开口108的宽度，所以露出的第一金属118可以屏蔽介电层114远离第二面106。如图8所示，可以通过进一步蚀刻第二面106并且蚀刻沉积的第一金属118的侧面周围来露出介电层114的至少一部分。可以通过向第二面施加诸如二氟化氙、六氟化硫等的蚀刻剂，从第二面106各向同性地蚀刻区域102。如图9所示，焊料掩模122可以沉积在介电层114的露出部分119和露出的第一金属118周围。露出的第一金属118可以形成电接触的一部分，并且焊料124可以设置在露出的第一金属的表面上(如图1所示)，并且焊料分别与第一和第二金属118、120自动对齐。
在一个实例中，单个开口108被用于在其中接收第一金属118和第二金属120。如果诸如铜或铜合金的单种金属被沉积在衬底内的通孔或开口中，研磨衬底的表面以露出开口将要求重点注意不接触金属而使离子从铜扩散到衬底中。在上述方法中，可以研磨衬底直到第一金属118形成露出的导电焊盘。这是可能的，因为第一金属118禁止与第二金属120接触，因此防止了第二金属在研磨衬底的步骤期间污染衬底。因此，在第二金属120包括铜或铜合金的情况下，第二面106的研磨不存在铜污染的可能性。如果仅存在铜并且没有诸如镍的第一金属，则可以通过以下方法来防止铜污染：在通孔或开口被形成为从第一面延伸的阶段中形成通孔并且在其中沉积铜或铜合金，然后通孔或开口由第二面形成并且铜或铜合金被沉积在其中。这将需要将在上述阶段中形成的两个开口对齐的复杂工艺。由于在上述方法中，第一金属118和第二金属120被沉积在相同的开口108内，所以第一和第二金属被自动对齐，并且不需要确保对齐，也不要求任何其他复杂钝化和/或布线方法。
在另一实施例中，如图10所示，微电子元件200可以包括半导体材料或衬底201，其具有第一面202和第二面203。通孔或开口204可以从第一面202到第二面203延伸穿过衬底201。开口204可以沿着其长度y具有基本均匀的宽度x。开口204可以具有各种结构，包括圆柱。开口204可以具有第一部分204a和第二部分204b。开口204可以具有被介电层210覆盖的壁206，介电层210可以由包括二氧化硅等的材料形成。介电层210可以基本覆盖开口204的整个长度y，并且可以延伸穿过衬底201的第二面203。第一金属212可以沉积在第一部分204a内并且可以在衬底201的第二面203处露出。第一金属可以是与铜(其以高速率扩散并且可以破坏硅和氧化硅)相比具有更低的扩散到硅和氧化硅中的速率的类型。例如，第一金属118可以是镍或镍合金。第二金属214可以填充开口204的第二部分204b。第二金属214可以是铜或铜合金。焊料掩模206可以沉积在衬底201的第二面203上，并且可以包括开口218以露出第一金属212。诸如焊料的导电金属219可以沉积在开口218中，焊料掩模216与第一金属212结合以形成电接触。
参照图11至图16描述形成微电子元件200的阶段。如图11所示，衬底201包括第一面202和第二面203。开口204可以形成为部分地穿过衬底201以长度y延伸穿过第一面202，并且可以沿着长度具有基本均匀的宽度。开口204大体可以具有圆柱结构，和/或可以包括壁206和底部208。介电层210可以沉积在开口204内以覆盖开口204的壁206和底部208。
如图12所示，底部208可以被蚀刻以从底部去除介电层210并露出衬底201。在该蚀刻工艺期间，介电层210的厚度可以接近第二面203呈锥形或变窄，并且可以露出壁206的一部分。如图13所示，第一金属212可以沉积在开口204的第一部分204a内，使得第一金属在朝向第一面202的方向上从底部208延伸。如图14所示，第二金属214可以沉积在第二部分204b内，在朝向第一面202的方向上从第一金属212延伸。如图15所示，例如通过打磨、精研或抛光来研磨第二面203以去除衬底201的一部分，从而露出开口204内的第一金属212和/或介电层210。由于通过第一金属212将第二金属214与第一面203分离，所以在该研磨步骤期间使得第二金属污染衬底201的可能性最小化。
焊料研磨216可以被放置在衬底201的第二面203上。焊料研磨216可以由可感光材料形成，使得可以使用光成像工艺在焊料掩模内形成图案。开口218可以形成在焊料掩模216内以露出第一金属212。诸如焊料的导电金属219可以沉积在焊料掩模216的开口218内，与第一金属212结合以形成用于微电子元件200的电接触的一部分。由于第一金属212和第二金属214沉积在相同的开口204内，所以第一和第二金属被自动对齐并且相互接触，从而例如在第二面203上形成电接触时消除了用于复杂对齐、钝化和/或布线的需要。
尽管参照特定实施例描述了本发明，但应该理解，这些实施例仅仅是本发明的原理和应用的说明。因此，应该理解，在不背离权利要求限定的本发明的精神和范围的情况下，可以对所示实施例进行各种修改并且可以得到其他配置。

Claims (10)

1.一种用于微电子元件的制造方法，所述方法包括：
形成开口，所述开口从衬底的第一面朝向所述衬底的与所述第一面相对的第二面延伸，其中所述开口的壁包括介电区域；
在所述开口内沉积第一金属以便从所述开口的底部朝向所述第一面向上延伸，其中在沉积所述第一金属之后，所述介电区域的一部分保持在所述开口内露出；
在所述开口内沉积第二金属，所述第二金属不同于所述第一金属；
从所述第二面研磨所述衬底以露出所述第一金属；
在所述第二面上沉积焊料掩模；
在所述焊料掩模中形成开口；以及
在所述开口中沉积焊料，其中所述焊料接触所述第一金属。
2.根据权利要求1所述的方法，其中所述研磨的步骤包括研磨所述第一金属的至少一部分。
3.根据权利要求1所述的方法，还包括蚀刻所述开口的底部以去除介电层并露出所述衬底。
4.根据权利要求3所述的方法，还包括扩大所述开口的底部，使得所述开口的第一部分具有第一宽度且所述开口的第二部分具有第二宽度，所述第一宽度大于所述第二宽度。
5.一种用于微电子元件的制造方法，所述方法包括：
形成开口，所述开口从衬底的第一面朝向所述衬底的与所述第一面相对的第二面延伸，其中所述开口的壁包括介电区域，其中所述衬底包括半导体区域，并且形成所述开口包括：形成穿过所述半导体区域的至少一部分的所述开口，以及沿着所述开口的内表面形成所述介电区域以便限定所述开口的所述壁；
在所述开口内沉积第一金属以便从所述开口的底部朝向所述第一面向上延伸；
在所述开口内沉积第二金属，所述第二金属不同于所述第一金属；以及
从所述第二面和所述第一金属的至少一部分研磨所述衬底以露出所述第一金属，执行所述研磨以便通过至少所述第一金属使所述第二金属保持与所述衬底的被研磨的第二面分开；
其中在所述半导体区域的至少在所述开口的底部处露出的表面上执行所述第一金属的沉积；
在所述第二面上沉积焊料掩模；
在所述焊料掩模中形成开口；以及
在所述开口中沉积焊料，其中所述焊料接触所述第一金属。
6.根据权利要求5所述的方法，还包括：研磨所述第二面以露出所述介电区域的至少一部分。
7.根据权利要求5所述的方法，其中所述第一金属包括镍或镍合金中的至少一种。
8.根据权利要求5所述的方法，其中所述第二金属包括铜或铜合金中的至少一种。
9.根据权利要求5所述的方法，其中所述衬底内的所述开口具有基本恒定的直径。
10.根据权利要求5所述的方法，其中在沉积所述第一金属之后沉积所述第二金属。
CN201380072473.6A 2012-12-20 2013-12-18 表面改进的tsv结构及其方法 Active CN104969341B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US13/722,365 US9312175B2 (en) 2012-12-20 2012-12-20 Surface modified TSV structure and methods thereof
US13/722,365 2012-12-20
PCT/US2013/076134 WO2014100183A2 (en) 2012-12-20 2013-12-18 Surface modified tsv structure and methods thereof

Publications (2)

Publication Number Publication Date
CN104969341A CN104969341A (zh) 2015-10-07
CN104969341B true CN104969341B (zh) 2017-06-20

Family

ID=50071699

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201380072473.6A Active CN104969341B (zh) 2012-12-20 2013-12-18 表面改进的tsv结构及其方法

Country Status (4)

Country Link
US (1) US9312175B2 (zh)
KR (1) KR20150097706A (zh)
CN (1) CN104969341B (zh)
WO (1) WO2014100183A2 (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9583426B2 (en) 2014-11-05 2017-02-28 Invensas Corporation Multi-layer substrates suitable for interconnection between circuit modules
US10283492B2 (en) 2015-06-23 2019-05-07 Invensas Corporation Laminated interposers and packages with embedded trace interconnects
US9852994B2 (en) 2015-12-14 2017-12-26 Invensas Corporation Embedded vialess bridges
US11404378B2 (en) * 2020-11-24 2022-08-02 Omnivision Technologies, Inc. Semiconductor device with buried metal pad, and methods for manufacture

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102187452A (zh) * 2008-10-16 2011-09-14 美光科技公司 具有一体式导通孔及导通孔端子的半导体衬底以及相关联系统及方法
CN103443918A (zh) * 2011-03-09 2013-12-11 国立大学法人东京大学 半导体装置的制造方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100621438B1 (ko) 2005-08-31 2006-09-08 삼성전자주식회사 감광성 폴리머를 이용한 적층 칩 패키지 및 그의 제조 방법
KR101458958B1 (ko) * 2008-06-10 2014-11-13 삼성전자주식회사 반도체 칩, 반도체 패키지 및 반도체 칩의 제조 방법
IT1391239B1 (it) * 2008-08-08 2011-12-01 Milano Politecnico Metodo per la formazione di bump in substrati con through via
US8501587B2 (en) * 2009-01-13 2013-08-06 Taiwan Semiconductor Manufacturing Company, Ltd. Stacked integrated chips and methods of fabrication thereof
KR101828063B1 (ko) 2011-05-17 2018-02-09 삼성전자주식회사 반도체 장치 및 그 형성방법
US8691691B2 (en) * 2011-07-29 2014-04-08 International Business Machines Corporation TSV pillar as an interconnecting structure

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102187452A (zh) * 2008-10-16 2011-09-14 美光科技公司 具有一体式导通孔及导通孔端子的半导体衬底以及相关联系统及方法
CN103443918A (zh) * 2011-03-09 2013-12-11 国立大学法人东京大学 半导体装置的制造方法

Also Published As

Publication number Publication date
KR20150097706A (ko) 2015-08-26
WO2014100183A2 (en) 2014-06-26
WO2014100183A3 (en) 2014-12-24
US20140175654A1 (en) 2014-06-26
US9312175B2 (en) 2016-04-12
CN104969341A (zh) 2015-10-07

Similar Documents

Publication Publication Date Title
US9831282B2 (en) Electronic device package and fabricating method thereof
US8252630B2 (en) Semiconductor device, method of manufacturing the semiconductor device, flip chip package having the semiconductor device and method of manufacturing the flip chip package
US7622377B2 (en) Microfeature workpiece substrates having through-substrate vias, and associated methods of formation
US20080258293A1 (en) Semiconductor device package to improve functions of heat sink and ground shield
US8847369B2 (en) Packaging structures and methods for semiconductor devices
JP2004039929A (ja) 半導体装置および半導体チップのバンプ製造方法
US9974174B1 (en) Package to board interconnect structure with built-in reference plane structure
CN103943641B (zh) 半导体晶片封装体及其制造方法
KR101452791B1 (ko) 파인 피치 상호접속부 및 그 제조 방법
CN104969341B (zh) 表面改进的tsv结构及其方法
JP2004349593A (ja) 半導体装置及びその製造方法
CN106653735A (zh) 半导体器件及其制造方法
JP3927783B2 (ja) 半導体部品
CN111512431A (zh) 用于预防焊料桥接的互连结构及相关系统及方法
TWI451548B (zh) 佈線基板及其製造方法，暨半導體裝置
KR100787892B1 (ko) 반도체 패키지 및 그의 제조 방법
CN101127345B (zh) 半导体装置及其制造方法
US20230420402A1 (en) Semiconductor package
KR100787371B1 (ko) 전극 및 반도체 장치 제조 방법
JP6120964B2 (ja) 半導体装置およびその製造方法
US9735097B1 (en) Package substrate, method for making the same, and package structure having the same
JP2004140116A (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
JP2004207353A (ja) 半導体装置及びその検査方法
CA2280904C (en) Methods for forming a structured metallization on a semiconductor wafer
TW201205744A (en) Package structure and manufacturing method thereof

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant